JP3416697B2 - 光結合素子 - Google Patents

光結合素子

Info

Publication number
JP3416697B2
JP3416697B2 JP10007296A JP10007296A JP3416697B2 JP 3416697 B2 JP3416697 B2 JP 3416697B2 JP 10007296 A JP10007296 A JP 10007296A JP 10007296 A JP10007296 A JP 10007296A JP 3416697 B2 JP3416697 B2 JP 3416697B2
Authority
JP
Japan
Prior art keywords
light receiving
receiving element
light
optical coupling
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10007296A
Other languages
English (en)
Other versions
JPH09289335A (ja
Inventor
弘之 小路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP10007296A priority Critical patent/JP3416697B2/ja
Publication of JPH09289335A publication Critical patent/JPH09289335A/ja
Application granted granted Critical
Publication of JP3416697B2 publication Critical patent/JP3416697B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、発光素子と受光素
子とが光学的に結合され、一体化されてなる光結合素子
に関する。
【0002】
【従来の技術】従来の光結合素子は図9に示すように、
あらかじめ対向するように折り曲げられた金属製のリー
ドフレーム3,3′に発光素子1および受光素子2を個
々にダイボンドし、金線4によりワイヤボンドを施した
後、発光素子1には応力緩和のために透明シリコーン樹
脂5でプリコートを施す。その後、これらをスポット溶
接したり、あるいはローディングフレームにセットする
こと等により発光素子1および受光素子2を対向させ、
光学的に結合するよう透光性樹脂6(エポキシ樹脂)に
て1次トランスファーモールドを行い、さらに、遮光性
樹脂7(エポキシ樹脂)にて2次トランスファーモール
ドを行う。
【0003】受光素子2はバイポーラプロセスを用い受
光領域にPN接合部を形成しており、表面側より光を受
ける。
【0004】この受光素子2として、その受光領域外
に、一旦光電変換した信号を処理する増幅回路、コンパ
レータ回路や出力回路等を一体的に設けたICチップを
用いる場合がある。この場合、受光領域と、その他の増
幅回路、コンパレータ回路や出力回路等は、受光素子2
内に併設される。
【0005】受光素子2が発光素子1から放射された光
を直接受けると、増幅回路、コンパレータ回路、出力回
路などのパターンにも、発光素子1から放射された光が
当たり、雑音の原因になっている。これらの雑音をでき
るだけ少なくするため、ダミーの受光素子を用いて、こ
れと比較することによって誤動作を防いだり、増幅回
路、コンパレータ回路、出力回路などのパターン上をシ
ールドしたりする方法が用いられてきた。
【0006】
【発明が解決しようとする課題】1次−2次間の絶縁が
要求される光結合素子では、入出力間の遅い信号に対し
ては電気的に絶縁されるが、急激に変化する電圧が加わ
った場合、光結合素子の入出力間の浮遊容量により、出
力にノイズが発生することがある。
【0007】最近ではネットワーク通信用などの用途
に、高速・高CMR(Common Mode Rejection )特性が
要求されており、他にも機器のテスト項目にノイズテス
トが含まれる傾向が多く、光結合素子はCMRの高いも
のが必要になってきている。CMRを高くするために
は、光結合素子の発光素子と受光素子間の絶縁距離を大
きくして入出力間の浮遊容量を小さくする方法や、前記
のように増幅回路、コンパレータ回路、出力回路などの
パターン上をシールドしたりする方法が用いられてき
た。
【0008】しかしながら、発光素子と受光素子間の距
離は、絶縁距離を大きく確保するために素子の搭載部分
にオフセット折り曲げを行っても、光結合素子の構造上
の限界があり、絶縁距離を充分に大きくとることはむず
かしかった。
【0009】本発明は、上記課題に対し、光結合素子の
1次−2次間に生じる雑音による誤動作の影響を軽減し
得る光結合素子の提供を目的とする。
【0010】
【課題を解決するための手段】本発明に係る請求項1の
光結合素子は、互いに対向配置された発光素子と受光素
子とを有する光結合素子において、前記発光素子および
受光素子は、対向するように個々に折り曲げられた発光
側及び受光側リードフレームに搭載され、前記受光側リ
ードフレームの端部にオフセット突起を一体的に形成
し、該オフセット突起に対して受光素子を覆うメッシュ
状導電膜を接続することにより、前記メッシュ状導電膜
を前記発光素子と前記受光素子との間に前記受光素子を
覆う状態に介在させてあることを特徴としている。メッ
シュ状導電膜の介在により、1次―2次間に生じる雑音
による誤動作の影響を軽減することができる。
【0011】本発明に係る請求項2の光結合素子は、互
いに対向配置された発光素子と受光素子とを有する光結
合素子において、前記発光素子および受光素子は、対向
するように個々に折り曲げられた発光側及び受光側リー
ドフレームに搭載され、前記受光側リードフレームの端
にオフセット突起を一体的に形成し、該オフセット突
起に対して受光素子を覆う導電性透過膜を積層したポリ
イミド膜を接続することにより、前記導電性透過膜を積
層したポリイミド膜を前記発光素子と前記受光素子との
間に前記受光素子を覆う状態に介在させてあることを特
徴としている。導電性透過膜を積層したポリイミド膜の
介在により、1次―2次間に生じる雑音による誤動作の
影響を軽減することができる。
【0012】本発明に係る請求項3の光結合素子は、互
いに対向配置された発光素子と受光素子とを有する光結
合素子において、前記発光素子および受光素子は、対向
するように個々に折り曲げられた発光側及び受光側リー
ドフレームに搭載され、前記受光側リードフレームの端
部にオフセット突起を一体的に形成し、該オフセット突
起に対して受光素子を覆う導電性透過膜を積層したガラ
ス板を接続することにより、前記導電性透過膜を積層し
たガラス板を前記発光素子と前記受光素子との間に前記
受光素子を覆う状態に介在させてあることを特徴として
いる。導電性透過膜を積層したガラス板の介在により、
1次―2次間に生じる誤動作の影響を軽減することがで
き、かつ、1次―2次間の絶縁性を高めることができ
る。
【0013】
【発明の実施の形態】以下、本発明に係る光結合素子の
実施の形態を図面を用いて詳細に説明する。
【0014】〔実施の形態1〕図1は本発明の実施の形
態1に係る2層モールドタイプの光結合素子の構造を示
す断面図である。
【0015】図1において、発光素子1と受光素子2が
各々個別にリードフレーム3,3′に搭載され、それぞ
れが金線4によりワイヤボンドが施された後、受光素子
2が搭載された受光側リードフレーム3′上に受光素子
2を覆うようにメッシュ状導電膜8を導電性ペースト
(Agペースト等)により接続する。メッシュ状導電膜
8は、Fe,Cu,Au,Ag,Pt,Rh等で構成さ
れ、そのメッシュは5〜200μm、その厚みは10〜
300μmである。発光素子1および受光素子2がほぼ
同一光軸上になるよう対向配置させ透光性樹脂6にて1
次トランスファーモールドを行う。その後、さらにその
周囲を遮光性樹脂7にて2次トランスファーモールドす
ることにより、実施の形態1の光結合素子を構成してい
る。
【0016】受光側リードフレーム3′において受光素
子2を覆う状態にメッシュ状導電膜8を搭載してあるの
で、1次−2次間に生じる雑音による誤動作の影響が軽
減され、高CMRの2層モールドタイプの光結合素子が
得られる。
【0017】〔実施の形態2〕図2は本発明の実施の形
態2に係る2層モールドタイプの光結合素子の構造を示
す断面図である。
【0018】この実施の形態2の光結合素子は、上記実
施の形態1(図1)の構造を前提として、受光側リード
フレーム3′の端部にメッシュ状導電膜8を接続するた
めのオフセット突起9を一体的に形成し、そのオフセッ
ト突起9に対して受光素子2を覆うメッシュ状導電膜8
を導電性ペースト(Agペースト等)あるいはスポット
溶接にて接続したものである。その他の構成は実施の形
態1と同様であるので、対応する部分に同一符号を付す
にとどめ、説明を省略する。
【0019】この実施の形態2の光結合素子において
も、受光側リードフレーム3′において受光素子2を覆
う状態にメッシュ状導電膜8を搭載してあるので、1次
−2次間に生じる雑音による誤動作の影響が軽減され、
高CMRの2層モールドタイプの光結合素子が得られ
る。
【0020】〔実施の形態3〕図3は本発明の実施の形
態3に係るドッキングタイプの光結合素子の構造を示す
断面図である。
【0021】図3において、発光素子1と受光素子2が
各々個別にリードフレーム3,3′に搭載され、それぞ
れが金線4によりワイヤボンドが施された後、受光素子
2が搭載された受光側リードフレーム3′上に受光素子
2を覆うようにメッシュ状導電膜8を導電性ペースト
(Agペースト等)により接続する。メッシュ状導電膜
8は、Fe,Cu,Au,Ag,Pt,Rh等で構成さ
れ、そのメッシュは5〜200μm、その厚みは10〜
300μmである。発光素子1および受光素子2がほぼ
同一光軸上になるよう対向配置させ、発光素子1の周囲
と受光素子2の周囲とにおいて両リードフレーム3,
3′間にシリコーン樹脂5をモールドしてオプティカル
パスを形成し、その後、さらにその周囲を遮光性樹脂7
にてトランスファーモールドすることにより、実施の形
態3の光結合素子を構成している。その他の構成は実施
の形態1(図1)と同様であるので、対応する部分に同
一符号を付すにとどめ、説明を省略する。
【0022】受光側リードフレーム3′において受光素
子2を覆う状態にメッシュ状導電膜8を搭載してあるの
で、1次−2次間に生じる雑音による誤動作の影響が軽
減され、高CMRのドッキングタイプの光結合素子が得
られる。
【0023】〔実施の形態4〕図示は省略するが、この
実施の形態4の光結合素子は、上記実施の形態3(図
3)の構造を前提として、実施の形態2(図2)の場合
と同様に、受光側リードフレーム3′の端部にメッシュ
状導電膜8を接続するためのオフセット突起9を一体的
に形成し、そのオフセット突起9に対して受光素子2を
覆うメッシュ状導電膜8を導電性ペースト(Agペース
ト等)あるいはスポット溶接にて接続したものである。
その他の構成は実施の形態1と同様であるので、対応す
る部分に同一符号を付すにとどめ、説明を省略する。
【0024】この実施の形態4の光結合素子において
も、受光側リードフレーム3′において受光素子2を覆
う状態にメッシュ状導電膜8を搭載してあるので、1次
−2次間に生じる雑音による誤動作の影響が軽減され、
高CMRのドッキングタイプの光結合素子が得られる。
【0025】〔実施の形態5〕図4は本発明の実施の形
態5に係る光結合素子の構造を示す断面図である。
【0026】発光素子1と受光素子2をそれぞれ個別の
金、銀等からなるメッキパターン10,10′を設けた
液晶ポリマー等からなる射出成形樹脂基板11,11′
にダイボンドし、金線4を介してワイヤボンドし、透光
性樹脂(シリコーン樹脂)6,6′にて樹脂封止を行
い、受光素子2が搭載された側の樹脂基板11′上に受
光素子2を覆うようにメッシュ状導電膜8を導電性ペー
スト(Agペースト等)により接続し、発光素子1側の
樹脂基板11および発光素子側の透光性樹脂6と受光素
子側の樹脂基板11′と受光素子側の透光性樹脂6′を
接着剤にて貼り合わせることにより、実施の形態5の光
結合素子を構成している。メッシュ状導電膜8は、F
e,Cu,Au,Ag,Pt,Rh等で構成され、その
メッシュは5〜200μm、その厚みは10〜300μ
mである。
【0027】受光素子2側の樹脂基板11′において受
光素子2を覆う状態にメッシュ状導電膜8を搭載してあ
るので、1次−2次間に生じる雑音による誤動作の影響
が軽減され、高CMRの2層モールドタイプの光結合素
子が得られる。
【0028】〔実施の形態6〕図5は本発明の実施の形
態6に係る2層モールドタイプの光結合素子の構造を示
す断面図である。
【0029】図5において、発光素子1と受光素子2が
各々個別にリードフレーム3,3′に搭載され、それぞ
れが金線4によりワイヤボンドが施された後、受光素子
2が搭載された受光側リードフレーム3′上に受光素子
2を覆うように導電性透過膜8′を積層したポリイミド
膜12を導電性ペースト(Agペースト等)により接続
する。導電性透過膜8′はIn2 3 ,SnO2 ,Zn
O,Cd2 SnO4 ,CdO,TiO2 等で構成され、
その厚みは10〜300μmである。発光素子1および
受光素子2がほぼ同一光軸上になるよう対向配置させ透
光性樹脂6にて1次トランスファーモールドを行う。そ
の後、さらにその周囲を遮光性樹脂7にて2次トランス
ファーモールドすることにより、実施の形態6の光結合
素子を構成している。その他の構成は実施の形態1(図
1)と同様であるので、対応する部分に同一符号を付す
にとどめ、説明を省略する。
【0030】受光側リードフレーム3′において受光素
子2を覆う状態に導電性透過膜8′を積層したポリイミ
ド膜12を搭載してあるので、1次−2次間に生じる雑
音による誤動作の影響が軽減され、高CMRの2層モー
ルドタイプの光結合素子が得られる。
【0031】なお、導電性透過膜8′を積層したポリイ
ミド膜12に代えて、厚さが1〜100μmの導電性透
過膜8′を積層したガラス板を接続してもよく、この場
合は1次−2次間の絶縁性をさらに高めることができ
る。
【0032】〔実施の形態7〕図6は本発明の実施の形
態7に係る2層モールドタイプの光結合素子の構造を示
す断面図である。
【0033】この実施の形態7の光結合素子は、上記実
施の形態6(図5)の構造を前提として、受光側リード
フレーム3′の端部に導電性透過膜8′を積層したポリ
イミド膜12を接続するためのオフセット突起9を一体
的に形成し、そのオフセット突起9に対して受光素子2
を覆う導電性透過膜8′を積層したポリイミド膜12導
電性ペースト(Agペースト等)あるいはスポット溶接
にて接続することにより、実施の形態7の光結合素子を
構成している。その他の構成は実施の形態6(図5)と
同様であるので、対応する部分に同一符号を付すにとど
め、説明を省略する。
【0034】この実施の形態7の光結合素子において
も、受光側リードフレーム3′において受光素子2を覆
う状態に導電性透過膜8′を積層したポリイミド膜12
を搭載してあるので、1次−2次間に生じる雑音による
誤動作の影響が軽減され、高CMRの2層モールドタイ
プの光結合素子が得られる。
【0035】なお、導電性透過膜8′を積層したポリイ
ミド膜12に代えて、厚さが1〜100μmの導電性透
過膜8′を積層したガラス板を接続してもよく、この場
合は1次−2次間の絶縁性をさらに高めることができ
る。
【0036】〔実施の形態8〕図7は本発明の実施の形
態8に係るドッキングタイプの光結合素子の構造を示す
断面図である。
【0037】図7において、発光素子1と受光素子2が
各々個別にリードフレーム3,3′に搭載され、それぞ
れが金線4によりワイヤボンドが施された後、受光素子
2が搭載された受光側リードフレーム3′上に受光素子
2を覆うように導電性透過膜8′を積層したポリイミド
膜12を導電性ペースト(Agペースト等)により接続
する。導電性透過膜8′は、In2 3 ,SnO2 ,Z
nO,Cd2 SnO4,CdO,TiO2 等で構成さ
れ、その厚みは10〜300μmである。発光素子1お
よび受光素子2がほぼ同一光軸上になるよう対向配置さ
せ、発光素子1の周囲と受光素子2の周囲とにおいて両
リードフレーム3,3′間にシリコーン樹脂5をモール
ドしてオプティカルパスを形成し、その後、さらにその
周囲を遮光性樹脂7にてトランスファーモールドするこ
とにより、実施の形態8の光結合素子を構成している。
その他の構成は実施の形態3(図3)と同様であるの
で、対応する部分に同一符号を付すにとどめ、説明を省
略する。
【0038】受光側リードフレーム3′において受光素
子2を覆う状態に導電性透過膜8′を積層したポリイミ
ド膜12を搭載してあるので、1次−2次間に生じる雑
音による誤動作の影響が軽減され、高CMRのドッキン
グタイプの光結合素子が得られる。
【0039】なお、導電性透過膜8′を積層したポリイ
ミド膜12に代えて、厚さが1〜100μmの導電性透
過膜8′を積層したガラス板を接続してもよく、この場
合は1次−2次間の絶縁性をさらに高めることができ
る。
【0040】〔実施の形態9〕図示は省略するが、この
実施の形態9の光結合素子は、上記実施の形態8(図
7)の構造を前提として、実施の形態2(図2)の場合
と同様に、受光側リードフレーム3′の端部に導電性透
過膜8′を積層したポリイミド膜12を接続するための
オフセット突起9を一体的に形成し、そのオフセット突
起9に対して受光素子2を覆う導電性透過膜8′を積層
したポリイミド膜12を導電性ペースト(Agペースト
等)あるいはスポット溶接にて接続したものである。そ
の他の構成は実施の形態8(図7)と同様であるので、
対応する部分に同一符号を付すにとどめ、説明を省略す
る。
【0041】この実施の形態9の光結合素子において
も、受光側リードフレーム3′において受光素子2を覆
う状態に導電性透過膜8′を積層したポリイミド膜12
を搭載してあるので、1次−2次間に生じる雑音による
誤動作の影響が軽減され、高CMRのドッキングタイプ
の光結合素子が得られる。
【0042】なお、導電性透過膜8′を積層したポリイ
ミド膜12に代えて、厚さが1〜100μmの導電性透
過膜8′を積層したガラス板を接続してもよく、この場
合は1次−2次間の絶縁性をさらに高めることができ
る。
【0043】〔実施の形態10〕図8は本発明の実施の
形態10に係る光結合素子の構造を示す断面図である。
【0044】発光素子1と受光素子2をそれぞれ個別の
金、銀等からなるメッキパターン10,10′を設けた
液晶ポリマー等からなる射出成形樹脂基板11,11′
にダイボンドし、金線4を介してワイヤボンドし、透光
性樹脂(シリコーン樹脂)6,6′にて樹脂封止を行
い、受光素子2が搭載された側の樹脂基板11′上に受
光素子2を覆うように導電性透過膜8′を積層したポリ
イミド膜12を導電性ペースト(Agペースト等)によ
り接続し、発光素子1側の樹脂基板11および発光素子
側の透光性樹脂6と受光素子側の樹脂基板11′と受光
素子側の透光性樹脂6′を接着剤にて貼り合わせること
により、実施の形態10の光結合素子を構成している。
導電性透過膜8′は、In2 3 ,SnO2 ,ZnO,
Cd2 SnO4 ,CdO,TiO2 等で構成され、その
厚みは10〜300μmである。
【0045】受光側2側の樹脂基板11′において受光
素子2を覆う状態に導電性透過膜8′を積層したポリイ
ミド膜12を搭載してあるので、1次−2次間に生じる
雑音による誤動作の影響が軽減され、高CMRのドッキ
ングタイプの光結合素子が得られる。
【0046】なお、導電性透過膜8′を積層したポリイ
ミド膜12に代えて、厚さが1〜100μmの導電性透
過膜8′を積層したガラス板を接続してもよく、この場
合は1次−2次間の絶縁性をさらに高めることができ
る。
【0047】
【発明の効果】本発明に係る請求項1の光結合素子によ
れば、発光素子と受光素子との間に介在させたメッシュ
状導電膜により、1次−2次間に生じる雑音による誤動
作の影響を軽減し、高CMRを得ることができる。
【0048】本発明に係る請求項2の光結合素子によれ
ば、発光素子と受光素子との間に介在させた導電性透過
膜を積層したポリイミド膜により、1次−2次間に生じ
る雑音による誤動作の影響を軽減し、高CMRを得るこ
とができる。
【0049】本発明に係る請求項3の光結合素子によれ
ば、発光素子と受光素子との間に介在させた導電性透過
膜を積層したガラス板により、1次−2次間に生じる雑
音による誤動作の影響を軽減し、かつ、1次−2次間の
絶縁性を高めることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係る光結合素子の構造
を示す断面図である。
【図2】本発明の実施の形態2に係る光結合素子の構造
を示す断面図である。
【図3】本発明の実施の形態3に係る光結合素子の構造
を示す断面図である。
【図4】本発明の実施の形態5に係る光結合素子の構造
を示す断面図である。
【図5】本発明の実施の形態6に係る光結合素子の構造
を示す断面図である。
【図6】本発明の実施の形態7に係る光結合素子の構造
を示す断面図である。
【図7】本発明の実施の形態8に係る光結合素子の構造
を示す断面図である。
【図8】本発明の実施の形態10に係る光結合素子の構
造を示す断面図である。
【図9】従来の2層モールドタイプの光結合素子の断面
図である。
【符号の説明】
1……発光素子 2……受光素子 3……発光側リードフレーム 3′…受光側リードフレーム 4……金線 5……シリコーン樹脂 6……透光性樹脂 7……遮光性樹脂 8……メッシュ状導電膜 8′…導電性透過膜 9……オフセット突起 10……メッキパターン 10′…メッキパターン 11……射出成形樹脂基板 11′…射出成形樹脂基板 12……ポリイミド膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−55884(JP,A) 特開 昭61−214585(JP,A) 特開 昭57−66679(JP,A) 特開 昭52−94090(JP,A) 特開 平7−106625(JP,A) 特開 昭53−66680(JP,A) 実開 昭64−16649(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 31/12

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 互いに対向配置された発光素子と受光素
    子とを有する光結合素子において、 前記発光素子および受光素子は、対向するように個々に
    折り曲げられた発光側及び受光側リードフレームに搭載
    され、前記受光側リードフレームの端部にオフセット突
    を一体的に形成し該オフセット突起に対して受光素子を覆うメッシュ状導
    電膜を接続することにより、 前記メッシュ状導電膜を前
    記発光素子と前記受光素子との間に前記受光素子を覆う
    状態に介在させてある、 ことを特徴とする光結合素子。
  2. 【請求項2】 互いに対向配置された発光素子と受光素
    子とを有する光結合素子において、 前記発光素子および受光素子は、対向するように個々に
    折り曲げられた発光側及び受光側リードフレームに搭載
    され、前記受光側リードフレームの端部にオフセット突
    を一体的に形成し、 該オフセット突起に対して受光素子を覆う導電性透過膜
    を積層したポリイミド膜を接続することにより、 前記導
    電性透過膜を積層したポリイミド膜を前記発光素子と前
    記受光素子との間に前記受光素子を覆う状態に介在させ
    てあることを特徴とする光結合素子。
  3. 【請求項3】 互いに対向配置された発光素子と受光素
    子とを有する光結合素子において、 前記発光素子および受光素子は、対向するように個々に
    折り曲げられた発光側及び受光側リードフレームに搭載
    され、前記受光側リードフレームの端部にオフセット突
    を一体的に形成し、 該オフセット突起に対して受光素子を覆う導電性透過膜
    を積層したガラス板を接続することにより、 前記導電性
    透過膜を積層したガラス板を前記発光素子と前記受光素
    子との間に前記受光素子を覆う状態に介在させてあるこ
    とを特徴とする光結合素子。
JP10007296A 1996-04-22 1996-04-22 光結合素子 Expired - Fee Related JP3416697B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10007296A JP3416697B2 (ja) 1996-04-22 1996-04-22 光結合素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10007296A JP3416697B2 (ja) 1996-04-22 1996-04-22 光結合素子

Publications (2)

Publication Number Publication Date
JPH09289335A JPH09289335A (ja) 1997-11-04
JP3416697B2 true JP3416697B2 (ja) 2003-06-16

Family

ID=14264263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10007296A Expired - Fee Related JP3416697B2 (ja) 1996-04-22 1996-04-22 光結合素子

Country Status (1)

Country Link
JP (1) JP3416697B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241757A (ja) * 2003-01-17 2004-08-26 Sharp Corp 光結合半導体装置とその製造方法
JP4897530B2 (ja) * 2007-03-23 2012-03-14 ルネサスエレクトロニクス株式会社 フォトカプラおよびその組立方法
JP2011228339A (ja) * 2010-04-15 2011-11-10 Renesas Electronics Corp 光結合装置
JP2014135473A (ja) * 2012-12-11 2014-07-24 Renesas Electronics Corp 光結合素子

Also Published As

Publication number Publication date
JPH09289335A (ja) 1997-11-04

Similar Documents

Publication Publication Date Title
JP3880278B2 (ja) 固体撮像装置及びその製造方法
JP3416697B2 (ja) 光結合素子
US7052189B2 (en) Optical electronic device
JP4108162B2 (ja) 赤外線データ通信モジュールの製造方法
JP3816114B2 (ja) 光結合装置
JP3415369B2 (ja) 光結合型リレー装置
KR20060006049A (ko) 고체 촬상 장치
JPH0846224A (ja) オプトエレクトロニック組立体及びその製造方法及び使用方法
JPH10233471A (ja) 赤外線データ通信モジュール及びその製造方法
JPH02137275A (ja) ホトカプラ
JP2981371B2 (ja) 光結合装置
JP2004103654A (ja) 光結合半導体装置及びその製造方法
JP3437363B2 (ja) 光結合装置
JPH05259483A (ja) 光電変換用半導体パッケージ
JP2000216426A (ja) 光結合素子
JP3493302B2 (ja) 光結合装置及びその製造方法
JP2001267591A (ja) 光通信用光学ユニットのシールド構造
CN117461148A (zh) 半导体传感器装置及用于制造半导体传感器装置的方法
JPH09181339A (ja) 光電変換装置
JPH05152600A (ja) 光結合装置
CN117497614A (zh) 光学封装芯片及其制作方法、电子设备
JPH0758305A (ja) 固体撮像装置
JP2601426Y2 (ja) 光結合装置
JP2000286212A (ja) プラスティックパッケージ
JPH07162032A (ja) フィルムキャリア型光結合装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees