JP3409526B2 - アナログスイッチ回路 - Google Patents
アナログスイッチ回路Info
- Publication number
- JP3409526B2 JP3409526B2 JP20920595A JP20920595A JP3409526B2 JP 3409526 B2 JP3409526 B2 JP 3409526B2 JP 20920595 A JP20920595 A JP 20920595A JP 20920595 A JP20920595 A JP 20920595A JP 3409526 B2 JP3409526 B2 JP 3409526B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- switch signal
- circuit
- voltage
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000295 complement effect Effects 0.000 claims description 40
- 239000003990 capacitor Substances 0.000 claims description 28
- 230000003071 parasitic effect Effects 0.000 claims description 28
- 238000010586 diagram Methods 0.000 description 24
- 230000007423 decrease Effects 0.000 description 16
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳ電界効果ト
ランジスタ（以下「ＭＯＳＦＥＴ」という）で構成され
たアナログスイッチを、多数用いて同時的にオンオフす
るアナログスイッチ回路に関するものである。
ランジスタ（以下「ＭＯＳＦＥＴ」という）で構成され
たアナログスイッチを、多数用いて同時的にオンオフす
るアナログスイッチ回路に関するものである。
【０００２】
【従来の技術】画像を読みとるイメージセンサ装置等に
は、数千個もの画像読取素子が具えられているが、画像
読取素子からの画像信号は、各画像読取素子にアナログ
スイッチを１つづつ対応させて設けたアナログスイッチ
回路を経て、読み出すことが行われている。これらのア
ナログスイッチは、共通に使用するスイッチ信号によっ
て同時的にオン，オフされる。
は、数千個もの画像読取素子が具えられているが、画像
読取素子からの画像信号は、各画像読取素子にアナログ
スイッチを１つづつ対応させて設けたアナログスイッチ
回路を経て、読み出すことが行われている。これらのア
ナログスイッチは、共通に使用するスイッチ信号によっ
て同時的にオン，オフされる。
【０００３】図５は、そのような従来のアナログスイッ
チ回路を示す図である。図５において、１Ａ，１Ｂ，１
Ｎは画像読取素子、２Ａ，２Ｂ，２Ｎは結合コンデン
サ、３Ａ，３Ｂ，３Ｎは相補型ＭＯＳスイッチ、４Ａ，
４Ｂ，４Ｎは出力端子、５はクランプ用電源、６は第１
スイッチ信号線、７は第２スイッチ信号線、８はスイッ
チ信号回路、３０１は出力ノード、３０２はクランプノ
ード、８０１〜８０４はＭＯＳＦＥＴ、９は電源ライ
ン、１０はスイッチ信号回路駆動端子である。
チ回路を示す図である。図５において、１Ａ，１Ｂ，１
Ｎは画像読取素子、２Ａ，２Ｂ，２Ｎは結合コンデン
サ、３Ａ，３Ｂ，３Ｎは相補型ＭＯＳスイッチ、４Ａ，
４Ｂ，４Ｎは出力端子、５はクランプ用電源、６は第１
スイッチ信号線、７は第２スイッチ信号線、８はスイッ
チ信号回路、３０１は出力ノード、３０２はクランプノ
ード、８０１〜８０４はＭＯＳＦＥＴ、９は電源ライ
ン、１０はスイッチ信号回路駆動端子である。
【０００４】画像読取素子１Ａ，１Ｂ，１Ｎとしては、
通常、フォトダイオードが用いられる。結合コンデンサ
２Ａ，２Ｂ，２Ｎは、画像読取素子１Ａ，１Ｂ，１Ｎで
読み取った画像信号を、容量結合により出力端子４Ａ，
４Ｂ，４Ｎ側へ伝達するためのものである。相補型ＭＯ
Ｓスイッチ３Ａ，３Ｂ，３Ｎは、周期的にオンすること
によって、出力端子４Ａ，４Ｂ，４Ｎの電位を、周期的
にクランプ用電源５の電位にする（リセット）。この周
期は、例えば、１ラインを読みとるために設定してある
周期と等しくされる。
通常、フォトダイオードが用いられる。結合コンデンサ
２Ａ，２Ｂ，２Ｎは、画像読取素子１Ａ，１Ｂ，１Ｎで
読み取った画像信号を、容量結合により出力端子４Ａ，
４Ｂ，４Ｎ側へ伝達するためのものである。相補型ＭＯ
Ｓスイッチ３Ａ，３Ｂ，３Ｎは、周期的にオンすること
によって、出力端子４Ａ，４Ｂ，４Ｎの電位を、周期的
にクランプ用電源５の電位にする（リセット）。この周
期は、例えば、１ラインを読みとるために設定してある
周期と等しくされる。
【０００５】スイッチ信号回路８は、ＭＯＳＦＥＴ８０
１〜８０４で構成され、電源ライン９から印加される電
源電圧ＶDDによって作動される。スイッチ信号回路駆動
端子１０からスイッチ駆動信号が入力されると、第１，
第２スイッチ信号線６，７より第１，第２スイッチ信号
が送出される。第２スイッチ信号は、第１スイッチ信号
を反転した信号である。例えば、スイッチ信号回路駆動
端子１０にハイの駆動信号が入力されると、ＭＯＳＦＥ
Ｔ８０１がオフ，８０２がオンとなるので、第２スイッ
チ信号線７からはローの信号が出る。また、ＭＯＳＦＥ
Ｔ８０３はオン，８０４はオフとなるので、第１スイッ
チ信号線６からはハイの信号が出る。次にローのスイッ
チ駆動信号が入力されると、これらのスイッチ信号は反
転される。
１〜８０４で構成され、電源ライン９から印加される電
源電圧ＶDDによって作動される。スイッチ信号回路駆動
端子１０からスイッチ駆動信号が入力されると、第１，
第２スイッチ信号線６，７より第１，第２スイッチ信号
が送出される。第２スイッチ信号は、第１スイッチ信号
を反転した信号である。例えば、スイッチ信号回路駆動
端子１０にハイの駆動信号が入力されると、ＭＯＳＦＥ
Ｔ８０１がオフ，８０２がオンとなるので、第２スイッ
チ信号線７からはローの信号が出る。また、ＭＯＳＦＥ
Ｔ８０３はオン，８０４はオフとなるので、第１スイッ
チ信号線６からはハイの信号が出る。次にローのスイッ
チ駆動信号が入力されると、これらのスイッチ信号は反
転される。
【０００６】図６は、前記したアナログスイッチ回路の
動作を説明する波形図である。図５の各画像読取素子に
対応した回路の動作は、どれも同様であるので、画像読
取素子１Ａに対応した回路に注目して、動作を説明す
る。図６（ａ）は、画像読取素子１Ａから結合コンデン
サ２Ａに加えられる入力電圧である。ＶOSはオフセット
（ＤＣバイアスに相当。画像信号ではない）を表してい
る。ａ−１，ａ−２は画像読取素子１Ａより発生された
画像信号を表し、オフセットＶOSに上乗せされた形で、
結合コンデンサ２Ａに入力されて来る。
動作を説明する波形図である。図５の各画像読取素子に
対応した回路の動作は、どれも同様であるので、画像読
取素子１Ａに対応した回路に注目して、動作を説明す
る。図６（ａ）は、画像読取素子１Ａから結合コンデン
サ２Ａに加えられる入力電圧である。ＶOSはオフセット
（ＤＣバイアスに相当。画像信号ではない）を表してい
る。ａ−１，ａ−２は画像読取素子１Ａより発生された
画像信号を表し、オフセットＶOSに上乗せされた形で、
結合コンデンサ２Ａに入力されて来る。
【０００７】図６（ｂ）は、出力端子４Ａからの出力電
圧、言い換えれば、出力ノード３０１での電圧である。
図６（ｃ）は第１スイッチ信号線６に現れる第１スイッ
チ信号であり、図６（ｄ）は第２スイッチ信号線７に現
れる第２スイッチ信号であり、両者は互いに反転した信
号となっている。時間ｔ1 〜ｔ2 において、第１スイッ
チ信号がハイ，第２スイッチ信号がローにされると、相
補型ＭＯＳスイッチ３Ａはオンとなり、出力ノード３０
１はクランプノード３０２の電圧にクランプされる。ク
ランプノード３０２は、クランプ用電源５に接続され、
クランプ用電源５の電圧Ｖ5 となっているから、結局、
出力ノード３０１は電圧Ｖ5 にクランプされる（なお、
時間ｔ1 より前の出力電圧の値は、図示しない前回の画
像信号によって決まる値である）。
圧、言い換えれば、出力ノード３０１での電圧である。
図６（ｃ）は第１スイッチ信号線６に現れる第１スイッ
チ信号であり、図６（ｄ）は第２スイッチ信号線７に現
れる第２スイッチ信号であり、両者は互いに反転した信
号となっている。時間ｔ1 〜ｔ2 において、第１スイッ
チ信号がハイ，第２スイッチ信号がローにされると、相
補型ＭＯＳスイッチ３Ａはオンとなり、出力ノード３０
１はクランプノード３０２の電圧にクランプされる。ク
ランプノード３０２は、クランプ用電源５に接続され、
クランプ用電源５の電圧Ｖ5 となっているから、結局、
出力ノード３０１は電圧Ｖ5 にクランプされる（なお、
時間ｔ1 より前の出力電圧の値は、図示しない前回の画
像信号によって決まる値である）。
【０００８】ＶN は、相補型ＭＯＳスイッチ３がオフさ
れる時に生ずるスイッチングノイズ電圧であり、出力ノ
ード３０１の電圧は、このスイッチングノイズ電圧ＶN
だけ変化する。時間ｔ3 で画像信号ａ−１が発生する
と、結合コンデンサ２Ａのところでオフセット電圧ＶOS
が相殺され、画像信号分のみが通過して来て、出力ノー
ド３０１の電位を高める（高められた電位をＶS1として
いる）。この電位が現れている期間中にサンプリングさ
れ、出力端子４Ａから取り出される。出力ノード３０１
の電位は、次に相補型ＭＯＳスイッチ３Ａがオンされる
時間ｔ4 まで維持される。画像読取素子１Ａから発生さ
れる次の画像信号ａ−２の場合も、同様にしてＶS2がサ
ンプリングされて取り出される。
れる時に生ずるスイッチングノイズ電圧であり、出力ノ
ード３０１の電圧は、このスイッチングノイズ電圧ＶN
だけ変化する。時間ｔ3 で画像信号ａ−１が発生する
と、結合コンデンサ２Ａのところでオフセット電圧ＶOS
が相殺され、画像信号分のみが通過して来て、出力ノー
ド３０１の電位を高める（高められた電位をＶS1として
いる）。この電位が現れている期間中にサンプリングさ
れ、出力端子４Ａから取り出される。出力ノード３０１
の電位は、次に相補型ＭＯＳスイッチ３Ａがオンされる
時間ｔ4 まで維持される。画像読取素子１Ａから発生さ
れる次の画像信号ａ−２の場合も、同様にしてＶS2がサ
ンプリングされて取り出される。
【０００９】
（問題点）前記した従来のアナログスイッチ回路には、
相補型ＭＯＳスイッチをオフした時に生ずるスイッチン
グノイズ電圧ＶN の大きさが、スイッチ信号回路からの
配線距離によって異なるという問題点があった。
相補型ＭＯＳスイッチをオフした時に生ずるスイッチン
グノイズ電圧ＶN の大きさが、スイッチ信号回路からの
配線距離によって異なるという問題点があった。
【００１０】（問題点の説明）図５の回路における相補
型ＭＯＳスイッチ３Ａ，３Ｂ，３Ｎのスイッチングノイ
ズ電圧ＶN を、それぞれ電圧ＶNA，ＶNB，ＶNNとする
と、 ＶNA＞ＶNB＞ＶNN のように、スイッチ信号回路からの配線距離が近い相補
型ＭＯＳスイッチほど大きく、遠く離れるにつれて小さ
くなる。その理由は、以下に述べる。
型ＭＯＳスイッチ３Ａ，３Ｂ，３Ｎのスイッチングノイ
ズ電圧ＶN を、それぞれ電圧ＶNA，ＶNB，ＶNNとする
と、 ＶNA＞ＶNB＞ＶNN のように、スイッチ信号回路からの配線距離が近い相補
型ＭＯＳスイッチほど大きく、遠く離れるにつれて小さ
くなる。その理由は、以下に述べる。
【００１１】（フィードスルー現象について）ＭＯＳＦ
ＥＴでは、ゲート・ソース間およびゲート・ドレイン間
に寄生容量が存在するが、ゲート信号が印加されたり解
除されたりした時には、その寄生容量を通ってゲート信
号の一部がソース側やドレイン側へ伝えられるところ
の、フィードスルーという現象が発生する。出力電圧中
にスイッチングノイズ電圧ＶN が生ずるのは、主とし
て、このフィードスルー現象によるものである。
ＥＴでは、ゲート・ソース間およびゲート・ドレイン間
に寄生容量が存在するが、ゲート信号が印加されたり解
除されたりした時には、その寄生容量を通ってゲート信
号の一部がソース側やドレイン側へ伝えられるところ
の、フィードスルーという現象が発生する。出力電圧中
にスイッチングノイズ電圧ＶN が生ずるのは、主とし
て、このフィードスルー現象によるものである。
【００１２】（ゲート信号の波形の変形について）アナ
ログスイッチ回路の相補型ＭＯＳスイッチは、基板上の
近接した位置にほぼ同一の条件下で製造されるから、そ
れらの寄生容量もほぼ等しいとみることができる。従っ
て、スイッチングノイズ電圧ＶN の大きさの相違は、主
として、印加されるゲート信号の相違によってもたらさ
れる。ゲート信号が相違して来る原因は、スイッチ信号
の波形が、次に説明するように、スイッチ信号回路から
遠く離れるに従い、次第に変形していく点にある。
ログスイッチ回路の相補型ＭＯＳスイッチは、基板上の
近接した位置にほぼ同一の条件下で製造されるから、そ
れらの寄生容量もほぼ等しいとみることができる。従っ
て、スイッチングノイズ電圧ＶN の大きさの相違は、主
として、印加されるゲート信号の相違によってもたらさ
れる。ゲート信号が相違して来る原因は、スイッチ信号
の波形が、次に説明するように、スイッチ信号回路から
遠く離れるに従い、次第に変形していく点にある。
【００１３】図７は、アナログスイッチ周辺の等価回路
である。符号は図５のものに対応し、３０３，３０４
は、相補型ＭＯＳスイッチ３Ａのゲートおよび３Ａの近
くの第１，第２スイッチ信号線６，７とグランド電位Ｇ
ＮＤとの間に存在している寄生容量、３０５，３０６
は、相補型ＭＯＳスイッチ３Ａから３Ｂまでの間の第
１，第２スイッチ信号線６，７の配線抵抗、３０７，３
０８は、相補型ＭＯＳスイッチ３Ｂのゲートおよび３Ｂ
の近くの第１，第２スイッチ信号線６，７とグランド電
位ＧＮＤとの間に存在している寄生容量である。これら
の配線抵抗と寄生容量とは、自ずとローパスフィルタを
形成することになる。
である。符号は図５のものに対応し、３０３，３０４
は、相補型ＭＯＳスイッチ３Ａのゲートおよび３Ａの近
くの第１，第２スイッチ信号線６，７とグランド電位Ｇ
ＮＤとの間に存在している寄生容量、３０５，３０６
は、相補型ＭＯＳスイッチ３Ａから３Ｂまでの間の第
１，第２スイッチ信号線６，７の配線抵抗、３０７，３
０８は、相補型ＭＯＳスイッチ３Ｂのゲートおよび３Ｂ
の近くの第１，第２スイッチ信号線６，７とグランド電
位ＧＮＤとの間に存在している寄生容量である。これら
の配線抵抗と寄生容量とは、自ずとローパスフィルタを
形成することになる。
【００１４】第１スイッチ信号線６によって送られて来
て相補型ＭＯＳスイッチ３Ｂのゲートに印加されるスイ
ッチ信号は、相補型ＭＯＳスイッチ３Ａのゲートに印加
された信号が、更に配線抵抗３０５と寄生容量３０７で
形成されるローパスフィルタを経て来たものであるの
で、その波形は少し変化が鈍くされたものに変形され
る。以下、次々と同様のローパスフィルタで変形されて
ゆくから、遠く離れた相補型ＭＯＳスイッチ３Ｎのゲー
トに印加されるスイッチ信号は、相当変形されたものと
なる。
て相補型ＭＯＳスイッチ３Ｂのゲートに印加されるスイ
ッチ信号は、相補型ＭＯＳスイッチ３Ａのゲートに印加
された信号が、更に配線抵抗３０５と寄生容量３０７で
形成されるローパスフィルタを経て来たものであるの
で、その波形は少し変化が鈍くされたものに変形され
る。以下、次々と同様のローパスフィルタで変形されて
ゆくから、遠く離れた相補型ＭＯＳスイッチ３Ｎのゲー
トに印加されるスイッチ信号は、相当変形されたものと
なる。
【００１５】図８は、寄生容量等によるスイッチ信号の
変化を示す図である。横軸は時間、縦軸はスイッチ信号
の大きさ（電圧）である。この図では、スイッチ信号が
ハイからローに変化される場合、即ち、電源電圧ＶDDの
大きさから、グランド電位ＧＮＤに向かって低下される
場合を拡大して示しているが、このような変化は、例え
ば、ＮチャンネルＭＯＳＦＥＴをオフする時に行われ
る。曲線イは、スイッチ信号回路に近い相補型ＭＯＳス
イッチに印加されるスイッチ信号を示し、曲線ロは、ス
イッチ信号回路から遠い相補型ＭＯＳスイッチに印加さ
れるスイッチ信号を示す。途中に分布するローパスフィ
ルタのため、曲線ロは曲線イよりも緩やかに変化するも
のとなっている。
変化を示す図である。横軸は時間、縦軸はスイッチ信号
の大きさ（電圧）である。この図では、スイッチ信号が
ハイからローに変化される場合、即ち、電源電圧ＶDDの
大きさから、グランド電位ＧＮＤに向かって低下される
場合を拡大して示しているが、このような変化は、例え
ば、ＮチャンネルＭＯＳＦＥＴをオフする時に行われ
る。曲線イは、スイッチ信号回路に近い相補型ＭＯＳス
イッチに印加されるスイッチ信号を示し、曲線ロは、ス
イッチ信号回路から遠い相補型ＭＯＳスイッチに印加さ
れるスイッチ信号を示す。途中に分布するローパスフィ
ルタのため、曲線ロは曲線イよりも緩やかに変化するも
のとなっている。
【００１６】曲線イの場合、スイッチ信号は、時間ｔ2
でＭＯＳＦＥＴの閾値Ｖthまで低下しているが、曲線ロ
の方は時間ｔ4 に至って漸く閾値Ｖthまで低下してい
る。ＴL は、ｔ2 からｔ4 までのずれ時間を表してい
る。グランド電位ＧＮＤに低下する時間は、それぞれｔ
4 ，ｔ5 であり、これらのずれ時間は、前記ずれ時間Ｔ
Lよりも相当大となる。スイッチ信号回路の近くの相補
型ＭＯＳスイッチには曲線イのようなスイッチ信号が印
加され、遠くの相補型ＭＯＳスイッチには曲線ロのよう
なスイッチ信号が印加されるが、このようなスイッチ信
号が、ソースやドレインとの間に寄生容量を有するゲー
トに印加された場合、フィードスルー現象によって出力
ノード３０１側の電圧に影響を及ぼすが、どのような影
響を及ぼすかについて次に説明する。説明の便宜上、ま
ず、アナログスイッチがＮチャンネルＭＯＳＦＥＴのみ
で構成されている場合について、説明する。
でＭＯＳＦＥＴの閾値Ｖthまで低下しているが、曲線ロ
の方は時間ｔ4 に至って漸く閾値Ｖthまで低下してい
る。ＴL は、ｔ2 からｔ4 までのずれ時間を表してい
る。グランド電位ＧＮＤに低下する時間は、それぞれｔ
4 ，ｔ5 であり、これらのずれ時間は、前記ずれ時間Ｔ
Lよりも相当大となる。スイッチ信号回路の近くの相補
型ＭＯＳスイッチには曲線イのようなスイッチ信号が印
加され、遠くの相補型ＭＯＳスイッチには曲線ロのよう
なスイッチ信号が印加されるが、このようなスイッチ信
号が、ソースやドレインとの間に寄生容量を有するゲー
トに印加された場合、フィードスルー現象によって出力
ノード３０１側の電圧に影響を及ぼすが、どのような影
響を及ぼすかについて次に説明する。説明の便宜上、ま
ず、アナログスイッチがＮチャンネルＭＯＳＦＥＴのみ
で構成されている場合について、説明する。
【００１７】（ＮチャンネルＭＯＳＦＥＴのみで構成さ
れている場合）図１０は、単一のＮチャンネルＭＯＳＦ
ＥＴにおけるフィードスルーを説明する図である。符号
は図５のものに対応し、３−１はＮチャンネルＭＯＳＦ
ＥＴ、３−２，３−３は寄生容量、３−７はスイッチ信
号端子である。図１０（ａ）は回路図を表し、図１０
（ｂ）はスイッチ信号回路の近くのスイッチに関するス
イッチ信号（図１０（ｂ−１））と、スイッチ両端にお
ける電圧（図１０（ｂ−２））を表し、図１０（ｃ）は
スイッチ信号回路から遠く離れたスイッチに関するスイ
ッチ信号（図１０（ｃ−１））と、スイッチ両端におけ
る電圧（図１０（ｃ−２））を表している。
れている場合）図１０は、単一のＮチャンネルＭＯＳＦ
ＥＴにおけるフィードスルーを説明する図である。符号
は図５のものに対応し、３−１はＮチャンネルＭＯＳＦ
ＥＴ、３−２，３−３は寄生容量、３−７はスイッチ信
号端子である。図１０（ａ）は回路図を表し、図１０
（ｂ）はスイッチ信号回路の近くのスイッチに関するス
イッチ信号（図１０（ｂ−１））と、スイッチ両端にお
ける電圧（図１０（ｂ−２））を表し、図１０（ｃ）は
スイッチ信号回路から遠く離れたスイッチに関するスイ
ッチ信号（図１０（ｃ−１））と、スイッチ両端におけ
る電圧（図１０（ｃ−２））を表している。
【００１８】なお、Ａ〜Ｄは期間を示す符号であり、Ａ
はハイからの低下を開始する前の期間（ｔ1 以前）、Ｂ
は低下を開始してから閾値Ｖthに達するまでの期間（ｔ
1 〜ｔ2 ）、Ｃは閾値Ｖthからローとなるまでの期間
（ｔ2 〜ｔ3 ）、Ｄはローとなった後の期間（ｔ4 以
後）である。
はハイからの低下を開始する前の期間（ｔ1 以前）、Ｂ
は低下を開始してから閾値Ｖthに達するまでの期間（ｔ
1 〜ｔ2 ）、Ｃは閾値Ｖthからローとなるまでの期間
（ｔ2 〜ｔ3 ）、Ｄはローとなった後の期間（ｔ4 以
後）である。
【００１９】まず、図１０（ｂ）の場合（近くにあるス
イッチ）について説明する。ＭＯＳＦＥＴ３−１をオフ
する時に、スイッチ信号端子３−７からＭＯＳＦＥＴ３
−１のゲートに印加されるスイッチ信号は、図１０（ｂ
−１）に示すように、時間ｔ1 でハイからの低下を開始
し、急峻に低下する。時間ｔ2 で閾値Ｖthまで低下し、
時間ｔ3 でローになる。スイッチ信号がこのように変化
する時、ＭＯＳＦＥＴ３−１の両端の電圧（つまり、出
力ノード３０１の電圧およびクランプノード３０２の電
圧）がどのように変化するかを、図１０（ｂ−２）に示
す。
イッチ）について説明する。ＭＯＳＦＥＴ３−１をオフ
する時に、スイッチ信号端子３−７からＭＯＳＦＥＴ３
−１のゲートに印加されるスイッチ信号は、図１０（ｂ
−１）に示すように、時間ｔ1 でハイからの低下を開始
し、急峻に低下する。時間ｔ2 で閾値Ｖthまで低下し、
時間ｔ3 でローになる。スイッチ信号がこのように変化
する時、ＭＯＳＦＥＴ３−１の両端の電圧（つまり、出
力ノード３０１の電圧およびクランプノード３０２の電
圧）がどのように変化するかを、図１０（ｂ−２）に示
す。
【００２０】図１０（ｂ−２）において、曲線イはクラ
ンプノード３０２の電圧Ｖ302 の変化を示し、曲線ロは
出力ノード３０１の電圧Ｖ301 の変化を示している。ク
ランプノード３０２は、クランプ用電源５に接続されて
いるから、その電圧Ｖ302 は常にクランプ用電源５の電
圧Ｖ5 のままである。
ンプノード３０２の電圧Ｖ302 の変化を示し、曲線ロは
出力ノード３０１の電圧Ｖ301 の変化を示している。ク
ランプノード３０２は、クランプ用電源５に接続されて
いるから、その電圧Ｖ302 は常にクランプ用電源５の電
圧Ｖ5 のままである。
【００２１】出力ノード３０１の電圧Ｖ301 （曲線ロ）
の方は、次のように変化する。 期間Ａ…ＭＯＳＦＥＴ３−１がＯＮであるので、クラン
プノード３０２と同じ電圧Ｖ5 となっている（ＭＯＳＦ
ＥＴ３−１でのＯＮ時の電圧降下は無視）。 期間Ｂ…ＭＯＳＦＥＴ３−１は、スイッチ信号が閾値Ｖ
thになるまでは一応ＯＮではあるが、そのチャンネルの
抵抗は、スイッチ信号の低下と共に増大する。一方、寄
生容量３−２を通してのフィードスルー現象により、ス
イッチ信号の低下が出力ノード３０１にも伝えられる。
従って、チャンネルの抵抗の増大とフィードスルー現象
との影響を受けて、電圧Ｖ301 は低下する。図中のＶB
は、期間Ｂにおける出力ノード３０１の電圧Ｖ301 の低
下を表している。
の方は、次のように変化する。 期間Ａ…ＭＯＳＦＥＴ３−１がＯＮであるので、クラン
プノード３０２と同じ電圧Ｖ5 となっている（ＭＯＳＦ
ＥＴ３−１でのＯＮ時の電圧降下は無視）。 期間Ｂ…ＭＯＳＦＥＴ３−１は、スイッチ信号が閾値Ｖ
thになるまでは一応ＯＮではあるが、そのチャンネルの
抵抗は、スイッチ信号の低下と共に増大する。一方、寄
生容量３−２を通してのフィードスルー現象により、ス
イッチ信号の低下が出力ノード３０１にも伝えられる。
従って、チャンネルの抵抗の増大とフィードスルー現象
との影響を受けて、電圧Ｖ301 は低下する。図中のＶB
は、期間Ｂにおける出力ノード３０１の電圧Ｖ301 の低
下を表している。
【００２２】期間Ｃ…ＭＯＳＦＥＴ３−１がＯＦＦとな
った状態で、ゲートに印加されているスイッチ信号は更
に低下を続けるから、それが寄生容量３−２を通じて出
力ノード３０１に伝えられ、電圧Ｖ301 も低下を続け
る。図中のＶC は、期間Ｃにおける出力ノード３０１の
電圧Ｖ301 の低下を表している。この場合は、ＭＯＳＦ
ＥＴ３−１は既にＯＦＦとなってしまっているから、ソ
ース・ドレイン間での電荷の移動はない。従って、ＶC
に関しては、スイッチ信号回路８からの配線距離によっ
て、ばらつきが生ずるわけではない。 期間Ｄ…スイッチ信号はローになったままであるので、
出力ノード３０１の電圧Ｖ301 も変化しない。 以上のような動作の結果、ＭＯＳＦＥＴ３−１がＯＦＦ
される時に、出力ノード３０１側に発生するスイッチン
グノイズ電圧ＶN は、ＶB ＋ＶC となる。
った状態で、ゲートに印加されているスイッチ信号は更
に低下を続けるから、それが寄生容量３−２を通じて出
力ノード３０１に伝えられ、電圧Ｖ301 も低下を続け
る。図中のＶC は、期間Ｃにおける出力ノード３０１の
電圧Ｖ301 の低下を表している。この場合は、ＭＯＳＦ
ＥＴ３−１は既にＯＦＦとなってしまっているから、ソ
ース・ドレイン間での電荷の移動はない。従って、ＶC
に関しては、スイッチ信号回路８からの配線距離によっ
て、ばらつきが生ずるわけではない。 期間Ｄ…スイッチ信号はローになったままであるので、
出力ノード３０１の電圧Ｖ301 も変化しない。 以上のような動作の結果、ＭＯＳＦＥＴ３−１がＯＦＦ
される時に、出力ノード３０１側に発生するスイッチン
グノイズ電圧ＶN は、ＶB ＋ＶC となる。
【００２３】次に、図１０（ｃ）の場合について説明す
る。この場合、ＭＯＳＦＥＴ３−１は、スイッチ信号回
路からの配線距離が図１０（ｂ）の場合より遠方にある
ものとしている。配線に付随して存在する寄生容量等に
より、スイッチ信号は、図１０（ｃ−１）に示すよう
に、図１０（ｂ）の場合に比べて緩やかに低下する。
る。この場合、ＭＯＳＦＥＴ３−１は、スイッチ信号回
路からの配線距離が図１０（ｂ）の場合より遠方にある
ものとしている。配線に付随して存在する寄生容量等に
より、スイッチ信号は、図１０（ｃ−１）に示すよう
に、図１０（ｂ）の場合に比べて緩やかに低下する。
【００２４】クランプノード３０２は、クランプ用電源
５に接続されているから、この場合の電圧Ｖ302 は一定
に維持される。出力ノード３０１の電圧Ｖ301 （曲線
ロ）は、次のように変化する。 期間Ａ…ＭＯＳＦＥＴ３−１がＯＮであるので、クラン
プノード３０２と同じ電圧Ｖ5 となっている。
５に接続されているから、この場合の電圧Ｖ302 は一定
に維持される。出力ノード３０１の電圧Ｖ301 （曲線
ロ）は、次のように変化する。 期間Ａ…ＭＯＳＦＥＴ３−１がＯＮであるので、クラン
プノード３０２と同じ電圧Ｖ5 となっている。
【００２５】期間Ｂ…図１０（ｂ）の場合と同様にし
て、チャンネルの抵抗の増大とフィードスルー現象との
影響を受けて、電圧Ｖ301 は低下する。図中のＶB は、
それを表している。ただし、図１０（ｂ）の場合と比べ
て、次の点が相違する。スイッチ信号が緩やかに低下す
るため、期間Ｂが長くなる。すると、その間にＭＯＳＦ
ＥＴ３−１のソース・ドレイン間で流れる電荷の量が多
くなり、ソースとドレインとの電位差は少なくなる。そ
のため、フィードスルーによって生じる電圧ＶBの大き
さは、図１０（ｂ）の場合に比べて小さくなる。一般
に、スイッチ信号が変化を開始してから閾値Ｖthに到達
するまでの期間（即ち、期間Ｂ）が長くなるほど、電荷
の移動量が多くなり、フィードスルーによる電圧変化量
は小さくなる。言い換えれば、スイッチ信号のスルーレ
ート（立ち下がり速度，立ち上がり速度）が小であるほ
どフィードスルーによる影響は小さい。
て、チャンネルの抵抗の増大とフィードスルー現象との
影響を受けて、電圧Ｖ301 は低下する。図中のＶB は、
それを表している。ただし、図１０（ｂ）の場合と比べ
て、次の点が相違する。スイッチ信号が緩やかに低下す
るため、期間Ｂが長くなる。すると、その間にＭＯＳＦ
ＥＴ３−１のソース・ドレイン間で流れる電荷の量が多
くなり、ソースとドレインとの電位差は少なくなる。そ
のため、フィードスルーによって生じる電圧ＶBの大き
さは、図１０（ｂ）の場合に比べて小さくなる。一般
に、スイッチ信号が変化を開始してから閾値Ｖthに到達
するまでの期間（即ち、期間Ｂ）が長くなるほど、電荷
の移動量が多くなり、フィードスルーによる電圧変化量
は小さくなる。言い換えれば、スイッチ信号のスルーレ
ート（立ち下がり速度，立ち上がり速度）が小であるほ
どフィードスルーによる影響は小さい。
【００２６】期間Ｃ…図１０（ｂ）の場合と同様にし
て、低下を続ける。図中のＶC は、それを表している。
ＭＯＳＦＥＴ３−１は、既にＯＦＦとなっているので、
ソース・ドレイン間での電荷の移動はない。 期間Ｄ…スイッチ信号はローになったままであるので、
出力ノード３０１の電圧Ｖ301 も変化しない。 以上のような動作の結果、ＭＯＳＦＥＴ３−１がＯＦＦ
される時に、出力ノード３０１側に発生するスイッチン
グノイズ電圧ＶN は、ＶB ＋ＶC となる。図１０（ｃ）
の場合は電圧ＶB が小さくなるので、総合的に見た場
合、スイッチングノイズ電圧ＶN は図１０（ｃ）の場合
の方が小さくなる。
て、低下を続ける。図中のＶC は、それを表している。
ＭＯＳＦＥＴ３−１は、既にＯＦＦとなっているので、
ソース・ドレイン間での電荷の移動はない。 期間Ｄ…スイッチ信号はローになったままであるので、
出力ノード３０１の電圧Ｖ301 も変化しない。 以上のような動作の結果、ＭＯＳＦＥＴ３−１がＯＦＦ
される時に、出力ノード３０１側に発生するスイッチン
グノイズ電圧ＶN は、ＶB ＋ＶC となる。図１０（ｃ）
の場合は電圧ＶB が小さくなるので、総合的に見た場
合、スイッチングノイズ電圧ＶN は図１０（ｃ）の場合
の方が小さくなる。
【００２７】図１２は、スイッチのクランプ手段として
コンデンサを用いた場合のフィードスルーを説明する図
である。符号は図１０のものに対応し、１１はクランプ
用コンデンサである。図１０の回路と相違する点は、ク
ランプ用電源５の代わりにクランプ用コンデンサ１１を
接続した点だけである。なお、クランプ用コンデンサ１
１としては、その容量Ｃ11が、結合コンデンサ２の容量
Ｃ2 に比べて非常に大きなものを使用する（Ｃ11＞
Ｃ2 ）
コンデンサを用いた場合のフィードスルーを説明する図
である。符号は図１０のものに対応し、１１はクランプ
用コンデンサである。図１０の回路と相違する点は、ク
ランプ用電源５の代わりにクランプ用コンデンサ１１を
接続した点だけである。なお、クランプ用コンデンサ１
１としては、その容量Ｃ11が、結合コンデンサ２の容量
Ｃ2 に比べて非常に大きなものを使用する（Ｃ11＞
Ｃ2 ）
【００２８】図１２（ｃ）に示すように、出力ノード３
０１の電圧Ｖ301 を表す曲線ロは、図１０で説明したと
同様の動作で低下する。しかし、クランプノード３０２
の電圧Ｖ302 を表す曲線イは、図１０の場合とは異な
り、スイッチ信号の低下に影響されて低下する。これ
は、スイッチ信号の低下が、ゲートから寄生容量３−３
を通じてクランプ用コンデンサ１１へ伝えられ、その充
電電圧を変化させるためである。従って、ＭＯＳＦＥＴ
３−１がＯＦＦした後のスイッチングノイズ電圧ＶN の
大きさは、曲線イも低下するため、図１０の場合よりは
小さくなる。
０１の電圧Ｖ301 を表す曲線ロは、図１０で説明したと
同様の動作で低下する。しかし、クランプノード３０２
の電圧Ｖ302 を表す曲線イは、図１０の場合とは異な
り、スイッチ信号の低下に影響されて低下する。これ
は、スイッチ信号の低下が、ゲートから寄生容量３−３
を通じてクランプ用コンデンサ１１へ伝えられ、その充
電電圧を変化させるためである。従って、ＭＯＳＦＥＴ
３−１がＯＦＦした後のスイッチングノイズ電圧ＶN の
大きさは、曲線イも低下するため、図１０の場合よりは
小さくなる。
【００２９】図１２（ｂ）では立ち下がり速度の速いス
イッチ信号しか示していないが、立ち下がり速度が遅く
なればなるほど期間Ｂが長くなり、フィードスルーの影
響が少なくなるという事情は、図１０の場合と同じであ
り、スイッチングノイズ電圧ＶN も小さくなってゆく。
イッチ信号しか示していないが、立ち下がり速度が遅く
なればなるほど期間Ｂが長くなり、フィードスルーの影
響が少なくなるという事情は、図１０の場合と同じであ
り、スイッチングノイズ電圧ＶN も小さくなってゆく。
【００３０】（アナログスイッチが相補型ＭＯＳスイッ
チで構成されている場合）図１１は、図５で示したよう
な相補型のＭＯＳＦＥＴを組み合わせたスイッチにおけ
るフィードスルーを説明する図である。符号は図１０の
ものに対応し、３−１はＮチャンネル型のＭＯＳＦＥ
Ｔ、３−４はＰチャンネル型のＭＯＳＦＥＴ、３−５，
３−６は寄生容量、３−７，３−８はスイッチ信号端子
である。図１１（ｂ）はスイッチ信号回路に近くて、ス
イッチ信号の立ち下がり（立ち上がり）速度が速い場合
を示し、図１１（ｃ）はスイッチ信号回路から遠くて、
立ち下がり（立ち上がり）速度が遅くなっている場合を
示している。更に、図１１（ｂ−２），（ｃ−２）は、
クランプ用電源５の電圧Ｖ5 をグランド電位に近い値と
した場合を示し、図１１（ｂ−３），（ｃ−３）は、電
圧Ｖ5 を電源電圧ＶDDに近い値とした場合を示してい
る。
チで構成されている場合）図１１は、図５で示したよう
な相補型のＭＯＳＦＥＴを組み合わせたスイッチにおけ
るフィードスルーを説明する図である。符号は図１０の
ものに対応し、３−１はＮチャンネル型のＭＯＳＦＥ
Ｔ、３−４はＰチャンネル型のＭＯＳＦＥＴ、３−５，
３−６は寄生容量、３−７，３−８はスイッチ信号端子
である。図１１（ｂ）はスイッチ信号回路に近くて、ス
イッチ信号の立ち下がり（立ち上がり）速度が速い場合
を示し、図１１（ｃ）はスイッチ信号回路から遠くて、
立ち下がり（立ち上がり）速度が遅くなっている場合を
示している。更に、図１１（ｂ−２），（ｃ−２）は、
クランプ用電源５の電圧Ｖ5 をグランド電位に近い値と
した場合を示し、図１１（ｂ−３），（ｃ−３）は、電
圧Ｖ5 を電源電圧ＶDDに近い値とした場合を示してい
る。
【００３１】図１１（ｂ−１），（ｃ−１）の曲線イ
は、スイッチ信号端子３−７から加えられるスイッチ信
号であり、曲線ロは、スイッチ信号端子３−８から加え
られるスイッチ信号である。閾値Ｖth1 はＭＯＳＦＥＴ
３−１がＯＦＦとなる閾値であり、閾値Ｖth2 はＭＯＳ
ＦＥＴ３−４がＯＦＦとなる閾値である。
は、スイッチ信号端子３−７から加えられるスイッチ信
号であり、曲線ロは、スイッチ信号端子３−８から加え
られるスイッチ信号である。閾値Ｖth1 はＭＯＳＦＥＴ
３−１がＯＦＦとなる閾値であり、閾値Ｖth2 はＭＯＳ
ＦＥＴ３−４がＯＦＦとなる閾値である。
【００３２】（クランプ用電源５の電圧Ｖ5 をグランド
電位に近い値とした場合）クランプ用電源５の電圧Ｖ5
がグランド電位に近いと、Ｐチャンネル型ＭＯＳＦＥＴ
３−４では、ゲート下にチャンネルが形成されないた
め、ゲート・ソース間の寄生容量３−５およびゲート・
ドレイン間の寄生容量３−６は、それらのオーバーラッ
プ容量のみとなる。従って、フィードスルー現象による
影響は、Ｎチャンネル型のＭＯＳＦＥＴ３−１によるも
のが支配的となるので、フィードスルーによる出力ノー
ド３０１の電圧変化に関しては、ＭＯＳＦＥＴ３−１を
単独で使用している場合と同様と考えてよい。
電位に近い値とした場合）クランプ用電源５の電圧Ｖ5
がグランド電位に近いと、Ｐチャンネル型ＭＯＳＦＥＴ
３−４では、ゲート下にチャンネルが形成されないた
め、ゲート・ソース間の寄生容量３−５およびゲート・
ドレイン間の寄生容量３−６は、それらのオーバーラッ
プ容量のみとなる。従って、フィードスルー現象による
影響は、Ｎチャンネル型のＭＯＳＦＥＴ３−１によるも
のが支配的となるので、フィードスルーによる出力ノー
ド３０１の電圧変化に関しては、ＭＯＳＦＥＴ３−１を
単独で使用している場合と同様と考えてよい。
【００３３】図１１（ｂ−２），（ｃ−２）において、
曲線ハはクランプノード３０２の電圧Ｖ302 を表し、曲
線ニは出力ノード３０１の電圧Ｖ301 を表している。ま
た、ＶB ，ＶC はそれぞれ期間Ｂ，Ｃでの電圧Ｖ301 の
変化を表し、ＶN は、このＯＦＦ動作の時に生ずるスイ
ッチングノイズ電圧を表している。曲線ニは、図１０の
場合の曲線ロとほぼ同様に変化し、スイッチングノイズ
電圧ＶN の大きさは、スイッチ信号の立ち下がり（立ち
上がり）速度の遅い場合の方が小さくなる。
曲線ハはクランプノード３０２の電圧Ｖ302 を表し、曲
線ニは出力ノード３０１の電圧Ｖ301 を表している。ま
た、ＶB ，ＶC はそれぞれ期間Ｂ，Ｃでの電圧Ｖ301 の
変化を表し、ＶN は、このＯＦＦ動作の時に生ずるスイ
ッチングノイズ電圧を表している。曲線ニは、図１０の
場合の曲線ロとほぼ同様に変化し、スイッチングノイズ
電圧ＶN の大きさは、スイッチ信号の立ち下がり（立ち
上がり）速度の遅い場合の方が小さくなる。
【００３４】（クランプ用電源５の電圧Ｖ5 を電源電圧
ＶDDに近い値とした場合）クランプ用電源５の電圧Ｖ5
が電源電圧ＶDDに近いと、フィードスルー現象による影
響は、今度はＰチャンネル型のＭＯＳＦＥＴ３−４によ
るものが支配的となるので、フィードスルーによる出力
ノード３０１の電圧変化に関しては、ＭＯＳＦＥＴ３−
４を単独で使用している場合と同様と考えてよい。Ｐチ
ャンネル型のＭＯＳＦＥＴ３−４をＯＦＦにする時のス
イッチ信号は、曲線ロに示すように、ローからハイへ立
ち上がる信号であるから、この立ち上がり信号が寄生容
量３−５を通じて出力ノード３０１に伝えられ、その電
圧を高める。従って、図１１（ｂ−３），（ｃ−３）に
示すように、電圧Ｖ301 の曲線ニは、曲線ハよりも高く
なるよう変化する。そして、スイッチングノイズ電圧Ｖ
N の大きさは、やはり、スイッチ信号の立ち下がり（立
ち上がり）速度の遅い場合の方が小さくなる。
ＶDDに近い値とした場合）クランプ用電源５の電圧Ｖ5
が電源電圧ＶDDに近いと、フィードスルー現象による影
響は、今度はＰチャンネル型のＭＯＳＦＥＴ３−４によ
るものが支配的となるので、フィードスルーによる出力
ノード３０１の電圧変化に関しては、ＭＯＳＦＥＴ３−
４を単独で使用している場合と同様と考えてよい。Ｐチ
ャンネル型のＭＯＳＦＥＴ３−４をＯＦＦにする時のス
イッチ信号は、曲線ロに示すように、ローからハイへ立
ち上がる信号であるから、この立ち上がり信号が寄生容
量３−５を通じて出力ノード３０１に伝えられ、その電
圧を高める。従って、図１１（ｂ−３），（ｃ−３）に
示すように、電圧Ｖ301 の曲線ニは、曲線ハよりも高く
なるよう変化する。そして、スイッチングノイズ電圧Ｖ
N の大きさは、やはり、スイッチ信号の立ち下がり（立
ち上がり）速度の遅い場合の方が小さくなる。
【００３５】図１１（ｂ−２）と（ｂ−３）、あるいは
（ｃ−２）と（ｃ−３）と比べれば分かるように、アナ
ログスイッチとして相補型ＭＯＳスイッチを用いた場合
には、Ｎチャンネル型ＭＯＳＦＥＴにおけるフィードス
ルー現象によるスイッチングノイズ電圧と、Ｐチャンネ
ル型ＭＯＳＦＥＴにおけるフィードスルー現象によるス
イッチングノイズ電圧とを、丁度相殺するようにクラン
プ用電源５の電圧を設定することが出来れば、スイッチ
ングノイズ電圧ＶN を無くすことが出来る。しかし、そ
の値以外であった場合にはスイッチングノイズ電圧ＶN
は現れ、その大きさは、スイッチ信号回路からの配線距
離によってばらついたものとなり、出力端子に取り出さ
れる画像信号にも、ばらつきが含まれてしまう。本発明
は、以上のような問題点を解決することを課題とするも
のである。
（ｃ−２）と（ｃ−３）と比べれば分かるように、アナ
ログスイッチとして相補型ＭＯＳスイッチを用いた場合
には、Ｎチャンネル型ＭＯＳＦＥＴにおけるフィードス
ルー現象によるスイッチングノイズ電圧と、Ｐチャンネ
ル型ＭＯＳＦＥＴにおけるフィードスルー現象によるス
イッチングノイズ電圧とを、丁度相殺するようにクラン
プ用電源５の電圧を設定することが出来れば、スイッチ
ングノイズ電圧ＶN を無くすことが出来る。しかし、そ
の値以外であった場合にはスイッチングノイズ電圧ＶN
は現れ、その大きさは、スイッチ信号回路からの配線距
離によってばらついたものとなり、出力端子に取り出さ
れる画像信号にも、ばらつきが含まれてしまう。本発明
は、以上のような問題点を解決することを課題とするも
のである。
【００３６】
【課題を解決するための手段】前記課題を解決するた
め、本発明では、ＭＯＳＦＥＴで構成された複数個のア
ナログスイッチと、該アナログスイッチを同時的にオ
ン，オフするために共通に使用するスイッチ信号を発生
するスイッチ信号回路とを有するアナログスイッチ回路
において、前記スイッチ信号回路によって発生させるス
イッチ信号の波形をランプ波とし、その傾斜を、該スイ
ッチ信号回路からの配線距離が最短のアナログスイッチ
においてスイッチ信号がＭＯＳＦＥＴの閾値に到達する
時間と、最遠のアナログスイッチにおいて閾値に到達す
る時間とのずれ時間が、スイッチ信号がスイッチ動作の
ために変化を開始してから閾値に到達するまでの時間に
対して、無視できる程度の長さとなるような傾斜とし
た。
め、本発明では、ＭＯＳＦＥＴで構成された複数個のア
ナログスイッチと、該アナログスイッチを同時的にオ
ン，オフするために共通に使用するスイッチ信号を発生
するスイッチ信号回路とを有するアナログスイッチ回路
において、前記スイッチ信号回路によって発生させるス
イッチ信号の波形をランプ波とし、その傾斜を、該スイ
ッチ信号回路からの配線距離が最短のアナログスイッチ
においてスイッチ信号がＭＯＳＦＥＴの閾値に到達する
時間と、最遠のアナログスイッチにおいて閾値に到達す
る時間とのずれ時間が、スイッチ信号がスイッチ動作の
ために変化を開始してから閾値に到達するまでの時間に
対して、無視できる程度の長さとなるような傾斜とし
た。
【００３７】また、アナログスイッチを相補型ＭＯＳス
イッチで構成した場合には、該相補型ＭＯＳスイッチに
供給する２つのランプ波のスイッチ信号の傾斜の絶対値
を等しくする。スイッチ信号回路は、スイッチング時に
電流方向を反転する定電流回路として構成し、スイッチ
信号の配線に付随して存在する寄生容量を該スイッチ信
号回路からの定電流で充電することによりランプ波を発
生させる。
イッチで構成した場合には、該相補型ＭＯＳスイッチに
供給する２つのランプ波のスイッチ信号の傾斜の絶対値
を等しくする。スイッチ信号回路は、スイッチング時に
電流方向を反転する定電流回路として構成し、スイッチ
信号の配線に付随して存在する寄生容量を該スイッチ信
号回路からの定電流で充電することによりランプ波を発
生させる。
【００３８】定電流回路は、スイッチ信号回路に印加さ
れている電源電圧を分圧する抵抗と、該抵抗により分圧
された電圧がゲートに印加され飽和動作させられるＭＯ
ＳＦＥＴとを用いて構成してもよいし、カレントミラー
回路を用いて構成してもよい。また、スイッチ信号の配
線に、スイッチ信号回路からの定電流で充電されるコン
デンサを接続することも出来る。
れている電源電圧を分圧する抵抗と、該抵抗により分圧
された電圧がゲートに印加され飽和動作させられるＭＯ
ＳＦＥＴとを用いて構成してもよいし、カレントミラー
回路を用いて構成してもよい。また、スイッチ信号の配
線に、スイッチ信号回路からの定電流で充電されるコン
デンサを接続することも出来る。
【００３９】（解決する動作の概要）アナログスイッチ
回路のＭＯＳＦＥＴで構成される複数個のアナログスイ
ッチを、同時的にオンオフするのに共通に使用するスイ
ッチ信号の波形を、傾斜のゆるやかなランプ波とする。
すると、アナログスイッチをオフする時に、スイッチ信
号が変化を開始してから、アナログスイッチを構成する
ＭＯＳＦＥＴの閾値に達するまでの期間において、ゲー
トに印加されたスイッチ信号によるフィードスルーの影
響が少なくなる。これにより、スイッチ信号回路から各
アナログスイッチまでの配線距離が違っていても、スイ
ッチングノイズ電圧の大きさにばらつきが少なくなり、
アナログスイッチ回路を通して取り出す信号中に、該ア
ナログスイッチ回路に起因するばらつきが含まれなくな
る。
回路のＭＯＳＦＥＴで構成される複数個のアナログスイ
ッチを、同時的にオンオフするのに共通に使用するスイ
ッチ信号の波形を、傾斜のゆるやかなランプ波とする。
すると、アナログスイッチをオフする時に、スイッチ信
号が変化を開始してから、アナログスイッチを構成する
ＭＯＳＦＥＴの閾値に達するまでの期間において、ゲー
トに印加されたスイッチ信号によるフィードスルーの影
響が少なくなる。これにより、スイッチ信号回路から各
アナログスイッチまでの配線距離が違っていても、スイ
ッチングノイズ電圧の大きさにばらつきが少なくなり、
アナログスイッチ回路を通して取り出す信号中に、該ア
ナログスイッチ回路に起因するばらつきが含まれなくな
る。
【００４０】
【発明の実施の形態】本発明では、複数個のアナログス
イッチを、同時的にオン，オフするために共通に使用す
るスイッチ信号として、スイッチ信号回路からの配線距
離が最短のアナログスイッチにおいて閾値Ｖthに到達す
る時間と、最遠のアナログスイッチにおいて閾値Ｖthに
到達する時間とのずれ時間が、スイッチ信号がスイッチ
動作のために変化を開始してから閾値Ｖthに到達するま
での時間に対して、無視できる程度の長さとなるような
緩やかな傾斜のランプ波を用いた。言い換えるならば、
図１０で示した期間Ｂの長さが、どのアナログスイッチ
においても殆ど同じになるように、傾斜の緩やかなラン
プ波をスイッチ信号に用いることにした。
イッチを、同時的にオン，オフするために共通に使用す
るスイッチ信号として、スイッチ信号回路からの配線距
離が最短のアナログスイッチにおいて閾値Ｖthに到達す
る時間と、最遠のアナログスイッチにおいて閾値Ｖthに
到達する時間とのずれ時間が、スイッチ信号がスイッチ
動作のために変化を開始してから閾値Ｖthに到達するま
での時間に対して、無視できる程度の長さとなるような
緩やかな傾斜のランプ波を用いた。言い換えるならば、
図１０で示した期間Ｂの長さが、どのアナログスイッチ
においても殆ど同じになるように、傾斜の緩やかなラン
プ波をスイッチ信号に用いることにした。
【００４１】図９は、そのような傾斜の緩やかなランプ
波をスイッチ信号とした場合の変化を示す図である。図
９では、スイッチ信号がハイからローに変化する状態を
例にとって示している。曲線イは、スイッチ信号回路か
らの配線距離が最短のアナログスイッチに与えられるス
イッチ信号であり、時間ｔ1 で低下を開始し時間ｔ2 で
閾値Ｖthに到達し、時間ｔ4 でローとなっている。曲線
ロは、最遠のアナログスイッチに与えられるスイッチ信
号であり、時間ｔ1 で低下を開始し時間ｔ3 で閾値Ｖth
に到達し、時間ｔ5 でローとなっている。
波をスイッチ信号とした場合の変化を示す図である。図
９では、スイッチ信号がハイからローに変化する状態を
例にとって示している。曲線イは、スイッチ信号回路か
らの配線距離が最短のアナログスイッチに与えられるス
イッチ信号であり、時間ｔ1 で低下を開始し時間ｔ2 で
閾値Ｖthに到達し、時間ｔ4 でローとなっている。曲線
ロは、最遠のアナログスイッチに与えられるスイッチ信
号であり、時間ｔ1 で低下を開始し時間ｔ3 で閾値Ｖth
に到達し、時間ｔ5 でローとなっている。
【００４２】曲線ロのスイッチ信号は、配線の途中にあ
る配線抵抗や配線の寄生容量によるフィルタ作用によ
り、曲線イのスイッチ信号が変形されたものであるが、
曲線イのスイッチ信号が緩やかなランプ波であるため、
あまり変形されることはない。従って、閾値Ｖthに到達
する時間ｔ2 とｔ3 のずれ時間ＴL は、図８の従来例よ
りは小さくなる。他方、スイッチ信号が変化を開始して
から閾値Ｖthに到達するまでの期間Ｂは、ランプ波の傾
斜が緩やかなものとされるため従来よりは大となる。こ
れらのことより、期間Ｂに対するずれ時間ＴL の割合
は、無視できる程度に小さくなる。
る配線抵抗や配線の寄生容量によるフィルタ作用によ
り、曲線イのスイッチ信号が変形されたものであるが、
曲線イのスイッチ信号が緩やかなランプ波であるため、
あまり変形されることはない。従って、閾値Ｖthに到達
する時間ｔ2 とｔ3 のずれ時間ＴL は、図８の従来例よ
りは小さくなる。他方、スイッチ信号が変化を開始して
から閾値Ｖthに到達するまでの期間Ｂは、ランプ波の傾
斜が緩やかなものとされるため従来よりは大となる。こ
れらのことより、期間Ｂに対するずれ時間ＴL の割合
は、無視できる程度に小さくなる。
【００４３】以下、本発明の実施形態を図面に基づいて
詳細に説明する。 （第１の実施形態）図１は、本発明の第１の実施形態を
示す図である。符号は図５のものに対応し、３−１，３
−４は、それぞれ相補型ＭＯＳスイッチ３Ａを構成する
Ｎチャンネル型ＭＯＳＦＥＴ，ＰチャンネルＭＯＳＦＥ
Ｔ、８０１〜８０４はＭＯＳＦＥＴ、８０５〜８１１は
抵抗、８１２〜８１５はＭＯＳＦＥＴである。図５の従
来例と相違する点は、スイッチ信号回路８の構成であ
る。このスイッチ信号回路８は、スイッチ信号を送出す
る時には、第１，第２スイッチ信号線６，７に定電流を
流し、スイッチ信号回路駆動端子１０にスイッチ駆動信
号が入力される毎に、その電流の方向を反転させる定電
流回路とされている。即ち、ＭＯＳＦＥＴ８１２〜８１
５は、飽和動作させられる。
詳細に説明する。 （第１の実施形態）図１は、本発明の第１の実施形態を
示す図である。符号は図５のものに対応し、３−１，３
−４は、それぞれ相補型ＭＯＳスイッチ３Ａを構成する
Ｎチャンネル型ＭＯＳＦＥＴ，ＰチャンネルＭＯＳＦＥ
Ｔ、８０１〜８０４はＭＯＳＦＥＴ、８０５〜８１１は
抵抗、８１２〜８１５はＭＯＳＦＥＴである。図５の従
来例と相違する点は、スイッチ信号回路８の構成であ
る。このスイッチ信号回路８は、スイッチ信号を送出す
る時には、第１，第２スイッチ信号線６，７に定電流を
流し、スイッチ信号回路駆動端子１０にスイッチ駆動信
号が入力される毎に、その電流の方向を反転させる定電
流回路とされている。即ち、ＭＯＳＦＥＴ８１２〜８１
５は、飽和動作させられる。
【００４４】周知のように、ランプ波は、容量を定電流
で充電することによって発生することが出来るが、この
実施形態では容量としては、相補型ＭＯＳスイッチ３Ａ
等の、ゲートおよびその近くの第１，第２スイッチ信号
線６，７とグランド電位ＧＮＤとの間に存在している寄
生容量（図７の寄生容量３０３等）を利用する。そし
て、定電流は、スイッチ信号回路８で発生させる。
で充電することによって発生することが出来るが、この
実施形態では容量としては、相補型ＭＯＳスイッチ３Ａ
等の、ゲートおよびその近くの第１，第２スイッチ信号
線６，７とグランド電位ＧＮＤとの間に存在している寄
生容量（図７の寄生容量３０３等）を利用する。そし
て、定電流は、スイッチ信号回路８で発生させる。
【００４５】ＭＯＳＦＥＴ８１２〜８１５を所定の定電
流で飽和動作させるためには、電源電圧ＶDDとグランド
電位ＧＮＤとの中間の所定の電圧を発生させ、それをゲ
ート電圧とする必要があるが、その電圧を抵抗８０５〜
８１１での分圧によって発生させる。例えば、抵抗８０
５，８０６は、ＭＯＳＦＥＴ８１２を飽和動作させるた
めのゲート電圧を生成する。スイッチ信号回路駆動端子
１０にハイが印加された時、ＭＯＳＦＥＴ８０２はオン
となるので、電源電圧ＶDDを抵抗８０５，８０６で分圧
した電圧が、ＭＯＳＦＥＴ８１２のゲート電圧として与
えられる。
流で飽和動作させるためには、電源電圧ＶDDとグランド
電位ＧＮＤとの中間の所定の電圧を発生させ、それをゲ
ート電圧とする必要があるが、その電圧を抵抗８０５〜
８１１での分圧によって発生させる。例えば、抵抗８０
５，８０６は、ＭＯＳＦＥＴ８１２を飽和動作させるた
めのゲート電圧を生成する。スイッチ信号回路駆動端子
１０にハイが印加された時、ＭＯＳＦＥＴ８０２はオン
となるので、電源電圧ＶDDを抵抗８０５，８０６で分圧
した電圧が、ＭＯＳＦＥＴ８１２のゲート電圧として与
えられる。
【００４６】なお、周知のように、集積回路では、図２
に示すようなダイオード接続のＭＯＳＦＥＴを、抵抗と
して用いることがしばしば行われるが、図１の抵抗８０
５〜８１１も勿論、そのようなダイオード接続したＭＯ
ＳＦＥＴで置き換えることが出来る。
に示すようなダイオード接続のＭＯＳＦＥＴを、抵抗と
して用いることがしばしば行われるが、図１の抵抗８０
５〜８１１も勿論、そのようなダイオード接続したＭＯ
ＳＦＥＴで置き換えることが出来る。
【００４７】本発明では、第１スイッチ信号，第２スイ
ッチ信号として、傾斜の絶対値（言い換えれば、スルー
レートの絶対値）が等しいランプ波を使用する。図３
は、本発明で使用するスイッチ信号とその時のアナログ
スイッチ両端の電圧変化を示す図である。図３（ａ）の
曲線イは、例えば、図１の第１スイッチ信号線６のスイ
ッチ信号であり、曲線ロは第２スイッチ信号線７のスイ
ッチ信号である。これらは相補型ＭＯＳスイッチ３Ａ等
のゲートに印加される。スイッチ信号が変化する時は、
図示するように、傾斜の緩やかなランプ波の形で変化す
る。図３（ａ）に示したスイッチ信号の変化状態は、図
１の相補型ＭＯＳスイッチをＯＦＦする時の変化状態で
ある。なお、Ｖth1 ，Ｖth2 は、相補型ＭＯＳスイッチ
を形成する各ＭＯＳＦＥＴの閾値である。
ッチ信号として、傾斜の絶対値（言い換えれば、スルー
レートの絶対値）が等しいランプ波を使用する。図３
は、本発明で使用するスイッチ信号とその時のアナログ
スイッチ両端の電圧変化を示す図である。図３（ａ）の
曲線イは、例えば、図１の第１スイッチ信号線６のスイ
ッチ信号であり、曲線ロは第２スイッチ信号線７のスイ
ッチ信号である。これらは相補型ＭＯＳスイッチ３Ａ等
のゲートに印加される。スイッチ信号が変化する時は、
図示するように、傾斜の緩やかなランプ波の形で変化す
る。図３（ａ）に示したスイッチ信号の変化状態は、図
１の相補型ＭＯＳスイッチをＯＦＦする時の変化状態で
ある。なお、Ｖth1 ，Ｖth2 は、相補型ＭＯＳスイッチ
を形成する各ＭＯＳＦＥＴの閾値である。
【００４８】図３では、曲線イの立ち下がり時間と曲線
ロの立ち上がり時間とが等しくなるようにされたランプ
波の場合を示している。Ａ〜Ｄの期間は、図９の場合と
同様、Ａはスイッチ信号が変化を開始する時間ｔ1 以前
の期間、Ｂは変化を開始してから閾値Ｖth1 ，Ｖth2 に
達するまで（ＯＦＦするまで）の期間、Ｃは閾値に達し
てから反転値（ハイから変化したならローの値、ローか
ら変化したならハイの値）に達するまでの期間、Ｄはそ
の後の期間を、それぞれ示している。
ロの立ち上がり時間とが等しくなるようにされたランプ
波の場合を示している。Ａ〜Ｄの期間は、図９の場合と
同様、Ａはスイッチ信号が変化を開始する時間ｔ1 以前
の期間、Ｂは変化を開始してから閾値Ｖth1 ，Ｖth2 に
達するまで（ＯＦＦするまで）の期間、Ｃは閾値に達し
てから反転値（ハイから変化したならローの値、ローか
ら変化したならハイの値）に達するまでの期間、Ｄはそ
の後の期間を、それぞれ示している。
【００４９】図３（ｂ）は、クランプ用電源５の電圧Ｖ
5 が、グランド電位ＧＮＤに近い値に設定されている場
合の、相補型ＭＯＳスイッチの両端（即ち、出力ノード
３０１とクランプノード３０２）の電圧を示している。
曲線ハがクランプノード３０２の電圧、曲線ニが出力ノ
ード３０１の電圧である。図１１でも説明したように、
電圧Ｖ5 がグランド電位ＧＮＤに近い値に設定されてい
る場合は、相補型ＭＯＳスイッチを構成しているＭＯＳ
ＦＥＴの内、Ｐチャンネル型の方の影響は殆ど出ず、Ｎ
チャンネル型ＭＯＳＦＥＴ３−１の方の影響が強く出
る。
5 が、グランド電位ＧＮＤに近い値に設定されている場
合の、相補型ＭＯＳスイッチの両端（即ち、出力ノード
３０１とクランプノード３０２）の電圧を示している。
曲線ハがクランプノード３０２の電圧、曲線ニが出力ノ
ード３０１の電圧である。図１１でも説明したように、
電圧Ｖ5 がグランド電位ＧＮＤに近い値に設定されてい
る場合は、相補型ＭＯＳスイッチを構成しているＭＯＳ
ＦＥＴの内、Ｐチャンネル型の方の影響は殆ど出ず、Ｎ
チャンネル型ＭＯＳＦＥＴ３−１の方の影響が強く出
る。
【００５０】緩やかな傾斜のランプ波であるため期間Ｂ
が長く、この期間にフィードスルーによってＭＯＳＦＥ
Ｔのソース・ドレイン間に電位差が現れようとしても、
両者間を電荷が流れる時間が充分にあるので、結局、電
位差は解消されてしまう（従って、ＶB ≒０）。Ｎチャ
ンネル型ＭＯＳＦＥＴのフィードスルーの影響が出るの
は、閾値に達してＯＦＦになってからである。Ｎチャン
ネル型ＭＯＳＦＥＴに対するスイッチ信号は、曲線イの
信号であるから、閾値Ｖth1 に達してから更に低下する
と、フィードスルーによって出力ノード３０１の電圧Ｖ
301 も低下する。それが、図中のＶC である。スイッチ
ングノイズ電圧ＶN は、ＶB ＋ＶC であるが、ＶB ≒０
であるため、ＶN ≒ＶC である。
が長く、この期間にフィードスルーによってＭＯＳＦＥ
Ｔのソース・ドレイン間に電位差が現れようとしても、
両者間を電荷が流れる時間が充分にあるので、結局、電
位差は解消されてしまう（従って、ＶB ≒０）。Ｎチャ
ンネル型ＭＯＳＦＥＴのフィードスルーの影響が出るの
は、閾値に達してＯＦＦになってからである。Ｎチャン
ネル型ＭＯＳＦＥＴに対するスイッチ信号は、曲線イの
信号であるから、閾値Ｖth1 に達してから更に低下する
と、フィードスルーによって出力ノード３０１の電圧Ｖ
301 も低下する。それが、図中のＶC である。スイッチ
ングノイズ電圧ＶN は、ＶB ＋ＶC であるが、ＶB ≒０
であるため、ＶN ≒ＶC である。
【００５１】フィードスルーによるＶC が生ずる期間Ｃ
では、相補型ＭＯＳスイッチは既にＯＦＦになっている
ため、ソースとドレインとの間で電荷の移動はないか
ら、移動時間の長短の影響などは生じない。従って、ス
イッチ信号回路からの配線距離の遠近によって、スイッ
チ信号の立ち下がり速度（あるいは立ち上がり速度）が
違っても、ＶC の大きさにばらつきが出ることはない。
そのため、スイッチングノイズ電圧ＶN がばらつくこと
もない。
では、相補型ＭＯＳスイッチは既にＯＦＦになっている
ため、ソースとドレインとの間で電荷の移動はないか
ら、移動時間の長短の影響などは生じない。従って、ス
イッチ信号回路からの配線距離の遠近によって、スイッ
チ信号の立ち下がり速度（あるいは立ち上がり速度）が
違っても、ＶC の大きさにばらつきが出ることはない。
そのため、スイッチングノイズ電圧ＶN がばらつくこと
もない。
【００５２】図３（ｃ）は、クランプ用電源５の電圧Ｖ
5 が、電源電圧ＶDDに近い値に設定されている場合の、
相補型ＭＯＳスイッチの両端の電圧を示している。符号
は図３（ｂ）のものに対応している。この場合は、図１
１でも説明したように、相補型ＭＯＳスイッチを構成し
ているＭＯＳＦＥＴの内、Ｎチャンネル型の方の影響は
殆ど出ず、Ｐチャンネル型ＭＯＳＦＥＴ３−４の方の影
響が強く出る。Ｐチャンネル型ＭＯＳＦＥＴ３−４に関
して、図３（ｂ）と同様の事情により、期間Ｂにおける
フィードスルー電圧ＶB はＶB ≒０であり、Ｐチャンネ
ル型ＭＯＳＦＥＴのフィードスルーの影響が出るのは、
閾値に達してＯＦＦになってからである。
5 が、電源電圧ＶDDに近い値に設定されている場合の、
相補型ＭＯＳスイッチの両端の電圧を示している。符号
は図３（ｂ）のものに対応している。この場合は、図１
１でも説明したように、相補型ＭＯＳスイッチを構成し
ているＭＯＳＦＥＴの内、Ｎチャンネル型の方の影響は
殆ど出ず、Ｐチャンネル型ＭＯＳＦＥＴ３−４の方の影
響が強く出る。Ｐチャンネル型ＭＯＳＦＥＴ３−４に関
して、図３（ｂ）と同様の事情により、期間Ｂにおける
フィードスルー電圧ＶB はＶB ≒０であり、Ｐチャンネ
ル型ＭＯＳＦＥＴのフィードスルーの影響が出るのは、
閾値に達してＯＦＦになってからである。
【００５３】Ｐチャンネル型ＭＯＳＦＥＴに対するスイ
ッチ信号は、曲線ロの信号であるから、閾値Ｖth2 に達
してから更に増加すると、フィードスルーによって出力
ノード３０１の電圧Ｖ301 も増大する。それが、図中の
ＶC である。スイッチングノイズ電圧ＶN は、ＶB ＋Ｖ
C であるが、ＶB ≒０であるため、ＶN ≒ＶC となる。
図３（ｂ）の場合と同様の事情により、スイッチングノ
イズ電圧ＶN には殆どばらつきがない。このように、ス
イッチングノイズ電圧ＶN のばらつきは、ランプ波の傾
斜の絶対値を小さくすればするほど少なくなるが、傾斜
の絶対値を小にしてランプ波を長くすることはスイッチ
ング速度の低下をもたらす。従って、図９で説明したよ
うに、ずれ時間ＴL が期間Ｂに対して無視できる程度と
なる長さに留めておくのが望ましい。
ッチ信号は、曲線ロの信号であるから、閾値Ｖth2 に達
してから更に増加すると、フィードスルーによって出力
ノード３０１の電圧Ｖ301 も増大する。それが、図中の
ＶC である。スイッチングノイズ電圧ＶN は、ＶB ＋Ｖ
C であるが、ＶB ≒０であるため、ＶN ≒ＶC となる。
図３（ｂ）の場合と同様の事情により、スイッチングノ
イズ電圧ＶN には殆どばらつきがない。このように、ス
イッチングノイズ電圧ＶN のばらつきは、ランプ波の傾
斜の絶対値を小さくすればするほど少なくなるが、傾斜
の絶対値を小にしてランプ波を長くすることはスイッチ
ング速度の低下をもたらす。従って、図９で説明したよ
うに、ずれ時間ＴL が期間Ｂに対して無視できる程度と
なる長さに留めておくのが望ましい。
【００５４】図４は、傾斜の絶対値が異なるランプ波の
スイッチ信号を用いた場合のアナログスイッチ両端の電
圧変化を示す図である。符号は、図３のものに対応して
いる。曲線イより曲線ロの方が傾斜の絶対値が小である
場合を例にとっている。曲線イ，ロが変化を開始する時
間をｔ1 、曲線ロが閾値Ｖth2 に達する時間をｔ2 、ハ
イ（電源電圧ＶDD）に達する時間をｔ3 、曲線イが閾値
Ｖth1 に達する時間をｔ4 、ロー（グランド電位ＧＮ
Ｄ）に達する時間をｔ5 とし、これらの時間で図示の如
く区切られる期間を、Ａ，Ｂ1 ，Ｂ2 ，Ｃ1 ，Ｃ2 ，Ｄ
1 、Ｄ2 とする。
スイッチ信号を用いた場合のアナログスイッチ両端の電
圧変化を示す図である。符号は、図３のものに対応して
いる。曲線イより曲線ロの方が傾斜の絶対値が小である
場合を例にとっている。曲線イ，ロが変化を開始する時
間をｔ1 、曲線ロが閾値Ｖth2 に達する時間をｔ2 、ハ
イ（電源電圧ＶDD）に達する時間をｔ3 、曲線イが閾値
Ｖth1 に達する時間をｔ4 、ロー（グランド電位ＧＮ
Ｄ）に達する時間をｔ5 とし、これらの時間で図示の如
く区切られる期間を、Ａ，Ｂ1 ，Ｂ2 ，Ｃ1 ，Ｃ2 ，Ｄ
1 、Ｄ2 とする。
【００５５】図４（ｂ）は、電圧Ｖ5 をグランド電位Ｇ
ＮＤに近い値に設定した場合であるが、この場合には、
図３（ｂ）の場合と同様、Ｎチャンネル型ＭＯＳＦＥＴ
３−１のフィードスルーの影響のみが出ると考えてよ
い。Ｎチャンネル型ＭＯＳＦＥＴ３−１に対するスイッ
チ信号である曲線イは、図３の場合と同様なものとされ
ているから、アナログスイッチの両端の電圧も、図３
（ｂ）と同様になる。
ＮＤに近い値に設定した場合であるが、この場合には、
図３（ｂ）の場合と同様、Ｎチャンネル型ＭＯＳＦＥＴ
３−１のフィードスルーの影響のみが出ると考えてよ
い。Ｎチャンネル型ＭＯＳＦＥＴ３−１に対するスイッ
チ信号である曲線イは、図３の場合と同様なものとされ
ているから、アナログスイッチの両端の電圧も、図３
（ｂ）と同様になる。
【００５６】図４（ｃ）は、電圧Ｖ5 を電源電圧ＶDDに
近い値に設定した場合であるが、この場合には、図３
（ｃ）の場合と同様、Ｐチャンネル型ＭＯＳＦＥＴ３−
４のフィードスルーの影響のみが出ると考えてよい。Ｐ
チャンネル型ＭＯＳＦＥＴ３−４に対するスイッチ信号
である曲線ロの傾斜は大であるから、ローから変化を開
始してから閾値Ｖth2 に上昇するまでの期間Ｂ2 は短
い。そのため、期間Ｂ2 でもフィードスルーによる影響
が出て、図中にＶB2と示すようなフィードスルー電圧が
生ずる。期間Ｃ2 でもフィードスルーによる電圧ＶC2が
現れるから、結局、ＶB2＋ＶC2がスイッチングノイズ電
圧ＶN となる。既に述べたように、期間Ｂ2 に生ずるフ
ィードスルー電圧ＶB2は、スイッチ信号回路からの配線
距離によってばらつくから、スイッチングノイズ電圧Ｖ
N もばらつくことになる。
近い値に設定した場合であるが、この場合には、図３
（ｃ）の場合と同様、Ｐチャンネル型ＭＯＳＦＥＴ３−
４のフィードスルーの影響のみが出ると考えてよい。Ｐ
チャンネル型ＭＯＳＦＥＴ３−４に対するスイッチ信号
である曲線ロの傾斜は大であるから、ローから変化を開
始してから閾値Ｖth2 に上昇するまでの期間Ｂ2 は短
い。そのため、期間Ｂ2 でもフィードスルーによる影響
が出て、図中にＶB2と示すようなフィードスルー電圧が
生ずる。期間Ｃ2 でもフィードスルーによる電圧ＶC2が
現れるから、結局、ＶB2＋ＶC2がスイッチングノイズ電
圧ＶN となる。既に述べたように、期間Ｂ2 に生ずるフ
ィードスルー電圧ＶB2は、スイッチ信号回路からの配線
距離によってばらつくから、スイッチングノイズ電圧Ｖ
N もばらつくことになる。
【００５７】このように、相補型ＭＯＳスイッチに対す
るスイッチ信号として２つのランプ波を用いる場合、傾
斜の絶対値が異なり、一方のランプ波の傾斜が急であれ
ば、スイッチングノイズ電圧ＶN のばらつきを発生する
可能性がある。従って、相補型ＭＯＳスイッチに対して
２つのランプ波を用いる場合、両方とも傾斜の絶対値が
小さく、しかもその値が等しいことが、スイッチングノ
イズのばらつきを小さくしながらスイッチングの高速化
を図る上で望ましい。
るスイッチ信号として２つのランプ波を用いる場合、傾
斜の絶対値が異なり、一方のランプ波の傾斜が急であれ
ば、スイッチングノイズ電圧ＶN のばらつきを発生する
可能性がある。従って、相補型ＭＯＳスイッチに対して
２つのランプ波を用いる場合、両方とも傾斜の絶対値が
小さく、しかもその値が等しいことが、スイッチングノ
イズのばらつきを小さくしながらスイッチングの高速化
を図る上で望ましい。
【００５８】（第２の実施形態）図１３は、本発明の第
２の実施形態を示す図である。符号は図１のものに対応
し、８１６はカレントミラー回路である。図１の第１の
実施形態と相違する点は、スイッチ信号回路８におい
て、定電流を発生する回路としてカレントミラー回路を
用いた点である。その１つが、カレントミラー回路８１
６である。
２の実施形態を示す図である。符号は図１のものに対応
し、８１６はカレントミラー回路である。図１の第１の
実施形態と相違する点は、スイッチ信号回路８におい
て、定電流を発生する回路としてカレントミラー回路を
用いた点である。その１つが、カレントミラー回路８１
６である。
【００５９】定電流は、例えば次のようにして発生され
る。スイッチ信号回路駆動端子１０に、ローの信号が入
力された場合を考えると、ＭＯＳＦＥＴ８０１がオンと
なり、ＭＯＳＦＥＴ８０２はオフとなる。すると、ＭＯ
ＳＦＥＴ８０４がオンとなり、カレントミラー回路８１
６に電源電圧ＶDDが印加される。カレントミラー回路８
１６は、その回路中の抵抗等によって決まる定電流を、
第２スイッチ信号線７に供給する。
る。スイッチ信号回路駆動端子１０に、ローの信号が入
力された場合を考えると、ＭＯＳＦＥＴ８０１がオンと
なり、ＭＯＳＦＥＴ８０２はオフとなる。すると、ＭＯ
ＳＦＥＴ８０４がオンとなり、カレントミラー回路８１
６に電源電圧ＶDDが印加される。カレントミラー回路８
１６は、その回路中の抵抗等によって決まる定電流を、
第２スイッチ信号線７に供給する。
【００６０】（第３の実施形態）図１４は、本発明の第
３の実施形態を示す図である。符号は図１のものに対応
し、１１，１２はコンデンサである。図１の第１の実施
形態と相違する点は、第１，第２スイッチ信号線６，７
に、それぞれコンデンサ１１，１２を接続した点であ
る。ランプ波を作り出すために、容量に定電流を流すわ
けであるが、その容量として第１，第２の実施形態で
は、第１，第２スイッチ信号線６，７に付随する寄生容
量だけを利用していた。第３の実施形態では、その他に
コンデンサ１１，１２を接続して更に固定の容量を与え
たものである。
３の実施形態を示す図である。符号は図１のものに対応
し、１１，１２はコンデンサである。図１の第１の実施
形態と相違する点は、第１，第２スイッチ信号線６，７
に、それぞれコンデンサ１１，１２を接続した点であ
る。ランプ波を作り出すために、容量に定電流を流すわ
けであるが、その容量として第１，第２の実施形態で
は、第１，第２スイッチ信号線６，７に付随する寄生容
量だけを利用していた。第３の実施形態では、その他に
コンデンサ１１，１２を接続して更に固定の容量を与え
たものである。
【００６１】コンデンサ１１，１２により容量を増加さ
せることにより得られる利点は、次のような点である。 寄生容量だけでは、アナログスイッチ回路の製造時
の条件によって容量の値にばらつきがあることがある
が、固定容量を追加して容量全体の大きさを大にするこ
とにより、ばらつきの割合を小さくすることが出来る。 回路の設計上、スイッチ信号回路から出力される定
電流の値が大きくなってしまう場合でも、容量を大にす
れば傾斜の絶対値が小さいランプ波を生成することが出
来る。
せることにより得られる利点は、次のような点である。 寄生容量だけでは、アナログスイッチ回路の製造時
の条件によって容量の値にばらつきがあることがある
が、固定容量を追加して容量全体の大きさを大にするこ
とにより、ばらつきの割合を小さくすることが出来る。 回路の設計上、スイッチ信号回路から出力される定
電流の値が大きくなってしまう場合でも、容量を大にす
れば傾斜の絶対値が小さいランプ波を生成することが出
来る。
【００６２】
【発明の効果】以上述べた如く、本発明のアナログスイ
ッチ回路によれば、ＭＯＳＦＥＴで構成される複数個の
アナログスイッチを、同時的にオンオフするのに共通に
使用するスイッチ信号の波形を、傾斜のゆるやかなラン
プ波とするので、アナログスイッチをオフする時に、ス
イッチ信号が変化を開始してから、アナログスイッチを
構成するＭＯＳＦＥＴの閾値に達するまでの期間におい
て、ゲートに印加されたスイッチ信号によるフィードス
ルーの影響が少なくなる。そのため、スイッチ信号回路
から各アナログスイッチまでの配線距離の違いによるス
イッチングノイズ電圧のばらつきが少なくなり、アナロ
グスイッチ回路を通して取り出す信号中に、該アナログ
スイッチ回路に起因するばらつきが含まれなくなる。
ッチ回路によれば、ＭＯＳＦＥＴで構成される複数個の
アナログスイッチを、同時的にオンオフするのに共通に
使用するスイッチ信号の波形を、傾斜のゆるやかなラン
プ波とするので、アナログスイッチをオフする時に、ス
イッチ信号が変化を開始してから、アナログスイッチを
構成するＭＯＳＦＥＴの閾値に達するまでの期間におい
て、ゲートに印加されたスイッチ信号によるフィードス
ルーの影響が少なくなる。そのため、スイッチ信号回路
から各アナログスイッチまでの配線距離の違いによるス
イッチングノイズ電圧のばらつきが少なくなり、アナロ
グスイッチ回路を通して取り出す信号中に、該アナログ
スイッチ回路に起因するばらつきが含まれなくなる。
【図１】 本発明の第１の実施形態を示す図
【図２】 抵抗の代わりに用いる場合のＭＯＳＦＥＴを
示す図
示す図
【図３】 本発明で使用するスイッチ信号とその時のア
ナログスイッチ両端の電圧変化を示す図
ナログスイッチ両端の電圧変化を示す図
【図４】 傾斜の絶対値が異なるランプ波のスイッチ信
号を用いた場合のアナログスイッチ両端の電圧変化を示
す図
号を用いた場合のアナログスイッチ両端の電圧変化を示
す図
【図５】 従来のアナログスイッチ回路を示す図
【図６】 従来のアナログスイッチ回路の動作を説明す
る波形図
る波形図
【図７】 アナログスイッチ周辺の等価回路
【図８】 寄生容量等によるスイッチ信号の変化を示す
図
図
【図９】 傾斜の緩やかなランプ波をスイッチ信号とし
た場合の変化を示す図
た場合の変化を示す図
【図１０】 単一のＭＯＳＦＥＴにおけるフィードスル
ーを説明する図
ーを説明する図
【図１１】 相補型のＭＯＳＦＥＴを組み合わせたスイ
ッチにおけるフィードスルーを説明する図
ッチにおけるフィードスルーを説明する図
【図１２】 スイッチのクランプ手段としてコンデンサ
を用いた場合のフィードスルーを説明する図
を用いた場合のフィードスルーを説明する図
【図１３】 本発明の第２の実施形態を示す図
【図１４】 本発明の第３の実施形態を示す図
１，１Ａ，１Ｂ，１Ｎ…画像読取素子、２，２Ａ，２
Ｂ，２Ｎ…結合コンデンサ、３，３Ａ，３Ｂ，３Ｎ…相
補型ＭＯＳスイッチ、３−１…ＭＯＳＦＥＴ、３−２，
３−３…寄生容量、３−４…ＭＯＳＦＥＴ、３−５，３
−６…寄生容量、３−７，３−８…スイッチ信号端子、
４，４Ａ，４Ｂ，４Ｎ…出力端子、５…クランプ用電
源、６…第１スイッチ信号線、７…第２スイッチ信号
線、８…スイッチ信号回路、９…電源ライン、１０…ス
イッチ信号回路駆動端子、１１，１２…コンデンサ、３
０１…出力ノード、３０２…クランプノード、３０３，
３０４…寄生容量、３０５，３０６…配線抵抗、８０１
〜８０４…ＭＯＳＦＥＴ、８０５〜８１１…抵抗８０
５、８１２〜８１５…ＭＯＳＦＥＴ、８１６…カレント
ミラー回路
Ｂ，２Ｎ…結合コンデンサ、３，３Ａ，３Ｂ，３Ｎ…相
補型ＭＯＳスイッチ、３−１…ＭＯＳＦＥＴ、３−２，
３−３…寄生容量、３−４…ＭＯＳＦＥＴ、３−５，３
−６…寄生容量、３−７，３−８…スイッチ信号端子、
４，４Ａ，４Ｂ，４Ｎ…出力端子、５…クランプ用電
源、６…第１スイッチ信号線、７…第２スイッチ信号
線、８…スイッチ信号回路、９…電源ライン、１０…ス
イッチ信号回路駆動端子、１１，１２…コンデンサ、３
０１…出力ノード、３０２…クランプノード、３０３，
３０４…寄生容量、３０５，３０６…配線抵抗、８０１
〜８０４…ＭＯＳＦＥＴ、８０５〜８１１…抵抗８０
５、８１２〜８１５…ＭＯＳＦＥＴ、８１６…カレント
ミラー回路
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−315913（ＪＰ，Ａ)
特開 平６−252737（ＪＰ，Ａ)
特開 平５−75410（ＪＰ，Ａ)
特開 平５−166380（ＪＰ，Ａ)
特開 平２−215222（ＪＰ，Ａ)
特開 平６−95074（ＪＰ，Ａ)
特開 平２−199974（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03K 17/00
H04N 1/028
H04N 5/335
Claims (6)
- 【請求項１】 ＭＯＳＦＥＴで構成された複数個のアナ
ログスイッチと、該アナログスイッチを同時的にオン，
オフするために共通に使用するスイッチ信号を発生する
スイッチ信号回路とを有するアナログスイッチ回路にお
いて、前記スイッチ信号回路によって発生させるスイッ
チ信号の波形をランプ波とし、その傾斜を、該スイッチ
信号回路からの配線距離が最短のアナログスイッチにお
いてスイッチ信号がＭＯＳＦＥＴの閾値に到達する時間
と、最遠のアナログスイッチにおいて閾値に到達する時
間とのずれ時間が、スイッチ信号がスイッチ動作のため
に変化を開始してから閾値に到達するまでの時間に対し
て、無視できる程度の長さとなるような傾斜としたこと
を特徴とするアナログスイッチ回路。 - 【請求項２】 アナログスイッチを相補型ＭＯＳスイッ
チで構成し、該相補型ＭＯＳスイッチに供給するランプ
波の２つのスイッチ信号の傾斜の絶対値を、等しくした
ことを特徴とする請求項１記載のアナログスイッチ回
路。 - 【請求項３】 スイッチ信号回路をスイッチング時に電
流方向が反転する定電流回路として構成し、スイッチ信
号の配線に付随して存在する寄生容量を該スイッチ信号
回路からの定電流で充電することによりランプ波を発生
させたことを特徴とする請求項１または２記載のアナロ
グスイッチ回路。 - 【請求項４】 定電流回路を、スイッチ信号回路に印加
されている電源電圧を分圧する抵抗と、該抵抗により分
圧された電圧がゲートに印加され飽和動作させられるＭ
ＯＳＦＥＴとを具えたものとしたことを特徴とする請求
項３記載のアナログスイッチ回路。 - 【請求項５】 定電流回路を、カレントミラー回路を用
いて構成したことを特徴とする請求項３記載のアナログ
スイッチ回路。 - 【請求項６】 スイッチ信号の配線に、スイッチ信号回
路からの電流で充電されるコンデンサを接続したことを
特徴とする請求項１または２記載のアナログスイッチ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20920595A JP3409526B2 (ja) | 1995-07-24 | 1995-07-24 | アナログスイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20920595A JP3409526B2 (ja) | 1995-07-24 | 1995-07-24 | アナログスイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936723A JPH0936723A (ja) | 1997-02-07 |
| JP3409526B2 true JP3409526B2 (ja) | 2003-05-26 |
Family
ID=16569100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20920595A Expired - Fee Related JP3409526B2 (ja) | 1995-07-24 | 1995-07-24 | アナログスイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3409526B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6410899B1 (en) * | 1998-06-17 | 2002-06-25 | Foveon, Inc. | Active pixel sensor with bootstrap amplification and reduced leakage during readout |
| TW200531539A (en) | 2003-07-30 | 2005-09-16 | Matsushita Electric Ind Co Ltd | Solid-state imaging device, camera, power supply device and method thereof |
-
1995
- 1995-07-24 JP JP20920595A patent/JP3409526B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0936723A (ja) | 1997-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2570471B2 (ja) | クロックドライバー回路 | |
| US20060028253A1 (en) | Power-on reset circuit | |
| JP3309630B2 (ja) | スイッチング回路およびこれを用いた電荷転送装置 | |
| US5675279A (en) | Voltage stepup circuit for integrated semiconductor circuits | |
| US6781434B2 (en) | Low charge-dump transistor switch | |
| JP3409526B2 (ja) | アナログスイッチ回路 | |
| US5132569A (en) | High speed Bi-COMS input circuit fabricated from a small number of circuit components | |
| JP2968826B2 (ja) | カレントミラー型増幅回路及びその駆動方法 | |
| US6862041B2 (en) | Circuit for processing charge detecting signal having FETS with commonly connected gates | |
| JPH08288830A (ja) | 集積バッファ回路 | |
| WO1996038912A1 (fr) | Circuit a retard variable | |
| JP2674369B2 (ja) | Ａ／ｄ変換器 | |
| JP3519650B2 (ja) | 電圧比較器 | |
| KR100234564B1 (ko) | 아날로그 지연회로 | |
| US5831908A (en) | Data output circuit, intermediate potential setting circuit, and semiconductor integrated circuit | |
| JPH08242168A (ja) | サンプルホールド回路およびそのアレイ装置 | |
| US7019563B2 (en) | Waveform shaping circuit | |
| JPH05327465A (ja) | 半導体集積回路 | |
| JP3455463B2 (ja) | 入力バッファ回路 | |
| KR900000486B1 (ko) | 씨모오스 시간 지연회로 | |
| KR100414862B1 (ko) | 스위칭회로및이것을사용한전하전송장치 | |
| JPS5842967B2 (ja) | レベル検出回路 | |
| US20020084808A1 (en) | Low charge-dump transistor switch | |
| JPH1032325A (ja) | スイッチング回路およびこれを用いた電荷転送装置 | |
| JPH05206830A (ja) | 出力バッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |