JP3396109B2 - Dcテストポイント自動決定装置及び方法 - Google Patents
Dcテストポイント自動決定装置及び方法Info
- Publication number
- JP3396109B2 JP3396109B2 JP11717295A JP11717295A JP3396109B2 JP 3396109 B2 JP3396109 B2 JP 3396109B2 JP 11717295 A JP11717295 A JP 11717295A JP 11717295 A JP11717295 A JP 11717295A JP 3396109 B2 JP3396109 B2 JP 3396109B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- test
- result data
- simulation result
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
模集積回路)の特性の良否を判定するためのDCテスト
を実行するためのテストポイントを自動的に決定するD
Cテストポイント自動決定装置及び方法に関する。
テストは、該LSIの入力端子へH(ハイ)及びL(ロ
ー)の入力論理信号レベルを供給し、上記LSIの出力
端子に現れる出力論理信号レベルの変化を検証すること
で行われる。このようなLSIの機能テストには、テス
トパターンと論理シミュレーション結果データとが使用
される。上記テストパターンは、各入力端子、出力端
子、双方向端子における、時間経過に伴う論理信号レベ
ルの変化を示す入出力論理信号レベル値であり、各入力
端子に供給される論理信号レベル、及び出力端子に出現
すると期待される論理信号レベルを示すものである。
テストサイクルが予め決まっており、上記テストパター
ンを構成する論理信号レベル値は各テストサイクル毎に
決定されている。各テストサイクルにおけるそれぞれの
信号レベルが決定されるタイミングは、以下、ストロー
ブとして、又、決定された各々の論理信号レベルはテス
トサイクルの代表的なレベル値として述べる。一連の各
テストサイクルは、一連の代表的レベル値からなり不連
続な信号レベルの変化を示す。論理シミュレーション
は、コンピュータプログラム及び上記テストパターンに
表現される回路図を使用し、該回路図に示される回路の
動作状態を示すデータを得るため、上記テストパターン
を使用して、実際のLSI設計の前に実行される。この
ようにして得られるデータが論理シミュレーション結果
データである。このデータは、上記回路の各入力、出力
端子及び双方向端子の連続する信号レベルの変化を示
す。テストパターンは、各端子における各テストサイク
ルのストローブに関する信号レベルの一つの典型的なレ
ベル値を示すが、論理シミュレーション結果データは、
各テストサイクルにおける時間経過に沿った連続的な信
号レベル変化までをも示す。
一つのL若しくはHレベルとしてのある電圧値に対応し
て、ある出力端子に出現する一つの論理L若しくはHレ
ベルとしての確定した電圧値が、あらかじめ決めておい
た規格リミットの範囲内であるかどうかが調べられる。
DCテストの他の例のテストとしては、ある端子に一つ
のL若しくはHレベルとしてのある電圧値に対応して、
ある入、出力端子から流れる実際の電流を測定するもの
がある。このように測定された実際の電流値が、あらか
じめ決めておいた規格リミットの範囲内であるかどうか
が調べられる。このような電圧値及び電流値は、LSI
によって実行される所定の一連の機能動作の間測定さ
れ、上記所定の一連の機能動作が停止する所定のタイミ
ングにて測定される。このようにして、定常状態におけ
る電圧及び電流が測定され、DCテストにより、機能テ
ストが回路の論理動作シーケンスをテストする間、回路
における入力、出力の実際の値が測定される。
の入力、出力、双方向の各端子における論理値は、時間
とともに変化する。よって、LSIの実際の動作をテス
トするためにはそのような実際の機能が動作している間
に現れるLSIの状態にて、入力、出力、双方向の各端
子における電圧、電流の実際の値を測定するのが好まし
い。このために、それらの電圧値及び電流値は、LSI
によって実行される所定の一連の機能動作の間に測定さ
れ、実行される所定の一連の機能動作が上述のように、
機能動作を停止する所定のタイミングにて測定される。
上記所定の一連の機能動作は、DCテストの観点からす
ると、ユーザによって使用される間LSIが実際に実行
するであろう実際の機能動作に等しくあるべきである。
一つである、被検査LSIのある出力端子がHレベルに
あるときその出力端子における電圧値の確かな値を測定
する、「VOH」と呼ばれるテストがある。上述したよ
うに、検査されるLSIにて所定の機能動作が実行され
ている間に所定の機能動作が所定タイミングにて停止し
たとき、DCテストにて実際の電圧、電流値が測定され
る。上述の所定タイミングはテストポイントと呼ばれ
る。上述のVOHテストは、上記テストポイントの適切
な一つにて実行される。上述したように所定の一連の機
能動作は実際の機能動作であるのが好ましいが、設計者
がストローブを上記一連の機能動作内に設けることもで
きる。よって、テストパターンが図5に示すような信号
変化を含む論理シミュレーション結果データである場
合、設計者は「テストサイクル2」を上記VOHテスト
のために使用可能なテストポイントとして決定する場合
がある。これは、テストパターンは代表的なレベル値を
示すことから、たとえ論理Hレベルである時間が短くて
も、論理Hレベルを含むテストサイクルは上記テストサ
イクルのストローブにて論理Hレベルが現れている限り
テストポイントとして決定できるからである。しかし、
論理シミュレーション結果データにおいて、論理Hレベ
ルが維持される時間が短い場合、所定の一連の機能動作
はテストポイントにて停止するが、信号レベルはすぐに
論理Lレベルに変化してしまう。よって、関係する回路
端子にてVOHテストのような実際の電圧レベルの測定
が上記機能動作が停止した後すぐに開始されても、回路
端子における電圧レベルは信号レベルが測定されている
間に論理Lレベルに変化してしまい、論理Hレベルの確
実な値を測定することはできない。通常、DCテストが
実行されるとき、所定の一連の機能動作が停止可能なタ
イミングは各テストサイクルの終了時間である。よっ
て、図5に示す例においては、テストサイクルの終了時
間での電圧レベルは論理Lレベルであるので、上記V
OHテストはこのテストポイントを使用して実行するこ
とができない。本発明は、上述したような問題点を解決
するためになされたもので、設計者がDCテスト用の専
用パターンをつくらなくとも自動的にDCテストポイン
トを決定し、かつ正しいテストポイントを検索すること
のできるDCテストポイント自動決定装置及び方法を提
供することを目的とする。
ント自動決定装置は、被検査論理回路にて実行される論
理シミュレーションから得られる論理シミュレーション
結果データを供給する供給手段と、上記論理回路の直流
電気特性をテストするためのDCテストポイントを得る
ために上記論理シミュレーション結果データを検査する
検索手段と、を備えたことを特徴とする。又、上記論理
シミュレーション結果データは、入力端子に供給される
入力論理信号レベル及び上記入力端子に供給される上記
入力論理信号レベルに対応して出力端子に現れる出力論
理信号レベルであって時間経過に対応して変化するもの
であり、上記検索手段は、上記論理シミュレーション結
果データにおいて上記入力端子及び上記出力端子の所定
の回路端子にて所望の論理信号レベルが所定の論理レベ
ル保持時間保持されるか否かを決定するように構成する
ことができる。
方法は、被検査論理回路にて実行される論理シミュレー
ションから得られる論理シミュレーション結果データを
供給する供給工程と、上記論理回路の直流電気特性をテ
ストするためのDCテストポイントを得るために上記論
理シミュレーション結果データを検査する検索工程と、
を備え、上記論理シミュレーション結果データは、入力
端子に供給される入力論理信号レベル及び上記入力端子
に供給される上記入力論理信号レベルに対応して出力端
子に現れる出力論理信号レベルであって時間経過に対応
して変化するものであり、上記検索工程は、上記論理シ
ミュレーション結果データにおいて上記入力端子及び上
記出力端子の所定の回路端子にて所望の論理信号レベル
が所定の論理レベル保持時間保持されるか否かを判断す
る、ことを特徴とする。
に構成することで、検索手段は、供給手段から供給され
る論理シミュレーション結果データにおいて所望の論理
信号レベルが所定の保持時間保持されるか否かを判断す
ることから、DCテストを正しく実行することができる
テストポイントを検索するように作用する。
一実施例について図を参照しながら以下に説明する。
尚、上記DCテストポイント自動決定装置による動作
は、本発明のDCテストポイント自動決定方法の一実施
例が実行される。又、供給手段と同様の機能を果たすも
のとして、本実施例では格納手段13が相当する。図1
に示すように、本実施例におけるDCテストポイント自
動決定装置には、入力手段11、入力手段11の出力側
と電気的に接続される検索手段12、検索手段12と双
方向に電気的に接続される格納手段13及び検索手段1
2の出力側と電気的に接続されるテストポイント表示、
印字、格納手段14を有する。入力手段11は、例えば
キーボードやマウスからなるもので、DCテストに必要
な、例えば100nsというようなテストサイクルを表
す時間情報や、実行するDCテストに応じた所望の論理
値情報、例えば上述した「VoH」テストを実行するの
であれば「H」レベルの情報や、DCテストを実行する
ため上記所望の論理値を保持すべき最低保持時間情報等
を検索手段12に供給する。
て以下のものがある。上記他の情報の一つの情報として
は、各テストサイクルから代表的な論理信号レベルをサ
ンプリングするためのサンプリングタイミングを示すも
のである。通常、このサンプリングタイミングは、各テ
ストサイクルの終了時刻、例えば図3に示すテストサイ
クル3の時刻E3に一致するものとして決定される。
又、各テストサイクルの中間時刻、例えばテストサイク
ル1におけるM1、テストサイクル2におけるM2、テ
ストサイクル3におけるM3に一致するものとしてサン
プリングタイミングを決定することもできる。これは、
各テストサイクルから中間時刻にて論理信号値を得るた
めに要求されるからである。例えば、LSI回路の動作
サイクルがLSI回路テスト装置のテストサイクルに同
じでない場合がある。尚、このLSI回路テスト装置
は、LSI回路をテストするために使用される装置であ
り、自動テスト装置(ATE)と呼ばれる。このような
場合において、サンプリングタイミングは動作サイクル
の終了時刻にて論理信号値を得るために要求される。こ
の場合、上記終了時刻は、LSI回路テスト装置のテス
トサイクルにおける中間時刻に相当する。よって動作サ
イクルの終了時刻にて論理信号値を得るために、図3に
示すテストサイクル3におけるM3のような中間時刻と
して上述のサンプリングタイミングを決定することが要
求される。
記サンプリングタイミング前に上記所望の論理信号値を
継続して保持すべき時間である、例えば50nsのセッ
トアップ時間情報がある。さらに、上記サンプリングタ
イミングを含みこれ以後において上記所望の論理信号値
を継続して保持すべき時間である、例えば50nsのホ
ールド時間情報がある。実際のDCテストは、LSI回
路の所定の一連の機能動作を停止すること、及び上記機
能動作が停止可能な時刻がテストサイクルの終了時刻で
あることにより実行される。そして上記停止後、LSI
回路における実際の電圧、電流が測定される。よって、
上記サンプリングタイミングが上記終了時刻に一致せず
上述したように図3に示すようなテストサイクルの中間
時刻に一致する場合に、所望の論理信号レベルがサンプ
リングタイミング後も維持され、LSI回路の所定の機
能動作が実際に停止するテストサイクルの終了後ある時
間維持される長さとなるように上記保持時間を決定する
必要がある。尚、上記ある時間は、実際の電圧、電流測
定が確実に実行できる範囲内の時間である。
ントの設定を禁止するテストサイクルを示すテストポイ
ント設定禁止領域情報がある。例えば、一般的に、論理
シミュレーション結果データにおける最初の数テストサ
イクルにて初期動作が実行されるが、このような動作は
論理シミュレーション全体のシーケンスにおいては本質
的な動作ではない。テストポイントは、本質的な動作が
実行されるテストサイクル内に含まれるテストサイクル
として設定されるのが好ましい。よって、上記の最初の
数サイクルは、テストポイントの検索に使用されるもの
から除かれるのが好ましい。このために、テストポイン
ト設定禁止領域情報を検索手段12に供給するものであ
る。
報がある。即ち、電圧、電流測定がある回路端子にて実
行されるとき、回路端子における論理値がある値である
ことは必須の情報である。このような場合において、あ
る回路端子における論理値を示す情報が検索手段12に
供給される。このような場合の例を以下に示す。他のD
Cテストとして、ある回路端子からグランドへ流れるリ
ーク電流を測定するIccsテストがある。予期しな
い、好ましくないサージ電流を正電源へ流し、そのサー
ジ電流が論理回路等を流れないようにするため、プルア
ップ抵抗等を介して回路端子が正電源に接続されている
場合がある。このような場合、もし上記回路端子がLレ
ベルであるときにリーク電流を測定したとすると、上記
回路端子と上記電源との間は大きな電位となり、そして
上記プルアップ抵抗を介して電流が上記電源に流れるこ
とになり、意味のないIccsテストを行ったことにな
ってしまう。このような問題が生じないように、ある回
路端子に論理Hレベルが印加された、Iccsテスト用
のテストポイントを見つけ出す必要がある。又、同様
に、もしIccsテストが実行された回路端子がプルダ
ウンされた場合、即ち、プルダウン抵抗を介して上記回
路端子がグランドに接続された場合、回路端子に論理L
レベルが印加されたテストポイントを使用する必要があ
る。このように論理値関係情報とは、プルアップ、プル
ダウンされている端子を指定する情報、それらの端子に
おいて満足しなければならない関係の情報、上記例では
「H」,「L」の指定に関する情報をいう。
おいて出現する、時間経過に対応して論理値が表された
論理シミュレーション結果データを格納する。
れる論理シミュレーション結果データについて、入力手
段11から供給される、上述したような各種入力情報を
満足するテストポイントを検索する。尚、検索手段12
の詳しい動作説明は後述する。
は、検索手段12にて検索されたテストポイントに関す
る情報を格納したり、可視的に表示したり、印字したり
する装置である。尚、テストポイント表示、印字、格納
手段14は、表示、印字、格納のすべての機能を具備す
る装置でなくてもよく、これらのいずれかの機能のみ、
もしくはこれらのいくつかの機能を組み合わせた機能を
有する装置であってもよい。
トポイント自動決定装置の動作及びDCテストポイント
自動決定方法を図2に示すフローチャート及び図3に示
す例を参照し以下に説明する。尚、DCテストとして、
上述した、出力H電圧テスト(VoH テスト)を例に
採る。よって以下の動作説明では、該VoH テストが
実行可能なHレベルのテストポイントを論理シミュレー
ション結果データ内から検索する場合を説明する。
て示す)1では、1サイクルの時間情報であるテストサ
イクル情報、所望論理値(本例では、「H」が該当す
る)、その論理値を最低保持していなければならない最
低保持時間情報(Tsとする)を入力手段11を使用し
検索手段12へ供給する。
て予め上記テストポイント設定禁止領域情報が入力され
ている場合には対応するテストサイクルを除いて、検索
手段12は、格納手段13から検索手段12に供給され
た論理シミュレーション結果データに含まれる第1テス
トサイクルをテストする。即ち、検索手段12は、上記
論理シミュレーション結果データの中の1つのテストサ
イクル中のある所望の時刻に着目する。通常、上記所望
の時刻は出力ストローブの瞬時であるが、上述したよう
に上記所望の時刻を入力することで自由に変更でき、例
えばそのサイクルの最後の時刻というように設定するこ
ともできる。例えば図3に示す例では、上記所望の瞬時
は、それぞれのテストサイクル1ないし4におけるそれ
ぞれの中間に位置するM1ないしM4のように決定され
る。
端子における信号レベルが上述した所望の論理値である
か否かが決定される。即ち、ステップ2にて入力した時
刻が上記所望の論理値、即ち「H」になっているかどう
かを上述した第1テストサイクルからテストサイクル毎
に判断する。即ち、図3に示すサイクル1では、瞬時M
1がテストされる。テストサイクル1では、論理シミュ
レーション結果データは「L」レベルにあるのでステッ
プ3における判断結果は「NO」となりステップ4へ移
行する。ステップ4では、次のテストサイクルにおける
検索を実行するために、検索手段12はステップ2にお
ける時刻にテストサイクル分の時間を加算する。これに
より検索手段12はテストサイクル2を検索することに
なる。そして再び、検索手段12はステップ2、ステッ
プ3を実行する。サイクル2における瞬時M2では、信
号レベルはHレベルになっているので、判断結果は「Y
ES」となりステップ5へ移行する。
イクル2におけるHの期間が、入力手段11にて供給さ
れた最低保持時間Tsの間、保持されているかどうかを
調べる。尚、上述したセットアップ時間、ホールド時間
の入力により、最低保持時間とは別個に瞬時値の前後別
々に設定することもできる。
ミュレーション結果データのサイクル2における瞬時M
2を含むHレベル期間T1は、最低保持時間Tsより短
いことから、ステップ6における判断は「NO」とな
る。よって上述したステップ4へ移行し、上述したよう
に検索手段12は次のサイクル3を調べることになる。
そして再度、検索手段12は、ステップ2ないしステッ
プ6の動作を実行する。サイクル3においては、瞬時M
3を含むHレベル期間T2は、最低保持時間Tsより長
いことから、ステップ6における判断は「YES」とな
り、次のステップ7へ移行する。そして、ステップ7に
おいて、サイクル3がテストポイントとして採用できる
ことが決定され、「サイクル3」の情報は、テストポイ
ント表示、印字、格納手段14へ送出され、その表示、
印字、格納の動作が実行される。尚、図3に示す例で
は、サンプリングタイミングは各テストサイクルの中間
時刻である。よって、上述したようにサンプリングタイ
ミング後の保持時間がサンプリングタイミング後テスト
サイクルの終了時刻まで所望の論理信号レベルが維持さ
れ、そしてテストサイクルの終了時刻後もある時間維持
されるような長さであるか否かをテストする必要があ
る。テストサイクルの終了時刻にて、LSI回路の所定
の一連の機能動作が実際に停止する。尚、上述のある時
間とは、上記所定の機能動作の停止後、実際の電圧、電
流測定が確実に実行可能な範囲内の時間をいう。格納さ
れたテストポイント情報はそのままLSIテスト装置を
動かすテストプログラムに利用することができる。
ラムの形態の論理シミュレーションされたLSI回路を
テストするものである。論理シミュレーションの結果と
して得られた論理シミュレーション結果データは、例え
ば図2を参照し説明したDCテストのテストポイントを
得るために使用される。上述したLSIテスト装置は得
られたテストポイントを使用してDCテストを実行す
る。特に、論理シミュレーション結果データに相当する
所定の一連の機能動作が関連した論理回路を有するLS
Iにて実行され、上記機能動作が関連するテストポイン
トにて停止する。そして上記VOHテストが上記LSI
の関連の回路端子にて実行される。即ち、上記回路端子
での論理Hレベルである実際の電圧が測定され、測定さ
れた電圧が所定の許容限度内にあることが確認される。
本実施例のDCテストポイント自動決定装置において
は、論理Hレベルが、論理シミュレーション結果データ
における回路端子での所定の最小保持時間Tsよりも長
い時間である時間T2の間維持されることを確認でき
る。よって、VOHテストにおいて回路端子の実際の電
圧を確実に測定することができる。
自動決定装置及び方法によれば、論理ミュレーション結
果データをもとに正しいDCテストポイントを自動的に
捜し出すことができ、LSIのテスト設計に要する期間
が短縮されかつテストの品質を向上させることができ
る。
定装置及び方法によれば、上述したように、操作者側に
て各テストサイクルにおいて所望の瞬時を示す時刻情報
や、テストサイクルの時間を示すテストサイクル時間情
報や、セットアップ時間情報及びホールド時間情報や、
テストポイント設定禁止領域情報や、同時刻において複
数の端子間にて論理状態に一定の関係を満たさねばなら
ない場合にはそれらの端子の情報及び論理値の関係情報
をさらに入力することで、より細かいテストポイントの
検索を行うことができる。又、例えば「Iccs」にお
けるDCテストの場合にあっては、図4に示すような動
作を行う。尚、図4に示す動作は、図2に示す動作と同
様のものであり、図4において、図2に示すステップと
同じステップにあっては同じ符号を付している。以下に
図4に示す、本実施例のDCテストポイント自動決定装
置及び方法の動作について、図2に示す動作との相違点
のみにしぼり説明する。ステップ3に代わるステップ3
Aにおいては、論理回路の関連する回路端子における論
理値だけでなく論理回路の確定した回路端子における論
理値もテストされる。ステップ5,6に代わるステップ
5A及びステップ6Aでは、論理回路の関連する回路端
子における論理値だけでなく論理回路の確定した回路端
子における論理値もが所定の最小保持時間Tsの間維持
されるかどうかがテストされる。上述の確定した回路端
子はある回路端子であり、その論理値は所定の回路端子
での直流電流値に影響する。例えば、確定した回路端子
は上述したようなプルアップ又はプルダウンされた回路
端子である。よって上記Iccsテストが所定の回路端
子にて実行される場合、上記確定した回路端子にて、確
定した論理値が維持される必要がある。よって、意味の
あるIccsテストを実行することができる。
ポイント自動決定装置及び方法によれば、論理シミュレ
ーション結果データ内から、供給された所望の論理値情
報に該当する部分を検索し、さらにこの検索された部分
がDCテストに必要な最低保持時間情報を満足するか否
かをも判断するようにしたことより、DCテストを正し
く実行可能なテストポイントを自動的に検索することが
できる。
一実施例における構成を示すブロック図である。
における動作であって本発明のDCテストポイント自動
決定方法の一実施例を示すフローチャートである。
る図である。
における他の動作であって本発明のDCテストポイント
自動決定方法の他の実施例を示すフローチャートであ
る。
するための図である。
ーション結果データ格納手段、14…テストポイント表
示、印字、格納手段。
Claims (6)
- 【請求項1】 被検査論理回路にて実行される論理シミ
ュレーションから得られる論理シミュレーション結果デ
ータを供給する供給手段と、 上記論理回路の直流電気特性をテストするためのDCテ
ストポイントを得るために上記論理シミュレーション結
果データを検査する検索手段と、を備え、 上記論理シミュレーション結果データは、入力端子に供
給される入力論理信号レベル及び上記入力端子に供給さ
れる上記入力論理信号レベルに対応して出力端子に現れ
る出力論理信号レベルであって時間経過に対応して変化
するものであり、 上記検索手段は、上記論理シミュレーション結果データ
において上記入力端子及び上記出力端子の所定の回路端
子にて所望の論理信号レベルが所定の論理レベル保持時
間保持されるか否かを判断する、 ことを特徴とするDCテストポイント自動決定装置。 - 【請求項2】 上記検索手段は、所定時間を決定し、該
所定時間によって上記論理シミュレーション結果データ
を検査する、請求項1記載のDCテストポイント自動決
定装置。 - 【請求項3】 上記検索手段は、それぞれの所定時間の
所望の時点にて上記論理シミュレーション結果データに
おける論理信号レベルが所望の論理レベルであるか否か
を検査し、上記所望の時点における上記所望の論理レベ
ルが上記所望の時点前の所定のセットアップ時間保持さ
れるか否かを判断し、上記所望の時点における上記所望
の論理レベルが上記所望の時点後に所定の保持時間にて
保持されるか否かを判断する、請求項1記載のDCテス
トポイント自動決定装置。 - 【請求項4】 上記検索手段は、検査禁止部分以外の論
理シミュレーション結果データの部分において論理信号
レベルを検査する、請求項1記載のDCテストポイント
自動決定装置。 - 【請求項5】 上記検索手段は、上記論理シミュレーシ
ョン結果データの所定の回路端子における論理信号レベ
ル及び上記直流電気特性テストにて直接測定される上記
所定の回路端子における電圧値や電流値のみならず、あ
る回路端子における論理信号レベル及び上記ある回路端
子における上記論理信号レベルに依存する上記所定の回
路端子における上記電圧値や電流値をも検査する、請求
項1記載のDCテストポイント自動決定装置。 - 【請求項6】 被検査論理回路にて実行される論理シミ
ュレーションから得られる論理シミュレーション結果デ
ータを供給する供給工程と、 上記論理回路の直流電気特性をテストするためのDCテ
ストポイントを得るために上記論理シミュレーション結
果データを検査する検索工程と、を備え、 上記論理シミュレーション結果データは、入力端子に供
給される入力論理信号レベル及び上記入力端子に供給さ
れる上記入力論理信号レベルに対応して出力端子に現れ
る出力論理信号レベルであって時間経過に対応して変化
するものであり、 上記検索工程は、上記論理シミュレーション結果データ
において上記入力端子及び上記出力端子の所定の回路端
子にて所望の論理信号レベルが所定の論理レベル保持時
間保持されるか否かを判断する、 ことを特徴とするDCテストポイント自動決定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11717295A JP3396109B2 (ja) | 1994-05-16 | 1995-05-16 | Dcテストポイント自動決定装置及び方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6-100844 | 1994-05-16 | ||
JP10084494 | 1994-05-16 | ||
JP11717295A JP3396109B2 (ja) | 1994-05-16 | 1995-05-16 | Dcテストポイント自動決定装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0836029A JPH0836029A (ja) | 1996-02-06 |
JP3396109B2 true JP3396109B2 (ja) | 2003-04-14 |
Family
ID=26441798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11717295A Expired - Lifetime JP3396109B2 (ja) | 1994-05-16 | 1995-05-16 | Dcテストポイント自動決定装置及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3396109B2 (ja) |
-
1995
- 1995-05-16 JP JP11717295A patent/JP3396109B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0836029A (ja) | 1996-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5592077A (en) | Circuits, systems and methods for testing ASIC and RAM memory devices | |
JP2001318130A (ja) | 半導体テストシステム | |
US20010011903A1 (en) | System and method for detecting defects within an electrical circuit by analyzing quiescent current | |
US5670892A (en) | Apparatus and method for measuring quiescent current utilizing timeset switching | |
JP2000509148A (ja) | ディジタルロジック回路のロジック試験用および漏れ電流試験用の実施装置 | |
US5648975A (en) | Method and device for generating test patterns for testing integrated circuit | |
JP3396109B2 (ja) | Dcテストポイント自動決定装置及び方法 | |
JPH04361180A (ja) | デバッグ用プログラム作成方法 | |
JP4259692B2 (ja) | 回路基板検査装置 | |
US5841965A (en) | System and method for automatically determining test point for DC parametric test | |
US6101458A (en) | Automatic ranging apparatus and method for precise integrated circuit current measurements | |
JP3353288B2 (ja) | Lsi試験装置 | |
US6037796A (en) | Current waveform analysis for testing semiconductor devices | |
JP3241777B2 (ja) | インサーキットテスタ用オープンテスト装置 | |
JP3429082B2 (ja) | テストベクタ編集装置 | |
JPH09264921A (ja) | Lsiの電源電流テスト方法 | |
JP3689537B2 (ja) | Iddqテスト用サイクルの選択抽出装置 | |
EP0510993A2 (en) | Characterization of sequential circuits | |
JP2001153915A (ja) | Icテスタ、及びic試験方法 | |
JPH06160487A (ja) | Cmos型集積回路のテストパターンおよび試験方法,テストパターンの作成方法 | |
JPS6329277A (ja) | 論理集積回路の試験装置 | |
JP2868354B2 (ja) | 導通試験装置 | |
JP3163568B2 (ja) | Ic試験装置 | |
Ding | DC Parametric Test and IDDQ Test Using Advantest T2000 ATE | |
JP3240913B2 (ja) | Ic試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110207 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120207 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130207 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130207 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140207 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |