JP3393436B2 - 配線の形成方法 - Google Patents
配線の形成方法Info
- Publication number
- JP3393436B2 JP3393436B2 JP33751896A JP33751896A JP3393436B2 JP 3393436 B2 JP3393436 B2 JP 3393436B2 JP 33751896 A JP33751896 A JP 33751896A JP 33751896 A JP33751896 A JP 33751896A JP 3393436 B2 JP3393436 B2 JP 3393436B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- wiring
- tin
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本願の発明は、半導体装置の
製造に際して絶縁膜に凹部を形成しこの凹部を導電膜で
埋め込んで配線を形成する方法に関するものである。
製造に際して絶縁膜に凹部を形成しこの凹部を導電膜で
埋め込んで配線を形成する方法に関するものである。
【０００２】
【従来の技術】半導体装置の高集積化のために、微細な
接続孔を導電膜で埋め込んで配線のプラグを形成する技
術が重要になっている。また、微細な配線及び平坦な層
間絶縁膜を簡便に形成するために、微細な溝を導電膜で
埋め込んで、この溝内の導電膜で配線自体を形成する技
術も考えられている。
接続孔を導電膜で埋め込んで配線のプラグを形成する技
術が重要になっている。また、微細な配線及び平坦な層
間絶縁膜を簡便に形成するために、微細な溝を導電膜で
埋め込んで、この溝内の導電膜で配線自体を形成する技
術も考えられている。
【０００３】これらの微細な接続孔や溝等の凹部を導電
膜で埋め込む技術の一つとして、Ａｌ−Ｃｕ膜やＣｕ膜
等の導電膜をスパッタ堆積させた後、加熱処理でこれら
の膜をリフロー（流動化）させて凹部内に埋め込むリフ
ロー法がある。このリフロー法による埋め込み技術は、
従来から用いられているスパッタ成膜装置を利用できる
ことによる経済性や技術の安定性及び工程の簡便性等の
点で、ＣＶＤ法による埋め込み技術よりも優れている。
膜で埋め込む技術の一つとして、Ａｌ−Ｃｕ膜やＣｕ膜
等の導電膜をスパッタ堆積させた後、加熱処理でこれら
の膜をリフロー（流動化）させて凹部内に埋め込むリフ
ロー法がある。このリフロー法による埋め込み技術は、
従来から用いられているスパッタ成膜装置を利用できる
ことによる経済性や技術の安定性及び工程の簡便性等の
点で、ＣＶＤ法による埋め込み技術よりも優れている。
【０００４】図３は、リフロー法で溝に導電膜を埋め込
む場合の原理を示している。このリフロー法では、図３
（ａ）に示す様に、下地の層間絶縁膜１１に溝１２を形
成した後、ＴｉＮ／Ｔｉ膜１３をスパッタ法で形成し、
更に、比較的低温、例えば２００℃程度に半導体基板を
加熱した状態でＡｌ−Ｃｕ膜１４をスパッタ法で形成す
る。
む場合の原理を示している。このリフロー法では、図３
（ａ）に示す様に、下地の層間絶縁膜１１に溝１２を形
成した後、ＴｉＮ／Ｔｉ膜１３をスパッタ法で形成し、
更に、比較的低温、例えば２００℃程度に半導体基板を
加熱した状態でＡｌ−Ｃｕ膜１４をスパッタ法で形成す
る。
【０００５】但し、ＴｉＮ／Ｔｉ膜１３の代わりにＴｉ
膜またはＴｉＮ膜のみを形成する場合もある。その後、
図３（ｂ）（ｃ）に示す様に、Ａｌの融点以下の高温、
例えば５００℃程度に半導体基板を真空中で加熱しＡｌ
−Ｃｕ膜１４をリフローさせて、このＡｌ−Ｃｕ膜１４
で溝１２を埋め込む。
膜またはＴｉＮ膜のみを形成する場合もある。その後、
図３（ｂ）（ｃ）に示す様に、Ａｌの融点以下の高温、
例えば５００℃程度に半導体基板を真空中で加熱しＡｌ
−Ｃｕ膜１４をリフローさせて、このＡｌ−Ｃｕ膜１４
で溝１２を埋め込む。
【０００６】このとき、図３（ｂ）中の矢印で示す様
に、Ａｌ−Ｃｕ膜１４の主に表面近傍のＡｌ−Ｃｕが溝
１２の内部に向かって流動することによって、溝１２が
次第に埋め込まれる。即ち、リフロー現象は表面拡散が
支配的であり、良好な埋め込みを行うためには、リフロ
ー前に、溝１２等の内側面から底面の全面に亘ってある
程度以上の厚さでＡｌ−Ｃｕ膜１４が連続的に形成され
ている必要がある。
に、Ａｌ−Ｃｕ膜１４の主に表面近傍のＡｌ−Ｃｕが溝
１２の内部に向かって流動することによって、溝１２が
次第に埋め込まれる。即ち、リフロー現象は表面拡散が
支配的であり、良好な埋め込みを行うためには、リフロ
ー前に、溝１２等の内側面から底面の全面に亘ってある
程度以上の厚さでＡｌ−Ｃｕ膜１４が連続的に形成され
ている必要がある。
【０００７】
【発明が解決しようとする課題】ところが、スパッタ法
で形成した膜は段差被覆性が乏しいので、溝１２等の開
口部でＡｌ−Ｃｕ膜１４が迫り出す所謂オーバハング現
象が生じる。このため、アスペクト比の高い溝１２内に
も十分な厚さのＡｌ−Ｃｕ膜１４を形成しようとしてス
パッタを続けると、オーバハングが次第に大きくなり、
図４に示す様に、遂にはオーバハング部分同士が接触し
て繋がり、溝１２等の内部にボイド１５が残る。
で形成した膜は段差被覆性が乏しいので、溝１２等の開
口部でＡｌ−Ｃｕ膜１４が迫り出す所謂オーバハング現
象が生じる。このため、アスペクト比の高い溝１２内に
も十分な厚さのＡｌ−Ｃｕ膜１４を形成しようとしてス
パッタを続けると、オーバハングが次第に大きくなり、
図４に示す様に、遂にはオーバハング部分同士が接触し
て繋がり、溝１２等の内部にボイド１５が残る。
【０００８】この現象は、スパッタ時から既に生じてい
る場合もあれば、リフロー時にＡｌ−Ｃｕが移動して生
じる場合もある。しかし、上述の様にリフロー現象は表
面拡散が主体であるので、何れの場合でも、一旦ボイド
１５が形成されてしまうと、その後に半導体基板を加熱
してもこのボイド１５を消滅させることは困難である。
る場合もあれば、リフロー時にＡｌ−Ｃｕが移動して生
じる場合もある。しかし、上述の様にリフロー現象は表
面拡散が主体であるので、何れの場合でも、一旦ボイド
１５が形成されてしまうと、その後に半導体基板を加熱
してもこのボイド１５を消滅させることは困難である。
【０００９】このため、スパッタ法とリフロー法との組
み合わせでは、溝１２の場合は、従来は２程度のアスペ
クト比の溝１２までしか安定的に埋め込むことができな
くて、信頼性の高い配線を形成することが困難であっ
た。なお、リフロー時にＡｌ−Ｃｕの全体が移動してボ
イド１５が消滅する場合があるという報告もあるが、こ
の現象を再現性良く安定的に生じさせることは困難であ
る。
み合わせでは、溝１２の場合は、従来は２程度のアスペ
クト比の溝１２までしか安定的に埋め込むことができな
くて、信頼性の高い配線を形成することが困難であっ
た。なお、リフロー時にＡｌ−Ｃｕの全体が移動してボ
イド１５が消滅する場合があるという報告もあるが、こ
の現象を再現性良く安定的に生じさせることは困難であ
る。
【００１０】一方、オーバハング部分同士が繋がること
を防止するために、テーパ部つまり外方に向かって広が
る傾斜部を溝１２等の開口部に設ける方法も考えられて
いる。しかし、テーパ部を設けると、テーパ部同士の間
隔に合わせて溝１２等を形成する必要があるので、半導
体装置の集積度が低下するという別の問題が生じてい
た。
を防止するために、テーパ部つまり外方に向かって広が
る傾斜部を溝１２等の開口部に設ける方法も考えられて
いる。しかし、テーパ部を設けると、テーパ部同士の間
隔に合わせて溝１２等を形成する必要があるので、半導
体装置の集積度が低下するという別の問題が生じてい
た。
【００１１】
【課題を解決するための手段】本願の発明による配線の
形成方法は、外方に向かって広がる傾斜部を開口部に有
する凹部を絶縁膜に形成する工程と、導電膜を前記絶縁
膜上に堆積させて前記凹部内に埋め込む工程と、前記傾
斜部の下端部まで前記導電膜及び前記絶縁膜を除去する
工程とを具備することを特徴としている。
形成方法は、外方に向かって広がる傾斜部を開口部に有
する凹部を絶縁膜に形成する工程と、導電膜を前記絶縁
膜上に堆積させて前記凹部内に埋め込む工程と、前記傾
斜部の下端部まで前記導電膜及び前記絶縁膜を除去する
工程とを具備することを特徴としている。
【００１２】本願の発明による配線の形成方法は、化学
的機械的研磨によって前記除去を行ってもよい。
的機械的研磨によって前記除去を行ってもよい。
【００１３】本願の発明による配線の形成方法では、外
方に向かって広がる傾斜部を凹部の開口部に設けている
ので、凹部のアスペクト比が高くても、凹部を導電膜で
埋め込む際に凹部上における導電膜のオーバハングを抑
制することができて、凹部内にボイドを発生させること
なくこの凹部を導電膜で良好に埋め込むことができる。
方に向かって広がる傾斜部を凹部の開口部に設けている
ので、凹部のアスペクト比が高くても、凹部を導電膜で
埋め込む際に凹部上における導電膜のオーバハングを抑
制することができて、凹部内にボイドを発生させること
なくこの凹部を導電膜で良好に埋め込むことができる。
【００１４】しかも、導電膜を凹部内に埋め込んだ後、
傾斜部の下端部まで導電膜及び絶縁膜を除去しているの
で、傾斜部の下端部よりも下方の凹部同士の間隔が導電
膜同士の間隔になり、傾斜部の上端部同士の間隔に合わ
せて凹部を形成する必要がない。
傾斜部の下端部まで導電膜及び絶縁膜を除去しているの
で、傾斜部の下端部よりも下方の凹部同士の間隔が導電
膜同士の間隔になり、傾斜部の上端部同士の間隔に合わ
せて凹部を形成する必要がない。
【００１５】
【発明の実施の形態】以下、溝を導電膜で埋め込んで配
線を形成する場合に適用した本願の発明の一実施形態及
び一参考形態を、図１、２を参照しながら説明する。図
１が、実施形態を示している。この実施形態では、図１
（ａ）に示す様に、半導体基板（図示せず）に素子を形
成した後、厚さ１μｍの層間絶縁膜１１を半導体基板上
に形成する。
線を形成する場合に適用した本願の発明の一実施形態及
び一参考形態を、図１、２を参照しながら説明する。図
１が、実施形態を示している。この実施形態では、図１
（ａ）に示す様に、半導体基板（図示せず）に素子を形
成した後、厚さ１μｍの層間絶縁膜１１を半導体基板上
に形成する。
【００１６】そして、後に溝のテーパ部を形成する際の
プラズマエッチングの加工安定性を向上させるために、
下記の条件で層間絶縁膜１１の表面にイオン注入を行っ
た後、配線の反転パターンのレジスト１６をフォトリソ
グラフィで層間絶縁膜１１上に形成する。但し、下記の
条件のイオン注入は必ずしも必要ではない。
プラズマエッチングの加工安定性を向上させるために、
下記の条件で層間絶縁膜１１の表面にイオン注入を行っ
た後、配線の反転パターンのレジスト１６をフォトリソ
グラフィで層間絶縁膜１１上に形成する。但し、下記の
条件のイオン注入は必ずしも必要ではない。
【００１７】イオン注入の条件
イオン種：Ｐ+
加速エネルギー：２５ｋｅＶ
ドーズ量：１×１０14／ｃｍ2
【００１８】次に、図１（ｂ）に示す様に、レジスト１
６をマスクにした下記の条件の等方性プラズマエッチン
グによって、形成すべき溝の開口部におけるテーパ部１
２ａを層間絶縁膜１１に形成する。そして、図１（ｃ）
に示す様に、レジスト１６をマスクにした異方性エッチ
ングによって、幅が０．４μｍでありテーパ部１２ａを
除いた深さが０．６μｍである溝１２を形成した後、レ
ジスト１６を除去する。
６をマスクにした下記の条件の等方性プラズマエッチン
グによって、形成すべき溝の開口部におけるテーパ部１
２ａを層間絶縁膜１１に形成する。そして、図１（ｃ）
に示す様に、レジスト１６をマスクにした異方性エッチ
ングによって、幅が０．４μｍでありテーパ部１２ａを
除いた深さが０．６μｍである溝１２を形成した後、レ
ジスト１６を除去する。
【００１９】等方性プラズマエッチングの条件
ガス：ＣＦ4／Ｏ2／Ａｒ＝５０／５／４５ｓｃｃｍ
圧力：１００Ｐａ
電力：３００Ｗ
半導体基板温度：６０℃
時間：１００秒
【００２０】次に、図１（ｄ）に示す様に、下記の条件
の直流マグネトロンスパッタ法で、厚さが夫々２０ｎｍ
及び５０ｎｍであるＴｉ膜及びＴｉＮ膜から成るＴｉＮ
／Ｔｉ膜１３と、厚さが１．５μｍであるＡｌ−Ｃｕ膜
１４とを順次に形成する。
の直流マグネトロンスパッタ法で、厚さが夫々２０ｎｍ
及び５０ｎｍであるＴｉ膜及びＴｉＮ膜から成るＴｉＮ
／Ｔｉ膜１３と、厚さが１．５μｍであるＡｌ−Ｃｕ膜
１４とを順次に形成する。
【００２１】Ｔｉ膜の形成条件
直流電力：６ｋＷ
使用ガス：Ａｒ＝１００ｓｃｃｍ
圧力：０．４Ｐａ
温度：２００℃
【００２２】ＴｉＮ膜の形成条件
直流電力：１２ｋＷ
使用ガス：Ａｒ／Ｎ2＝２０／７０ｓｃｃｍ
圧力：０．４Ｐａ
温度：２００℃
【００２３】Ａｌ−Ｃｕ膜の形成条件
直流電力：１５ｋＷ
使用ガス：Ａｒ＝１００ｓｃｃｍ
圧力：０．４Ｐａ
温度：２００℃
【００２４】なお、ＴｉＮ／Ｔｉ膜１３の代わりに、Ｔ
ｉ膜、ＴｉＮ膜等の単層膜やＴｉ／ＴｉＮ／Ｔｉ膜等の
積層膜を形成してもよい。また、ＴｉＮ／Ｔｉ膜１３中
のＴｉＮ膜の代わりに、ＴｉＷ膜、Ｗ膜またはこれらの
積層膜を形成してもよい。更に、Ａｌ−Ｃｕ膜１４の代
わりに、Ａｌ−Ｓｉ膜、Ａｌ−Ｓｉ−Ｃｕ膜、Ａｌ−Ｇ
ｅ膜等のＡｌ合金膜や純粋なＡｌ膜を形成してもよく、
また、Ａｌ系膜以外にＡｇ膜、Ｃｕ膜、Ｃｕ−Ｚｒ膜等
を形成してもよい。
ｉ膜、ＴｉＮ膜等の単層膜やＴｉ／ＴｉＮ／Ｔｉ膜等の
積層膜を形成してもよい。また、ＴｉＮ／Ｔｉ膜１３中
のＴｉＮ膜の代わりに、ＴｉＷ膜、Ｗ膜またはこれらの
積層膜を形成してもよい。更に、Ａｌ−Ｃｕ膜１４の代
わりに、Ａｌ−Ｓｉ膜、Ａｌ−Ｓｉ−Ｃｕ膜、Ａｌ−Ｇ
ｅ膜等のＡｌ合金膜や純粋なＡｌ膜を形成してもよく、
また、Ａｌ系膜以外にＡｇ膜、Ｃｕ膜、Ｃｕ−Ｚｒ膜等
を形成してもよい。
【００２５】次に、図１（ｅ）に示す様に、下記の条件
で半導体基板を裏面からガスで加熱してＡｌ−Ｃｕ膜１
４をリフローさせて、このＡｌ−Ｃｕ膜１４を溝１２内
に埋め込む。なお、一連のリフロー処理は、途中の半導
体基板の搬送も含めて、高真空中で行う。
で半導体基板を裏面からガスで加熱してＡｌ−Ｃｕ膜１
４をリフローさせて、このＡｌ−Ｃｕ膜１４を溝１２内
に埋め込む。なお、一連のリフロー処理は、途中の半導
体基板の搬送も含めて、高真空中で行う。
【００２６】リフローの条件
温度：５００℃
時間：１分
ガス：Ａｒ
半導体基板の裏面に対するガスの圧力：１０００Ｐａ
【００２７】次に、図１（ｆ）に示す様に、下記の条件
の化学的機械的研磨によって、テーパ部１２ａの下端部
までＡｌ−Ｃｕ膜１４、ＴｉＮ／Ｔｉ膜１３及び層間絶
縁膜１１を除去する。
の化学的機械的研磨によって、テーパ部１２ａの下端部
までＡｌ−Ｃｕ膜１４、ＴｉＮ／Ｔｉ膜１３及び層間絶
縁膜１１を除去する。
【００２８】化学的機械的研磨の条件
研磨圧力：１００ｇ／ｃｍ2
回転数：定盤３０ｒｐｍ、研磨ヘッド３０ｒｐｍ
研磨パッド：ＳＵＢＡＩＶ（ロデール社の商品名）
スラリー：ＮＨ4ＯＨベース（フュームドシリカ含有）
流量：１００ｃｃ／分
温度：２５〜３０℃
【００２９】以上の様な実施形態では、溝１２にテーパ
部１２ａを設けているので、図１（ｄ）からも明らかな
様に、溝１２のアスペクト比が高くても、Ａｌ−Ｃｕ膜
１４の堆積に際して溝１２上におけるＡｌ−Ｃｕ膜１４
のオーバハングを抑制することができ、この結果、図１
（ｅ）からも明らかな様に、溝１２内にボイドを発生さ
せることなく溝１２をＡｌ−Ｃｕ膜１４で良好に埋め込
むことができる。
部１２ａを設けているので、図１（ｄ）からも明らかな
様に、溝１２のアスペクト比が高くても、Ａｌ−Ｃｕ膜
１４の堆積に際して溝１２上におけるＡｌ−Ｃｕ膜１４
のオーバハングを抑制することができ、この結果、図１
（ｅ）からも明らかな様に、溝１２内にボイドを発生さ
せることなく溝１２をＡｌ−Ｃｕ膜１４で良好に埋め込
むことができる。
【００３０】しかも、図１（ｆ）に示した様に、Ａｌ−
Ｃｕ膜１４を溝１２内に埋め込んだ後、テーパ部１２ａ
の下端部までＡｌ−Ｃｕ膜１４、ＴｉＮ／Ｔｉ膜１３及
び層間絶縁膜１１を除去しているので、テーパ部１２ａ
の下端部よりも下方の溝１２同士の間隔がＡｌ−Ｃｕ膜
１４同士の間隔になり、テーパ部１２ａの上端部同士の
間隔に合わせて溝１２を形成する必要がない。
Ｃｕ膜１４を溝１２内に埋め込んだ後、テーパ部１２ａ
の下端部までＡｌ−Ｃｕ膜１４、ＴｉＮ／Ｔｉ膜１３及
び層間絶縁膜１１を除去しているので、テーパ部１２ａ
の下端部よりも下方の溝１２同士の間隔がＡｌ−Ｃｕ膜
１４同士の間隔になり、テーパ部１２ａの上端部同士の
間隔に合わせて溝１２を形成する必要がない。
【００３１】図２が、参考形態を示している。この参考
形態では、図２（ａ）に示す様に、半導体基板（図示せ
ず）に素子を形成した後、層間絶縁膜１１を半導体基板
上に形成し、フォトリソグラフィ及びＲＩＥによって、
配線のパターンで幅が０．４μｍであり深さが０．６μ
ｍである溝１２を形成する。
形態では、図２（ａ）に示す様に、半導体基板（図示せ
ず）に素子を形成した後、層間絶縁膜１１を半導体基板
上に形成し、フォトリソグラフィ及びＲＩＥによって、
配線のパターンで幅が０．４μｍであり深さが０．６μ
ｍである溝１２を形成する。
【００３２】次に、図２（ｂ）に示す様に、上述の実施
形態と同様の条件の直流マグネトロンスパッタ法で、厚
さが夫々２０ｎｍ及び５０ｎｍであるＴｉ膜及びＴｉＮ
膜から成るＴｉＮ／Ｔｉ膜１３と、厚さが８００ｎｍで
あるＡｌ−Ｃｕ膜１４とを順次に形成する。
形態と同様の条件の直流マグネトロンスパッタ法で、厚
さが夫々２０ｎｍ及び５０ｎｍであるＴｉ膜及びＴｉＮ
膜から成るＴｉＮ／Ｔｉ膜１３と、厚さが８００ｎｍで
あるＡｌ−Ｃｕ膜１４とを順次に形成する。
【００３３】この参考形態では、Ａｌ−Ｃｕ膜１４が実
施形態の場合よりも薄いので、Ａｌ−Ｃｕ膜１４のオー
バハング部分同士が繋がってはいないが、条件によって
はＡｌ−Ｃｕ膜１４のオーバハング部分同士が繋がって
溝１２内にボイドが形成される場合もある。
施形態の場合よりも薄いので、Ａｌ−Ｃｕ膜１４のオー
バハング部分同士が繋がってはいないが、条件によって
はＡｌ−Ｃｕ膜１４のオーバハング部分同士が繋がって
溝１２内にボイドが形成される場合もある。
【００３４】次に、図２（ｃ）に示す様に、下記の条件
のスパッタエッチングで、Ａｌ−Ｃｕ膜１４をその厚さ
の途中までエッチングする。この場合、Ａｌ−Ｃｕ膜１
４のうちでオーバハング部分が溝１２内の部分よりも優
先的にエッチングされるので、結果的に、Ａｌ−Ｃｕ膜
１４のオーバハングが抑制される。なお、このエッチン
グは、高真空中で行う。
のスパッタエッチングで、Ａｌ−Ｃｕ膜１４をその厚さ
の途中までエッチングする。この場合、Ａｌ−Ｃｕ膜１
４のうちでオーバハング部分が溝１２内の部分よりも優
先的にエッチングされるので、結果的に、Ａｌ−Ｃｕ膜
１４のオーバハングが抑制される。なお、このエッチン
グは、高真空中で行う。
【００３５】スパッタエッチングの条件
プラズマ方式：誘導結合プラズマ
ガス：Ａｒ＝５０ｓｃｃｍ
圧力：０．４Ｐａ
コイル高周波電力：５００Ｗ
半導体基板高周波電力：３００Ｗ
半導体基板バイアス：２５０Ｖ
時間：１分
【００３６】次に、図２（ｄ）に示す様に、厚さが２０
０ｎｍのＡｌ−Ｃｕ膜１４を再び形成する。なお、この
Ａｌ−Ｃｕ膜１４は必ずしも形成する必要はない。その
後、図２（ｅ）に示す様に、上述の実施形態の場合と同
様の条件で、Ａｌ−Ｃｕ膜１４をリフローさせて溝１２
内に埋め込み、更に、層間絶縁膜１１の表面上のＡｌ−
Ｃｕ膜１４及びＴｉＮ／Ｔｉ膜１３を化学的機械的研磨
で除去する。
０ｎｍのＡｌ−Ｃｕ膜１４を再び形成する。なお、この
Ａｌ−Ｃｕ膜１４は必ずしも形成する必要はない。その
後、図２（ｅ）に示す様に、上述の実施形態の場合と同
様の条件で、Ａｌ−Ｃｕ膜１４をリフローさせて溝１２
内に埋め込み、更に、層間絶縁膜１１の表面上のＡｌ−
Ｃｕ膜１４及びＴｉＮ／Ｔｉ膜１３を化学的機械的研磨
で除去する。
【００３７】なお、以上の実施形態及び参考形態は溝を
導電膜で埋め込んで配線を形成する場合に本願の発明を
適用したものであるが、溝を導電膜で埋め込んで配線用
のプラグを形成する場合にも本願の発明を適用すること
ができる。その場合、図２に示した参考形態では、リフ
ローさせたＡｌ−Ｃｕ膜１４及びその下層のＴｉＮ／Ｔ
ｉ膜１３を、化学的機械的研磨で除去せずに、配線用の
通常の導電膜として使用することもできる。
導電膜で埋め込んで配線を形成する場合に本願の発明を
適用したものであるが、溝を導電膜で埋め込んで配線用
のプラグを形成する場合にも本願の発明を適用すること
ができる。その場合、図２に示した参考形態では、リフ
ローさせたＡｌ−Ｃｕ膜１４及びその下層のＴｉＮ／Ｔ
ｉ膜１３を、化学的機械的研磨で除去せずに、配線用の
通常の導電膜として使用することもできる。
【００３８】
【発明の効果】本願の発明による配線の形成方法では、
凹部のアスペクト比が高くても、凹部内にボイドを発生
させることなくこの凹部を導電膜で良好に埋め込むこと
ができ、しかも、外方に向かって広がる傾斜部を凹部の
開口部に設けているが、傾斜部の上端部同士の間隔に合
わせて凹部を形成する必要がないので、半導体装置の集
積度を低下させることなく、信頼性の高い配線を形成す
ることができる。
凹部のアスペクト比が高くても、凹部内にボイドを発生
させることなくこの凹部を導電膜で良好に埋め込むこと
ができ、しかも、外方に向かって広がる傾斜部を凹部の
開口部に設けているが、傾斜部の上端部同士の間隔に合
わせて凹部を形成する必要がないので、半導体装置の集
積度を低下させることなく、信頼性の高い配線を形成す
ることができる。
【図１】本願の発明の一実施形態を工程順に示す側断面
図である。
図である。
【図２】本願の発明の一参考形態を工程順に示す側断面
図である。
図である。
【図３】リフロー法で溝に導電膜を埋め込む場合の原理
を工程順に示す側断面図である。
を工程順に示す側断面図である。
【図４】本願の発明の従来例における課題を説明するた
めの側断面図である。
めの側断面図である。
１１ 層間絶縁膜（絶縁膜） １２ 溝（凹部）
１２ａ テーパ部（傾斜部） １３ ＴｉＮ／Ｔｉ
膜（導電膜） １４ Ａｌ−Ｃｕ膜（導電膜）
膜（導電膜） １４ Ａｌ−Ｃｕ膜（導電膜）
Claims (2)
- 【請求項１】 外方に向かって広がる傾斜部を開口部に
有する凹部を絶縁膜に形成する工程と、 導電膜を前記絶縁膜上に堆積させて前記凹部内に埋め込
む工程と、 前記傾斜部の下端部まで前記導電膜及び前記絶縁膜を除
去する工程とを具備することを特徴とする配線の形成方
法。 - 【請求項２】 化学的機械的研磨によって前記除去を行
うことを特徴とする請求項１記載の配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33751896A JP3393436B2 (ja) | 1996-12-03 | 1996-12-03 | 配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33751896A JP3393436B2 (ja) | 1996-12-03 | 1996-12-03 | 配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163207A JPH10163207A (ja) | 1998-06-19 |
| JP3393436B2 true JP3393436B2 (ja) | 2003-04-07 |
Family
ID=18309416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33751896A Expired - Lifetime JP3393436B2 (ja) | 1996-12-03 | 1996-12-03 | 配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3393436B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000294640A (ja) | 1999-04-09 | 2000-10-20 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP5036096B2 (ja) * | 2000-08-07 | 2012-09-26 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2002208633A (ja) * | 2001-01-10 | 2002-07-26 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP4571785B2 (ja) | 2003-05-30 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US9711449B2 (en) * | 2015-06-05 | 2017-07-18 | Tokyo Electron Limited | Ruthenium metal feature fill for interconnects |
| JP2020181880A (ja) * | 2019-04-25 | 2020-11-05 | 新日本無線株式会社 | 半導体装置の製造方法 |
-
1996
- 1996-12-03 JP JP33751896A patent/JP3393436B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10163207A (ja) | 1998-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5270256A (en) | Method of forming a guard wall to reduce delamination effects | |
| JPS60208838A (ja) | ポリイミドの傾斜エツチング法 | |
| JPH04290232A (ja) | 溝埋込み配線形成方法 | |
| JP3050161B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04293233A (ja) | メタルプラグの形成方法 | |
| JPH04307933A (ja) | タングステンプラグの形成方法 | |
| JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
| JP3393436B2 (ja) | 配線の形成方法 | |
| JPS63244858A (ja) | 金属配線の形成方法 | |
| JPH1116906A (ja) | 半導体装置及びその製造方法 | |
| JP3228217B2 (ja) | 半導体装置の製造方法 | |
| JPH09167768A (ja) | 半導体装置の製造方法 | |
| JPH10209272A (ja) | 半導体装置及びその製造方法 | |
| JPH1098039A (ja) | 半導体装置の製造方法 | |
| JP3897071B2 (ja) | 半導体装置の製造方法 | |
| JP2560626B2 (ja) | 半導体装置の製造方法 | |
| JPH10313005A (ja) | 金属膜のリフロー方法 | |
| JPH05299397A (ja) | 金属プラグの形成方法 | |
| JPH09330928A (ja) | 配線層の形成方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JPH07240466A (ja) | 半導体装置の製造方法 | |
| JPH10144790A (ja) | 半導体装置における配線形成方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10199972A (ja) | 配線構造の形成方法および配線構造 | |
| JP3624513B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080131 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140131 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |