JPH1098039A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1098039A JPH1098039A JP27178796A JP27178796A JPH1098039A JP H1098039 A JPH1098039 A JP H1098039A JP 27178796 A JP27178796 A JP 27178796A JP 27178796 A JP27178796 A JP 27178796A JP H1098039 A JPH1098039 A JP H1098039A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- hole
- forming
- semiconductor device
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 高圧リフロー法を用いて埋め込み配線を安定
して形成することができる半導体装置の製造方法を提供
する。 【解決手段】 層間絶縁膜3に接続孔4および配線溝5
を形成してデュアルダマシン構造を形成した後、全面に
TiN/Ti膜6を成膜し、その上に埋め込み配線形成
用の配線材料として上層Al合金層7を配線溝5の幅の
3倍以上の膜厚に成膜し、配線溝5および接続孔4の部
分にブリッジ形状を形成する。次に、不活性ガスを用い
て高圧リフローを行い、配線溝5および接続孔4の内部
にAl合金を充填する。この後、CMP法などにより層
間絶縁膜3が露出するまで研磨を行い、配線溝5の内部
に埋め込み配線を形成する。また、配線溝と埋め込み配
線の末端のパッド形成用の孔との接続部分において配線
材料によるブリッジ形状を安定して形成するためには、
この接続部分またはその近傍にダミーパターンを形成
し、あるいは、パッド形成用の孔の底部に複数の接続孔
を形成する。
して形成することができる半導体装置の製造方法を提供
する。 【解決手段】 層間絶縁膜3に接続孔4および配線溝5
を形成してデュアルダマシン構造を形成した後、全面に
TiN/Ti膜6を成膜し、その上に埋め込み配線形成
用の配線材料として上層Al合金層7を配線溝5の幅の
3倍以上の膜厚に成膜し、配線溝5および接続孔4の部
分にブリッジ形状を形成する。次に、不活性ガスを用い
て高圧リフローを行い、配線溝5および接続孔4の内部
にAl合金を充填する。この後、CMP法などにより層
間絶縁膜3が露出するまで研磨を行い、配線溝5の内部
に埋め込み配線を形成する。また、配線溝と埋め込み配
線の末端のパッド形成用の孔との接続部分において配線
材料によるブリッジ形状を安定して形成するためには、
この接続部分またはその近傍にダミーパターンを形成
し、あるいは、パッド形成用の孔の底部に複数の接続孔
を形成する。
Description
【0001】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に関し、特に、高圧リフロー法を用いた埋め込み
配線の形成に適用して好適なものである。
造方法に関し、特に、高圧リフロー法を用いた埋め込み
配線の形成に適用して好適なものである。
【0002】
【従来の技術】LSIの高集積化によりその内部配線の
微細化、多層化が進んでおり、これに伴い配線形成時の
平坦化技術の開発や微細配線の加工および信頼性確保が
重要な課題となっている。これらの問題点の解決手段の
ひとつとして、埋め込み配線技術が検討されている。こ
の埋め込み配線技術の中でも、特に、低コスト化が可能
な、いわゆるデュアルダマシン(Dual Damascene)法
(ダブルダマシン(DoubleDamascene)法とも呼ばれ
る)が注目されている。このデュアルダマシン法の一例
を図14〜図21に示す。
微細化、多層化が進んでおり、これに伴い配線形成時の
平坦化技術の開発や微細配線の加工および信頼性確保が
重要な課題となっている。これらの問題点の解決手段の
ひとつとして、埋め込み配線技術が検討されている。こ
の埋め込み配線技術の中でも、特に、低コスト化が可能
な、いわゆるデュアルダマシン(Dual Damascene)法
(ダブルダマシン(DoubleDamascene)法とも呼ばれ
る)が注目されている。このデュアルダマシン法の一例
を図14〜図21に示す。
【0003】このデュアルダマシン法においては、図1
4に示すように、あらかじめ素子が形成され、表面が層
間絶縁膜(いずれも図示せず)で覆われた基板101上
に下層Al合金配線102を形成し、この下層Al合金
配線102を覆うように層間絶縁膜103を成膜した
後、この層間絶縁膜103上にリソグラフィ工程により
所定形状のレジストパターン104を形成する。次に、
図15に示すように、このレジストパターン104をマ
スクとして層間絶縁膜103を反応性イオンエッチング
(RIE)法などによりエッチングし、接続孔105を
形成する。この後、レジストパターン104を除去す
る。
4に示すように、あらかじめ素子が形成され、表面が層
間絶縁膜(いずれも図示せず)で覆われた基板101上
に下層Al合金配線102を形成し、この下層Al合金
配線102を覆うように層間絶縁膜103を成膜した
後、この層間絶縁膜103上にリソグラフィ工程により
所定形状のレジストパターン104を形成する。次に、
図15に示すように、このレジストパターン104をマ
スクとして層間絶縁膜103を反応性イオンエッチング
(RIE)法などによりエッチングし、接続孔105を
形成する。この後、レジストパターン104を除去す
る。
【0004】次に、図16に示すように、層間絶縁膜1
03上にリソグラフィ工程により所定形状のレジストパ
ターン106を形成する。次に、図17に示すように、
このレジストパターン106をマスクとして層間絶縁膜
103をRIE法などによりエッチングし、配線溝10
7を形成する。この後、図18に示すように、レジスト
パターン106を除去する。これによって、接続孔10
5および配線溝107が形成される。これらの接続孔1
05および配線溝107からなる構造をデュアルダマシ
ン構造という。
03上にリソグラフィ工程により所定形状のレジストパ
ターン106を形成する。次に、図17に示すように、
このレジストパターン106をマスクとして層間絶縁膜
103をRIE法などによりエッチングし、配線溝10
7を形成する。この後、図18に示すように、レジスト
パターン106を除去する。これによって、接続孔10
5および配線溝107が形成される。これらの接続孔1
05および配線溝107からなる構造をデュアルダマシ
ン構造という。
【0005】さて、層間絶縁膜103に形成された配線
溝107や接続孔105に配線材料を埋め込む方法とし
ては、従来よりリフロー法が用いられているが、その中
でも特に、通常のリフロー法と比べて埋め込み特性に優
れている高圧リフロー法が検討されている。
溝107や接続孔105に配線材料を埋め込む方法とし
ては、従来よりリフロー法が用いられているが、その中
でも特に、通常のリフロー法と比べて埋め込み特性に優
れている高圧リフロー法が検討されている。
【0006】この高圧リフロー法を用いて、デュアルダ
マシン構造の配線溝107および接続孔105の内部に
配線材料として例えばAl合金を埋め込み、埋め込み配
線を形成する方法について説明する。
マシン構造の配線溝107および接続孔105の内部に
配線材料として例えばAl合金を埋め込み、埋め込み配
線を形成する方法について説明する。
【0007】すなわち、まず、図19に示すように、上
述のようにして層間絶縁膜103に接続孔105および
配線溝107を形成した後、高真空中において全面に例
えばチタン(Ti)膜および窒化チタン(TiN)膜を
順次成膜し、下地バリアメタルとしてのTiN/Ti膜
108を形成する。引き続いて、高真空中において全面
に上層Al合金層109を成膜する。このとき、この上
層Al合金層109が配線溝107および接続孔105
をふさぎ、その内部にボイド110が残されるようにす
る(以下、この状態をブリッジ形状と呼ぶ)。この上層
Al合金層109の膜厚は、通常、配線溝107の幅の
約2倍に選ばれる。
述のようにして層間絶縁膜103に接続孔105および
配線溝107を形成した後、高真空中において全面に例
えばチタン(Ti)膜および窒化チタン(TiN)膜を
順次成膜し、下地バリアメタルとしてのTiN/Ti膜
108を形成する。引き続いて、高真空中において全面
に上層Al合金層109を成膜する。このとき、この上
層Al合金層109が配線溝107および接続孔105
をふさぎ、その内部にボイド110が残されるようにす
る(以下、この状態をブリッジ形状と呼ぶ)。この上層
Al合金層109の膜厚は、通常、配線溝107の幅の
約2倍に選ばれる。
【0008】次に、高真空に排気された高圧リフロー炉
内で基板101の全体をAl合金の融点付近まで加熱し
て上層Al合金層109を溶融ないし軟化させ、この状
態で高圧リフロー炉内に例えばアルゴン(Ar)などの
不活性ガスを高圧で導入することにより上層Al合金層
109の上面を加圧し、ボイド110を減少させてい
く。このようにして、図20に示すように、配線溝10
7および接続孔105の内部にAl合金を完全に充填す
る。
内で基板101の全体をAl合金の融点付近まで加熱し
て上層Al合金層109を溶融ないし軟化させ、この状
態で高圧リフロー炉内に例えばアルゴン(Ar)などの
不活性ガスを高圧で導入することにより上層Al合金層
109の上面を加圧し、ボイド110を減少させてい
く。このようにして、図20に示すように、配線溝10
7および接続孔105の内部にAl合金を完全に充填す
る。
【0009】この後、例えばCMP(Chemical Mechani
cal Polish)法などにより、層間絶縁膜103が露出す
るまで上層Al合金層109およびTiN/Ti膜10
8を研磨し、配線溝107および接続孔105の部分以
外の部分の上層Al合金層109およびTiN/Ti膜
108を除去する。これによって、図21に示すよう
に、配線溝107の部分に上層配線としての埋め込み配
線111が接続孔105を介して下層Al合金配線10
2に接続されて形成される。
cal Polish)法などにより、層間絶縁膜103が露出す
るまで上層Al合金層109およびTiN/Ti膜10
8を研磨し、配線溝107および接続孔105の部分以
外の部分の上層Al合金層109およびTiN/Ti膜
108を除去する。これによって、図21に示すよう
に、配線溝107の部分に上層配線としての埋め込み配
線111が接続孔105を介して下層Al合金配線10
2に接続されて形成される。
【0010】以上のような高圧リフロー法を用いたデュ
アルダマシン構造による埋め込み配線の形成方法におい
ては、上層配線の形成と上層配線のグローバル平坦化と
接続孔への配線材料の充填とを同時に行うことができる
ため、多層配線を形成するためのコストの低減を図る上
で非常に有利である。さらに、上層配線に使用する配線
材料と接続孔に充填する材料とが同じ材質であることな
どにより、信頼性が高いという利点がある。
アルダマシン構造による埋め込み配線の形成方法におい
ては、上層配線の形成と上層配線のグローバル平坦化と
接続孔への配線材料の充填とを同時に行うことができる
ため、多層配線を形成するためのコストの低減を図る上
で非常に有利である。さらに、上層配線に使用する配線
材料と接続孔に充填する材料とが同じ材質であることな
どにより、信頼性が高いという利点がある。
【0011】
【発明が解決しようとする課題】しかしながら、上述の
従来の高圧リフロー法を用いた埋め込み配線の形成方法
には、次のような問題がある。
従来の高圧リフロー法を用いた埋め込み配線の形成方法
には、次のような問題がある。
【0012】すなわち、上述の高圧リフロー法による埋
め込み原理から明らかなように、配線溝107および接
続孔105の内部に配線材料を充填して埋め込みを行う
ためには、高圧リフロー炉内に高圧の不活性ガスを導入
する前に配線溝107および接続孔105の上部を配線
材料でふさぎ、内部にボイド110が残されたブリッジ
形状を形成しておく必要がある。ところが、実際には、
図22に示すように、接続孔105の部分で配線材料が
つながらず、ブリッジ形状が形成されない場合があり、
このような場合には、高圧の不活性ガスで上層Al合金
層109の上面を加圧したとしても、配線溝107およ
び接続孔105の内部に配線材料を十分に充填すること
ができない。また、通常の配線構造において、高圧リフ
ロー法を接続孔の埋め込みのみに適用する場合に比べ、
上述の従来の埋め込み配線の形成方法においては、幅の
広い配線溝107の部分にブリッジ形状を形成しなけれ
ばならないため、この問題が顕著となる。
め込み原理から明らかなように、配線溝107および接
続孔105の内部に配線材料を充填して埋め込みを行う
ためには、高圧リフロー炉内に高圧の不活性ガスを導入
する前に配線溝107および接続孔105の上部を配線
材料でふさぎ、内部にボイド110が残されたブリッジ
形状を形成しておく必要がある。ところが、実際には、
図22に示すように、接続孔105の部分で配線材料が
つながらず、ブリッジ形状が形成されない場合があり、
このような場合には、高圧の不活性ガスで上層Al合金
層109の上面を加圧したとしても、配線溝107およ
び接続孔105の内部に配線材料を十分に充填すること
ができない。また、通常の配線構造において、高圧リフ
ロー法を接続孔の埋め込みのみに適用する場合に比べ、
上述の従来の埋め込み配線の形成方法においては、幅の
広い配線溝107の部分にブリッジ形状を形成しなけれ
ばならないため、この問題が顕著となる。
【0013】以上のように、埋め込み配線の形成に高圧
リフロー法を適用する場合においては、埋め込みの安定
化のためには、ブリッジ形状を安定して形成する技術が
重要となってくる。
リフロー法を適用する場合においては、埋め込みの安定
化のためには、ブリッジ形状を安定して形成する技術が
重要となってくる。
【0014】したがって、この発明の目的は、ブリッジ
形状を安定して形成することができることにより、高圧
リフロー法を用いて埋め込み配線を安定して形成するこ
とができる半導体装置の製造方法を提供することにあ
る。
形状を安定して形成することができることにより、高圧
リフロー法を用いて埋め込み配線を安定して形成するこ
とができる半導体装置の製造方法を提供することにあ
る。
【0015】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第1の発明は、高圧リフロー法を用いて
埋め込み配線を形成するようにした半導体装置の製造方
法において、埋め込み配線形成用の配線材料を配線幅の
3倍以上の膜厚に成膜するようにしたことを特徴とする
ものである。
に、この発明の第1の発明は、高圧リフロー法を用いて
埋め込み配線を形成するようにした半導体装置の製造方
法において、埋め込み配線形成用の配線材料を配線幅の
3倍以上の膜厚に成膜するようにしたことを特徴とする
ものである。
【0016】この発明の第1の発明においては、典型的
には、埋め込み配線形成用の配線材料を配線幅の3倍以
上4.5倍以下の膜厚に成膜する。
には、埋め込み配線形成用の配線材料を配線幅の3倍以
上4.5倍以下の膜厚に成膜する。
【0017】この発明の第2の発明は、高圧リフロー法
を用いて埋め込み配線を形成するようにした半導体装置
の製造方法において、埋め込み配線形成用の配線溝と埋
め込み配線の末端のパッド形成用の孔との接続部分また
はその近傍にダミーパターンを形成するようにしたこと
を特徴とするものである。
を用いて埋め込み配線を形成するようにした半導体装置
の製造方法において、埋め込み配線形成用の配線溝と埋
め込み配線の末端のパッド形成用の孔との接続部分また
はその近傍にダミーパターンを形成するようにしたこと
を特徴とするものである。
【0018】この発明の第2の発明の一実施形態におい
ては、ダミーパターンは、パッド形成用の孔の深さとほ
ぼ同一の高さを有する。
ては、ダミーパターンは、パッド形成用の孔の深さとほ
ぼ同一の高さを有する。
【0019】この発明の第3の発明は、高圧リフロー法
を用いて埋め込み配線を形成するようにした半導体装置
の製造方法において、埋め込み配線の末端のパッド形成
用の孔の底部に複数の接続孔を形成するようにしたこと
を特徴とするものである。
を用いて埋め込み配線を形成するようにした半導体装置
の製造方法において、埋め込み配線の末端のパッド形成
用の孔の底部に複数の接続孔を形成するようにしたこと
を特徴とするものである。
【0020】この発明の第3の発明の一実施形態におい
ては、埋め込み配線形成用の配線溝の底部に形成される
接続孔とほぼ同一の深さに複数の接続孔を形成する。
ては、埋め込み配線形成用の配線溝の底部に形成される
接続孔とほぼ同一の深さに複数の接続孔を形成する。
【0021】この発明の第3の発明の好適な一実施形態
においては、パッド形成用の孔の底部の全面に複数の接
続孔を形成する。
においては、パッド形成用の孔の底部の全面に複数の接
続孔を形成する。
【0022】この発明において、埋め込み配線形成用の
配線材料としては、例えば、アルミニウム(Al)、銅
(Cu)、銀(Ag)、金(Au)またはそれらの合金
が用いられる。
配線材料としては、例えば、アルミニウム(Al)、銅
(Cu)、銀(Ag)、金(Au)またはそれらの合金
が用いられる。
【0023】上述のように構成されたこの発明の第1の
発明による半導体装置の製造方法においては、埋め込み
配線形成用の配線材料を配線幅の3倍以上の膜厚に成膜
するようにしていることにより、配線溝の部分に安定し
てブリッジ形状を形成することができる。このため、そ
の後に高圧リフローを行うことにより、配線溝の内部に
配線材料を確実に埋め込むことができる。
発明による半導体装置の製造方法においては、埋め込み
配線形成用の配線材料を配線幅の3倍以上の膜厚に成膜
するようにしていることにより、配線溝の部分に安定し
てブリッジ形状を形成することができる。このため、そ
の後に高圧リフローを行うことにより、配線溝の内部に
配線材料を確実に埋め込むことができる。
【0024】上述のように構成されたこの発明の第2の
発明または第3の発明による半導体装置の製造方法にお
いては、埋め込み配線形成用の配線溝と埋め込み配線の
末端のパッド形成用の孔との接続部分またはその近傍に
ダミーパターンを形成し、あるいは、埋め込み配線の末
端のパッド形成用の孔の底部に複数の接続孔を形成する
ようにしていることにより、埋め込み配線形成用の配線
材料を成膜した場合、幅が大きく変化する、埋め込み配
線形成用の配線溝と埋め込み配線の末端のパッド形成用
の孔との接続部分においても、安定してブリッジ形状を
形成することができる。このため、その後に高圧リフロ
ーを行うことにより、埋め込み配線形成用の配線溝と埋
め込み配線の末端のパッド形成用の孔との接続部分に
も、配線材料を確実に埋め込むことができる。
発明または第3の発明による半導体装置の製造方法にお
いては、埋め込み配線形成用の配線溝と埋め込み配線の
末端のパッド形成用の孔との接続部分またはその近傍に
ダミーパターンを形成し、あるいは、埋め込み配線の末
端のパッド形成用の孔の底部に複数の接続孔を形成する
ようにしていることにより、埋め込み配線形成用の配線
材料を成膜した場合、幅が大きく変化する、埋め込み配
線形成用の配線溝と埋め込み配線の末端のパッド形成用
の孔との接続部分においても、安定してブリッジ形状を
形成することができる。このため、その後に高圧リフロ
ーを行うことにより、埋め込み配線形成用の配線溝と埋
め込み配線の末端のパッド形成用の孔との接続部分に
も、配線材料を確実に埋め込むことができる。
【0025】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。図1〜図4はこの発明
の第1の実施形態による半導体装置の製造方法を示し、
特に、その上層配線としての埋め込み配線の形成方法を
示す。
て図面を参照しながら説明する。図1〜図4はこの発明
の第1の実施形態による半導体装置の製造方法を示し、
特に、その上層配線としての埋め込み配線の形成方法を
示す。
【0026】この第1の実施形態においては、まず、図
1に示すように、あらかじめ素子が形成され、表面が層
間絶縁膜(いずれも図示せず)で覆われたSi基板1上
に下層Al合金配線2を形成した後、この下層Al合金
配線2を覆うように例えば酸化シリコン(SiO2 )膜
のような層間絶縁膜3を成膜する。次に、この層間絶縁
膜3にデュアルダマシン構造を形成する。すなわち、層
間絶縁膜3上にリソグラフィ工程により所定形状のレジ
ストパターン(図示せず)を形成した後、このレジスト
パターン(図示せず)をマスクとして層間絶縁膜3を例
えばRIE法などによりエッチングし、接続孔4を形成
する。この後、このレジストパターンを除去する。次
に、層間絶縁膜3上にリソグラフィ工程により所定形状
のレジストパターン(図示せず)を形成した後、このレ
ジストパターンをマスクとして例えばRIE法などによ
り層間絶縁膜3をエッチングし、配線溝5を形成する。
この後、このレジストパターンを除去する。以上の工程
により、デュアルダマシン構造が形成される。ここで、
接続孔4の径は例えば0.35μm、深さは例えば1.
0μmである。また、配線溝5の幅は例えば0.4μ
m、深さは例えば0.5μmである。
1に示すように、あらかじめ素子が形成され、表面が層
間絶縁膜(いずれも図示せず)で覆われたSi基板1上
に下層Al合金配線2を形成した後、この下層Al合金
配線2を覆うように例えば酸化シリコン(SiO2 )膜
のような層間絶縁膜3を成膜する。次に、この層間絶縁
膜3にデュアルダマシン構造を形成する。すなわち、層
間絶縁膜3上にリソグラフィ工程により所定形状のレジ
ストパターン(図示せず)を形成した後、このレジスト
パターン(図示せず)をマスクとして層間絶縁膜3を例
えばRIE法などによりエッチングし、接続孔4を形成
する。この後、このレジストパターンを除去する。次
に、層間絶縁膜3上にリソグラフィ工程により所定形状
のレジストパターン(図示せず)を形成した後、このレ
ジストパターンをマスクとして例えばRIE法などによ
り層間絶縁膜3をエッチングし、配線溝5を形成する。
この後、このレジストパターンを除去する。以上の工程
により、デュアルダマシン構造が形成される。ここで、
接続孔4の径は例えば0.35μm、深さは例えば1.
0μmである。また、配線溝5の幅は例えば0.4μ
m、深さは例えば0.5μmである。
【0027】次に、図2に示すように、例えば、高真空
中において、マグネトロンスパッタリング法により、全
面に例えば膜厚が20nmのTi膜および例えば膜厚が
50nmのTiN膜を順次成膜し、下地バリアメタルと
してのTiN/Ti膜6を形成する。このTi膜の成膜
におけるスパッタ条件の一例を挙げると、雰囲気ガスと
してArを用い、その流量を100sccm、圧力を
0.4Pa、DCパワーを5kW、基板加熱温度を15
0℃とする。また、このTiN膜の成膜におけるスパッ
タ条件の一例を挙げると、雰囲気ガスとしてArと窒素
(N2 )との混合ガスを用い、これらのArガスおよび
N2 ガスの流量をそれぞれ30sccmおよび80sc
cm、圧力を0.4Pa、DCパワーを5kW、基板加
熱温度を150℃とする。
中において、マグネトロンスパッタリング法により、全
面に例えば膜厚が20nmのTi膜および例えば膜厚が
50nmのTiN膜を順次成膜し、下地バリアメタルと
してのTiN/Ti膜6を形成する。このTi膜の成膜
におけるスパッタ条件の一例を挙げると、雰囲気ガスと
してArを用い、その流量を100sccm、圧力を
0.4Pa、DCパワーを5kW、基板加熱温度を15
0℃とする。また、このTiN膜の成膜におけるスパッ
タ条件の一例を挙げると、雰囲気ガスとしてArと窒素
(N2 )との混合ガスを用い、これらのArガスおよび
N2 ガスの流量をそれぞれ30sccmおよび80sc
cm、圧力を0.4Pa、DCパワーを5kW、基板加
熱温度を150℃とする。
【0028】引き続いて、例えば、高真空中において、
マグネトロンスパッタリング法により、TiN/Ti膜
6上に例えばCuを0.5%含んだ上層Al合金層7を
成膜する。ここで、この上層Al合金層7の膜厚は配線
溝5の幅の3倍以上に選ぶ。具体的には、例えば、配線
溝5の幅が0.4μmであるとすると、この上層Al合
金層7の膜厚はこの幅の3倍として1200nmとす
る。なお、後述のように、配線溝5および接続孔4の部
分以外の部分の上層Al合金層7は後の工程で除去され
るため、通常の配線構造の場合と異なりこの上層Al合
金層7の膜厚に制限はないが、成膜時間や次工程のCM
Pに要する時間があまり長くならないようにする観点よ
り、この上層Al合金層7の膜厚は好適には配線溝5の
幅の4.5倍を超えないように選ぶ。この上層Al合金
層7の成膜におけるスパッタ条件の一例を挙げると、雰
囲気ガスとしてArを用い、その流量を100sccm
とし、圧力を0.4Pa、DCパワーを15kW、基板
加熱温度を400℃とする。
マグネトロンスパッタリング法により、TiN/Ti膜
6上に例えばCuを0.5%含んだ上層Al合金層7を
成膜する。ここで、この上層Al合金層7の膜厚は配線
溝5の幅の3倍以上に選ぶ。具体的には、例えば、配線
溝5の幅が0.4μmであるとすると、この上層Al合
金層7の膜厚はこの幅の3倍として1200nmとす
る。なお、後述のように、配線溝5および接続孔4の部
分以外の部分の上層Al合金層7は後の工程で除去され
るため、通常の配線構造の場合と異なりこの上層Al合
金層7の膜厚に制限はないが、成膜時間や次工程のCM
Pに要する時間があまり長くならないようにする観点よ
り、この上層Al合金層7の膜厚は好適には配線溝5の
幅の4.5倍を超えないように選ぶ。この上層Al合金
層7の成膜におけるスパッタ条件の一例を挙げると、雰
囲気ガスとしてArを用い、その流量を100sccm
とし、圧力を0.4Pa、DCパワーを15kW、基板
加熱温度を400℃とする。
【0029】以上のようにして成膜された上層Al合金
層7は配線溝5および接続孔4の上部でつながり、内部
にボイド8が残されたブリッジ形状が形成される。ここ
で、上述のようにこの上層Al合金層7の成膜時には基
板加熱温度を400℃としていることにより、Alのマ
イグレーションが促進され、これがブリッジ形状の形成
に寄与する。
層7は配線溝5および接続孔4の上部でつながり、内部
にボイド8が残されたブリッジ形状が形成される。ここ
で、上述のようにこの上層Al合金層7の成膜時には基
板加熱温度を400℃としていることにより、Alのマ
イグレーションが促進され、これがブリッジ形状の形成
に寄与する。
【0030】次に、高真空に排気された高圧リフロー炉
内でSi基板1の全体をAl合金の融点付近まで加熱し
て上層Al合金層7を溶融ないし軟化させ、この状態で
高圧リフロー炉内に例えばArなどの不活性ガスを高圧
で導入することにより上層Al合金層7の上面を加圧
し、ボイド8を減少させていく。このようにして、図3
に示すように、配線溝5および接続孔4の内部にAl合
金を完全に充填する。この上層Al合金層7の高圧リフ
ロー条件の一例を挙げると、圧力は106 Pa以上、基
板加熱温度は450℃、時間は1分とする。
内でSi基板1の全体をAl合金の融点付近まで加熱し
て上層Al合金層7を溶融ないし軟化させ、この状態で
高圧リフロー炉内に例えばArなどの不活性ガスを高圧
で導入することにより上層Al合金層7の上面を加圧
し、ボイド8を減少させていく。このようにして、図3
に示すように、配線溝5および接続孔4の内部にAl合
金を完全に充填する。この上層Al合金層7の高圧リフ
ロー条件の一例を挙げると、圧力は106 Pa以上、基
板加熱温度は450℃、時間は1分とする。
【0031】次に、例えばCMP法により、層間絶縁膜
3が露出するまで上層Al合金層7およびTiN/Ti
膜6を研磨し、配線溝5および接続孔4の部分以外の部
分の上層Al合金層7およびTiN/Ti膜6を除去す
る。これによって、図4に示すように、配線溝5の部分
に、接続孔4を介して下層Al合金配線2に接続され
た、上層配線としての埋め込み配線9が形成される。こ
のCMP法による研磨の条件の一例を挙げると、研磨圧
力を100g/cm2 、定盤の回転数を30rpm、研
磨ヘッドの回転数を30rpmとし、研磨パッドとして
はSUBA IV、スラリーとしてはNH4 OHベース
でフォームドシリカ含有のものを用い、流量を100c
c/minとし、研磨温度を25〜30℃とする。
3が露出するまで上層Al合金層7およびTiN/Ti
膜6を研磨し、配線溝5および接続孔4の部分以外の部
分の上層Al合金層7およびTiN/Ti膜6を除去す
る。これによって、図4に示すように、配線溝5の部分
に、接続孔4を介して下層Al合金配線2に接続され
た、上層配線としての埋め込み配線9が形成される。こ
のCMP法による研磨の条件の一例を挙げると、研磨圧
力を100g/cm2 、定盤の回転数を30rpm、研
磨ヘッドの回転数を30rpmとし、研磨パッドとして
はSUBA IV、スラリーとしてはNH4 OHベース
でフォームドシリカ含有のものを用い、流量を100c
c/minとし、研磨温度を25〜30℃とする。
【0032】以上のように、この第1の実施形態によれ
ば、層間絶縁膜3に接続孔4および配線溝5からなるデ
ュアルダマシン構造を形成した後、埋め込み配線形成用
の配線材料として上層Al合金層7を配線溝5の幅の3
倍以上の膜厚に成膜するようにしているので、この上層
Al合金層7は配線溝5および接続孔4の部分で確実に
つながり、ブリッジ形状が安定して形成される。このた
め、その後に高圧リフローを行うことにより、配線溝5
および接続孔4の内部にAl合金を完全に充填すること
ができる。そして、この後に、上層Al合金層7および
TiN/Ti膜6の不要部分を除去することにより、埋
め込み配線9を形成することができる。以上により、上
層配線としての埋め込み配線9を安定して形成すること
ができる。
ば、層間絶縁膜3に接続孔4および配線溝5からなるデ
ュアルダマシン構造を形成した後、埋め込み配線形成用
の配線材料として上層Al合金層7を配線溝5の幅の3
倍以上の膜厚に成膜するようにしているので、この上層
Al合金層7は配線溝5および接続孔4の部分で確実に
つながり、ブリッジ形状が安定して形成される。このた
め、その後に高圧リフローを行うことにより、配線溝5
および接続孔4の内部にAl合金を完全に充填すること
ができる。そして、この後に、上層Al合金層7および
TiN/Ti膜6の不要部分を除去することにより、埋
め込み配線9を形成することができる。以上により、上
層配線としての埋め込み配線9を安定して形成すること
ができる。
【0033】図5〜図7はこの発明の第2の実施形態に
よる半導体装置の製造方法を示す。ここで、図5Aは配
線溝およびパッド形成用の孔の部分を示す平面図、図5
B、図5Cおよび図5Dはそれぞれ図5AのB−B線、
C−C線およびD−D線に沿っての断面図を示す。ま
た、図6A、図6Bおよび図6Cはそれぞれ図5B、図
5Cおよび図5Dに対応する断面図、図7A、図7Bお
よび図7Cはそれぞれ図5B、図5Cおよび図5Dに対
応する断面図を示す。
よる半導体装置の製造方法を示す。ここで、図5Aは配
線溝およびパッド形成用の孔の部分を示す平面図、図5
B、図5Cおよび図5Dはそれぞれ図5AのB−B線、
C−C線およびD−D線に沿っての断面図を示す。ま
た、図6A、図6Bおよび図6Cはそれぞれ図5B、図
5Cおよび図5Dに対応する断面図、図7A、図7Bお
よび図7Cはそれぞれ図5B、図5Cおよび図5Dに対
応する断面図を示す。
【0034】この第2の実施形態においては、まず、図
5に示すように、あらかじめ下層Al合金配線(図示せ
ず)まで形成されたSi基板11上にこの下層Al合金
配線を覆うように例えばSiO2 膜のような層間絶縁膜
12を成膜する。次に、リソグラフィ工程およびエッチ
ング工程により、層間絶縁膜12に配線溝13およびパ
ッド形成用の孔14を形成するとともに、これらの接続
部分の近傍にダミーパターン15を形成する。具体的に
は、例えば、まず、リソグラフィ工程により、層間絶縁
膜12上に、配線溝13およびパッド形成用の孔14と
ダミーパターン15とに対応する形状のレジストパター
ン(図示せず)を形成する。次に、このレジストパター
ンをマスクとして、例えばRIE法などにより、層間絶
縁膜12を所定深さまでエッチングし、配線溝13、パ
ッド形成用の孔14およびダミーパターン15を形成し
た後、このレジストパターンを除去する。次に、パッド
形成用の孔14の外部とダミーパターン15上と配線溝
13の底部の接続孔を形成する部分以外の部分とを覆う
レジストパターン(図示せず)をリソグラフィー工程に
より形成した後、このレジストパターン(図示せず)を
マスクとして、例えばRIE法などにより、層間絶縁膜
12を再度エッチングし、パッド形成用の孔14を所定
の深さにするとともに、配線溝13の底部に接続孔(図
示せず)を形成する。ここで、このパッド形成用の孔1
4の深さは、配線溝13と接続孔との合計の深さと同一
である。この後、このレジストパターンを除去する。
5に示すように、あらかじめ下層Al合金配線(図示せ
ず)まで形成されたSi基板11上にこの下層Al合金
配線を覆うように例えばSiO2 膜のような層間絶縁膜
12を成膜する。次に、リソグラフィ工程およびエッチ
ング工程により、層間絶縁膜12に配線溝13およびパ
ッド形成用の孔14を形成するとともに、これらの接続
部分の近傍にダミーパターン15を形成する。具体的に
は、例えば、まず、リソグラフィ工程により、層間絶縁
膜12上に、配線溝13およびパッド形成用の孔14と
ダミーパターン15とに対応する形状のレジストパター
ン(図示せず)を形成する。次に、このレジストパター
ンをマスクとして、例えばRIE法などにより、層間絶
縁膜12を所定深さまでエッチングし、配線溝13、パ
ッド形成用の孔14およびダミーパターン15を形成し
た後、このレジストパターンを除去する。次に、パッド
形成用の孔14の外部とダミーパターン15上と配線溝
13の底部の接続孔を形成する部分以外の部分とを覆う
レジストパターン(図示せず)をリソグラフィー工程に
より形成した後、このレジストパターン(図示せず)を
マスクとして、例えばRIE法などにより、層間絶縁膜
12を再度エッチングし、パッド形成用の孔14を所定
の深さにするとともに、配線溝13の底部に接続孔(図
示せず)を形成する。ここで、このパッド形成用の孔1
4の深さは、配線溝13と接続孔との合計の深さと同一
である。この後、このレジストパターンを除去する。
【0035】次に、第1の実施形態と同様にして、図6
に示すように、高真空中においてマグネトロンスパッタ
リング法により全面にTi膜およびTiN膜を順次成膜
し、TiN/Ti膜16を形成する。次に、例えば、高
真空中において、マグネトロンスパッタリング法によ
り、TiN/Ti膜16上に例えばCuを0.5%含ん
だ上層Al合金層17を成膜する。ここで、第1の実施
形態と同様に、この上層Al合金層17の膜厚は配線溝
13の幅の3倍以上に選ぶ。具体的には、例えば、配線
溝13の幅が0.4μmであるとすると、この上層Al
合金層17の膜厚はその幅の3倍以上として1200n
m以上とする。
に示すように、高真空中においてマグネトロンスパッタ
リング法により全面にTi膜およびTiN膜を順次成膜
し、TiN/Ti膜16を形成する。次に、例えば、高
真空中において、マグネトロンスパッタリング法によ
り、TiN/Ti膜16上に例えばCuを0.5%含ん
だ上層Al合金層17を成膜する。ここで、第1の実施
形態と同様に、この上層Al合金層17の膜厚は配線溝
13の幅の3倍以上に選ぶ。具体的には、例えば、配線
溝13の幅が0.4μmであるとすると、この上層Al
合金層17の膜厚はその幅の3倍以上として1200n
m以上とする。
【0036】このとき、この上層Al合金層17は、第
1の実施形態と同様に、配線溝13および接続孔の部分
でつながり、ブリッジ形状が安定して形成される。これ
に加えて、この第2の実施形態においては、配線溝13
とパッド形成用の孔14との接続部分の近傍に、配線溝
13の周辺部の層間絶縁膜12の上面と同一高さのダミ
ーパターン15を形成しているので、この上層Al合金
層17は、幅が急激に変化する、配線溝13とパッド形
成用の孔14との接続部分においても十分なカバレッジ
が得られることにより確実につながり、この部分にもブ
リッジ形状が安定して形成される。
1の実施形態と同様に、配線溝13および接続孔の部分
でつながり、ブリッジ形状が安定して形成される。これ
に加えて、この第2の実施形態においては、配線溝13
とパッド形成用の孔14との接続部分の近傍に、配線溝
13の周辺部の層間絶縁膜12の上面と同一高さのダミ
ーパターン15を形成しているので、この上層Al合金
層17は、幅が急激に変化する、配線溝13とパッド形
成用の孔14との接続部分においても十分なカバレッジ
が得られることにより確実につながり、この部分にもブ
リッジ形状が安定して形成される。
【0037】次に、第1の実施形態と同様にして高圧リ
フローを行うことにより、上層Al合金層17をリフロ
ーさせて配線溝13、接続孔およびパッド形成用の孔1
4をAl合金で充填する。
フローを行うことにより、上層Al合金層17をリフロ
ーさせて配線溝13、接続孔およびパッド形成用の孔1
4をAl合金で充填する。
【0038】この後、第1の実施形態と同様にして、例
えばCMP法により、層間絶縁膜12が露出するまで上
層Al合金層17およびTiN/Ti膜16を研磨す
る。これによって、図7に示すように、配線溝13の内
部に埋め込み配線18を形成するとともに、この埋め込
み配線18の末端のパッド19を形成する。
えばCMP法により、層間絶縁膜12が露出するまで上
層Al合金層17およびTiN/Ti膜16を研磨す
る。これによって、図7に示すように、配線溝13の内
部に埋め込み配線18を形成するとともに、この埋め込
み配線18の末端のパッド19を形成する。
【0039】以上のように、この第2の実施形態によれ
ば、配線溝13とパッド形成用の孔14との接続部分の
近傍にダミーパターン15を形成していることにより、
埋め込み配線形成用の配線材料として上層Al合金層1
7を成膜した場合、幅が急激に変化することによりブリ
ッジ形状を形成しにくい、配線溝13とパッド形成用の
孔14との接続部分においてもブリッジ形状を安定して
形成することができる。このため、その後に高圧リフロ
ーを行うことにより、配線溝13とパッド形成用の孔1
4との接続部分にもAl合金を完全に充填することがで
きる。そして、この後に上層Al合金層17およびTi
N/Ti膜16の不要部分を除去することにより、埋め
込み配線18およびその末端のパッド19を形成するこ
とができる。以上により、上層配線としての埋め込み配
線19およびその末端のパッド19を安定して形成する
ことができる。
ば、配線溝13とパッド形成用の孔14との接続部分の
近傍にダミーパターン15を形成していることにより、
埋め込み配線形成用の配線材料として上層Al合金層1
7を成膜した場合、幅が急激に変化することによりブリ
ッジ形状を形成しにくい、配線溝13とパッド形成用の
孔14との接続部分においてもブリッジ形状を安定して
形成することができる。このため、その後に高圧リフロ
ーを行うことにより、配線溝13とパッド形成用の孔1
4との接続部分にもAl合金を完全に充填することがで
きる。そして、この後に上層Al合金層17およびTi
N/Ti膜16の不要部分を除去することにより、埋め
込み配線18およびその末端のパッド19を形成するこ
とができる。以上により、上層配線としての埋め込み配
線19およびその末端のパッド19を安定して形成する
ことができる。
【0040】図8〜図10はこの発明の第3の実施形態
による半導体装置の製造方法を示す。ここで、図8Aは
配線溝およびパッド形成用の孔の部分を示す平面図、図
8B、図8Cおよび図8Dはそれぞれ図8AのB−B
線、C−C線およびD−D線に沿っての断面図を示す。
また、図9A、図9Bおよび図9Cはそれぞれ図8B、
図8Cおよび図8Dに対応する断面図、図10A、図1
0Bおよび図10Cはそれぞれ図8B、図8Cおよび図
8Dに対応する断面図を示す。
による半導体装置の製造方法を示す。ここで、図8Aは
配線溝およびパッド形成用の孔の部分を示す平面図、図
8B、図8Cおよび図8Dはそれぞれ図8AのB−B
線、C−C線およびD−D線に沿っての断面図を示す。
また、図9A、図9Bおよび図9Cはそれぞれ図8B、
図8Cおよび図8Dに対応する断面図、図10A、図1
0Bおよび図10Cはそれぞれ図8B、図8Cおよび図
8Dに対応する断面図を示す。
【0041】この第3の実施形態においては、まず、図
8に示すように、第2の実施形態と同様にして、あらか
じめ下層Al合金配線(図示せず)まで形成されたSi
基板21上にこの下層Al合金配線を覆うように例えば
SiO2 膜のような層間絶縁膜22を成膜する。次に、
リソグラフィ工程およびエッチング工程により、層間絶
縁膜22に配線溝23およびパッド形成用の孔24を形
成するとともに、それらの接続部分に配線溝23の幅と
パッド形成用の孔24の幅との中間の幅(例えば、パッ
ド形成用の孔24の幅の半分の幅)の孔25を形成し、
この孔25内にダミーパターン26を形成する。
8に示すように、第2の実施形態と同様にして、あらか
じめ下層Al合金配線(図示せず)まで形成されたSi
基板21上にこの下層Al合金配線を覆うように例えば
SiO2 膜のような層間絶縁膜22を成膜する。次に、
リソグラフィ工程およびエッチング工程により、層間絶
縁膜22に配線溝23およびパッド形成用の孔24を形
成するとともに、それらの接続部分に配線溝23の幅と
パッド形成用の孔24の幅との中間の幅(例えば、パッ
ド形成用の孔24の幅の半分の幅)の孔25を形成し、
この孔25内にダミーパターン26を形成する。
【0042】次に、第2の実施形態と同様にして、図9
に示すように、全面にTiN/Ti膜27を形成した
後、例えばCuを0.5%含んだ上層Al合金層28を
成膜する。ここで、第1の実施形態と同様に、この上層
Al合金層28の膜厚は配線溝23の幅の3倍以上に選
ぶ。具体的には、例えば、配線溝23の幅が0.4μm
であるとすると、この上層Al合金層28の膜厚はその
幅の3倍以上として1200nm以上とする。
に示すように、全面にTiN/Ti膜27を形成した
後、例えばCuを0.5%含んだ上層Al合金層28を
成膜する。ここで、第1の実施形態と同様に、この上層
Al合金層28の膜厚は配線溝23の幅の3倍以上に選
ぶ。具体的には、例えば、配線溝23の幅が0.4μm
であるとすると、この上層Al合金層28の膜厚はその
幅の3倍以上として1200nm以上とする。
【0043】このとき、この上層Al合金層28は、第
2の実施形態と同様に、配線溝23およびその底部に形
成された接続孔(図示せず)の部分でつながり、ブリッ
ジ形状が安定して形成される。これに加えて、この第3
の実施形態においては、配線溝23とパッド形成用の孔
24との接続部分に孔25を形成し、この孔25内に配
線溝13の周辺部の層間絶縁膜22の上面と同一高さの
ダミーパターン26を形成しているので、この上層Al
合金層27は、幅が急激に変化する、配線溝23とパッ
ド形成用の孔24との接続部分においてもつながり、こ
の部分にもブリッジ形状が安定して形成される。
2の実施形態と同様に、配線溝23およびその底部に形
成された接続孔(図示せず)の部分でつながり、ブリッ
ジ形状が安定して形成される。これに加えて、この第3
の実施形態においては、配線溝23とパッド形成用の孔
24との接続部分に孔25を形成し、この孔25内に配
線溝13の周辺部の層間絶縁膜22の上面と同一高さの
ダミーパターン26を形成しているので、この上層Al
合金層27は、幅が急激に変化する、配線溝23とパッ
ド形成用の孔24との接続部分においてもつながり、こ
の部分にもブリッジ形状が安定して形成される。
【0044】この後、第1の実施形態と同様にして、高
圧リフローおよびCMP法による研磨を行い、図10に
示すように、配線溝23の内部に埋め込み配線29を形
成するとともに、この埋め込み配線29の末端のパッド
30を形成する。
圧リフローおよびCMP法による研磨を行い、図10に
示すように、配線溝23の内部に埋め込み配線29を形
成するとともに、この埋め込み配線29の末端のパッド
30を形成する。
【0045】以上のように、この第3の実施形態によれ
ば、配線溝23とパッド形成用の孔24との接続部分に
配線溝23の幅とパッド形成用の孔24の幅との中間の
幅の孔25を形成し、この孔25内にダミーパターン2
6を形成しているので、第2の実施形態と同様な利点を
得ることができる。
ば、配線溝23とパッド形成用の孔24との接続部分に
配線溝23の幅とパッド形成用の孔24の幅との中間の
幅の孔25を形成し、この孔25内にダミーパターン2
6を形成しているので、第2の実施形態と同様な利点を
得ることができる。
【0046】図11〜図13はこの発明の第3の実施形
態による半導体装置の製造方法を示す。ここで、図11
Aは配線溝およびパッド形成用の孔の部分を示す平面
図、図11B、図11Cおよび図11Dはそれぞれ図1
1AのB−B線、C−C線およびD−D線に沿っての断
面図を示す。また、図12A、図12Bおよび図12C
はそれぞれ図11B、図11Cおよび図11Dに対応す
る断面図、図13A、図13Bおよび図13Cはそれぞ
れ図11B、図11Cおよび図11Dに対応する断面図
を示す。
態による半導体装置の製造方法を示す。ここで、図11
Aは配線溝およびパッド形成用の孔の部分を示す平面
図、図11B、図11Cおよび図11Dはそれぞれ図1
1AのB−B線、C−C線およびD−D線に沿っての断
面図を示す。また、図12A、図12Bおよび図12C
はそれぞれ図11B、図11Cおよび図11Dに対応す
る断面図、図13A、図13Bおよび図13Cはそれぞ
れ図11B、図11Cおよび図11Dに対応する断面図
を示す。
【0047】この第4の実施形態においては、まず、図
11に示すように、第2の実施形態と同様にして、あら
かじめ素子が形成され、表面が層間絶縁膜(いずれも図
示せず)で覆われたSi基板31上に下層Al合金配線
32を形成した後、この下層Al合金配線32を覆うよ
うに例えばSiO2 膜のような層間絶縁膜33を成膜す
る。次に、リソグラフィ工程およびエッチング工程によ
り、層間絶縁膜33に配線溝34およびパッド形成用の
孔35を形成する。次に、リソグラフィ工程およびエッ
チング工程により、配線溝34の底部に接続孔(図示せ
ず)を形成するとともに、パッド形成用の孔35の底部
の全面に複数の接続孔36をマトリックス状に形成す
る。ここで、この接続孔36は、一般的には、できるだ
け小さく、しかも数多く形成するのが望ましい。
11に示すように、第2の実施形態と同様にして、あら
かじめ素子が形成され、表面が層間絶縁膜(いずれも図
示せず)で覆われたSi基板31上に下層Al合金配線
32を形成した後、この下層Al合金配線32を覆うよ
うに例えばSiO2 膜のような層間絶縁膜33を成膜す
る。次に、リソグラフィ工程およびエッチング工程によ
り、層間絶縁膜33に配線溝34およびパッド形成用の
孔35を形成する。次に、リソグラフィ工程およびエッ
チング工程により、配線溝34の底部に接続孔(図示せ
ず)を形成するとともに、パッド形成用の孔35の底部
の全面に複数の接続孔36をマトリックス状に形成す
る。ここで、この接続孔36は、一般的には、できるだ
け小さく、しかも数多く形成するのが望ましい。
【0048】次に、第2の実施形態と同様にして、図1
2に示すように、全面にTiN/Ti膜37を形成した
後、例えばCuを0.5%含んだ上層Al合金層38を
成膜する。ここで、第1の実施形態と同様に、この上層
Al合金層38の膜厚は配線溝34の幅の3倍以上に選
ぶ。具体的には、例えば、配線溝34の幅が0.4μm
であるとすると、この上層Al合金層38の膜厚はその
幅の3倍以上として1200nm以上とする。
2に示すように、全面にTiN/Ti膜37を形成した
後、例えばCuを0.5%含んだ上層Al合金層38を
成膜する。ここで、第1の実施形態と同様に、この上層
Al合金層38の膜厚は配線溝34の幅の3倍以上に選
ぶ。具体的には、例えば、配線溝34の幅が0.4μm
であるとすると、この上層Al合金層38の膜厚はその
幅の3倍以上として1200nm以上とする。
【0049】このとき、この上層Al合金層38は、第
2の実施形態と同様に、配線溝34およびその底部に形
成された接続孔(図示せず)の部分でつながり、ブリッ
ジ形状が安定して形成される。これに加えて、この第4
の実施形態においては、パッド形成用の孔35の底部の
全面に複数の接続孔36を形成しているので、この上層
Al合金層38は、幅が急激に変化する、配線溝34と
パッド形成用の孔35との接続部分においてもつなが
り、この部分にもブリッジ形状が安定して形成される。
2の実施形態と同様に、配線溝34およびその底部に形
成された接続孔(図示せず)の部分でつながり、ブリッ
ジ形状が安定して形成される。これに加えて、この第4
の実施形態においては、パッド形成用の孔35の底部の
全面に複数の接続孔36を形成しているので、この上層
Al合金層38は、幅が急激に変化する、配線溝34と
パッド形成用の孔35との接続部分においてもつなが
り、この部分にもブリッジ形状が安定して形成される。
【0050】この後、第1の実施形態と同様にして、高
圧リフローおよびCMP法による研磨を行い、図13に
示すように、配線溝34の内部に埋め込み配線39を形
成するとともに、この埋め込み配線39の末端のパッド
40を形成する。
圧リフローおよびCMP法による研磨を行い、図13に
示すように、配線溝34の内部に埋め込み配線39を形
成するとともに、この埋め込み配線39の末端のパッド
40を形成する。
【0051】以上のように、この第4の実施形態によれ
ば、パッド形成用の孔34の底部の全面に接続孔36を
形成しているので、第2の実施形態と同様な利点を得る
ことができる。また、この第4の実施形態によれば、次
のような利点を得ることもできる。すなわち、デュアル
ダマシン構造を有する半導体装置においては、パッド形
成用の孔は通常、その全体が配線溝と接続孔との合計の
深さになっているのに対し、この第4の実施形態におけ
るパッド形成用の孔35は、配線溝34と同一の深さの
孔の底部に複数の接続孔36が形成されたものであり、
その体積は通常のパッド形成用の孔に比べて小さい。こ
のため、このパッド形成用の孔35に埋め込む配線材料
の体積は通常のパッド形成用の孔に比べて小さくて済む
ことから、高圧リフローを行った後の上層Al合金層3
8の表面の平坦性をより向上させることができ、その後
のCMP法による表面平坦化を支障なく行うことができ
る。
ば、パッド形成用の孔34の底部の全面に接続孔36を
形成しているので、第2の実施形態と同様な利点を得る
ことができる。また、この第4の実施形態によれば、次
のような利点を得ることもできる。すなわち、デュアル
ダマシン構造を有する半導体装置においては、パッド形
成用の孔は通常、その全体が配線溝と接続孔との合計の
深さになっているのに対し、この第4の実施形態におけ
るパッド形成用の孔35は、配線溝34と同一の深さの
孔の底部に複数の接続孔36が形成されたものであり、
その体積は通常のパッド形成用の孔に比べて小さい。こ
のため、このパッド形成用の孔35に埋め込む配線材料
の体積は通常のパッド形成用の孔に比べて小さくて済む
ことから、高圧リフローを行った後の上層Al合金層3
8の表面の平坦性をより向上させることができ、その後
のCMP法による表面平坦化を支障なく行うことができ
る。
【0052】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【0053】例えば、上述の第1の実施形態におけるT
iN/Ti膜6および上層Al合金層7の成膜条件、高
圧リフロー条件およびCMP法による研磨条件はあくま
でも例に過ぎず、必要に応じてこれらとは異なる条件で
成膜、高圧リフローおよび研磨を行ってもよい。
iN/Ti膜6および上層Al合金層7の成膜条件、高
圧リフロー条件およびCMP法による研磨条件はあくま
でも例に過ぎず、必要に応じてこれらとは異なる条件で
成膜、高圧リフローおよび研磨を行ってもよい。
【0054】また、上述の第1の実施形態においては、
デュアルダマシン構造を有する層間絶縁膜3に埋め込み
配線9を形成する場合について説明したが、この発明
は、デュアルダマシン構造を用いない通常の溝配線とし
ての埋め込み配線の形成に適用することも可能である。
デュアルダマシン構造を有する層間絶縁膜3に埋め込み
配線9を形成する場合について説明したが、この発明
は、デュアルダマシン構造を用いない通常の溝配線とし
ての埋め込み配線の形成に適用することも可能である。
【0055】さらに、上述の第2、第3および第4の実
施形態においては、埋め込み配線の末端にパッドが形成
される場合について説明したが、この発明は、このパッ
ドが埋め込み配線の末端に形成される単なるパッドであ
る場合以外に、例えばこのパッドがキャパシタの電極で
あるような場合にも適用することが可能である。
施形態においては、埋め込み配線の末端にパッドが形成
される場合について説明したが、この発明は、このパッ
ドが埋め込み配線の末端に形成される単なるパッドであ
る場合以外に、例えばこのパッドがキャパシタの電極で
あるような場合にも適用することが可能である。
【0056】
【発明の効果】以上説明したように、この発明によれ
ば、埋め込み配線形成用の配線材料を配線溝の幅の3倍
以上の膜厚に形成するようにしていることにより、配線
溝の部分に配線材料によるブリッジ形状を安定して形成
することができ、これによって高圧リフロー法を用いて
埋め込み配線を安定して形成することができる。
ば、埋め込み配線形成用の配線材料を配線溝の幅の3倍
以上の膜厚に形成するようにしていることにより、配線
溝の部分に配線材料によるブリッジ形状を安定して形成
することができ、これによって高圧リフロー法を用いて
埋め込み配線を安定して形成することができる。
【0057】また、この発明によれば、配線溝とパッド
形成用の孔との接続部分の近傍にダミーパターンを形成
し、あるいは、埋め込み配線の末端のパッド形成用の孔
の底部に複数の接続孔を形成するようにしていることに
より、配線溝とパッド形成用の孔との接続部分において
も配線材料によるブリッジ形状を安定して形成すること
ができ、これによって高圧リフロー法を用いて埋め込み
配線を安定して形成することができる。
形成用の孔との接続部分の近傍にダミーパターンを形成
し、あるいは、埋め込み配線の末端のパッド形成用の孔
の底部に複数の接続孔を形成するようにしていることに
より、配線溝とパッド形成用の孔との接続部分において
も配線材料によるブリッジ形状を安定して形成すること
ができ、これによって高圧リフロー法を用いて埋め込み
配線を安定して形成することができる。
【図1】この発明の第1の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図2】この発明の第1の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図3】この発明の第1の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図4】この発明の第1の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図5】この発明の第2の実施形態による半導体装置の
製造方法を説明するための平面図および断面図である。
製造方法を説明するための平面図および断面図である。
【図6】この発明の第2の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図7】この発明の第2の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図8】この発明の第3の実施形態による半導体装置の
製造方法を説明するための平面図および断面図である。
製造方法を説明するための平面図および断面図である。
【図9】この発明の第3の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図10】この発明の第3の実施形態による半導体装置
の製造方法を説明するための断面図である。
の製造方法を説明するための断面図である。
【図11】この発明の第4の実施形態による半導体装置
の製造方法を説明するための平面図および断面図であ
る。
の製造方法を説明するための平面図および断面図であ
る。
【図12】この発明の第4の実施形態による半導体装置
の製造方法を説明するための断面図である。
の製造方法を説明するための断面図である。
【図13】この発明の第4の実施形態による半導体装置
の製造方法を説明するための断面図である。
の製造方法を説明するための断面図である。
【図14】従来のデュアルダマシン構造を有する半導体
装置の製造方法を説明するための断面図である。
装置の製造方法を説明するための断面図である。
【図15】従来のデュアルダマシン構造を有する半導体
装置の製造方法を説明するための断面図である。
装置の製造方法を説明するための断面図である。
【図16】従来のデュアルダマシン構造を有する半導体
装置の製造方法を説明するための断面図である。
装置の製造方法を説明するための断面図である。
【図17】従来のデュアルダマシン構造を有する半導体
装置の製造方法を説明するための断面図である。
装置の製造方法を説明するための断面図である。
【図18】従来のデュアルダマシン構造を有する半導体
装置の製造方法を説明するための断面図である。
装置の製造方法を説明するための断面図である。
【図19】従来のデュアルダマシン構造を有する半導体
装置の製造方法を説明するための断面図である。
装置の製造方法を説明するための断面図である。
【図20】従来のデュアルダマシン構造を有する半導体
装置の製造方法を説明するための断面図である。
装置の製造方法を説明するための断面図である。
【図21】従来のデュアルダマシン構造を有する半導体
装置の製造方法を説明するための断面図である。
装置の製造方法を説明するための断面図である。
【図22】従来のデュアルダマシン構造を有する半導体
装置の製造方法の問題点を説明するための断面図であ
る。
装置の製造方法の問題点を説明するための断面図であ
る。
2、32・・・下層Al合金配線、3、12、22、3
3・・・層間絶縁膜、4、36・・・接続孔、5、1
3、23、34・・・配線溝、6、16、27、37・
・・TiN/Ti膜、9、18、29、39・・・埋め
込み配線、15、26・・・ダミーパターン、14、2
4、35・・・パッド形成用の孔
3・・・層間絶縁膜、4、36・・・接続孔、5、1
3、23、34・・・配線溝、6、16、27、37・
・・TiN/Ti膜、9、18、29、39・・・埋め
込み配線、15、26・・・ダミーパターン、14、2
4、35・・・パッド形成用の孔
Claims (10)
- 【請求項1】 高圧リフロー法を用いて埋め込み配線を
形成するようにした半導体装置の製造方法において、 上記埋め込み配線形成用の配線材料を配線幅の3倍以上
の膜厚に成膜するようにしたことを特徴とする半導体装
置の製造方法。 - 【請求項2】 上記配線材料を上記配線幅の3倍以上
4.5倍以下の膜厚に成膜するようにしたことを特徴と
する請求項1記載の半導体装置の製造方法。 - 【請求項3】 上記配線材料はアルミニウム、銅、銀、
金またはそれらの合金であることを特徴とする請求項1
記載の半導体装置の製造方法。 - 【請求項4】 高圧リフロー法を用いて埋め込み配線を
形成するようにした半導体装置の製造方法において、 上記埋め込み配線形成用の配線溝と上記埋め込み配線の
末端のパッド形成用の孔との接続部分またはその近傍に
ダミーパターンを形成するようにしたことを特徴とする
半導体装置の製造方法。 - 【請求項5】 上記ダミーパターンは上記パッド形成用
の孔の深さとほぼ同一の高さを有することを特徴とする
請求項4記載の半導体装置の製造方法。 - 【請求項6】 上記配線材料はアルミニウム、銅、銀、
金またはそれらの合金であることを特徴とする請求項4
記載の半導体装置の製造方法。 - 【請求項7】 高圧リフロー法を用いて埋め込み配線を
形成するようにした半導体装置の製造方法において、 上記埋め込み配線の末端のパッド形成用の孔の底部に複
数の接続孔を形成するようにしたことを特徴とする半導
体装置の製造方法。 - 【請求項8】 上記埋め込み配線形成用の配線溝の底部
に形成される接続孔とほぼ同一の深さに上記複数の接続
孔を形成するようにしたことを特徴とする請求項7記載
の半導体装置の製造方法。 - 【請求項9】 上記パッド形成用の孔の底部の全面に上
記複数の接続孔を形成するようにしたことを特徴とする
請求項7記載の半導体装置の製造方法。 - 【請求項10】 上記配線材料はアルミニウム、銅、
銀、金またはそれらの合金であることを特徴とする請求
項7記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27178796A JPH1098039A (ja) | 1996-09-20 | 1996-09-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27178796A JPH1098039A (ja) | 1996-09-20 | 1996-09-20 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1098039A true JPH1098039A (ja) | 1998-04-14 |
Family
ID=17504852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27178796A Pending JPH1098039A (ja) | 1996-09-20 | 1996-09-20 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1098039A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6001733A (en) * | 1998-06-26 | 1999-12-14 | United Microelectronics Corp. | Method of forming a dual damascene with dummy metal lines |
KR20000017361A (ko) * | 1998-08-18 | 2000-03-25 | 칼 하인쯔 호르닝어 | 반도체-절연층 및 상기 반도체-절연층을 포함하는 반도체 소자의 제조 방법 |
JP2000332016A (ja) * | 1999-05-19 | 2000-11-30 | Nec Corp | 半導体装置および半導体製造方法 |
JP2001351920A (ja) * | 2000-06-07 | 2001-12-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6909188B2 (en) | 2002-10-24 | 2005-06-21 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
JP2011238951A (ja) * | 2011-07-08 | 2011-11-24 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
US9773699B2 (en) | 2015-04-02 | 2017-09-26 | Samsung Electronics Co., Ltd. | Methods of forming wiring structures including a plurality of metal layers |
-
1996
- 1996-09-20 JP JP27178796A patent/JPH1098039A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6001733A (en) * | 1998-06-26 | 1999-12-14 | United Microelectronics Corp. | Method of forming a dual damascene with dummy metal lines |
KR20000017361A (ko) * | 1998-08-18 | 2000-03-25 | 칼 하인쯔 호르닝어 | 반도체-절연층 및 상기 반도체-절연층을 포함하는 반도체 소자의 제조 방법 |
JP2000332016A (ja) * | 1999-05-19 | 2000-11-30 | Nec Corp | 半導体装置および半導体製造方法 |
JP2001351920A (ja) * | 2000-06-07 | 2001-12-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6909188B2 (en) | 2002-10-24 | 2005-06-21 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
JP2011238951A (ja) * | 2011-07-08 | 2011-11-24 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
US9773699B2 (en) | 2015-04-02 | 2017-09-26 | Samsung Electronics Co., Ltd. | Methods of forming wiring structures including a plurality of metal layers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6153935A (en) | Dual etch stop/diffusion barrier for damascene interconnects | |
US8629560B2 (en) | Self aligned air-gap in interconnect structures | |
JP4422326B2 (ja) | Hsqで間隙充填されたパターニングされた金属層を備えるボーダレスバイア | |
KR100219508B1 (ko) | 반도체장치의 금속배선층 형성방법 | |
WO1997022144A1 (en) | Reverse damascene via structures | |
JPH0514417B2 (ja) | ||
JPH10242271A (ja) | 半導体装置及びその製造方法 | |
JPH07130737A (ja) | 半導体装置およびその製造方法 | |
JP2000323479A (ja) | 半導体装置およびその製造方法 | |
JP3517802B2 (ja) | 埋め込み導電層の形成方法 | |
JPH11312704A (ja) | ボンドパッドを有するデュアルダマスク | |
KR20000012027A (ko) | 반도체장치의제조방법 | |
JPH1098039A (ja) | 半導体装置の製造方法 | |
US6174813B1 (en) | Dual damascene manufacturing process | |
US6355554B1 (en) | Methods of forming filled interconnections in microelectronic devices | |
JP2001053144A (ja) | 半導体装置及びその製造方法 | |
JP2897827B2 (ja) | 半導体装置の多層配線構造 | |
JPH10172969A (ja) | 半導体装置の製造方法 | |
JP3521200B2 (ja) | 配線構造およびその形成方法 | |
JPH1167763A (ja) | 半導体装置およびその製造方法 | |
US6340638B1 (en) | Method for forming a passivation layer on copper conductive elements | |
KR100189967B1 (ko) | 반도체장치의 다층배선 형성방법 | |
JP2001102448A (ja) | 配線の形成方法 | |
KR20050069714A (ko) | 듀얼 다마신 공정 중 구리 산화 방지 방법 | |
JPH10209279A (ja) | 金属プラグの形成方法 |