JP3383571B2 - 半導体素子の駆動回路およびそれを用いた電力変換装置 - Google Patents
半導体素子の駆動回路およびそれを用いた電力変換装置Info
- Publication number
- JP3383571B2 JP3383571B2 JP06119398A JP6119398A JP3383571B2 JP 3383571 B2 JP3383571 B2 JP 3383571B2 JP 06119398 A JP06119398 A JP 06119398A JP 6119398 A JP6119398 A JP 6119398A JP 3383571 B2 JP3383571 B2 JP 3383571B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- semiconductor element
- drive circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の駆動
回路およびそれを用いた電力変換装置に係り、特に電流
制限に伴なう過電圧に対して電流制限回路の負担を増や
すことなく良好に保護が行なえ、また過電流発生時に特
定の半導体素子に電圧が集中することなく電流制限がで
きるようにした半導体素子の駆動回路およびそれを用い
た電力変換装置に関するものである。
回路およびそれを用いた電力変換装置に係り、特に電流
制限に伴なう過電圧に対して電流制限回路の負担を増や
すことなく良好に保護が行なえ、また過電流発生時に特
定の半導体素子に電圧が集中することなく電流制限がで
きるようにした半導体素子の駆動回路およびそれを用い
た電力変換装置に関するものである。
【０００２】
【従来の技術】一般に、電力用の半導体素子は、例えば
電動機駆動用インバータ、無停電電源装置、周波数変換
装置等の電力変換装置の主スイッチング素子として、多
く用いられてきている。
電動機駆動用インバータ、無停電電源装置、周波数変換
装置等の電力変換装置の主スイッチング素子として、多
く用いられてきている。
【０００３】特に、電力用の半導体素子の中でも、ＩＧ
ＢＴは、大電流、絶縁ゲートという利点があることか
ら、産業用等に広く使用されている。また、近年では、
ＩＧＢＴと駆動回路に付加価値をつけたＩＰＭ（Ｉｎｔ
ｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）の開発
も盛んとなってきている。
ＢＴは、大電流、絶縁ゲートという利点があることか
ら、産業用等に広く使用されている。また、近年では、
ＩＧＢＴと駆動回路に付加価値をつけたＩＰＭ（Ｉｎｔ
ｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）の開発
も盛んとなってきている。
【０００４】図８は、電流制限回路を備えた半導体素子
（ＩＧＢＴ）の駆動回路（電流制限付駆動回路）の構成
例を示す回路図である。なお、本半導体素子（ＩＧＢ
Ｔ）の駆動回路については、例えばコロナ社発行の『パ
ワーデバイス・パワーＩＣハンドブック』の９．３パワ
ーモジュール・ＩＰＭに掲載されている。
（ＩＧＢＴ）の駆動回路（電流制限付駆動回路）の構成
例を示す回路図である。なお、本半導体素子（ＩＧＢ
Ｔ）の駆動回路については、例えばコロナ社発行の『パ
ワーデバイス・パワーＩＣハンドブック』の９．３パワ
ーモジュール・ＩＰＭに掲載されている。
【０００５】図８において、半導体素子である電流セン
ス付きＩＧＢＴ（以下、単にＩＧＢＴと称する）１は、
コレクタ端子Ｃと、エミッタ端子Ｅと、ゲート端子Ｇ
と、ＩＧＢＴ１本体に流れる電流の大きさに依存する信
号を出力するセンス端子Ｓとを備えている。
ス付きＩＧＢＴ（以下、単にＩＧＢＴと称する）１は、
コレクタ端子Ｃと、エミッタ端子Ｅと、ゲート端子Ｇ
と、ＩＧＢＴ１本体に流れる電流の大きさに依存する信
号を出力するセンス端子Ｓとを備えている。
【０００６】一方、ゲート駆動回路２は、一端がゲート
抵抗３を介してＩＧＢＴ１のゲート端子Ｇに接続される
と共に、他端がＩＧＢＴ１のエミッタ端子Ｅに接続され
ている。
抵抗３を介してＩＧＢＴ１のゲート端子Ｇに接続される
と共に、他端がＩＧＢＴ１のエミッタ端子Ｅに接続され
ている。
【０００７】また、ＩＧＢＴ１のゲート端子Ｇとエミッ
タ端子Ｅとの間には、ダイオード４とトランジスタ５と
の直列回路が図示のように接続され、さらにトランジス
タ５のベース端子とエミッタ端子との間には、検出抵抗
６が接続されている。
タ端子Ｅとの間には、ダイオード４とトランジスタ５と
の直列回路が図示のように接続され、さらにトランジス
タ５のベース端子とエミッタ端子との間には、検出抵抗
６が接続されている。
【０００８】そして、図示一点鎖線で囲まれた部分か
ら、電流制限付駆動回路１８が構成されている。なお、
コレクタ端子Ｃ、エミッタ端子Ｅは、図示しない主回路
に接続されている。
ら、電流制限付駆動回路１８が構成されている。なお、
コレクタ端子Ｃ、エミッタ端子Ｅは、図示しない主回路
に接続されている。
【０００９】次に、かかる半導体素子（ＩＧＢＴ）の駆
動回路の動作について述べる。図８において、ＧＢＴ１
は、ゲート端子Ｇ−エミッタ端子Ｅ間に正極性電圧を印
加すると導通状態になり、負極性電圧を印加すると阻止
状態になる。
動回路の動作について述べる。図８において、ＧＢＴ１
は、ゲート端子Ｇ−エミッタ端子Ｅ間に正極性電圧を印
加すると導通状態になり、負極性電圧を印加すると阻止
状態になる。
【００１０】ゲート端子−エミッタ端子間には、ゲート
駆動回路２からゲート抵抗３を介して駆動信号を供給す
る。すると、センス端子Ｓには、コレクタ電流ＩＣの数
百分の１程度のセンス電流ＩＳが流れる。
駆動回路２からゲート抵抗３を介して駆動信号を供給す
る。すると、センス端子Ｓには、コレクタ電流ＩＣの数
百分の１程度のセンス電流ＩＳが流れる。
【００１１】また、このコレクタ電流ＩＣが増大して過
電流になると、大きなセンス電流ＩＳが流れる。このセ
ンス電流ＩＳは、トランジスタ５のベース端子と検出抵
抗６に分流するため、トランジスタ５が活性的に導通状
態になり、電流ＩＴが流れる。すると、この電流ＩＴに
より、ＧＢＴ１のゲート端子Ｇ−エミッタ端子Ｅ間電圧
ＶＧＥが低下するため、ＩＧＢＴ１が活性的にオフし
て、コレクタ電流ＩＣが減少する。
電流になると、大きなセンス電流ＩＳが流れる。このセ
ンス電流ＩＳは、トランジスタ５のベース端子と検出抵
抗６に分流するため、トランジスタ５が活性的に導通状
態になり、電流ＩＴが流れる。すると、この電流ＩＴに
より、ＧＢＴ１のゲート端子Ｇ−エミッタ端子Ｅ間電圧
ＶＧＥが低下するため、ＩＧＢＴ１が活性的にオフし
て、コレクタ電流ＩＣが減少する。
【００１２】上述のように、コレクタ電流ＩＣには負帰
還がかかるため、コレクタ電流ＩＣは特定の値（以下、
電流制限値と称する）で飽和する。すなわち、検出抵抗
６の抵抗値を大きく選ぶと、トランジスタ５のベース端
子に流れる電流が増加するため、電流制限値は低くな
る。また、逆に、検出抵抗６の抵抗値を小さく選ぶと、
電流制限値は大きくなる。
還がかかるため、コレクタ電流ＩＣは特定の値（以下、
電流制限値と称する）で飽和する。すなわち、検出抵抗
６の抵抗値を大きく選ぶと、トランジスタ５のベース端
子に流れる電流が増加するため、電流制限値は低くな
る。また、逆に、検出抵抗６の抵抗値を小さく選ぶと、
電流制限値は大きくなる。
【００１３】なお、図８において、トランジスタ５をＦ
ＥＴ等に置き換えた場合にも同様である。図９は、電流
制限付駆動回路を用いたＩＧＢＴを複数個直列に接続し
て構成される電力変換装置（インバータ）の構成例を示
す回路図である。
ＥＴ等に置き換えた場合にも同様である。図９は、電流
制限付駆動回路を用いたＩＧＢＴを複数個直列に接続し
て構成される電力変換装置（インバータ）の構成例を示
す回路図である。
【００１４】なお、図９では、電力変換装置の１相分の
みについて示している。図９において、直流電圧源２０
には、正側アーム２１および負側アーム２２からなる電
力変換装置が接続され、直流電圧源２０からの直流電力
が交流電力に変換されて、電動機等の負荷２３に供給さ
れる。
みについて示している。図９において、直流電圧源２０
には、正側アーム２１および負側アーム２２からなる電
力変換装置が接続され、直流電圧源２０からの直流電力
が交流電力に変換されて、電動機等の負荷２３に供給さ
れる。
【００１５】また、正側アーム２１、および負側アーム
２２は、少なくとも２つ以上（図では３つ）互いに直列
に接続したＩＧＢＴ１Ａ〜１Ｃ、およびＩＧＢＴ１Ｄ〜
１Ｆと、これらＩＧＢＴ１Ａ〜１Ｃ、およびＩＧＢＴ１
Ｄ〜１Ｆにそれぞれ接続した電流制限付駆動回路１８Ａ
〜１８Ｆとからそれぞれ構成されており、この各電流制
限付駆動回路１８Ａ〜１８Ｆは、図８の電流制限付駆動
回路１８と同じ構成である。
２２は、少なくとも２つ以上（図では３つ）互いに直列
に接続したＩＧＢＴ１Ａ〜１Ｃ、およびＩＧＢＴ１Ｄ〜
１Ｆと、これらＩＧＢＴ１Ａ〜１Ｃ、およびＩＧＢＴ１
Ｄ〜１Ｆにそれぞれ接続した電流制限付駆動回路１８Ａ
〜１８Ｆとからそれぞれ構成されており、この各電流制
限付駆動回路１８Ａ〜１８Ｆは、図８の電流制限付駆動
回路１８と同じ構成である。
【００１６】すなわち、ＩＧＢＴを複数個互いに直列に
接続することにより、ＩＧＢＴ単体の耐圧よりも高電圧
の電力変換装置を構成することができる。次に、かかる
電力変換装置の動作について述べる。
接続することにより、ＩＧＢＴ単体の耐圧よりも高電圧
の電力変換装置を構成することができる。次に、かかる
電力変換装置の動作について述べる。
【００１７】図９において、正側アーム２１、すなわち
ＧＢＴ１Ａ〜１Ｃの電流制限付駆動回路１８Ａ〜１８Ｃ
を導通状態、負側アーム２２、すなわちＩＧＢＴ１Ｄ〜
１Ｆの電流制限付駆動回路１８Ｄ〜１８Ｆを阻止状態に
すると、負荷２３に対してＶＰの電位を出力することが
できる。
ＧＢＴ１Ａ〜１Ｃの電流制限付駆動回路１８Ａ〜１８Ｃ
を導通状態、負側アーム２２、すなわちＩＧＢＴ１Ｄ〜
１Ｆの電流制限付駆動回路１８Ｄ〜１８Ｆを阻止状態に
すると、負荷２３に対してＶＰの電位を出力することが
できる。
【００１８】また、逆に、正側アーム２１を阻止状態、
負側アーム２２を導通状態にすると、負荷２３に対して
ＶＮの電位を出力することができる。このように、負荷
２３に対して、ＶＰとＶＮの電位を任意のタイミングで
供給することにより、負荷２３に流れる電流を制御す
る。
負側アーム２２を導通状態にすると、負荷２３に対して
ＶＮの電位を出力することができる。このように、負荷
２３に対して、ＶＰとＶＮの電位を任意のタイミングで
供給することにより、負荷２３に流れる電流を制御す
る。
【００１９】また、正側アーム２１に過電流が流れた場
合には、前述した図８の場合と同様に電流制限付駆動回
路１８Ａ〜１８Ｃが作用して、電流を制限する。さら
に、負側アーム２２についても同様である。
合には、前述した図８の場合と同様に電流制限付駆動回
路１８Ａ〜１８Ｃが作用して、電流を制限する。さら
に、負側アーム２２についても同様である。
【００２０】図１０は、過電圧保護回路を備えた半導体
素子（ＩＧＢＴ）の駆動回路の構成例を示す回路図であ
り、図８と同一要素には同一符号を付して示している。
図１０において、半導体素子であるＩＧＢＴ１５は、コ
レクタ端子Ｃと、エミッタ端子Ｅと、ゲート端子Ｇとを
備えている。
素子（ＩＧＢＴ）の駆動回路の構成例を示す回路図であ
り、図８と同一要素には同一符号を付して示している。
図１０において、半導体素子であるＩＧＢＴ１５は、コ
レクタ端子Ｃと、エミッタ端子Ｅと、ゲート端子Ｇとを
備えている。
【００２１】一方、ゲート駆動回路２は、一端がゲート
抵抗３を介してＩＧＢＴ１５のゲート端子Ｇに接続され
ると共に、他端がＩＧＢＴ１５のエミッタ端子Ｅに接続
されている。
抵抗３を介してＩＧＢＴ１５のゲート端子Ｇに接続され
ると共に、他端がＩＧＢＴ１５のエミッタ端子Ｅに接続
されている。
【００２２】また、ＩＧＢＴ１５のコレクタ端子Ｃとゲ
ート端子Ｇとの間には、ツェナダイオード７、ダイオー
ド８、抵抗９を、図示のように互いに直列に接続して構
成した過電圧保護回路１６が接続されている。
ート端子Ｇとの間には、ツェナダイオード７、ダイオー
ド８、抵抗９を、図示のように互いに直列に接続して構
成した過電圧保護回路１６が接続されている。
【００２３】なお、コレクタ端子Ｃ、エミッタ端子Ｅ
は、図示しない主回路に接続されている。次に、かかる
半導体素子（ＩＧＢＴ）の駆動回路の動作について述べ
る。
は、図示しない主回路に接続されている。次に、かかる
半導体素子（ＩＧＢＴ）の駆動回路の動作について述べ
る。
【００２４】図１０において、ＩＧＢＴ１５がオフして
いる状態で、コレクタ端子Ｃ−エミッタ端子Ｅ間に過電
圧が発生した時には、コレクタ端子Ｃより、ツェナダイ
オード７、ダイオード８、抵抗９、ゲート抵抗３、ゲー
ト駆動回路２を介して、エミッタ端子Ｅに電流が流れ
る。
いる状態で、コレクタ端子Ｃ−エミッタ端子Ｅ間に過電
圧が発生した時には、コレクタ端子Ｃより、ツェナダイ
オード７、ダイオード８、抵抗９、ゲート抵抗３、ゲー
ト駆動回路２を介して、エミッタ端子Ｅに電流が流れ
る。
【００２５】すると、この電流により、ＧＢＴ１５のゲ
ート端子Ｇ−エミッタ端子Ｅ間電圧ＶＧＥが上昇して、
ＩＧＢＴ１５が活性的にオンする。これにより、過電圧
を発生するエネルギーは、ＩＧＢＴ１５により消費され
て、過電圧を抑制することができる。
ート端子Ｇ−エミッタ端子Ｅ間電圧ＶＧＥが上昇して、
ＩＧＢＴ１５が活性的にオンする。これにより、過電圧
を発生するエネルギーは、ＩＧＢＴ１５により消費され
て、過電圧を抑制することができる。
【００２６】
【発明が解決しようとする課題】ところで、前述した図
８の電流制限付駆動回路においては、電流制限の作用に
伴なって、ＩＧＢＴ１に過電圧が発生する場合がある。
すなわち、図９に示すように互いに直列に接続されたＩ
ＧＢＴ１Ａ〜１ＣおよびＩＧＢＴ１Ｄ〜１Ｆに対して電
流制限を行なう場合で、各電流制限回路の電流制限値に
ばらつきがあった場合には、最も電流制限値の低いＩＧ
ＢＴのみ電流制限の作用をすることになる。その結果、
この場合には、その特定のＩＧＢＴに対して、耐圧を超
える過電圧が印加されることになる。
８の電流制限付駆動回路においては、電流制限の作用に
伴なって、ＩＧＢＴ１に過電圧が発生する場合がある。
すなわち、図９に示すように互いに直列に接続されたＩ
ＧＢＴ１Ａ〜１ＣおよびＩＧＢＴ１Ｄ〜１Ｆに対して電
流制限を行なう場合で、各電流制限回路の電流制限値に
ばらつきがあった場合には、最も電流制限値の低いＩＧ
ＢＴのみ電流制限の作用をすることになる。その結果、
この場合には、その特定のＩＧＢＴに対して、耐圧を超
える過電圧が印加されることになる。
【００２７】一方、前述した図８の電流制限回路と図１
０の過電圧保護回路とを併用した場合には、電流制限の
作用に伴なう過電圧が発生した時に、電流制限回路と過
電圧保護回路とが同じに動作する。そして、この時、電
流制限回路が流す電流と同等の電流を、過電圧保護回路
が流さなければならない。この場合、過電圧保護回路に
大きな電流が流れるため、電流制限回路および過電圧保
護回路の負担が大きくなることになる。
０の過電圧保護回路とを併用した場合には、電流制限の
作用に伴なう過電圧が発生した時に、電流制限回路と過
電圧保護回路とが同じに動作する。そして、この時、電
流制限回路が流す電流と同等の電流を、過電圧保護回路
が流さなければならない。この場合、過電圧保護回路に
大きな電流が流れるため、電流制限回路および過電圧保
護回路の負担が大きくなることになる。
【００２８】本発明の目的は、電流制限に伴なう過電圧
に対して、電流制限回路の負担を増やすことなく良好に
保護を行なうことが可能な半導体素子の駆動回路を提供
することにある。
に対して、電流制限回路の負担を増やすことなく良好に
保護を行なうことが可能な半導体素子の駆動回路を提供
することにある。
【００２９】さらに、本発明の目的は、少なくとも２つ
以上互いに半導体素子を直列に接続した電力変換装置に
おいても、過電流発生時に、特定の半導体素子に電圧が
集中することなく電流制限することが可能な電力変換装
置を提供することにある。
以上互いに半導体素子を直列に接続した電力変換装置に
おいても、過電流発生時に、特定の半導体素子に電圧が
集中することなく電流制限することが可能な電力変換装
置を提供することにある。
【００３０】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項１の発明では、少なくともコレクタ端子と
エミッタ端子とゲート端子と半導体素子本体に流れる電
流の大きさに依存する信号を出力するセンス端子とを備
えた半導体素子に接続して用いられ、センス端子からの
出力信号に基づいて半導体素子本体に流れる電流を所定
の電流制限値で制限する電流制限付き駆動回路におい
て、コレクタ端子とエミッタ端子との間に接続され、当
該各端子間の電圧が半導体素子本体の耐圧を考慮した任
意の第１の電圧以上になると動作する第１の過電圧検出
手段と、第１の過電圧検出手段の動作により、電流制限
値を上昇させる電流制限緩和手段とを備える。
めに、請求項１の発明では、少なくともコレクタ端子と
エミッタ端子とゲート端子と半導体素子本体に流れる電
流の大きさに依存する信号を出力するセンス端子とを備
えた半導体素子に接続して用いられ、センス端子からの
出力信号に基づいて半導体素子本体に流れる電流を所定
の電流制限値で制限する電流制限付き駆動回路におい
て、コレクタ端子とエミッタ端子との間に接続され、当
該各端子間の電圧が半導体素子本体の耐圧を考慮した任
意の第１の電圧以上になると動作する第１の過電圧検出
手段と、第１の過電圧検出手段の動作により、電流制限
値を上昇させる電流制限緩和手段とを備える。
【００３１】従って、請求項１の発明の半導体素子の駆
動回路においては、電流制限回路が作用している状態
で、コレクタ端子とエミッタ端子との間に過電圧、すな
わち半導体素子本体の耐圧を考慮した電圧以上の電圧が
発生した場合に、電流制限値が上昇されることにより、
電流制限が緩和されるため、過電圧の発生を緩和するこ
とができる。
動回路においては、電流制限回路が作用している状態
で、コレクタ端子とエミッタ端子との間に過電圧、すな
わち半導体素子本体の耐圧を考慮した電圧以上の電圧が
発生した場合に、電流制限値が上昇されることにより、
電流制限が緩和されるため、過電圧の発生を緩和するこ
とができる。
【００３２】これにより、電流制限に伴なう過電圧に対
して、電流制限回路１９の負担を増やすことなく、良好
に保護を行なうことが可能となる。また、請求項２の発
明では、上記請求項１の発明の半導体素子の駆動回路に
おいて、コレクタ端子とゲート端子との間に、第１の電
圧よりも高い第２の電圧で動作する第２の過電圧検出手
段を備えた過電圧保護回路を接続する。
して、電流制限回路１９の負担を増やすことなく、良好
に保護を行なうことが可能となる。また、請求項２の発
明では、上記請求項１の発明の半導体素子の駆動回路に
おいて、コレクタ端子とゲート端子との間に、第１の電
圧よりも高い第２の電圧で動作する第２の過電圧検出手
段を備えた過電圧保護回路を接続する。
【００３３】従って、請求項２の発明の半導体素子の駆
動回路においては、電流制限がかかっている場合には、
上記請求項１の発明の場合と同様の作用を奏するのに加
えて、電流制限がかかっていない場合にも、過電圧保護
回路によって過電圧の発生を防止することができる。
動回路においては、電流制限がかかっている場合には、
上記請求項１の発明の場合と同様の作用を奏するのに加
えて、電流制限がかかっていない場合にも、過電圧保護
回路によって過電圧の発生を防止することができる。
【００３４】また、過電圧保護回路と電流制限回路とが
同時に作用しないため、電流制限回路および過電圧保護
回路のそれぞれの負担が大きくならない。さらに、請求
項３の発明では、上記請求項１の発明の半導体素子の駆
動回路において、第１の過電圧検出手段およびエミッタ
端子の接続点とゲート端子との間に、第１の電圧よりも
低い第３の電圧で動作する第３の過電圧検出手段を備え
た過電圧保護回路を接続する。
同時に作用しないため、電流制限回路および過電圧保護
回路のそれぞれの負担が大きくならない。さらに、請求
項３の発明では、上記請求項１の発明の半導体素子の駆
動回路において、第１の過電圧検出手段およびエミッタ
端子の接続点とゲート端子との間に、第１の電圧よりも
低い第３の電圧で動作する第３の過電圧検出手段を備え
た過電圧保護回路を接続する。
【００３５】従って、請求項３の発明の半導体素子の駆
動回路においては、上記請求項１の発明の場合と同様の
作用を奏するのに加えて、上記請求項２の発明の場合に
は二つ必要であった高電圧の過電圧検出手段を、高耐圧
と低耐圧の二つに置き換えることができる、すなわち高
電圧の過電圧検出手段が一つで済むため、回路構成の小
型化を図ることができる。
動回路においては、上記請求項１の発明の場合と同様の
作用を奏するのに加えて、上記請求項２の発明の場合に
は二つ必要であった高電圧の過電圧検出手段を、高耐圧
と低耐圧の二つに置き換えることができる、すなわち高
電圧の過電圧検出手段が一つで済むため、回路構成の小
型化を図ることができる。
【００３６】一方、請求項４の発明では、少なくとも２
つ以上互いに直列に接続した半導体素子から正側アーム
および負側アームがそれぞれ構成される電力変換装置に
おいて、各半導体素子に対して、上記請求項１乃至請求
項３のいずれか１項の発明の駆動回路をそれぞれ接続す
る。
つ以上互いに直列に接続した半導体素子から正側アーム
および負側アームがそれぞれ構成される電力変換装置に
おいて、各半導体素子に対して、上記請求項１乃至請求
項３のいずれか１項の発明の駆動回路をそれぞれ接続す
る。
【００３７】従って、請求項４の発明の電力変換装置に
おいては、各電流制限回路の電流制限値にばらつきが生
じていても、過電流発生時に、最も電流制限値の低い特
定の半導体素子に電圧が集中することなく、電流制限を
することができる。
おいては、各電流制限回路の電流制限値にばらつきが生
じていても、過電流発生時に、最も電流制限値の低い特
定の半導体素子に電圧が集中することなく、電流制限を
することができる。
【００３８】これにより、少なくとも２つ以上互いに半
導体素子を直列に接続した電力変換装置においても、過
電流発生時に、特定の半導体素子に電圧が集中すること
なく電流制限することが可能となる。
導体素子を直列に接続した電力変換装置においても、過
電流発生時に、特定の半導体素子に電圧が集中すること
なく電流制限することが可能となる。
【００３９】また、請求項５の発明では、少なくとも２
つ以上互いに直列に接続した半導体素子から正側アーム
および負側アームがそれぞれ構成され、少なくとも３レ
ベル以上の電位を出力する電力変換装置において、各半
導体素子に対して、上記請求項１乃至請求項３のいずれ
か１項の発明の駆動回路をそれぞれ接続する。従って、
請求項５の発明の電力変換装置においても、上記請求項
４の発明の場合と同様の作用を奏することができる。
つ以上互いに直列に接続した半導体素子から正側アーム
および負側アームがそれぞれ構成され、少なくとも３レ
ベル以上の電位を出力する電力変換装置において、各半
導体素子に対して、上記請求項１乃至請求項３のいずれ
か１項の発明の駆動回路をそれぞれ接続する。従って、
請求項５の発明の電力変換装置においても、上記請求項
４の発明の場合と同様の作用を奏することができる。
【００４０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。 （第１の実施の形態：請求項１に対応）図１は、本実施
の形態による半導体素子（ＩＧＢＴ）の駆動回路の構成
例を示す回路図であり、図８と同一要素には同一符号を
付してその説明を省略し、ここでは異なる部分について
のみ述べる。
て図面を参照して詳細に説明する。 （第１の実施の形態：請求項１に対応）図１は、本実施
の形態による半導体素子（ＩＧＢＴ）の駆動回路の構成
例を示す回路図であり、図８と同一要素には同一符号を
付してその説明を省略し、ここでは異なる部分について
のみ述べる。
【００４１】すなわち、本実施の形態の半導体素子（Ｉ
ＧＢＴ）の駆動回路は、図１に示すように、図８の電流
制限回路を備えた半導体素子（ＩＧＢＴ）の駆動回路に
おけるコレクタ端子Ｃとエミッタ端子Ｅとの間に、第１
の過電圧検出手段であるツェナダイオード１０と抵抗１
２と抵抗１３との直列回路を接続している。
ＧＢＴ）の駆動回路は、図１に示すように、図８の電流
制限回路を備えた半導体素子（ＩＧＢＴ）の駆動回路に
おけるコレクタ端子Ｃとエミッタ端子Ｅとの間に、第１
の過電圧検出手段であるツェナダイオード１０と抵抗１
２と抵抗１３との直列回路を接続している。
【００４２】ここで、ツェナダイオード１０の耐圧は、
ＩＧＢＴ１本体の耐圧（ＩＧＢＴ１本体が破壊しない最
大耐圧）を考慮した任意の第１の電圧以上になると動作
するように設定している。
ＩＧＢＴ１本体の耐圧（ＩＧＢＴ１本体が破壊しない最
大耐圧）を考慮した任意の第１の電圧以上になると動作
するように設定している。
【００４３】また、前記検出抵抗６を、２つの検出抵抗
６Ａ，６Ｂを互いに直列に接続して構成している。さら
に、電流制限緩和手段であるトランジスタ１４を付加
し、このトランジスタ１４のコレクタ端子を各検出抵抗
６Ａ，６Ｂの接続点に接続し、ベース端子を各抵抗１
２，１３の接続点に接続し、エミッタ端子を各抵抗６
Ｂ，１３の接続点に接続している。
６Ａ，６Ｂを互いに直列に接続して構成している。さら
に、電流制限緩和手段であるトランジスタ１４を付加
し、このトランジスタ１４のコレクタ端子を各検出抵抗
６Ａ，６Ｂの接続点に接続し、ベース端子を各抵抗１
２，１３の接続点に接続し、エミッタ端子を各抵抗６
Ｂ，１３の接続点に接続している。
【００４４】なお、図示一点鎖線で囲まれた部分１７か
ら電流制限付駆動回路を構成し、また図示一点鎖線で囲
まれた部分１９から電流制限回路を構成している。次
に、以上のように構成した本実施の形態の半導体素子
（ＩＧＢＴ）の駆動回路の動作について述べる。
ら電流制限付駆動回路を構成し、また図示一点鎖線で囲
まれた部分１９から電流制限回路を構成している。次
に、以上のように構成した本実施の形態の半導体素子
（ＩＧＢＴ）の駆動回路の動作について述べる。
【００４５】図１において、センス電流ＩＳは、検出抵
抗６Ａ，６Ｂの直列回路、およびトランジスタ５のベー
ス端子に流れる。すなわち、前述した図８の検出抵抗６
の抵抗値が、各検出抵抗６Ａ，６Ｂの抵抗値の和にな
る。
抗６Ａ，６Ｂの直列回路、およびトランジスタ５のベー
ス端子に流れる。すなわち、前述した図８の検出抵抗６
の抵抗値が、各検出抵抗６Ａ，６Ｂの抵抗値の和にな
る。
【００４６】ＧＢＴ１のコレクタ端子Ｃ−エミッタ端子
Ｅ間電圧が、ツェナダイオード１０の耐圧よりも高くな
ると、ツェナダイオード１０、抵抗１２を介して、抵抗
１３、およびトランジスタ１４のベース端子に電流が流
れる。
Ｅ間電圧が、ツェナダイオード１０の耐圧よりも高くな
ると、ツェナダイオード１０、抵抗１２を介して、抵抗
１３、およびトランジスタ１４のベース端子に電流が流
れる。
【００４７】すると、トランジスタ１４が導通して、抵
抗６Ｂが短絡される。これにより、前述した図８の検出
抵抗６の抵抗値が、検出抵抗６Ａの抵抗値となって、抵
抗値が減少する。すなわち、過電圧等によってツェナダ
イオード１０が動作すると、検出抵抗の抵抗値が減少す
るため、電流制限値が上昇（増加）する。
抗６Ｂが短絡される。これにより、前述した図８の検出
抵抗６の抵抗値が、検出抵抗６Ａの抵抗値となって、抵
抗値が減少する。すなわち、過電圧等によってツェナダ
イオード１０が動作すると、検出抵抗の抵抗値が減少す
るため、電流制限値が上昇（増加）する。
【００４８】このようにして、電流制限回路１９が作用
している状態で、電流制限に伴なう過電圧がコレクタ端
子Ｃとエミッタ端子Ｅとの間に発生した場合に、電流制
限値が上昇されることにより、電流制限が緩和されるた
め、過電圧の発生を緩和することができる。
している状態で、電流制限に伴なう過電圧がコレクタ端
子Ｃとエミッタ端子Ｅとの間に発生した場合に、電流制
限値が上昇されることにより、電流制限が緩和されるた
め、過電圧の発生を緩和することができる。
【００４９】上述したように、本実施の形態の半導体素
子（ＩＧＢＴ）の駆動回路では、電流制限回路１９が作
用している状態で、コレクタ端子Ｃとエミッタ端子Ｅと
の間に過電圧、すなわち半導体素子本体の耐圧を考慮し
た電圧以上の電圧が発生した場合に、電流制限値が上昇
されて、電流制限が緩和されるため、過電圧の発生を緩
和することができる。
子（ＩＧＢＴ）の駆動回路では、電流制限回路１９が作
用している状態で、コレクタ端子Ｃとエミッタ端子Ｅと
の間に過電圧、すなわち半導体素子本体の耐圧を考慮し
た電圧以上の電圧が発生した場合に、電流制限値が上昇
されて、電流制限が緩和されるため、過電圧の発生を緩
和することができる。
【００５０】これにより、電流制限に伴なう過電圧に対
して、電流制限回路１９の負担を増やすことなく、良好
に保護を行なうことが可能となる。 （第１の実施の形態の第１の変形例）図２は、本実施の
形態による半導体素子（ＩＧＢＴ）の駆動回路の構成例
を示す回路図であり、図１と同一要素には同一符号を付
してその説明を省略し、ここでは異なる部分についての
み述べる。
して、電流制限回路１９の負担を増やすことなく、良好
に保護を行なうことが可能となる。 （第１の実施の形態の第１の変形例）図２は、本実施の
形態による半導体素子（ＩＧＢＴ）の駆動回路の構成例
を示す回路図であり、図１と同一要素には同一符号を付
してその説明を省略し、ここでは異なる部分についての
み述べる。
【００５１】すなわち、本実施の形態の半導体素子（Ｉ
ＧＢＴ）の駆動回路は、図１では、検出抵抗６Ｂに対し
てトランジスタ１４を並列に接続していたのを、図２に
示すように、検出抵抗６Ａに対してトランジスタ１４を
並列に接続した構成としている。
ＧＢＴ）の駆動回路は、図１では、検出抵抗６Ｂに対し
てトランジスタ１４を並列に接続していたのを、図２に
示すように、検出抵抗６Ａに対してトランジスタ１４を
並列に接続した構成としている。
【００５２】本実施の形態の半導体素子（ＩＧＢＴ）の
駆動回路でも、前記図１の場合と同様の作用により、電
流制限回路１９が作用している状態で、コレクタ端子Ｃ
とエミッタ端子Ｅとの間に過電圧、すなわち半導体素子
本体の耐圧を考慮した電圧以上の電圧が発生した場合
に、電流制限値が上昇されて、電流制限が緩和されるた
め、過電圧の発生を緩和することができる。
駆動回路でも、前記図１の場合と同様の作用により、電
流制限回路１９が作用している状態で、コレクタ端子Ｃ
とエミッタ端子Ｅとの間に過電圧、すなわち半導体素子
本体の耐圧を考慮した電圧以上の電圧が発生した場合
に、電流制限値が上昇されて、電流制限が緩和されるた
め、過電圧の発生を緩和することができる。
【００５３】（第１の実施の形態の第２の変形例）図３
は、本実施の形態による半導体素子（ＩＧＢＴ）の駆動
回路の構成例を示す回路図であり、図１と同一要素には
同一符号を付してその説明を省略し、ここでは異なる部
分についてのみ述べる。
は、本実施の形態による半導体素子（ＩＧＢＴ）の駆動
回路の構成例を示す回路図であり、図１と同一要素には
同一符号を付してその説明を省略し、ここでは異なる部
分についてのみ述べる。
【００５４】すなわち、本実施の形態の半導体素子（Ｉ
ＧＢＴ）の駆動回路は、図２に示すように、トランジス
タ５のエミッタ端子側に抵抗１１を接続した構成として
いる。
ＧＢＴ）の駆動回路は、図２に示すように、トランジス
タ５のエミッタ端子側に抵抗１１を接続した構成として
いる。
【００５５】本実施の形態の半導体素子（ＩＧＢＴ）の
駆動回路でも、前記図１の場合と同様の作用により、電
流制限回路１９が作用している状態で、コレクタ端子Ｃ
とエミッタ端子Ｅとの間に過電圧、すなわち半導体素子
本体の耐圧を考慮した電圧以上の電圧が発生した場合
に、電流制限値が上昇されて、電流制限が緩和されるた
め、過電圧の発生を緩和することができる。
駆動回路でも、前記図１の場合と同様の作用により、電
流制限回路１９が作用している状態で、コレクタ端子Ｃ
とエミッタ端子Ｅとの間に過電圧、すなわち半導体素子
本体の耐圧を考慮した電圧以上の電圧が発生した場合
に、電流制限値が上昇されて、電流制限が緩和されるた
め、過電圧の発生を緩和することができる。
【００５６】（第２の実施の形態：請求項２に対応）図
４は、本実施の形態による半導体素子（ＩＧＢＴ）の駆
動回路の構成例を示す回路図であり、図１と同一要素に
は同一符号を付してその説明を省略し、ここでは異なる
部分についてのみ述べる。
４は、本実施の形態による半導体素子（ＩＧＢＴ）の駆
動回路の構成例を示す回路図であり、図１と同一要素に
は同一符号を付してその説明を省略し、ここでは異なる
部分についてのみ述べる。
【００５７】すなわち、本実施の形態の半導体素子（Ｉ
ＧＢＴ）の駆動回路は、図４に示すように、コレクタ端
子Ｃとゲート端子Ｇとの間に、第２の過電圧検出手段で
あるツェナダイオード７、ダイオード８、抵抗９を、図
示のように互いに直列に接続して構成した過電圧保護回
路１６を接続して構成している。
ＧＢＴ）の駆動回路は、図４に示すように、コレクタ端
子Ｃとゲート端子Ｇとの間に、第２の過電圧検出手段で
あるツェナダイオード７、ダイオード８、抵抗９を、図
示のように互いに直列に接続して構成した過電圧保護回
路１６を接続して構成している。
【００５８】ここで、ツェナダイオード７の耐圧は、前
記ツェナダイオード１０の設定電圧（第１の電圧）より
も高い第２の電圧で動作するように設定している。次
に、以上のように構成した本実施の形態の半導体素子
（ＩＧＢＴ）の駆動回路の動作について述べる。
記ツェナダイオード１０の設定電圧（第１の電圧）より
も高い第２の電圧で動作するように設定している。次
に、以上のように構成した本実施の形態の半導体素子
（ＩＧＢＴ）の駆動回路の動作について述べる。
【００５９】図２において、電流制限回路１９による電
流制限がかかっている場合には、前記第１の実施の形態
の場合と同様の作用を奏する。また、電流制限回路１９
による電流制限がかかっていない場合にも、通常の過電
圧に対しては、過電圧保護回路１６の作用により過電圧
の抑制を行なう。
流制限がかかっている場合には、前記第１の実施の形態
の場合と同様の作用を奏する。また、電流制限回路１９
による電流制限がかかっていない場合にも、通常の過電
圧に対しては、過電圧保護回路１６の作用により過電圧
の抑制を行なう。
【００６０】すなわち、ＩＧＢＴ１５がオフしている状
態で、コレクタ端子Ｃ−エミッタ端子Ｅ間に過電圧が発
生した時には、コレクタ端子Ｃより、ツェナダイオード
７、ダイオード８、抵抗９、ゲート抵抗３、ゲート駆動
回路２を介して、エミッタ端子Ｅに電流が流れる。
態で、コレクタ端子Ｃ−エミッタ端子Ｅ間に過電圧が発
生した時には、コレクタ端子Ｃより、ツェナダイオード
７、ダイオード８、抵抗９、ゲート抵抗３、ゲート駆動
回路２を介して、エミッタ端子Ｅに電流が流れる。
【００６１】すると、この電流により、ＧＢＴ１５のゲ
ート端子Ｇ−エミッタ端子Ｅ間電圧ＶＧＥが上昇して、
ＩＧＢＴ１５が活性的にオンする。これにより、過電圧
を発生するエネルギーは、ＩＧＢＴ１５により消費され
て、過電圧を抑制することができる。
ート端子Ｇ−エミッタ端子Ｅ間電圧ＶＧＥが上昇して、
ＩＧＢＴ１５が活性的にオンする。これにより、過電圧
を発生するエネルギーは、ＩＧＢＴ１５により消費され
て、過電圧を抑制することができる。
【００６２】なお、上記において、ツェナダイオード７
の耐圧はツェナダイオード１０の耐圧よりも高いため、
電流制限回路１９が作用している時に、過電圧保護回路
１６が作用することはない。
の耐圧はツェナダイオード１０の耐圧よりも高いため、
電流制限回路１９が作用している時に、過電圧保護回路
１６が作用することはない。
【００６３】このようにして、過電圧保護回路１６が電
流制限回路１９と同時に作用することがないため、電流
制限回路１９および過電圧保護回路１６の負担を小さく
することができる。
流制限回路１９と同時に作用することがないため、電流
制限回路１９および過電圧保護回路１６の負担を小さく
することができる。
【００６４】上述したように、本実施の形態の半導体素
子（ＩＧＢＴ）の駆動回路では、電流制限がかかってい
る場合には、前記第１の実施の形態の場合と同様にし
て、過電圧の発生を緩和することができ、また電流制限
がかかっていない場合にも、過電圧保護回路１６によっ
て過電圧の発生を防止することができる。
子（ＩＧＢＴ）の駆動回路では、電流制限がかかってい
る場合には、前記第１の実施の形態の場合と同様にし
て、過電圧の発生を緩和することができ、また電流制限
がかかっていない場合にも、過電圧保護回路１６によっ
て過電圧の発生を防止することができる。
【００６５】さらに、過電圧保護回路１６と電流制限回
路１９とが同時に作用しないため、電流制限回路１９お
よび過電圧保護回路１６のそれぞれの負担が大きくなら
ないようにすることが可能となる。
路１９とが同時に作用しないため、電流制限回路１９お
よび過電圧保護回路１６のそれぞれの負担が大きくなら
ないようにすることが可能となる。
【００６６】（第３の実施の形態：請求項３に対応）図
５は、本実施の形態による半導体素子（ＩＧＢＴ）の駆
動回路の構成例を示す回路図であり、図１と同一要素に
は同一符号を付してその説明を省略し、ここでは異なる
部分についてのみ述べる。
５は、本実施の形態による半導体素子（ＩＧＢＴ）の駆
動回路の構成例を示す回路図であり、図１と同一要素に
は同一符号を付してその説明を省略し、ここでは異なる
部分についてのみ述べる。
【００６７】すなわち、本実施の形態の半導体素子（Ｉ
ＧＢＴ）の駆動回路は、図５に示すように、ツェナダイ
オード１０および抵抗１２の接続点とゲート端子Ｇとの
間に、第３の過電圧検出手段であるツェナダイオード２
５、ダイオード８、抵抗９を、図示のように互いに直列
に接続して構成した過電圧保護回路２６を接続して構成
している。
ＧＢＴ）の駆動回路は、図５に示すように、ツェナダイ
オード１０および抵抗１２の接続点とゲート端子Ｇとの
間に、第３の過電圧検出手段であるツェナダイオード２
５、ダイオード８、抵抗９を、図示のように互いに直列
に接続して構成した過電圧保護回路２６を接続して構成
している。
【００６８】ここで、ツェナダイオード２５の耐圧は、
前記ツェナダイオード１０の設定電圧（第１の電圧）よ
りも充分低い第３の電圧で動作するように設定してい
る。次に、以上のように構成した本実施の形態の半導体
素子（ＩＧＢＴ）の駆動回路の動作について述べる。
前記ツェナダイオード１０の設定電圧（第１の電圧）よ
りも充分低い第３の電圧で動作するように設定してい
る。次に、以上のように構成した本実施の形態の半導体
素子（ＩＧＢＴ）の駆動回路の動作について述べる。
【００６９】図５において、電流制限回路１９による電
流制限がかかっている場合には、電流制限回路１９のツ
ェナダイオード１０により、前記第１の実施の形態の場
合と同様の作用により、過電圧検出を行なう。
流制限がかかっている場合には、電流制限回路１９のツ
ェナダイオード１０により、前記第１の実施の形態の場
合と同様の作用により、過電圧検出を行なう。
【００７０】また、通常の過電圧に対しては、ツェナダ
イオード１０およびツェナダイオード２５の直列回路に
より、過電圧検出を行なう。なお、その他の作用につい
ては、前記第２の実施の形態の場合と同様であるので、
ここではその説明を省略する。
イオード１０およびツェナダイオード２５の直列回路に
より、過電圧検出を行なう。なお、その他の作用につい
ては、前記第２の実施の形態の場合と同様であるので、
ここではその説明を省略する。
【００７１】このようにして、第１の過電圧検出手段で
あるツェナダイオード１０が二つの過電圧検出に併用さ
れるため、前記第２の実施の形態では二つ必要であった
高耐圧のツェナダイオードを、高耐圧と低耐圧の二つに
置き換えることができ、回路構成を小型化することがで
きる。
あるツェナダイオード１０が二つの過電圧検出に併用さ
れるため、前記第２の実施の形態では二つ必要であった
高耐圧のツェナダイオードを、高耐圧と低耐圧の二つに
置き換えることができ、回路構成を小型化することがで
きる。
【００７２】上述したように、本実施の形態の半導体素
子（ＩＧＢＴ）の駆動回路では、前記第１の実施の形態
の場合と同様にして、過電圧の発生を緩和することがで
き、また前記第２の実施の形態の場合には二つ必要であ
った高耐圧のツェナダイオードを、高耐圧と低耐圧の二
つに置き換えることができる、すなわち高耐圧のツェナ
ダイオードが一つで済むため、回路構成の小型化を図る
ことが可能となる。
子（ＩＧＢＴ）の駆動回路では、前記第１の実施の形態
の場合と同様にして、過電圧の発生を緩和することがで
き、また前記第２の実施の形態の場合には二つ必要であ
った高耐圧のツェナダイオードを、高耐圧と低耐圧の二
つに置き換えることができる、すなわち高耐圧のツェナ
ダイオードが一つで済むため、回路構成の小型化を図る
ことが可能となる。
【００７３】（第４の実施の形態：請求項４に対応）図
６は、本実施の形態による電力変換装置（インバータ）
の構成例を示す回路図であり、図９と同一要素には同一
符号を付してその説明を省略し、ここでは異なる部分に
ついてのみ述べる。
６は、本実施の形態による電力変換装置（インバータ）
の構成例を示す回路図であり、図９と同一要素には同一
符号を付してその説明を省略し、ここでは異なる部分に
ついてのみ述べる。
【００７４】なお、図６では、電力変換装置の１相分の
みについて示している。すなわち、本実施の形態の電力
変換装置は、図６に示すように、図９の正側アーム２
１、および負側アーム２２における半導体素子であるＩ
ＧＢＴ１Ａ〜１Ｃ、およびＩＧＢＴ１Ｄ〜１Ｆに、前記
第１の実施の形態における電流制限付駆動回路１７と同
様の回路構成を有する電流制限付駆動回路１７Ａ〜１７
Ｃ、および電流制限付駆動回路１７Ｄ〜１７Ｆを接続し
た構成としている。
みについて示している。すなわち、本実施の形態の電力
変換装置は、図６に示すように、図９の正側アーム２
１、および負側アーム２２における半導体素子であるＩ
ＧＢＴ１Ａ〜１Ｃ、およびＩＧＢＴ１Ｄ〜１Ｆに、前記
第１の実施の形態における電流制限付駆動回路１７と同
様の回路構成を有する電流制限付駆動回路１７Ａ〜１７
Ｃ、および電流制限付駆動回路１７Ｄ〜１７Ｆを接続し
た構成としている。
【００７５】次に、以上のように構成した本実施の形態
の電力変換装置の動作について述べる。図６において、
電流制限付駆動回路１７Ａ〜１７Ｃ、および電流制限付
駆動回路１７Ｄ〜１７Ｆでは、前記第１の実施の形態の
場合と同様の作用により、過電圧検出を行なう。
の電力変換装置の動作について述べる。図６において、
電流制限付駆動回路１７Ａ〜１７Ｃ、および電流制限付
駆動回路１７Ｄ〜１７Ｆでは、前記第１の実施の形態の
場合と同様の作用により、過電圧検出を行なう。
【００７６】すなわち、ＩＧＢＴ１Ａ〜１Ｆに対して電
流制限値以上の電流が流れると、該当するＩＧＢＴが電
流を制限する動作に移る。この時、該当するＩＧＢＴの
コレクタ端子Ｃ−エミッタ端子Ｅ間電圧が上昇するが、
電圧上昇に伴なって電流制限値が上昇するため、電流制
限付駆動回路１７Ａ〜１７Ｃ、および電流制限付駆動回
路１７Ｄ〜１７Ｆの電流制限値にばらつきのある状態の
電流制限においても、前述した従来のように、最も電流
制限値の低いＩＧＢＴに全電圧が印加されることがなく
なる。
流制限値以上の電流が流れると、該当するＩＧＢＴが電
流を制限する動作に移る。この時、該当するＩＧＢＴの
コレクタ端子Ｃ−エミッタ端子Ｅ間電圧が上昇するが、
電圧上昇に伴なって電流制限値が上昇するため、電流制
限付駆動回路１７Ａ〜１７Ｃ、および電流制限付駆動回
路１７Ｄ〜１７Ｆの電流制限値にばらつきのある状態の
電流制限においても、前述した従来のように、最も電流
制限値の低いＩＧＢＴに全電圧が印加されることがなく
なる。
【００７７】上述したように、本実施の形態の電力変換
装置では、各電流制限付駆動回路１７Ａ〜１７Ｃ、およ
び電流制限付駆動回路１７Ｄ〜１７Ｆの電流制限値にば
らつきが生じていても、過電流発生時に、最も電流制限
値の低い特定のＩＧＢＴに電圧が集中することなく、電
流制限をすることができる。
装置では、各電流制限付駆動回路１７Ａ〜１７Ｃ、およ
び電流制限付駆動回路１７Ｄ〜１７Ｆの電流制限値にば
らつきが生じていても、過電流発生時に、最も電流制限
値の低い特定のＩＧＢＴに電圧が集中することなく、電
流制限をすることができる。
【００７８】これにより、少なくとも２つ以上互いに半
導体素子であるＩＧＢＴを直列に接続した電力変換装置
においても、過電流発生時に、特定のＩＧＢＴに電圧が
集中することなく電流制限することが可能となる。
導体素子であるＩＧＢＴを直列に接続した電力変換装置
においても、過電流発生時に、特定のＩＧＢＴに電圧が
集中することなく電流制限することが可能となる。
【００７９】（第５の実施の形態：請求項５に対応）図
７は、本実施の形態による電力変換装置（インバータ）
の構成例を示す回路図であり、図６と同一要素には同一
符号を付してその説明を省略し、ここでは異なる部分に
ついてのみ述べる。
７は、本実施の形態による電力変換装置（インバータ）
の構成例を示す回路図であり、図６と同一要素には同一
符号を付してその説明を省略し、ここでは異なる部分に
ついてのみ述べる。
【００８０】なお、図７では、少なくとも３レベル以上
の電位を出力可能な多レベル電力変換装置の中の３レベ
ル電力変換装置に適用した場合の例について示してい
る。また、多レベル電力変換装置については、例えばコ
ロナ社から発行の『パワーデバイス・パワーＩＣハンド
ブック』の１３．２．３（１）の多レベルインバータに
掲載されており、公知であるのでここではその説明を省
略する。
の電位を出力可能な多レベル電力変換装置の中の３レベ
ル電力変換装置に適用した場合の例について示してい
る。また、多レベル電力変換装置については、例えばコ
ロナ社から発行の『パワーデバイス・パワーＩＣハンド
ブック』の１３．２．３（１）の多レベルインバータに
掲載されており、公知であるのでここではその説明を省
略する。
【００８１】すなわち、本実施の形態の電力変換装置
は、図７に示すように、正側アーム、および負側アーム
における半導体素子であるＩＧＢＴ１Ａ，１Ｂ、および
ＩＧＢＴ１Ｃ，１Ｄに、前記第１の実施の形態における
電流制限付駆動回路１７と同様の回路構成を有する電流
制限付駆動回路１７Ａ，１７Ｂ、および電流制限付駆動
回路１７Ｃ，１７Ｄを接続し、さらに二つの直流電圧源
２０と各ＩＧＢＴ１Ａ，１Ｂ、およびＩＧＢＴ１Ｃ，１
Ｄとの間に、二つのダイオード２４を図示のように接続
した構成としている。
は、図７に示すように、正側アーム、および負側アーム
における半導体素子であるＩＧＢＴ１Ａ，１Ｂ、および
ＩＧＢＴ１Ｃ，１Ｄに、前記第１の実施の形態における
電流制限付駆動回路１７と同様の回路構成を有する電流
制限付駆動回路１７Ａ，１７Ｂ、および電流制限付駆動
回路１７Ｃ，１７Ｄを接続し、さらに二つの直流電圧源
２０と各ＩＧＢＴ１Ａ，１Ｂ、およびＩＧＢＴ１Ｃ，１
Ｄとの間に、二つのダイオード２４を図示のように接続
した構成としている。
【００８２】次に、以上のように構成した本実施の形態
の電力変換装置の動作について述べる。図７において、
電流制限付駆動回路１７Ａ，１７Ｂ、および電流制限付
駆動回路１７Ｃ，１７Ｄでは、前記第４の実施の形態の
場合と同様の作用により、互いに直列に接続した複数の
ＩＧＢＴを介する過電流においても、各ＩＧＢＴ１Ａ，
１Ｂ、および１Ｃ，１Ｄに過電圧を生じることなく、電
流制限することができる。
の電力変換装置の動作について述べる。図７において、
電流制限付駆動回路１７Ａ，１７Ｂ、および電流制限付
駆動回路１７Ｃ，１７Ｄでは、前記第４の実施の形態の
場合と同様の作用により、互いに直列に接続した複数の
ＩＧＢＴを介する過電流においても、各ＩＧＢＴ１Ａ，
１Ｂ、および１Ｃ，１Ｄに過電圧を生じることなく、電
流制限することができる。
【００８３】上述したように、本実施の形態の電力変換
装置では、前記第４の実施の形態の場合と同様に、電流
制限付駆動回路１７Ａ，１７Ｂ、および電流制限付駆動
回路１７Ｃ，１７Ｄの電流制限値にばらつきが生じてい
ても、過電流発生時に、最も電流制限値の低い特定のＩ
ＧＢＴに電圧が集中することなく、電流制限をすること
ができる。
装置では、前記第４の実施の形態の場合と同様に、電流
制限付駆動回路１７Ａ，１７Ｂ、および電流制限付駆動
回路１７Ｃ，１７Ｄの電流制限値にばらつきが生じてい
ても、過電流発生時に、最も電流制限値の低い特定のＩ
ＧＢＴに電圧が集中することなく、電流制限をすること
ができる。
【００８４】これにより、少なくとも２つ以上互いに半
導体素子であるＩＧＢＴを直列に接続した電力変換装置
においても、過電流発生時に、特定のＩＧＢＴに電圧が
集中することなく電流制限することが可能となる。
導体素子であるＩＧＢＴを直列に接続した電力変換装置
においても、過電流発生時に、特定のＩＧＢＴに電圧が
集中することなく電流制限することが可能となる。
【００８５】（その他の実施の形態）
（ａ）前記各実施の形態では、電流制限回路１９を、Ｉ
ＧＢＴ１とゲート駆動回路２との間に接続する場合につ
いて説明したが、これに限らず、ＩＧＢＴ１が内蔵され
たＩＧＢＴモジュール内、もしくはゲート駆動回路２に
内蔵することも可能である。
ＧＢＴ１とゲート駆動回路２との間に接続する場合につ
いて説明したが、これに限らず、ＩＧＢＴ１が内蔵され
たＩＧＢＴモジュール内、もしくはゲート駆動回路２に
内蔵することも可能である。
【００８６】（ｂ）前記各実施の形態において、トラン
ジスタ５またはトランジスタ１４の両方または一方をＦ
ＥＴに置き換えても、本発明を同様に適用して前述と同
様の作用効果を得ることが可能である。
ジスタ５またはトランジスタ１４の両方または一方をＦ
ＥＴに置き換えても、本発明を同様に適用して前述と同
様の作用効果を得ることが可能である。
【００８７】（ｃ）前記各実施の形態では、半導体素子
としてＩＧＢＴを用いる場合について説明したが、これ
に限らず、半導体素子として、例えばＦＥＴ等のその他
の半導体素子を用いる場合についても、本発明を同様に
適用して前述と同様の作用効果を得ることが可能であ
る。
としてＩＧＢＴを用いる場合について説明したが、これ
に限らず、半導体素子として、例えばＦＥＴ等のその他
の半導体素子を用いる場合についても、本発明を同様に
適用して前述と同様の作用効果を得ることが可能であ
る。
【００８８】（ｄ）前記第４および第５の各実施の形態
では、半導体素子である各ＩＧＢＴに、前記第１の実施
の形態における電流制限付駆動回路１７と同様の回路構
成を有する電流制限付駆動回路をそれぞれ接続する場合
について説明したが、これに限らず、半導体素子である
各ＩＧＢＴに、前記第２または第３の実施の形態におけ
る駆動回路と同様の回路構成を有する駆動回路をそれぞ
れ接続する場合についても、本発明を同様に適用して前
述と同様の作用効果を得ることが可能である。
では、半導体素子である各ＩＧＢＴに、前記第１の実施
の形態における電流制限付駆動回路１７と同様の回路構
成を有する電流制限付駆動回路をそれぞれ接続する場合
について説明したが、これに限らず、半導体素子である
各ＩＧＢＴに、前記第２または第３の実施の形態におけ
る駆動回路と同様の回路構成を有する駆動回路をそれぞ
れ接続する場合についても、本発明を同様に適用して前
述と同様の作用効果を得ることが可能である。
【００８９】
【発明の効果】以上説明したように、請求項１乃至請求
項３の発明の半導体素子の駆動回路によれば、電流制限
に伴なう過電圧に対して、電流制限回路の負担を増やす
ことなく良好に保護を行なうことが可能となる。
項３の発明の半導体素子の駆動回路によれば、電流制限
に伴なう過電圧に対して、電流制限回路の負担を増やす
ことなく良好に保護を行なうことが可能となる。
【００９０】さらに、請求項４および請求項５の発明の
電力変換装置によれば、少なくとも２つ以上互いに半導
体素子を直列に接続した電力変換装置においても、過電
流発生時に、特定の半導体素子に電圧が集中することな
く電流制限することが可能となる。
電力変換装置によれば、少なくとも２つ以上互いに半導
体素子を直列に接続した電力変換装置においても、過電
流発生時に、特定の半導体素子に電圧が集中することな
く電流制限することが可能となる。
【図１】本発明による半導体素子の駆動回路の第１の実
施の形態を示す回路図。
施の形態を示す回路図。
【図２】同第１の実施の形態による半導体素子の駆動回
路の他の構成例を示す回路図。
路の他の構成例を示す回路図。
【図３】同第１の実施の形態による半導体素子の駆動回
路の他の構成例を示す回路図。
路の他の構成例を示す回路図。
【図４】本発明による半導体素子の駆動回路の第２の実
施の形態を示す回路図。
施の形態を示す回路図。
【図５】本発明による半導体素子の駆動回路の第３の実
施の形態を示す回路図。
施の形態を示す回路図。
【図６】本発明による半導体素子の駆動回路の第４の実
施の形態を示す回路図。
施の形態を示す回路図。
【図７】本発明による半導体素子の駆動回路の第５の実
施の形態を示す回路図。
施の形態を示す回路図。
【図８】電流制限回路を備えた半導体素子（ＩＧＢＴ）
の駆動回路の構成例を示す回路図である。
の駆動回路の構成例を示す回路図である。
【図９】電流制限付駆動回路を用いたＩＧＢＴを複数個
直列に接続して構成される電力変換装置の構成例を示す
回路図。
直列に接続して構成される電力変換装置の構成例を示す
回路図。
【図１０】過電圧保護回路を備えた半導体素子（ＩＧＢ
Ｔ）の駆動回路の構成例を示す回路図。
Ｔ）の駆動回路の構成例を示す回路図。
１，１Ａ〜１Ｆ…ＩＧＢＴ、
２…ゲート駆動回路、
３…ゲート抵抗、
４…ダイオード、
５…トランジスタ、
６，６Ａ，６Ｂ…検出抵抗、
７…ツェナダイオード、
８…ダイオード、
９…抵抗、
１０…ツェナダイオード、
１１…抵抗、
１２…抵抗、
１３…抵抗、
１４…トランジスタ、
１５…ＩＧＢＴ、
１６…過電圧保護回路、
１７，１７Ａ〜１７Ｆ…電流制限付き駆動回路、
１８，１８Ａ〜１８Ｆ…電流制限付き駆動回路、
１９…電流制限回路、
２０…直流電圧源、
２１…正側アーム、
２２…負側アーム、
２３…負荷、
２４…ダイオード、
２５…ツェナダイオード、
２６…過電圧保護回路。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 1/08
H02M 1/08 351
H02M 7/48
H02M 7/5387
Claims (5)
- 【請求項１】 少なくともコレクタ端子とエミッタ端子
とゲート端子と半導体素子本体に流れる電流の大きさに
依存する信号を出力するセンス端子とを備えた半導体素
子に接続して用いられ、前記センス端子からの出力信号
に基づいて前記半導体素子本体に流れる電流を所定の電
流制限値で制限する電流制限付き駆動回路において、 前記コレクタ端子とエミッタ端子との間に接続され、当
該各端子間の電圧が前記半導体素子本体の耐圧を考慮し
た任意の第１の電圧以上になると動作する第１の過電圧
検出手段と、 前記第１の過電圧検出手段の動作により、前記電流制限
値を上昇させる電流制限緩和手段と、 を備えて成ることを特徴とする半導体素子の駆動回路。 - 【請求項２】 前記請求項１に記載の半導体素子の駆動
回路において、 前記コレクタ端子とゲート端子との間に、前記第１の電
圧よりも高い第２の電圧で動作する第２の過電圧検出手
段を備えた過電圧保護回路を接続して成ることを特徴と
する半導体素子の駆動回路。 - 【請求項３】 前記請求項１に記載の半導体素子の駆動
回路において、 前記第１の過電圧検出手段およびエミッタ端子の接続点
と前記ゲート端子との間に、前記第１の電圧よりも低い
第３の電圧で動作する第３の過電圧検出手段を備えた過
電圧保護回路を接続して成ることを特徴とする半導体素
子の駆動回路。 - 【請求項４】 少なくとも２つ以上互いに直列に接続し
た半導体素子から正側アームおよび負側アームがそれぞ
れ構成される電力変換装置において、 前記各半導体素子に対して、前記請求項１乃至請求項３
のいずれか１項に記載の駆動回路をそれぞれ接続して成
ることを特徴とする電力変換装置。 - 【請求項５】 少なくとも２つ以上互いに直列に接続し
た半導体素子から正側アームおよび負側アームがそれぞ
れ構成され、少なくとも３レベル以上の電位を出力する
電力変換装置において、 前記各半導体素子に対して、前記請求項１乃至請求項３
のいずれか１項に記載の駆動回路をそれぞれ接続して成
ることを特徴とする電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06119398A JP3383571B2 (ja) | 1998-03-12 | 1998-03-12 | 半導体素子の駆動回路およびそれを用いた電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06119398A JP3383571B2 (ja) | 1998-03-12 | 1998-03-12 | 半導体素子の駆動回路およびそれを用いた電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11262242A JPH11262242A (ja) | 1999-09-24 |
| JP3383571B2 true JP3383571B2 (ja) | 2003-03-04 |
Family
ID=13164100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06119398A Expired - Lifetime JP3383571B2 (ja) | 1998-03-12 | 1998-03-12 | 半導体素子の駆動回路およびそれを用いた電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3383571B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4118496B2 (ja) * | 2000-09-11 | 2008-07-16 | 三菱電機株式会社 | 電力用半導体装置及び過電流保護回路 |
| JP3749109B2 (ja) * | 2000-11-07 | 2006-02-22 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
| JP4901083B2 (ja) * | 2004-09-03 | 2012-03-21 | 株式会社東芝 | ゲート駆動装置 |
| JP2006094654A (ja) * | 2004-09-24 | 2006-04-06 | Toshiba Mitsubishi-Electric Industrial System Corp | 多直列接続された自己消弧型素子のゲート制御方法及びこれを用いた電力変換装置 |
| JP2006340579A (ja) * | 2005-06-06 | 2006-12-14 | Toshiba Mitsubishi-Electric Industrial System Corp | 絶縁ゲート型半導体素子のゲート回路 |
| JP5274815B2 (ja) * | 2007-11-20 | 2013-08-28 | ルネサスエレクトロニクス株式会社 | 電力供給制御回路 |
| JP5627512B2 (ja) * | 2011-03-04 | 2014-11-19 | 三菱電機株式会社 | パワーモジュール |
| JP6142917B2 (ja) * | 2013-04-08 | 2017-06-07 | 富士電機株式会社 | パワーデバイスの駆動回路 |
| WO2015141160A1 (ja) * | 2014-03-18 | 2015-09-24 | 日本電気株式会社 | 電力変換装置 |
| JP6302386B2 (ja) * | 2014-09-30 | 2018-03-28 | 株式会社日立製作所 | 電力変換装置の保護装置及び保護方法 |
| JP6483491B2 (ja) * | 2015-03-24 | 2019-03-13 | 株式会社メガチップス | 半導体集積回路 |
| US10270239B2 (en) * | 2016-06-15 | 2019-04-23 | Texas Instruments Incorporated | Overvoltage protection and short-circuit withstanding for gallium nitride devices |
| JP6541155B2 (ja) * | 2016-06-27 | 2019-07-10 | 東芝三菱電機産業システム株式会社 | 電力変換装置及びその制御方法 |
-
1998
- 1998-03-12 JP JP06119398A patent/JP3383571B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11262242A (ja) | 1999-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11139808B2 (en) | Semiconductor device and power conversion system | |
| US8213146B2 (en) | Semiconductor power conversion apparatus | |
| US6392907B1 (en) | NPC inverter control system | |
| JP3193827B2 (ja) | 半導体パワーモジュールおよび電力変換装置 | |
| US20030206423A1 (en) | 3-level inverter apparatus | |
| JP3383571B2 (ja) | 半導体素子の駆動回路およびそれを用いた電力変換装置 | |
| JP3812353B2 (ja) | 半導体電力変換装置 | |
| EP2413489A1 (en) | Highly efficient half-bridge DCAC converter | |
| JPH03107328A (ja) | 電力変換装置のスナバ回路 | |
| US6809561B2 (en) | Semiconductor power converting apparatus | |
| US11050358B2 (en) | Power module with built-in drive circuit | |
| JP3239728B2 (ja) | 半導体装置の保護方法 | |
| JPH10164854A (ja) | 電力変換器 | |
| JP7331440B2 (ja) | 半導体スイッチング素子駆動回路及びマルチレベル電力変換器 | |
| WO2018203422A1 (ja) | 半導体素子の駆動装置および電力変換装置 | |
| CN114121917A (zh) | 半导体模块 | |
| JPH10145206A (ja) | 半導体装置の保護回路 | |
| JP2002094363A (ja) | 絶縁ゲート型半導体素子のゲート駆動回路、絶縁ゲート型半導体素子およびそれらを用いた電力変換装置 | |
| JPH10248264A (ja) | 中性点クランプ式電力変換装置 | |
| KR20200123385A (ko) | 집적형 서지 전압 제한 요소를 구비한 전력 모듈 | |
| JP3744498B2 (ja) | 電力変換装置及びこれを用いた電機システム | |
| JP2019088078A (ja) | ドライバ回路および電力変換装置 | |
| JPH10248243A (ja) | 電力変換回路 | |
| JP2005012913A (ja) | 電力変換装置 | |
| JP2004242382A (ja) | インバータ装置及びこれを用いたモータ駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131220 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |