JP6541155B2 - 電力変換装置及びその制御方法 - Google Patents

Description

本発明の実施形態は、電力変換装置及びその制御方法に関する。

複数台の変換器を直列に接続した多段構成の電力変換装置が知られている。多段構成の電力変換装置は、例えば、交流電圧を直流電圧に変換して送電する直流送電システムなどに用いられている。各変換器は、複数のスイッチング素子と、各スイッチング素子に並列に接続された電荷蓄積素子と、を含む。電力変換装置では、各スイッチング素子のオン・オフを制御する。これにより、交流電圧が直流電圧に変換される。あるいは、直流電圧が交流電圧に変換される。

多段構成の電力変換装置において、各変換器の電荷蓄積素子が過電圧状態になると、電荷蓄積素子やスイッチング素子の破損の可能性が生じる。このため、多段構成の電力変換装置では、各変換器の電荷蓄積素子に放電機器を接続することが行われている。電荷蓄積素子の過電圧状態を検出し、過電圧の検出に応じて各スイッチング素子の動作を停止させるとともに、電荷蓄積素子に蓄積された電荷を放電機器に放電する。これにより、電荷蓄積素子や各スイッチング素子の破損を抑制することができる。

しかしながら、各変換器のそれぞれに放電機器を設ける構成では、部品点数が増加し、電力変換装置の大型化やコスト増を招いてしまう。このため、多段構成の電力変換装置では、部品点数の増加を招くことなく、電荷蓄積素子の過電圧に起因する素子の破損を抑制し、信頼性を向上させることが望まれる。

また、放電機器に放電を行う構成では、例えば、放電に数分程度かかってしまう場合がある。放電機器を用いることなく、電荷蓄積素子を自然放電させた場合には、放電に数時間要することも考えられる。放電を行っている間は、電力変換を行うことができず、電力変換装置の運用性が低下してしまう。このため、多段構成の電力変換装置では、過電圧状態の電荷蓄積素子をより短時間で放電し、運用性を向上させることが望まれる。

このように、多段構成の電力変換装置では、部品点数の増加を招くことなく、信頼性及び運用性を向上させることが望まれる。

特開２０１４−５７４８８号公報

本発明の実施形態は、部品点数の増加を招くことなく、信頼性及び運用性を向上させた電力変換装置及びその制御方法を提供する。

本発明の実施形態によれば、主回路部と、制御回路と、を備えた電力変換装置が提供される。前記主回路部は、複数の変換器が直列に接続された複数のアーム部を有し、前記複数の変換器によって、交流電力から直流電力への変換及び直流電力から交流電力への変換の少なくとも一方の交直変換を行う。前記制御回路は、前記主回路部の動作を制御する。前記複数の変換器は、ハーフブリッジ接続またはフルブリッジ接続された複数のスイッチング素子と、前記複数のスイッチング素子に対して並列に接続された電荷蓄積素子と、を有する。前記主回路部は、前記複数の変換器の前記電荷蓄積素子の電圧を検出する複数の電圧検出器を有する。前記制御回路は、予め入力された交流電流指令値及び直流電流指令値に基づき、前記主回路部に流出入する交流電流及び直流電流が、前記交流電流指令値及び前記直流電流指令値に追従するように、前記複数のスイッチング素子のオン・オフを制御することによって、前記主回路部による前記交直変換を制御するとともに、前記複数の電圧検出器のいずれかで検出された電圧が上限値以上になった場合に、前記交流電流指令値及び前記直流電流指令値を通常時よりも小さくして前記複数のスイッチング素子のオン・オフを制御する。

部品点数の増加を招くことなく、信頼性及び運用性を向上させた電力変換装置及びその制御方法が提供される。

実施形態に係る電力変換装置を模式的に表すブロック図である。 変換器を模式的に表すブロック図である。 制御回路の動作の一例を模式的に表すグラフ図である。 制御回路の一例を模式的に表すブロック図である。 共通制御ブロックの一例を模式的に表すブロック図である。 個別制御ブロックの一例を模式的に表すブロック図である。 過電圧検出回路の一例を模式的に表すブロック図である。 スイッチング素子の特性の一例を模式的に表すグラフ図である。 図９（ａ）〜図９（ｅ）は、シミュレーション結果の一例を模式的に表すグラフ図である。 実施形態に係る電力変換装置の動作の一例を模式的に表すフローチャートである。 変換器の変形例を模式的に表すブロック図である。 主回路部の変形例を模式的に表すブロック図である。 過電圧検出回路の変形例を模式的に表すブロック図である。 過電圧検出回路の変形例を模式的に表すブロック図である。

以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

図１は、実施形態に係る電力変換装置を模式的に表すブロック図である。
図１に表したように、電力変換装置１０は、主回路部１２と、制御回路１４と、を備える。電力変換装置１０は、例えば、直流送電システムに用いられる。電力変換装置１０は、直流送電システムにおいて、交流電力系統２（交流回路）及び一対の直流送電線３、４（直流回路）に接続される。

電力変換装置１０は、交流電力系統２から供給された交流電力を直流電力に変換し、変換後の直流電力を直流送電線３、４に供給する。また、電力変換装置１０は、直流送電線３、４から供給された直流電力を交流電力に変換し、変換後の交流電力を交流電力系統２に供給する。このように、電力変換装置１０は、交流から直流への交直変換、及び、直流から交流への交直変換を行う。

交流電力系統２の交流電力は、例えば、三相交流電力である。電力変換装置１０は、例えば、三相交流電力から直流電力への変換、及び、直流電力から三相交流電力への変換を行う。交流電力系統２の交流電力は、単相交流電力などでもよい。

例えば、直流送電線３は、直流電力の高圧側の送電線であり、直流送電線４は、直流電力の低圧側の送電線である。電力変換装置１０は、直流送電線３側が高圧、直流送電線４側が低圧となるように、変換後の直流電力を直流送電線３、４に出力する。

電力変換装置１０は、直流送電システムに限ることなく、交流から直流への変換及び直流から交流への変換が必要な他の任意のシステムなどに適用してもよい。電力変換装置１０による交直変換は、交流から直流及び直流から交流の双方に限ることなく、交流から直流又は直流から交流の一方のみでもよい。電力変換装置１０は、交流から直流及び直流から交流の少なくとも一方の交直変換を実行可能であればよい。また、この例では、交流電力系統２を交流回路、各直流送電線３、４を直流回路として示している。交流回路は、例えば、交流負荷や交流電力源などでもよい。直流回路は、例えば、直流負荷や直流電力源などでもよい。

主回路部１２は、交流電力系統２と各直流送電線３、４との間に設けられる。主回路部１２は、交流電力から直流電力への変換、及び、直流電力から交流電力への変換を行う。主回路部１２は、例えば、変圧器１６を介して交流電力系統２に接続される。変圧器１６は、交流電力系統２の交流電力を主回路部１２に対応した交流電力に変換する。変圧器１６は、主回路部１２に合わせて交流電力の実効値を変化させる。変圧器１６は、必要に応じて設けられ、省略可能である。主回路部１２は、交流電力系統２から直接供給された交流電力を直流電力に変換してもよい。

主回路部１２には、例えば、ＭＭＣ（Modular Multilevel Converter）型の電力変換器が用いられる。ＭＭＣ型の主回路部１２は、直列に接続された複数の変換器を有する。各変換器は、ハーフブリッジ接続またはフルブリッジ接続された複数のスイッチング素子と、各スイッチング素子に並列に接続された電荷蓄積素子と、を有する。主回路部１２は、各スイッチング素子のスイッチングにより、交直変換を行う。

制御回路１４は、主回路部１２に接続されている。制御回路１４は、各スイッチング素子のオン・オフを制御することにより、主回路部１２による交流電力から直流電力への変換、及び、直流電力から交流電力への変換を制御する。

電力変換装置１０は、電流検出器１７ａ、１７ｂ、１７ｃ、１８と、電圧検出器１９と、をさらに有する。電流検出器１７ａ、１７ｂ、１７ｃは、交流電力系統２の各相の交流電流（相電流）を検出し、検出値を制御回路１４に入力する。電流検出器１８は、直流送電線３、４に流れる直流電流を検出し、検出値を制御回路１４に入力する。電圧検出器１９は、交流電力系統２の各相の交流電圧（相電圧）を検出し、検出値を制御回路１４に入力する。

主回路部１２は、第１及び第２の一対の直流端子２０ａ、２０ｂと、第１〜第３の３つの交流端子２１ａ〜２１ｃと、第１〜第６の６つのアーム部２２ａ〜２２ｆと、を有する。

第１直流端子２０ａは、高圧側の直流送電線３に接続される。第２直流端子２０ｂは、低圧側の直流送電線４に接続される。これにより、主回路部１２によって変換された直流電力が直流送電線３、４に供給されるとともに、直流送電線３、４から供給された直流電力が主回路部１２に入力される。電流検出器１８は、換言すれば、各直流端子２０ａ、２０ｂに流れる直流電流を検出する。

第１アーム部２２ａは、第１直流端子２０ａに接続される。第２アーム部２２ｂは、第１アーム部２２ａと第２直流端子２０ｂとの間に接続される。第１アーム部２２ａ及び第２アーム部２２ｂは、各直流端子２０ａ、２０ｂの間に直列に接続される。

第３アーム部２２ｃは、第１直流端子２０ａに接続される。第４アーム部２２ｄは、第３アーム部２２ｃと第２直流端子２０ｂとの間に接続される。第３アーム部２２ｃ及び第４アーム部２２ｄは、第１アーム部２２ａ及び第２アーム部２２ｂに対して並列に接続される。

第５アーム部２２ｅは、第１直流端子２０ａに接続される。第６アーム部２２ｆは、第５アーム部２２ｅと第２直流端子２０ｂとの間に接続される。すなわち、第５アーム部２２ｅ及び第６アーム部２２ｆは、第１アーム部２２ａ及び第２アーム部２２ｂに対して並列に接続されるとともに、第３アーム部２２ｃ及び第４アーム部２２ｄに対して並列に接続される。

主回路部１２では、第１アーム部２２ａ及び第２アーム部２２ｂによって第１レグＬＧ１が構成され、第３アーム部２２ｃ及び第４アーム部２２ｄによって第２レグＬＧ２が構成され、第５アーム部２２ｅ及び第６アーム部２２ｆによって第３レグＬＧ３が構成される。すなわち、この例において、主回路部１２は、３レグ、６アームの三相インバータである。第１アーム部２２ａ、第３アーム部２２ｃ及び第５アーム部２２ｅは、上側アームである。第２アーム部２２ｂ、第４アーム部２２ｄ及び第６アーム部２２ｆは、下側アームである。主回路部１２は、例えば、２レグ、４アームの単相インバータでもよい。すなわち、主回路部１２は、第１アーム部２２ａ〜第４アーム部２２ｄを少なくとも有していればよい。

第１アーム部２２ａは、直列に接続された複数の変換器ＵＰ１、ＵＰ２…ＵＰＭ_１を有する。第２アーム部２２ｂは、直列に接続された複数の変換器ＵＮ１、ＵＮ２…ＵＮＭ_２を有する。第３アーム部２２ｃは、直列に接続された複数の変換器ＶＰ１、ＶＰ２…ＶＰＭ_３を有する。第４アーム部２２ｄは、直列に接続された複数の変換器ＶＮ１、ＶＮ２…ＶＮＭ_４を有する。第５アーム部２２ｅは、直列に接続された複数の変換器ＷＰ１、ＷＰ２…ＷＰＭ_５を有する。第６アーム部２２ｆは、直列に接続された複数の変換器ＷＮ１、ＷＮ２…ＷＮＭ_６を有する。

但し、以下では、各変換器ＵＰ１、ＵＰ２…ＵＰＭ_１、ＵＮ１、ＵＮ２…ＵＮＭ_２、ＶＰ１、ＶＰ２…ＶＰＭ_３、ＶＮ１、ＶＮ２…ＶＮＭ_４、ＷＰ１、ＷＰ２…ＷＰＭ_５、ＷＮ１、ＷＮ２…ＷＮＭ_６をまとめて呼称する場合に、「変換器ＣＥＬ」と称す。

各アーム部２２ａ〜２２ｆにおいて、Ｍ_１、Ｍ_２、Ｍ_３、Ｍ_４、Ｍ_５、Ｍ_６は、直列接続された変換器ＣＥＬの台数を表す。各アーム部２２ａ〜２２ｆにおいて、直列接続される変換器ＣＥＬの台数は、例えば、１００台〜１２０台程度である。但し、直列接続される変換器ＣＥＬの台数は、これに限ることなく、任意の台数でよい。

各アーム部２２ａ〜２２ｆに設けられる変換器ＣＥＬの台数は、実質的に同じである。例えば、多数の各変換器ＣＥＬが接続される場合には、主回路部１２の動作に影響のない範囲において、各アーム部２２ａ〜２２ｆに設けられる変換器ＣＥＬの台数が異なってもよい。例えば、１つのアーム部に１００台の変換器ＣＥＬを直列に接続する場合、別のアーム部に設ける変換器ＣＥＬの台数は、１〜２台異なってもよい。

各アーム部２２ａ〜２２ｆのそれぞれは、バッファリアクトル２３ａ〜２３ｆをさらに有する。各バッファリアクトル２３ａ〜２３ｆは、各アーム部２２ａ〜２２ｆのそれぞれにおいて、各変換器ＣＥＬに直列に接続される。第１アーム部２２ａのバッファリアクトル２３ａは、変換器ＵＰ１と第２アーム部２２ｂとの間に設けられる。第２アーム部２２ｂのバッファリアクトル２３ｂは、変換器ＵＮ１と第１アーム部２２ａとの間に設けられる。第３アーム部２２ｃのバッファリアクトル２３ｃは、変換器ＶＰ１と第４アーム部２２ｄとの間に設けられる。第４アーム部２２ｄのバッファリアクトル２３ｄは、変換器ＶＮ１と第３アーム部２２ｃとの間に設けられる。第５アーム部２２ｅのバッファリアクトル２３ｅは、変換器ＷＰ１と第６アーム部２２ｆとの間に設けられる。第６アーム部２２ｆのバッファリアクトル２３ｆは、変換器ＷＮ１と第５アーム部２２ｅとの間に設けられる。

主回路部１２では、第１アーム部２２ａと第２アーム部２２ｂとの接続点、第３アーム部２２ｃと第４アーム部２２ｄとの接続点、及び、第５アーム部２２ｅと第６アーム部２２ｆとの接続点のそれぞれが、交流出力点となる。

第１交流端子２１ａは、第１アーム部２２ａと第２アーム部２２ｂとの接続点に接続される。第２交流端子２１ｂは、第３アーム部２２ｃと第４アーム部２２ｄとの接続点に接続される。第３交流端子２１ｃは、第５アーム部２２ｅと第６アーム部２２ｆとの接続点に接続される。各交流端子２１ａ〜２１ｃは、例えば、変圧器１６に接続される。各電流検出器１７ａ、１７ｂ、１７ｃは、換言すれば、各交流端子２１ａ〜２１ｃに流れる各相の交流電流（相電流）を検出する。

各変換器ＣＥＬは、信号線２４、２５を介して制御回路１４と接続される。制御回路１４は、信号線２４を介して変換器ＣＥＬに制御信号を入力することにより、変換器ＣＥＬの動作を制御する。変換器ＣＥＬは、変換器ＣＥＬの制御及び動作保護に関する制御及び保護信号を信号線２５を介して制御回路１４に入力する。

図２は、変換器を模式的に表すブロック図である。
図２に表したように、変換器ＣＥＬは、第１接続端子４０ａと、第２接続端子４０ｂと、第１スイッチング素子４１と、第２スイッチング素子４２と、電荷蓄積素子４５と、ドライバ回路４６と、電圧検出器４７と、を有する。

各スイッチング素子４１、４２のそれぞれは、一対の主端子と、制御端子と、を含む。制御端子は、一対の主端子間に流れる電流を制御する。各スイッチング素子４１、４２には、例えば、ＩＧＢＴなどの自己消弧素子が用いられる。一対の主端子は、例えば、エミッタ及びコレクタであり、制御端子は、例えば、ゲートである。また、各スイッチング素子４１、４２には、例えば、ノーマリオフ型の半導体素子が用いられる。

第２スイッチング素子４２の一対の主端子は、第１スイッチング素子４１の一対の主端子に対して直列に接続される。電荷蓄積素子４５は、第１スイッチング素子４１及び第２スイッチング素子４２に対して並列に接続される。電荷蓄積素子４５は、例えば、コンデンサである。第１接続端子４０ａは、第１スイッチング素子４１と第２スイッチング素子４２との間に接続される。第２接続端子４０ｂは、第１スイッチング素子４１の第２スイッチング素子４２に接続された主端子と反対側の主端子に接続される。

また、第１スイッチング素子４１には、一対の主端子に対して逆並列に整流素子４１ｄが接続されている。整流素子４１ｄの順方向は、第１スイッチング素子４１の一対の主端子間に流れる電流の向きに対して逆向きである。同様に、第２スイッチング素子４２には、一対の主端子に対して逆並列に整流素子４２ｄが接続されている。整流素子４１ｄ、４２ｄは、いわゆる還流ダイオードである。

変換器ＣＥＬに対する電力の供給は、各接続端子４０ａ、４０ｂを介して行われる。変換器ＣＥＬにおいて、各スイッチング素子４１、４２は、ハーフブリッジ接続されている。換言すれば、変換器ＣＥＬは、双方向チョッパである。第１スイッチング素子４１は、いわゆるローサイドスイッチであり、第２スイッチング素子４２は、いわゆるハイサイドスイッチである。

各スイッチング素子４１、４２の制御端子は、ドライバ回路４６に入力されている。ドライバ回路４６は、信号線２４を介して制御回路１４に接続されている。制御回路１４は、各スイッチング素子４１、４２のオン・オフを制御するための制御信号を信号線２４を介してドライバ回路４６に送信する。ドライバ回路４６は、入力された制御信号に基づいて、各スイッチング素子４１、４２のオン・オフを切り替える。これにより、制御回路１４からの制御信号に応じて、各スイッチング素子４１、４２のオン・オフが制御される。制御回路１４は、各変換器ＣＥＬ毎に制御信号を生成し、各変換器ＣＥＬのそれぞれの各スイッチング素子４１、４２のオン・オフを制御する。これにより、制御回路１４は、主回路部１２による電力の変換を制御する。

電圧検出器４７は、電荷蓄積素子４５の電圧を検出する。電圧検出器４７は、信号線２５を介して制御回路１４に接続される。電圧検出器４７は、検出した電荷蓄積素子４５の電圧値を制御信号及び保護信号として制御回路１４に入力する。これにより、制御回路１４には、各変換器ＣＥＬのそれぞれの電荷蓄積素子４５の電圧値が入力される。

図３は、制御回路の動作の一例を模式的に表すグラフ図である。
図３に表したように、制御回路１４は、電圧基準ＶＲとキャリア信号ＣＷとを基に、各スイッチング素子４１、４２のスイッチングを制御する。制御回路１４は、変換器ＣＥＬ毎に電圧基準ＶＲを設定する。１つのアーム部にＭ台の変換器ＣＥＬが直列に接続されている場合、制御回路１４は、変換器ＣＥＬ毎のＭ個の電圧基準ＶＲを設定する。キャリア信号ＣＷは、各変換器ＣＥＬのそれぞれに共通に用いてもよいし、変換器ＣＥＬ毎のＭ個のキャリア信号ＣＷを設定してもよい。

電圧基準ＶＲは、例えば、正弦波状である。制御回路１４は、変換器ＣＥＬ毎に電圧基準ＶＲの振幅及び位相を調整する。電圧基準ＶＲの周波数は、交流電力系統２の交流電圧の周波数に応じて設定される。すなわち、実際の使用状況に応じた周波数に設定される。電圧基準ＶＲの周波数は、例えば、５０Ｈｚまたは６０Ｈｚである。キャリア信号ＣＷは、例えば、三角波状である。キャリア信号ＣＷは、鋸波などでもよい。キャリア信号ＣＷの周波数は、電圧基準ＶＲの周波数よりも高い。

制御回路１４は、各変換器ＣＥＬの電圧基準ＶＲの位相をずらす。制御回路１４は、例えば、１つのアーム部において、３６０／Ｍ（度）ずつ位相をずらした電圧基準ＶＲを変換器ＣＥＬ毎に設定する。

制御回路１４は、電圧基準ＶＲとキャリア信号ＣＷとを比較する。制御回路１４は、上側アームにおいては、電圧基準ＶＲがキャリア信号ＣＷ未満の時に、第１スイッチング素子４１をオンにし、第２スイッチング素子４２をオフにする。この場合、各接続端子４０ａ、４０ｂ間が、第１スイッチング素子４１で短絡され、各接続端子４０ａ、４０ｂ間の電圧は、実質的に０Ｖになる。そして、制御回路１４は、電圧基準ＶＲがキャリア信号ＣＷ以上の時に、第１スイッチング素子４１をオフにし、第２スイッチング素子４２をオンにする。この場合、各接続端子４０ａ、４０ｂ間には、電荷蓄積素子４５の電圧Ｖｃが現れる。

また、制御回路１４は、下側アームにおいては、上記の各スイッチング素子４１、４２の判定を反転させる。すなわち、上側アームの変換器ＣＥＬにおいて、第１スイッチング素子４１がオン、第２スイッチング素子４２がオフの時には、下側アームの同じ段数の変換器ＣＥＬにおいて、第１スイッチング素子４１をオフ、第２スイッチング素子４２をオンにする。

このように、変換器ＣＥＬは、各スイッチング素子４１、４２のスイッチングによって、＋Ｖｃ、０の２レベルの電力を出力する。変換器ＣＥＬは、例えば、パワーセルと呼ばれる場合もある。

電力変換装置１０では、直列に接続された各変換器ＣＥＬの出力電圧の合計が、各アーム部２２ａ〜２２ｆの電圧となる。これにより、電力変換装置１０では、各変換器ＣＥＬの直列接続の数に応じたマルチレベルの電力変換が可能となる。

図４は、制御回路の一例を模式的に表すブロック図である。
図４に表したように、制御回路１４は、共通制御ブロック５０と、個別制御ブロック５１と、加算器５２と、比較器５３と、ＡＮＤ回路５４、５５と、ＮＯＴゲート５６と、過電圧検出回路５８と、を有する。なお、図４では、便宜的に、各アーム部２２ａ〜２２ｆでの１アーム分のみを示している。

共通制御ブロック５０は、例えば、各レグＬＧ１〜ＬＧ３のそれぞれに対応して設けられる。従って、図４では、１つの共通制御ブロック５０のみを図示しているが、実際には、各レグＬＧ１〜ＬＧ３のそれぞれに対応した３つの共通制御ブロック５０が、制御回路１４に設けられる。共通制御ブロック５０は、各アーム２２ａ〜２２ｆ毎に設けてもよい。

一方、個別制御ブロック５１、加算器５２、比較器５３、ＡＮＤ回路５４、５５、及びＮＯＴゲート５６のそれぞれは、当該レグの１つのアームに含まれるＭ段の各変換器ＣＥＬのそれぞれに対応してＭ個設けられる。

過電圧検出回路５８には、１段目からＭ段目の各変換器ＣＥＬの電圧検出器４７によって検出された電荷蓄積素子４５の電圧検出値が入力される。また、過電圧検出回路５８には、各変換器ＣＥＬの電荷蓄積素子４５の電圧の上限値が入力される。過電圧検出回路５８は、入力された各変換器ＣＥＬの電荷蓄積素子４５の電圧検出値と上限値とを基に、各変換器ＣＥＬの電荷蓄積素子４５の過電圧の検出を行う。そして、過電圧検出回路５８は、過電圧の検出結果を表す過電圧検出信号ＳＯＶを共通制御ブロック５０に入力する。過電圧検出信号ＳＯＶは、例えば、過電圧の非検出時にＬｏ（例えばＯＶ）になり、過電圧の検出時にＨｉ（例えば＋５Ｖ）になる。

共通制御ブロック５０には、各電流検出器１７ａ〜１７ｃによって検出された各相の交流電流の検出値と、電流検出器１８によって検出された直流電流の検出値と、電圧検出器１９によって検出された各相の交流電圧の検出値と、が入力される。共通制御ブロック５０は、各電流検出器１７ａ、１７ｂ、１７ｃ、１８及び電圧検出器１９の各検出結果と過電圧検出回路５８から入力された過電圧検出信号ＳＯＶとを基に、１つのレグに含まれる各変換器ＣＥＬの動作を制御するための基礎となる電圧基準ＶＲ_ＢＡＳＥを生成する。そして、生成した電圧基準ＶＲ_ＢＡＳＥを各加算器５２のそれぞれに入力する。

各個別制御ブロック５１のそれぞれには、１段目からＭ段目の各変換器ＣＥＬのうちの対応する段の変換器ＣＥＬの電圧検出器４７によって検出された電荷蓄積素子４５の電圧検出値が入力される。各個別制御ブロック５１は、各変換器ＣＥＬの電圧検出器４７の検出結果を基に、各変換器ＣＥＬ毎の電圧基準ＶＲ_ＢＡＳＥの補正値Ｖ_ＣＲＴ１〜Ｖ_ＣＲＴＭを算出する。そして、各個別制御ブロック５１は、算出した補正値Ｖ_ＣＲＴ１〜Ｖ_ＣＲＴＭを対応する加算器５２に入力する。

各加算器５２は、共通制御ブロック５０で生成された電圧基準ＶＲ_ＢＡＳＥに、対応する各個別制御ブロック５１で算出された補正値Ｖ_ＣＲＴ１〜Ｖ_ＣＲＴＭを加算する。換言すれば、各加算器５２は、各補正値Ｖ_ＣＲＴ１〜Ｖ_ＣＲＴＭを基に、変換器ＣＥＬ毎に電圧基準ＶＲ_ＢＡＳＥを補正する。これにより、基礎となる電圧基準ＶＲ_ＢＡＳＥから各変換器ＣＥＬ毎の電圧基準ＶＲ_１〜ＶＲ_Ｍ（ＶＲ）が生成される。各加算器５２は、生成した電圧基準ＶＲ_１〜ＶＲ_Ｍを対応する比較器５３に入力する。

各比較器５３には、各加算器５２で生成された電圧基準ＶＲ_１〜ＶＲ_Ｍが入力されるとともに、キャリア信号ＣＷが入力される。各比較器５３は、上述のように、電圧基準ＶＲ_１〜ＶＲ_Ｍとキャリア信号ＣＷを比較する。そして、各比較器５３は、比較結果を対応するＡＮＤ回路５４の一方の入力端子に入力するとともに、ＮＯＴゲート５６を介して反転させた比較結果を対応するＡＮＤ回路５５の一方の入力端子に入力する。

各ＡＮＤ回路５４の出力端子は、対応する変換器ＣＥＬのスイッチング素子４２の制御端子に接続されている。各ＡＮＤ回路５５の出力端子は、対応する変換器ＣＥＬのスイッチング素子４１の制御端子に接続されている。これにより、比較器５３の比較結果に応じて、上述のように、各スイッチング素子４１、４２のオン・オフが切り替えられる。

また、各ＡＮＤ回路５４、５５の他方の入力端子には、ゲートＯＦＦ信号が入力される。ゲートＯＦＦ信号をＨｉに設定した場合に、上述のように、各スイッチング素子４１、４２のオン・オフが制御される。一方、ゲートＯＦＦ信号をＬｏに設定した場合には、各スイッチング素子４１、４２がオフ状態に保持される。すなわち、各スイッチング素子４１、４２がゲートブロックされる。このように、ゲートＯＦＦ信号は、ゲートブロック時にＬｏに設定される負論理である。

図５は、共通制御ブロックの一例を模式的に表すブロック図である。
図５に表したように、共通制御ブロック５０は、指令値切替部６１、６２と、交流電流制御部６３と、直流電流制御部６４と、加算器６５と、を有する。

指令値切替部６１の指令値入力端子には、通常時の交流電流指令値と、過電圧検出時の交流電流指令値と、が入力されている。指令値切替部６１は、切り替え信号入力端子がＬｏレベルの場合は、通常時の交流電流指令値を出力し、切り替え信号入力端子がＨｉレベルの場合は、過電圧検出時の交流電流指令値を出力するように構成されている。切り替え信号入力端子には、過電圧検出信号ＳＯＶが入力される。指令値切替部６１は、過電圧検出信号ＳＯＶを基に、通常時の交流電流指令と過電圧検出時の交流電流指令値とを切り替える。

過電圧検出時のの交流電流指令値は、通常時の交流電流指令値の実効値よりも小さい。過電圧検出時の交流電流指令値は、例えば、通常時の交流電流指令値の０．１倍以下である。過電圧検出時のの交流電流指令値は、例えば、０でもよい。なお、交流電流指令値は、実効値レベル（直流換算レベル）の信号である。

指令値切替部６２の指令値入力端子には、通常時の直流電流指令値と、過電圧検出時の直流電流指令値と、が入力されている。指令値切替部６２は、切り替え信号入力端子がＬｏレベルの場合は、通常時の直流電流指令値を出力し、切り替え信号入力端子がＨｉレベルの場合は、過電圧検出時の直流電流指令値を出力するように構成されている。切り替え信号入力端子には、過電圧検出信号ＳＯＶが入力される。指令値切替部６２は、過電圧検出信号ＳＯＶを基に、通常時の直流電流指令と過電圧検出時の直流電流指令値とを切り替える。

過電圧検出時の直流電流指令値は、通常時の直流電流指令値よりも小さい。過電圧検出時の直流電流指令値は、例えば、通常時の直流電流指令値の０．１倍以下である。過電圧検出時の直流電流指令値は、例えば、０でもよい。過電圧検出時の直流電流指令値は、過電圧検出時の交流電流指令値と同じでもよいし、異なってもよい。

上記４つの各指令値は、例えば、交流側から直流側に電力を流す場合と、直流側から交流側に電力を流す場合と、で変化させてもよい。また、各指令値は、例えば、外部からの指示などに応じて変更できるようにしてもよい。

図５では、スイッチ状の指令値切替部６１、６２を示している。指令値切替部６１、６２は、これに限ることなく、入力する指令値を切り替え可能な任意の構成でよい。例えば、各指令値を交流電流制御部６３及び直流電流制御部６４に予め記憶させておき、過電圧検出信号ＳＯＶのレベルなどに応じて、各指令値を交流電流制御部６３及び直流電流制御部６４において選択的に切り替えてもよい。すなわち、交流電流制御部６３は、過電圧検出信号ＳＯＶがＬｏの場合に、予め記憶した通常時の交流電流指令値を選択し、過電圧検出信号ＳＯＶがＨｉの場合に、予め記憶した過電圧検出時の交流電流指令値を選択してもよい。直流電流制御部６４は、過電圧検出信号ＳＯＶがＬｏの場合に、予め記憶した通常時の直流電流指令値を選択し、過電圧検出信号ＳＯＶがＨｉの場合に、予め記憶した過電圧検出時の直流電流指令値を選択してもよい。

交流電流制御部６３には、指令値切替部６１からの交流電流指令値が入力されるとともに、電流検出器１７ａ、１７ｂ、１７ｃのいずれかで検出された１つの相の交流電流の検出値、及び電圧検出器１９で検出された１つの相の交流電圧の検出値が入力される。交流電流制御部６３は、通常時の交流電流指令値から過電圧検出時の交流電流指令値に切り替える場合、及び、過電圧検出時の交流電流指令値から通常時の交流電流指令値に切り替える場合、例えば、一次遅れなどにより、各指令値を緩やかに変化させる。これにより、例えば、交流電流の急激な変化を抑制することができる。一次遅れの時定数は、通常時の交流電流指令値から過電圧検出時の交流電流指令値に切り替える場合と、過電圧検出時の交流電流指令値から通常時の交流電流指令値に切り替える場合と、で変えても良い。

交流電流制御部６３は、入力された交流電流指令値、交流電流検出値、及び交流電圧検出値に対して、例えば、ＰＩ（Proportional-Integral）制御を行うことにより、指令値に応じた交流電流を電力変換装置１０の交流出力点に流すための基礎となる電圧基準ＶＲ_{ＢＡＳＥ−０}を生成する。交流電流制御部６３は、例えば、交流電流検出値が交流電流指令値に追従するように各スイッチング素子４１、４２を制御するための電圧基準ＶＲ_{ＢＡＳＥ−０}を生成する。交流電流制御部６３は、生成した電圧基準ＶＲ_{ＢＡＳＥ−０}を加算器６５に入力する。

なお、交流電流制御部６３による電圧基準ＶＲ_{ＢＡＳＥ−０}の生成は、ＰＩ制御に限ることなく、Ｐ制御やＰＩＤ（Proportional-Integral-Derivative）制御などでもよいし、他の現代制御理論などを用いてもよい。

直流電流制御部６４には、指令値切替部６２からの直流電流指令値が入力されるとともに、電流検出器１８で検出された直流電流の検出値が入力される。直流電流制御部６４は、通常時の直流電流指令値から過電圧検出時の直流電流指令値に切り替える場合、及び、過電圧検出時の直流電流指令値から通常時の直流電流指令値に切り替える場合、例えば、一次遅れなどにより、各指令値を緩やかに変化させる。これにより、例えば、直流電流の急激な変化を抑制することができる。一次遅れの時定数は、通常時の直流電流指令値から過電圧検出時の直流電流指令値に切り替える場合と、過電圧検出時の直流電流指令値から通常時の直流電流指令値に切り替える場合と、で変えても良い。

直流電流制御部６４は、入力された直流電流指令値及び直流電流検出値に対して、例えば、ＰＩ制御を行うことにより、指令値に応じた直流電流を電力変換装置１０の直流出力点に流すための電圧基準ＶＲ_{ＢＡＳＥ−０}の補正値Ｖ_ＣＲＴ０を算出する。直流電流制御部６４は、例えば、直流電流検出値が直流電流指令値に追従するように各スイッチング素子４１、４２を制御するための電圧基準ＶＲ_{ＢＡＳＥ−０}の補正値Ｖ_ＣＲＴ０を算出する。算出される補正値Ｖ_ＣＲＴ０は、例えば、電圧基準ＶＲ_{ＢＡＳＥ−０}の直流成分である。直流電流制御部６４は、算出した補正値Ｖ_ＣＲＴ０を加算器６５に入力する。補正値Ｖ_ＣＲＴ０は、Ｐ制御やＰＩＤ制御などで算出してもよい。

加算器６５は、交流電流制御部６３で生成された電圧基準ＶＲ_{ＢＡＳＥ−０}に、直流電流制御部６４で算出された補正値Ｖ_ＣＲＴ０を加算する。加算器６５は、例えば、正弦波状の電圧基準ＶＲ_{ＢＡＳＥ−０}に直流成分を加算する。これにより、加算器６５は、電圧基準ＶＲ_{ＢＡＳＥ−０}から補正後の電圧基準ＶＲ_ＢＡＳＥを生成する。加算器６５は、補正値加算後の電圧基準ＶＲ_ＢＡＳＥを、前述のように、各加算器５２に入力する。

図６は、個別制御ブロックの一例を模式的に表すブロック図である。
図６に表したように、個別制御ブロック５１は、減算器７１と、制御器７２と、を有する。減算器７１には、各変換器ＣＥＬの電荷蓄積素子４５の電圧目標値と、電圧検出器４７で検出された電荷蓄積素子４５の電圧検出値と、が入力される。減算器７１は、電圧目標値と電圧検出値との差分を算出し、算出した差分を制御器７２に入力する。

制御器７２は、入力された差分から、電荷蓄積素子４５の電圧を目標値に設定するための電圧基準ＶＲ_ＢＡＳＥの補正値を算出する。制御器７２は、例えば、差分に対してＰ制御を行うことにより、補正値を算出する。制御器７２による補正値の算出は、ＰＩ制御やＰＩＤ制御などでもよい。制御器７２によって算出される補正値は、例えば、電圧基準ＶＲ_ＢＡＳＥの位相及び振幅を調整するための補正値である。制御器７２は、このように変換器ＣＥＬ毎の補正値を算出し、算出した補正値を対応する加算器５２に入力する。

このように、制御回路１４は、予め入力された交流電流指令値及び直流電流指令値に基づき、主回路部１２に流出入する交流電流及び直流電流が、交流電流指令値及び直流電流指令値に追従するように、各スイッチング素子４１、４２のオン・オフを制御することによって、主回路部１２による交直変換を制御するとともに、各電圧検出器４７のいずれかで検出された電圧が上限値以上になった場合に、交流電流指令値及び直流電流指令値を通常時よりも小さくして各スイッチング素子４１、４２のオン・オフを制御する。通常時とは、すなわち、各電圧検出器４７のそれぞれで検出された電圧が上限値未満の場合である。

図７は、過電圧検出回路の一例を模式的に表すブロック図である。
図７に表したように、過電圧検出回路５８は、複数の比較回路７５ａ〜７５ｆと、ＯＲ回路７６と、を有する。各比較回路７５ａ〜７５ｆは、各アーム部２２ａ〜２２ｆのそれぞれに対応して設けられる。比較回路７５ａは、複数の比較器ＣＯＭＰ_１〜ＣＯＭＰ_Ｍと、ＯＲ回路７７と、を有する。

各比較器ＣＯＭＰ_１〜ＣＯＭＰ_Ｍは、第１アーム部２２ａの各変換器ＵＰ１〜ＵＰＭ_１のそれぞれに対応して設けられる。各比較器ＣＯＭＰ_１〜ＣＯＭＰ_Ｍの信号入力端子には、各変換器ＵＰ１〜ＵＰＭ_１のそれぞれの電荷蓄積素子４５の電圧検出値が入力される。

一方、各比較器ＣＯＭＰ_１〜ＣＯＭＰ_Ｍの設定値入力端子には、各変換器ＣＥＬの電荷蓄積素子４５の電圧の上限値が入力される。各比較器ＣＯＭＰ_１〜ＣＯＭＰ_Ｍは、入力された電圧検出値と上限値とを比較する。すなわち、各比較器ＣＯＭＰ_１〜ＣＯＭＰ_Ｍは、入力された電圧検出値が上限値以上か否かを比較する。なお、各比較器ＣＯＭＰ_１〜ＣＯＭＰ_Ｍは、ヒステリシスを有してもよい。

例えば、信号入力端子の信号が設定値入力信号以下の場合、各比較器ＣＯＭＰ_１〜ＣＯＭＰ_Ｍの出力は、Ｌｏである。そして、信号入力端子の信号レベルが上昇し、設定値入力端子の信号を超えた場合、各比較器ＣＯＭＰ_１〜ＣＯＭＰ_Ｍの出力は、Ｈｉとなる。

さらに、各比較器ＣＯＭＰ_１〜ＣＯＭＰ_Ｍの信号入力端子の信号が、各比較器ＣＯＭＰ_１〜ＣＯＭＰ_Ｍの設定値入力端子の信号を超え、各比較器ＣＯＭＰ_１〜ＣＯＭＰ_Ｍの出力がＨｉとなった後は、各比較器ＣＯＭＰ_１〜ＣＯＭＰ_Ｍの信号入力端子の信号レベルが低下し、各比較器ＣＯＭＰ_１〜ＣＯＭＰ_Ｍの設定値入力端子の信号と等しくなっても、各比較器ＣＯＭＰ_１〜ＣＯＭＰ_Ｍの出力はＨｉレベルを維持する。そして、各比較器ＣＯＭＰ_１〜ＣＯＭＰ_Ｍの信号入力端子の信号レベルがさらに低下し、各比較器ＣＯＭＰ_１〜ＣＯＭＰ_Ｍの設定値入力端子の信号からさらにヒステリシスレベルαだけ低い信号レベルになると、各比較器ＣＯＭＰ_１〜ＣＯＭＰ_Ｍの出力端子は、Ｌｏレベルとなる。

上限値は、例えば、予め決められた一定値である。上限値は、例えば、各変換器ＣＥＬの電荷蓄積素子４５の定格電圧の１．１ＰＵである。あるいは、上限値は、例えば、各スイッチング素子４１、４２の安全動作領域に基づいて設定される。

各比較器ＣＯＭＰ_１〜ＣＯＭＰ_Ｍの出力は、ＯＲ回路７７に入力される。これにより、ＯＲ回路７７の出力は、各比較器ＣＯＭＰ_１〜ＣＯＭＰ_Ｍのいずれかの出力がＨｉになった時に、Ｈｉレベルとなる。ＯＲ回路７７の出力は、ＯＲ回路７６に入力される。

他の各比較回路７５ｂ〜７５ｆの構成は、上記の比較回路７５ａの構成と実質的に同じであるから、詳細な説明は省略する。ＯＲ回路７６には、各比較回路７５ａ〜７５ｆのそれぞれのＯＲ回路７７の出力が入力される。

過電圧検出回路５８は、ＯＲ回路７６の出力を過電圧検出信号ＳＯＶとして共通制御ブロック５０に入力する。従って、過電圧検出信号ＳＯＶは、各変換器ＣＥＬのいずれかの電荷蓄積素子４５において過電圧が検出された際に、Ｈｉレベルとなる。

図８は、スイッチング素子の特性の一例を模式的に表すグラフ図である。
図８は、変換器ＣＥＬの各スイッチング素子４１、４２の安全動作領域ＳＯＡの特性の一例を模式的に表す。図８の縦軸は、各スイッチング素子４１、４２の一対の主端子間に流れる電流であり、横軸は、一対の主端子間に印加される電圧である。

図８に表したように、各スイッチング素子４１、４２の主端子間に印加可能な電圧は、主端子間に流れる電流と反比例の関係にある。従って、上記のように、各電荷蓄積素子４５の電圧検出値のいずれかが上限値以上になった場合には、交流電流及び直流電流の指令値を小さくする。例えば、上限値に設定された電圧値に対して安全動作領域ＳＯＡの範囲内となる電流値まで、交流電流及び直流電流の指令値を小さくする。例えば、各電荷蓄積素子４５の電圧検出値のいずれかが上限値以上になった場合に、図８の通常時電流制御最大レベルから過電圧検出時電流制御レベルになるように、交流電流及び直流電流の指令値を小さくする。この場合、各スイッチング素子４１、４２に印加可能な電圧は、通常時電圧最大レベルから過電圧検出時電圧レベルに上げることができる。これにより、各電荷蓄積素子４５が過電圧状態となった場合にも、各スイッチング素子４１、４２の破損などを抑制することができる。例えば、通常時の１／１０程度まで交流電流及び直流電流の指令値を小さくする。これにより、上限値の電圧と指令値の電流との関係を安全動作領域ＳＯＡの範囲内に適切に納めることができる。

そして、交流電力系統２側及び直流送電線３、４への流出入電流を小さくした状態で、電荷蓄積素子４５の電圧が電圧目標値に追従するように各スイッチング素子４１、４２を動作させる。これにより、過電圧状態の電荷蓄積素子４５の電圧上昇分を各変換器ＣＥＬの電荷蓄積素子４５で平準化させ、電荷蓄積素子４５の過電圧状態を解消することができる。

例えば、各スイッチング素子４１、４２の安全動作領域ＳＯＡの特性の情報を記憶しておき、上限値以上と比較された電圧検出値に応じて、過電圧検出時の交流電流指令値及び直流電流指令値を変化させてもよい。すなわち、電圧検出値が高くなるに従って、電流指令値が小さくなるようにする。これにより、電圧検出値が比較的低い場合に、放電に必要となる時間をより短くすることができる。

図９（ａ）〜図９（ｅ）は、シミュレーション結果の一例を模式的に表すグラフ図である。
図９（ａ）〜図９（ｅ）は、第１アーム部２２ａ（上側アーム）に含まれる１つの変換器ＣＥＬにおいて、過電圧が生じた場合のシミュレーション結果の一例を表している。
図９（ａ）は、正常な変換器ＣＥＬ（正常ＣＥＬＬ）の電荷蓄積素子４５の電圧と、過電圧が生じた変換器ＣＥＬ（異常ＣＥＬＬ）の電荷蓄積素子４５の電圧と、を表している。
図９（ｂ）は、第１レグＬＧ１に流れる交流電力系統２の１つの相の交流電流を表している。
図９（ｃ）は、直流送電線３、４に流れる直流電流を表している。
図９（ｄ）は、第１レグＬＧ１の上側アームである第１アーム部２２ａに流れる上側アーム電流を表している。
図９（ｅ）は、第１レグＬＧ１の下側アームである第２アーム部２２ｂに流れる下側アーム電流を表している。

図９（ａ）〜図９（ｅ）に表したように、シミュレーションでは、時刻ｔ１において、異常ＣＥＬＬに過電圧が生じている。そして、シミュレーションでは、過電圧の検出に応じて、一時的に各変換器ＣＥＬの動作を停止させている（時刻ｔ１〜ｔ２）。しかしながら、図９（ａ）〜図９（ｅ）に表したように、各変換器ＣＥＬの動作を停止させても、異常ＣＥＬＬの電圧は、すぐには低下しない。

シミュレーションでは、時刻ｔ２において、過電圧検出時の交流電流指令値及び過電圧検出時の直流電流指令値を設定した各変換器ＣＥＬの動作を開始している。

図９（ａ）〜図９（ｅ）に表したように、電圧上昇後、交流電力系統２側及び直流送電線３、４側に流出入する電流を小さくし、各電荷蓄積素子４５の電圧をバランスさせるように交流側、直流側、主回路部１２内に電流を流す。これにより、電圧上昇分が低下し、その後、運転を再開することができる。シミュレーションでは、時刻ｔ３において、通常時の交流電流指令値及び通常時の直流電流指令値を設定した各変換器ＣＥＬの動作を再開している。

図９（ａ）〜図９（ｅ）では、直流側から主回路部１２に電力が流入している潮流条件の波形であるため、アーム電流は、負の直流成分の波形となっている。潮流方向が逆の場合でも、同様にバランスは可能である。例えば、過電圧状態が検出された場合に、各電荷蓄積素子４５に蓄積された電荷の一部を無効電力として交流電力系統２側に出力してもよい。また、１つの変換器ＣＥＬの上昇時についてのみ図示したが、複数個や１アーム分が電圧上昇した場合でも、同様に各電荷蓄積素子４５の電圧をバランスさせることができる。これにより、電荷蓄積素子４５の放電機器が不要となるため、部品点数の増加を抑制し、電力変換装置１０の小型化、低コスト化を実現することができる。

また、図９（ａ）〜図９（ｅ）に表したように、この例では、０．１秒程度で過電圧状態の電荷蓄積素子４５を適正値（上限値未満）まで放電できている。放電機器を用いて電荷蓄積素子４５の電圧を放電する場合には、放電に数分程度かかる場合がある。これに対して、電力変換装置１０では、過電圧状態の電荷蓄積素子４５を数秒程度で適正値まで放電することができる。このように、電力変換装置１０では、放電機器を用いる場合に比べて、過電圧状態の電荷蓄積素子４５をより短時間で放電し、運用性を向上させることができる。例えば、過電圧の検出にともなう運転停止から運転再開までの時間を数秒程度に抑えることができる。このように、電力変換装置１０では、部品点数の増加を招くことなく、信頼性及び運用性を向上させることができる。

なお、シミュレーションでは、説明の便宜上、時刻ｔ１〜ｔ２において、一時的に各変換器ＣＥＬの動作を停止させている。実際には、各変換器ＣＥＬの停止は不要であり、過電圧を検出した場合には、通常時の動作に連続して過電圧検出時の動作を実行すればよい。

図１０は、実施形態に係る電力変換装置の動作の一例を模式的に表すフローチャートである。
電力変換装置１０の制御回路１４においては、各変換器ＣＥＬの電荷蓄積素子４５の電圧検出値が、過電圧検出回路５８に入力される。過電圧検出回路５８は、図７に関して説明したように、入力された各電圧検出値と、上限値と、を比較し、比較結果に応じた過電圧検出信号ＳＯＶを共通制御ブロック５０に入力する（図１０のステップＳ１１）。

共通制御ブロック５０は、各変換器ＣＥＬの電荷蓄積素子４５の電圧検出値が上限値未満である場合、（過電圧検出信号ＳＯＶがＬｏの場合）通常時の交流電流指令値を指令値切替部６１から交流電流制御部６３に入力し、通常時の直流電流指令値を指令値切替部６２から直流電流制御部６４に入力する。すなわち、共通制御ブロック５０は、各電圧検出値が上限値未満である場合、通常時の交流電流指令値及び通常時の直流電流指令値を選択する（図１０のステップＳ１２）。これにより、制御回路１４は、上述のように、通常時の各電流指令値を基に、各変換器ＣＥＬ毎の電圧基準ＶＲを生成する。そして、制御回路１４は、生成した各電圧基準ＶＲを基に、各変換器ＣＥＬの各スイッチング素子４１、４２を動作させる（図１０のステップＳ１３）。これにより、通常時の交流電流指令値に応じた交流電流が交流電力系統２と主回路部１２との間に流れるとともに、通常時の直流電流指令値に応じた直流電流が直流送電線３、４と主回路部１２との間に流れ、交流電力から直流電力への変換又は直流電力から交流電力への変換が行われる。

一方、共通制御ブロック５０は、各変換器ＣＥＬの電荷蓄積素子４５の電圧検出値のいずれかが上限値以上である場合（過電圧検出信号ＳＯＶがＨｉの場合）、過電圧検出時の交流電流指令値を指令値切替部６１から交流電流制御部６３に入力し、過電圧検出時の直流電流指令値を指令値切替部６２から直流電流制御部６４に入力する。すなわち、共通制御ブロック５０は、各電圧検出値のいずれかが上限値以上である場合、過電圧検出時の交流電流指令値及び過電圧検出時の直流電流指令値を選択する（図１０のステップＳ１４）。これにより、制御回路１４は、各変換器ＣＥＬの電荷蓄積素子４５の電圧検出値のいずれかが上限値以上である場合、各電流指令値を小さくする。

制御回路１４は、上述のように、交流電力系統２側及び直流送電線３、４への流出入電流を小さくした状態で、各変換器ＣＥＬの電荷蓄積素子４５の電圧が電圧目標値に追従するように各スイッチング素子４１、４２を動作させる（図１０のステップＳ１５）。これにより、過電圧状態の電荷蓄積素子４５の電圧上昇分を各変換器ＣＥＬの電荷蓄積素子４５で平準化させ、各変換器ＣＥＬの電荷蓄積素子４５の過電圧状態を解消することができる。部品点数の増加を招くことなく、信頼性及び運用性を向上させることができる。

制御回路１４は、過電圧検出時の各電流指令値を基に各スイッチング素子４１、４２の動作を開始した場合、各電圧検出値が上限値未満となるまで、過電圧検出時の各電流指令値に基づく各スイッチング素子４１、４２の動作を継続させる（図１０のステップＳ１６）。より詳しくは、各電圧検出値が、上限値からヒステリシスαを差し引いた値よりも小さくなるまで、過電圧検出時の各電流指令値に基づく各スイッチング素子４１、４２の動作を継続させる。

制御回路１４は、各電圧検出値が上限値−αよりも小さくなった場合、指令値切替部６１から交流電流制御部６３に入力する電流指令値を通常時の交流電流指令値に戻すとともに、指令値切替部６２から直流電流制御部６４に入力する電流指令値を通常時の直流電流指令値に戻し、通常時の運転を再開する。制御回路１４は、以下、上記の処理を繰り返し実行する。

図１１は、変換器の変形例を模式的に表すブロック図である。
図１１に表したように、この例において、変換器ＣＥＬは、第３スイッチング素子４３と、第４スイッチング素子４４と、をさらに含む。第３スイッチング素子４３、第４スイッチング素子４４には、第１スイッチング素子４１、第２スイッチング素子４２と実質的に同じ素子が用いられる。

第４スイッチング素子４４の一対の主端子は、第３スイッチング素子４３の一対の主端子に対して直列に接続される。また、第３スイッチング素子４３及び第４スイッチング素子４４は、第１スイッチング素子４１及び第２スイッチング素子４２に対して並列に接続される。電荷蓄積素子４５は、第１スイッチング素子４１及び第２スイッチング素子４２に対して並列に接続されるとともに、第３スイッチング素子４３及び第４スイッチング素子４４に対して並列に接続される。

第３スイッチング素子４３には、一対の主端子に対して逆並列に整流素子４３ｄが接続されている。第４スイッチング素子４４には、一対の主端子に対して逆並列に整流素子４４ｄが接続されている。

変換器ＣＥＬの第１接続端子４０ａは、第１スイッチング素子４１と第２スイッチング素子４２との間に接続されている。第２接続端子４０ｂは、第３スイッチング素子４３と第４スイッチング素子４４との間に接続されている。この例において、第２接続端子４０ｂは、第３スイッチング素子４３を介して第１スイッチング素子４１の第２スイッチング素子４２に接続された主端子と反対側の主端子に接続される。すなわち、この例において、各スイッチング素子４１〜４４は、フルブリッジ接続されている。この例において、変換器ＣＥＬは、フルブリッジ回路である。

このように、ＭＭＣ型の主回路部１２に用いられる変換器ＣＥＬは、ハーフブリッジ回路でもよいし、フルブリッジ回路でもよい。

図１２は、主回路部の変形例を模式的に表すブロック図である。
図１２に表したように、この例の主回路部１２ａでは、図１に表した変圧器１６、及びバッファリアクトル２３ａ〜２３ｆが省略され、これらの代わりに、３巻線トランス８１〜８３が設けられている。

３巻線トランス８１は、第１アーム部２２ａと第２アーム部２２ｂとの間に設けられている。３巻線トランス８１は、一次巻線８１ａと、二次巻線８１ｂと、三次巻線８１ｃと、を有する。３巻線トランス８１の一次巻線８１ａは、交流電力系統２に接続されている。二次巻線８１ｂは、上側アームである第１アーム部２２ａの負端子に接続されている。三次巻線８１ｃは、下側アームである第２アーム部２２ｂの正端子に接続されている。

３巻線トランス８２は、第３アーム部２２ｃと第４アーム部２２ｄとの間に設けられている。３巻線トランス８２は、一次巻線８２ａと、二次巻線８２ｂと、三次巻線８２ｃと、を有する。３巻線トランス８２の一次巻線８２ａは、交流電力系統２に接続されている。二次巻線８２ｂは、上側アームである第３アーム部２２ｃの負端子に接続されている。三次巻線８２ｃは、下側アームである第４アーム部２２ｄの正端子に接続されている。

３巻線トランス８３は、第５アーム部２２ｅと第６アーム部２２ｆとの間に設けられている。３巻線トランス８３は、一次巻線８３ａと、二次巻線８３ｂと、三次巻線８３ｃと、を有する。３巻線トランス８３の一次巻線８３ａは、交流電力系統２に接続されている。二次巻線８３ｂは、上側アームである第５アーム部２２ｅの負端子に接続されている。三次巻線８３ｃは、下側アームである第６アーム部２２ｆの正端子に接続されている。

また、各３巻線トランス８１〜８３では、二次巻線８１ｂと三次巻線８１ｃとの中性点、二次巻線８２ｂと三次巻線８２ｃとの中性点、及び二次巻線８３ｂと三次巻線８３ｃとの中性点のそれぞれが、互いに接続されている。

図１２に表した主回路部１２ａも、図１に表した主回路部１２と同様の動作で交直変換を行うことができる。各変換器ＣＥＬの電荷蓄積素子４５の電圧検出値のいずれかが上限値以上になった場合に、各電流指令値を小さくすることで、部品点数の増加を招くことなく、信頼性及び運用性を向上させることができる。また、この例の主回路部１２ａでは、主回路部１２に比べてバッファリアクトル２３ａ〜２３ｆなどを省略することができ、部品点数をより削減することができる。例えば、電力変換装置１０の大型化やコスト増をより抑制することができる。

図１３は、過電圧検出回路の変形例を模式的に表すブロック図である。
図１３に表したように、この例の過電圧検出回路５８ａでは、比較回路７５ａが、最大値選択回路１００と、比較器１０２と、を有する。最大値選択回路１００の信号入力端子には、各変換器ＵＰ１〜ＵＰＭ_１のそれぞれの電荷蓄積素子４５の電圧検出値が入力される。最大値選択回路１００は、入力された各検出値の最大値を選択し、選択した最大値を比較器１０２の信号入力端子に入力する。

比較器１０２の設定値入力端子には、各変換器ＣＥＬの電荷蓄積素子４５の電圧の上限値が入力される。比較器１０２は、入力された最大値と上限値とを比較する。すなわち、比較器１０２は、入力された最大値が上限値以上か否かを比較する。なお、上記実施形態で説明した比較器ＣＯＭＰ_１〜ＣＯＭＰ_Ｍと同様に、比較器１０２は、ヒステリシスを有してもよい。比較器の出力は、ＯＲ回路７６に入力される。

他の各比較回路７５ｂ〜７５ｆの構成は、比較回路７５ａの構成と実質的に同じであるから、詳細な説明は省略する。ＯＲ回路７６には、各比較回路７５ａ〜７５ｆのそれぞれの比較器１０２の出力が入力される。

過電圧検出回路５８ａは、ＯＲ回路７６の出力を過電圧検出信号ＳＯＶとして共通制御ブロック５０に入力する。このように、過電圧検出回路５８ａでは、各アーム部２２ａ〜２２ｆのそれぞれにおいて、各素子電圧検出値の最大値が上限値以上か否かを比較する。この場合にも、上記実施形態の過電圧検出回路５８と同様に、各変換器ＣＥＬのいずれかの電荷蓄積素子４５が過電圧になった際に、過電圧検出信号ＳＯＶをＨｉレベルにすることができる。過電圧検出回路５８ａでは、過電圧検出回路５８に比べて、比較器の数を削減することができる。過電圧検出回路５８ａでは、例えば、回路構成を簡略にし、部品点数の削減や、これにともなう製造コストの低減などを図ることができる。

図１４は、過電圧検出回路の変形例を模式的に表すブロック図である。
図１４に表したように、この例の過電圧検出回路５８ｂは、最大値選択回路１１０と、比較器１１２と、を有する。最大値選択回路１１０の信号入力端子には、主回路部１２に含まれる全ての変換器ＣＥＬのそれぞれの電荷蓄積素子４５の電圧検出値が入力される。最大値選択回路１１０は、入力された各検出値の最大値を選択し、選択した最大値を比較器１１２の信号入力端子に入力する。

比較器１１２の設定値入力端子には、各変換器ＣＥＬの電荷蓄積素子４５の電圧の上限値が入力される。比較器１１２は、入力された最大値と上限値とを比較する。すなわち、比較器１１２は、入力された最大値が上限値以上か否かを比較する。なお、比較器１１２は、ヒステリシスを有してもよい。

過電圧検出回路５８ｂは、比較器１１２の出力を過電圧検出信号ＳＯＶとして共通制御ブロック５０に入力する。このように、過電圧検出回路５８ｂでは、全ての変換器ＣＥＬの各素子電圧検出値の最大値が上限値以上か否かを比較する。この場合にも、上記各実施形態と同様に、各変換器ＣＥＬのいずれかの電荷蓄積素子４５が過電圧になった際に、過電圧検出信号ＳＯＶをＨｉレベルにすることができる。過電圧検出回路５８ｂでは、例えば、回路構成をより簡略化することができる。例えば、部品点数や製造コストをより抑えることができる。

上記各実施形態では、主回路部１２にＭＭＣ型の電力変換器を用いている。主回路部１２は、ＭＭＣ型に限ることなく、複数の変換器ＣＥＬを直列に接続する他の方式の電力変換器でもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

２…交流電力系統、 ３、４…直流送電線、 １０…電力変換装置、 １２、１２ａ…主回路部、 １４…制御回路、 １６…変圧器、 １７ａ〜１７ｃ、１８…電流検出器、 １９…電圧検出器、 ２０ａ、２０ｂ…直流端子、 ２１ａ〜２１ｃ…第１〜第３交流端子、 ２２ａ〜２２ｆ…第１〜第６アーム部、 ２３ａ〜２３ｆ…バッファリアクトル、 ２４、２５…信号線、 ４０ａ、４０ｂ…第１、第２接続端子、 ４１〜４４…第１〜第４スイッチング素子、 ４５…電荷蓄積素子、 ４６…ドライバ回路、 ４７…電圧検出器、 ５０…共通制御ブロック、 ５１…個別制御ブロック、 ５２…加算器、 ５３…比較器、 ５４、５５…ＡＮＤ回路、 ５６…ＮＯＴゲート、 ５８、５８ａ、５８ｂ…過電圧検出回路、 ６１、６２…指令値切替部、 ６３…交流電流制御部、 ６４…直流電流制御部、 ６５…加算器、 ７１…減算器、 ７２…制御器、 ７５ａ〜７５ｆ…比較回路、 ７６、７７…ＯＲ回路、 ８１〜８３…３巻線トランス、 ８１ａ、８２ａ、８３ａ…一次巻線、 ８１ｂ、８２ｂ、８３ｂ…二次巻線、 ８１ｃ、８２ｃ、８３ｃ…三次巻線、 １００、１１０…最大値選択回路、 １０２、１１２…比較器、 ＣＥＬ…変換器、 ＣＯＭＰ_１〜ＣＯＭＰ_Ｍ…比較器

Claims (5)

1. 複数の変換器が直列に接続された複数のアーム部を有し、前記複数の変換器によって、交流電力から直流電力への変換及び直流電力から交流電力への変換の少なくとも一方の交直変換を行う主回路部と、
   前記主回路部の動作を制御する制御回路と、
   を備え、
   前記複数の変換器は、
   ハーフブリッジ接続またはフルブリッジ接続された複数のスイッチング素子と、
   前記複数のスイッチング素子に対して並列に接続された電荷蓄積素子と、
   を有し、
   前記主回路部は、前記複数の変換器の前記電荷蓄積素子の電圧を検出する複数の電圧検出器を有し、
   前記制御回路は、予め入力された交流電流指令値及び直流電流指令値に基づき、前記主回路部に流出入する交流電流及び直流電流が、前記交流電流指令値及び前記直流電流指令値に追従するように、前記複数のスイッチング素子のオン・オフを制御することによって、前記主回路部による前記交直変換を制御するとともに、前記複数の電圧検出器のいずれかで検出された電圧が上限値以上になった場合に、前記交流電流指令値及び前記直流電流指令値を通常時よりも小さくして前記複数のスイッチング素子のオン・オフを制御する電力変換装置。
2. 前記複数の電圧検出器は、前記複数の変換器のそれぞれに設けられ、前記複数の変換器のそれぞれの前記電荷蓄積素子の電圧を検出する請求項１記載の電力変換装置。
3. 前記制御回路は、前記複数の電圧検出器の検出値を基に、前記電荷蓄積素子の電圧が電圧目標値に追従するように前記複数のスイッチング素子を動作させる請求項２記載の電力変換装置。
4. 前記制御回路は、前記複数の電圧検出器のいずれかで検出された電圧が前記上限値以上になった場合に、前記上限値に設定された電圧値に対して前記複数のスイッチング素子の安全動作領域の範囲内となる電流値まで前記交流電流指令値及び前記直流電流指令値を小さくする請求項１〜３のいずれか１つに記載の電力変換装置。
5. 複数の変換器が直列に接続された複数のアーム部を有し、前記複数の変換器によって、交流電力から直流電力への変換及び直流電力から交流電力への変換の少なくとも一方の交直変換を行う主回路部と、
   前記主回路部の動作を制御する制御回路と、
   を備え、
   前記複数の変換器は、
   ハーフブリッジ接続またはフルブリッジ接続された複数のスイッチング素子と、
   前記複数のスイッチング素子に対して並列に接続された電荷蓄積素子と、
   を有し、
   前記主回路部は、前記複数の変換器の前記電荷蓄積素子の電圧を検出する複数の電圧検出器を有する電力変換装置の制御方法であって、
   予め入力された交流電流指令値及び直流電流指令値に基づき、前記主回路部に流出入する交流電流及び直流電流が、前記交流電流指令値及び前記直流電流指令値に追従するように、前記複数のスイッチング素子のオン・オフを制御することによって、前記主回路部による前記交直変換を制御し、
   前記複数の電圧検出器のいずれかで検出された電圧が上限値以上になった場合に、前記交流電流指令値及び前記直流電流指令値を通常時よりも小さくして前記複数のスイッチング素子のオン・オフを制御する電力変換装置の制御方法。

Images