JP3749109B2 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP3749109B2 JP3749109B2 JP2000339041A JP2000339041A JP3749109B2 JP 3749109 B2 JP3749109 B2 JP 3749109B2 JP 2000339041 A JP2000339041 A JP 2000339041A JP 2000339041 A JP2000339041 A JP 2000339041A JP 3749109 B2 JP3749109 B2 JP 3749109B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- terminal
- transistor
- circuit
- sense
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Power Conversion In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の電力用のスイッチング素子により電力変換を行う電力変換装置に関し、特にスイッチング素子の保護回路の改良に関する。
【０００２】
【従来の技術】
近年、高電圧・大電流のＭＯＳ（Metal Oxcide Semiconductor）ゲート型の電力用スイッチング素子が実用化されてきている。ＭＯＳゲート型のスイッチング素子は、従来より使われているＧＴＯ（ゲート・ターンオフ）サイリスタ系のスイッチング素子に比べて、スイッチング速度が速く、安全動作領域が広く、制御性が高く、ゲート駆動回路が小型化できるなどの多くの利点がある。
【０００３】
直列送電などの応用分野においては、高電圧の電力変換装置を実現する必要があるため、多数のスイッチング素子を直列接続することが行われている。ＭＯＳゲート型のスイッチング素子は、スイッチング速度が速いので、直列に接続されたスイッチング素子間のスイッチングタイミングのバラつきが少ないという利点がある。
【０００４】
図２０は、直列接続された複数のスイッチング素子により構成された従来の電力変換装置の主要部を示す回路図である。同図においては、スイッチング素子２０１ａ乃至２０１ｄが直列に接続される。スイッチング素子２０１としてはＩＧＢＴ（Insulated Gate Bipolar Transistor）が用いられる。スイッチング素子２０１ａのコレクタ・エミッタ端子間には並列接続されたスナバダイオード５ａと抵抗６ａ、およびこれに接続されたスナバコンデンサ４ａが接続される。スイッチング素子２０１ａのゲート・エミッタ端子間にはゲート抵抗２０２ａとゲート駆動回路２０３ａとが接続される。スイッチング素子２０１ｂ乃至２０１ｄにも同様に、スナバダイオード５ｂ乃至５ｄ、抵抗６ｂ乃至６ｄ、スナバコンデンサ４ｂ乃至４ｄ、ゲート抵抗２０２ｂ乃至２０２ｄ、ゲート駆動回路２０３ｂ乃至２０３ｄがそれぞれ接続される。
【０００５】
スイッチング素子２０１ａおよび２０１ｂは、常に同時にスイッチングする一つのアームを構成する。また、スイッチング素子２０１ｃおよび２０１ｄは、スイッチング素子２０１ａ，２０１ｂとは逆の位相でスイッチングするアームを構成する。すなわち、スイッチング素子２０１ａおよび２０１ｂにオンゲート信号が与えられるときには、スイッチング素子２０１ｃおよび２０１ｄにはオフゲート信号が与えられる。
【０００６】
このように、スイッチング素子２０１ａおよび２０１ｂには同時にスイッチングするようにゲート信号が与えられる。ところが、実際には素子間のバラつきにより僅かにスイッチングにバラつきが発生する。特にターンオフのタイミングのバラつきの影響は大きく、先にターンオフしたスイッチング素子は、他のスイッチング素子に比べて大きなオフ電圧を分担することになる。こうしたオフ電圧の分担のバラつきはスイッチング素子の信頼性に関わるため、できるだけ小さくする必要がある。
【０００７】
こうした問題に対応するのが、それぞれのスイッチング素子２０１ａ乃至２０１ｄについて、スナバコンデンサ４ａ乃至４ｄ、スナバダイオード５ａ乃至５ｄ、スナバ抵抗６ａ乃至６ｄによって構成されたスナバ回路である。
【０００８】
このスナバ回路の動作についてスイッチング素子１０２ａを例に説明する。スイッチング素子１０２ａがターンオフした直後のコレクタ端子（正極端子）からエミッタ端子（負極端子）に流れる主電流は、一旦スナバ回路に転流し、スナバコンデンサ４ａの容量と主電流の値とで定まる傾き（ｄＶ／ｄｔ）に従い、スイッチング素子１０２ａのコレクタ・エミッタ間の電圧が上昇していく。スイッチング素子１０２ａのターンオフタイミングのバラつきΔｔとスイッチング素子１０２ａの電圧分担のバラつきΔＶとの間には、ΔＶ＝Δｔ×ｄＶ／ｄｔという関係があるから、スナバコンデンサ４ａの容量をある程度大きくして（ｄＶ／ｄｔ）を小さくすればΔＶも問題がならない程度に小さくすることができる。
【０００９】
ところで、スイッチング素子１０２ａの扱える電流容量が不足する場合には、スイッチング素子１０２ａを並列に接続して使用することが行われている。図２１は、並列接続されたスイッチング素子により構成された従来の電力変換装置の主要部を示す回路図である。同図においては、スイッチング素子２０１ａ，２０１ｂのそれぞれのコレクタ端子同士、エミッタ端子同士が接続され、それぞれのゲート・エミッタ端子間にゲート駆動回路２０３ａ，２０３ｂが接続される。スイッチング素子２０１ａおよび２０１ｂにより一つのアームが構成され、ゲート駆動回路２０３ａ，２０３ｂに同一のゲート信号を与えることで２つのスイッチング素子２０１ａ，２０１ｂを同一のタイミングで動作させるようになっている。
【００１０】
【発明が解決しようとする課題】
図２０に示した直列接続の構成では、いずれかのスイッチング素子が、オフしているべきときに誤ってターンオンしてしまう、いわゆる誤点弧などの要因により、直流電圧を短絡させてしまった場合に問題が発生する。
【００１１】
すなわち、直流短絡した状態では、ターンオンしたスイッチング素子だけで電力変換装置の直流電圧を支えることになり、各スイッチング素子間で分担する電圧のバラつきが生じることとなる。直流短絡状態でスイッチング素子が流すことのできる短絡電流は、スイッチング素子の静特性によって決まるものであり、製造バラつきが大きい。そして、流すことのできる短絡電流が大きいスイッチング素子ほど小さな電圧を分担し、短絡電流が小さいスイッチング素子ほど大きな電圧を分担することとなる。
【００１２】
直流短絡状態でのスイッチング素子の電圧分担のバラつきΔＶは、スイッチング素子間のバラつきをΔＩ、スナバコンデンサの容量をＣ、短絡時間をｔとすると、ΔＶ＝ΔＩ×ｔ／Ｃとなる。現在の素子製造技術では、流すことのできる短絡電流の値はスイッチング素子の定格電流の５倍から７倍程度と幅が広く、また短絡電流のバラつきはほぼスイッチング素子の定格電流の値に匹敵するほど大きなバラつきとなる。このため、直流短絡状態での電圧分担のバラつきを実用上問題のないレベルに抑えるためには、非常に大きなスナバコンデンサを装備することが考えられる。しかしながら、スナバコンデンサを大きくすれば、スナバ抵抗で消費する損失も大きくなり、電力変換装置全体としての効率の低下、大型化、高コスト化といった問題を招くこととなる。
【００１３】
また、図２１に示した並列接続の構成でも、いずれかのスイッチング素子が、オフしているべきときに誤ってターンオン（誤点弧）して直流電圧を短絡させてしまった場合に問題が発生する。
【００１４】
すなわち、並列に接続されたスイッチング素子のいずれかがターンオンしても他のスイッチング素子はオフした状態にあるため、スイッチング素子間で甚だしい電流分担の不平衡が生じる。このため、たとえ短時間で誤点弧が終わりスイッチング素子がオフ状態に復帰しようとしたとしても、電流分担の不平衡のために通常では発生しない大きな電圧サージが誤点弧したスイッチング素子や並列に接続された他のスイッチング素子に印加され、スイッチング素子が破壊されてしまうおそれがある。
【００１５】
本発明は、上記に鑑みてなされたものであり、その目的とするところは、直列接続の構成において直流短絡時の電圧分担のばらつきを簡易な構成で低減し得る電力変換装置を提供することにある。
【００１６】
本発明の別の目的は、並列接続の構成において直流短絡時の電流分担の不平衡に起因するサージ電圧によるスイッチング素子の破壊を防止し得る電力変換装置を提供することにある。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、請求項１記載の本発明に係る電力変換装置は、制御端子に与えられる信号によって正極端子から負極端子へ流れる主電流が制御されるスイッチング素子を複数直列に接続した電力変換装置において、各スイッチング素子は主電流の一部を分流して取り出すためのセンス端子を有し、このセンス端子により分流されたセンス電流を各スイッチング素子毎に検出するセンス電流検出手段と、このセンス電流が各スイッチング素子について同じ値に設定された所定値を超えないように各スイッチング素子の制御端子に与える信号を制御することによりスイッチング素子が短絡したときの短絡電流を制限する短絡電流制限手段と、を有することを特徴とする。
【００１８】
本発明にあっては、複数のスイッチング素子のセンス端子からのセンス電流が各スイッチング素子で同じ値の所定値を超えないように各スイッチング素子の制御端子に与える信号を制御するようにしたことで、いずれかのスイッチング素子で直流短絡が発生しても各スイッチング素子の短絡電流をほぼ一定の値に揃えることができ、直列接続での各スイッチング素子の電圧分担のばらつきを簡易な構成で抑えることができる。
【００１９】
請求項２記載の本発明は、請求項１記載の電力変換装置において、複数のスイッチング素子により一つのアームが構成され、複数のアームにより電力変換装置が構成されるものであって、前記センス電流の所定値は、一つのアームを構成する各スイッチング素子で同じ値のものが用いられることを特徴とする。
【００２０】
請求項３記載の本発明は、請求項１又は２記載の電力変換装置において、前記センス電流の所定値を定めるセンス電流指令値を設定するセンス電流設定手段を有することを特徴とする。
【００２１】
請求項４記載の本発明は、請求項１乃至３のいずれかに記載の電力変換装置において、前記スイッチング素子の正極端子・負極端子間の電圧を各スイッチング素子毎に検出する電圧検出手段を有することを特徴とする。
【００２２】
請求項５記載の本発明は、請求項４記載の電力変換装置において、前記センス電流設定手段は、前記電圧検出手段により検出された電圧が所定値を超えたときの増加分に応じてセンス電流指令値を変更する変更手段を有することを特徴とする。
【００２３】
請求項６記載の本発明は、請求項４又は５に記載の電力変換装置において、前記電圧検出手段により検出された電圧が所定値を超えないように各スイッチング素子の制御端子に与える信号を制御する信号制御手段を有することを特徴とする。
【００２４】
本発明にあっては、スイッチング素子の正極端子・負極端子間の電圧が所定値を超えないように各スイッチング素子の制御端子に与える信号を制御するようにしたことで、従来の充放電型のスナバ回路をスイッチング素子毎に備える必要性がなくなるので、より簡易な構成とすることができる。
【００２５】
請求項７記載の本発明は、請求項１乃至６のいずれかに記載の電力変換装置において、前記信号制御手段によりスイッチング素子の制御端子に与えられる信号を定める信号指令値を設定する信号設定手段を有することを特徴とする。
【００２６】
請求項８記載の本発明は、請求項７記載の電力変換装置において、前記信号設定手段は、前記電圧検出手段により検出された電圧が所定値を超えたときの増加分に応じて信号指令値を変更する変更手段を有することを特徴とする。
【００２７】
請求項９記載の本発明は、請求項６乃至８のいずれかに記載の電力変換装置において、前記電圧検出手段により検出された電圧に応じて前記短絡電流制限手段による動作と前記信号制御手段による動作とを切り替える切替手段を有することを特徴とする。
【００２８】
請求項１０記載の本発明は、請求項６乃至９のいずれかに記載の電力変換装置において、前記信号制御手段は、短絡時だけではなく通常のスイッチング動作時にも各スイッチング素子の制御端子に与える信号を制御する制御手段を有することを特徴とする。
【００２９】
請求項１１記載の本発明は、請求項１乃至１０のいずれかに記載の電力変換装置において、前記複数のスイッチング素子は並列に接続されたものであって、前記センス電流検出手段により検出された各スイッチング素子のセンス電流に基づいていずれかのスイッチング素子が誤点弧したことが検知された場合に、他のスイッチング素子を点弧させる点弧手段を有することを特徴とする。
【００３０】
本発明にあっては、並列に接続された複数のスイッチング素子のうち、いずれか１つに直流短絡が発生した場合には、他のスイッチング素子を点弧（ターンオン）させるようにしたことで、並列接続構成での直流短絡時における電流分担の不平衡が解消され、サージ電圧によるスイッチング素子の破壊を防止することができる。
【００３１】
請求項１２記載の本発明は、請求項１１記載の電力変換装置において、前記短絡電流制限手段は、前記点弧手段により他のスイッチング素子が点弧された後、センス電流が所定値を超えないように各スイッチング素子の制御端子に与える信号を制御することを特徴とする。
【００３２】
請求項１３記載の本発明は、正極端子から負極端子へ流れる主電流の一部を分流して取り出すためのセンス端子を備えたスイッチング素子を複数備えた電力変換装置において、スイッチング素子毎にセンス端子の電位と負極端子の電位とを等しくする電位制御手段を有することを特徴とする。
【００３３】
本発明にあっては、スイッチング素子のセンス端子の電位と負極端子の電位とが等しくなるようにしたことで、センス端子および負極端子の電気的条件が等しくなるようにしている。
【００３４】
請求項１４記載の本発明は、請求項１３記載の電力変換装置において、前記電位制御手段は、スイッチング素子のセンス端子にベース端子が接続されたトランジスタと、このトランジスタのエミッタ端子とスイッチング素子の負極端子との間に接続され、トランジスタのエミッタ端子の電位をスイッチング素子の負極端子の電位に対してトランジスタのベース・エミッタ間の電位差だけ引き下げた電位とする電位引下手段と、を有することを特徴とする。
【００３５】
請求項１５の本発明は、請求項１４記載の電力変換装置において、前記電位引下手段は、順方向にバイアスされたダイオードにより構成されたものであって、このダイオードのアノード端子がスイッチング素子の負極端子に接続され、カソード端子がトランジスタのエミッタ端子に接続されたことを特徴とする。
【００３６】
請求項１６記載の本発明は、請求項１４記載の電力変換装置において、前記電位引下手段は、前記トランジスタと同一種類のトランジスタにより構成されたものであって、このトランジスタのベース端子がスイッチング素子の負極端子に接続され、このトランジスタのエミッタ端子が前記トランジスタのエミッタ端子に接続されたことを特徴とする。
【００３７】
請求項１７記載の本発明は、請求項１６記載の電力変換装置において、前記トランジスタおよびこれと同一種類のトランジスタにより作動増幅器を構成したことを特徴とする。
【００３８】
請求項１８記載の本発明は、請求項１３記載の電力変換装置において、前記電位制御手段は、スイッチング素子のセンス端子にエミッタ端子が接続されたトランジスタと、このトランジスタのベース端子とスイッチング素子の負極端子との間に接続され、トランジスタのベース端子の電位をスイッチング素子の負極端子の電位に対してトランジスタのエミッタ・ベース間の電位差だけ引き下げた電位とする電位引下手段と、を有することを特徴とする。
【００３９】
請求項１９記載の本発明は、請求項１８記載の電力変換装置において、前記電位引下手段は、順方向にバイアスされたダイオード又は前記トランジスタと同一種類のトランジスタにより構成されたことを特徴とする。
【００４０】
請求項２０記載の本発明は、請求項１３乃至１９のいずれかに記載の電力変換装置において、センス端子により主電流から分流されたセンス電流を検出するセンス電流検出手段と、前記センス電流検出手段により検出されたセンス電流が所定値を超えないようにスイッチング素子の制御端子に与える信号を制御することによりスイッチング素子が短絡したときの短絡電流を制限する短絡電流制限手段と、を有することを特徴とする。
【００４１】
請求項２１記載の本発明は、請求項２０記載の電力変換装置において、前記短絡電流制限手段は、センス電流を積分する積分手段を有し、この積分手段による積分値が所定値を超えた場合に制限することを特徴とする。
【００４２】
請求項２２記載の本発明は、請求項２０記載の電力変換装置において、前記短絡電流制限手段は、センス電流が所定値を超えたときに所定時間の計測を開始する計測手段を有し、センス電流が所定値を超えた状態でこの所定時間が経過したときに制限することを特徴とする。
【００４３】
請求項２３記載の本発明は、請求項２０乃至２２のいずれかに記載の電力変換装置において、前記センス電流検出手段により検出されたセンス電流が所定値を超えた場合に、スイッチング素子の制御端子とこのスイッチング素子を駆動する駆動回路との間に接続された抵抗をより値の大きな抵抗に切り替える抵抗切替手段と、を有することを特徴とする。
【００４４】
請求項２４記載の本発明は、請求項２０乃至２２のいずれかに記載の電力変換装置において、スイッチング素子の制御端子に並列接続された値の異なる複数の抵抗と、この複数の抵抗にそれぞれ接続された駆動回路と、前記センス電流検出手段により検出されたセンス電流が所定値を超えた場合に、より値の大きな抵抗に接続された駆動回路を作動させる作動手段と、を有することを特徴とする。
【００４５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
【００４６】
［第１の実施の形態］
図１は、一実施の形態における電力変換装置の主要部の構成を示す回路図である。同図の電力変換装置は、図２０に示したものに対して、スイッチング素子２１０ａ乃至２０１ｄの代わりに、センス端子７ａ乃至７ｄをそれぞれ備えたＭＯＳゲート型のスイッチング素子１ａ乃至１ｄが直列に接続されるとともに、各センス端子７ａ乃至７ｄがそれぞれゲート駆動回路３ａ乃至３ｄに接続されたた構成である。なお、その他、図２０と同一物には同一の符号を付すこととし、ここでは説明を省略する。
【００４７】
スイッチング素子１ａ乃至１ｄ、ゲート駆動回路３ａ乃至３ｄはそれぞれ同様の構成であるので、ここではスイッチング素子１ａ、ゲート駆動回路３ａを例に説明する。
【００４８】
スイッチング素子１ａのセンス端子７ａは、スイッチング素子１ａのコレクタ端子（正極端子）からエミッタ端子（負極端子）へ流れる主電流の一部を分流したセンス電流を取り出すためのものであり、ゲート駆動回路３ａは、このセンス電流が一定となるようにスイッチング素子１ａのゲート端子に与えるゲート電圧をフィードバック制御する機能を備えるものである。
【００４９】
図２は、ゲート駆動回路３ａの構成を示す回路図である。同図のゲート駆動回路３ａは、ゲート電源１５ａ，１６ａが直列接続され、これに並列にゲート信号発生回路１４ａが接続される。ゲート電源１５ａの正極線にはＮＰＮ型のオンゲートトランジスタ１２ａのコレクタ端子が接続され、ゲート電源１５ｂの負極線にはＰＮＰ型のオフゲートトランジスタ１３ａのコレクタ端子が接続される。オンゲートトランジスタ１２ａのベース端子とオフゲートトランジスタ１３ａのベース端子とが接続され、その接続点はゲート信号発生回路１４ａに接続される。ゲート電源１５ａ，１６ａによってオンゲートトランジスタ１２ａ、オフゲートトランジスタ１３ａ、およびゲート信号発生回路１４ａに電力が供給される。
【００５０】
オンゲートトランジスタ１２ａのエミッタ端子は、オンゲート抵抗１０ａを介してスイッチング素子１ａのゲート端子に接続される。オンゲート抵抗１０ａとゲート端子とを接続する接続線には、オフゲートトランジスタ１３ａのエミッタ端子がオフゲート抵抗１１ａを介して接続される。
【００５１】
また、この接続線には、ダイオード１７ａのアノード端子が接続され、ダイオード１７ａのカソード端子はＮＰＮ型のトランジスタ９ａのコレクタ端子に接続される。トランジスタ９ａのベース端子はスイッチング素子１ａのセンス端子７ａに接続される。トランジスタ９ａのエミッタ端子はスイッチング素子１ａのエミッタ端子に接続されるとともに、ゲート電源１５ａ，１６ａの接続点に接続される。またトランジスタ９ａのベース・エミッタ端子間にはセンス抵抗８ａが接続される。
【００５２】
通常の動作時には、ゲート信号発生回路１４ａからの信号に基づいてオンゲートトランジスタ１２ａとオフゲートトランジスタ１３ａとが交互に導通する。オンゲートトランジスタ１２ａによるオンゲート電圧はオンゲート抵抗１０ａを経由してスイッチング素子１ａのゲート端子に供給される。また、オフゲートトランジスタ１３ａによるオフゲート電圧はオフゲート抵抗１１ａを経由してスイッチング素子１ａのゲート端子に供給される。このオンゲート電圧はゲート電源１５ａにより定められ、オフゲート電圧はゲート電源１６ａにより定められる。
【００５３】
ここで、直流短絡が発生してスイッチング素子１ａの主電流が急増すると、センス端子７ａから流れ出すセンス電流も急増し、センス抵抗８ａの両端の電圧が上昇してトランジスタ９ａが導通する。これにより、トランジスタ９ａのコレクタ電流がスイッチング素子１ａの制御端子に供給されるゲート電圧を引き下げる方向へダイオード１７ａに流れ、その結果スイッチング素子１ａの主電流が減少してセンス抵抗８ａによって定まる一定の値に制限される。
【００５４】
このように、ダイオード１７ａ、トランジスタ９ａ、センス抵抗８ａ等により短絡電流制限回路が構成され、これらの回路定数については、他のゲート駆動回路３ｂ乃至３ｄにおいても同じ値のものを用いるようにする。
【００５５】
したがって、本実施の形態によれば、各スイッチング素子のセンス端子からのセンス電流が、全てのスイッチング素子について同じ値に設定された所定値を超えないように各スイッチング素子の制御端子に与えるゲート電圧を制御するようにしたことで、スイッチング素子の静特性のバラつきによらずに各スイッチング素子の短絡電流をほぼ一定の値に揃えることができ、もって直列接続の構成における直流短絡時の電圧分担のばらつきを抑えることができる。
【００５６】
［第２の実施の形態］
第１の実施の形態においては、各ゲート駆動回路に設けた短絡電流制限回路の回路定数を揃えることで、各スイッチング素子の短絡電流の値を揃えることとした。しかしながら、実際には回路定数のわずかなバラつきによって各スイッチング素子に短絡電流のバラつきが生じることが考えられる。第２の実施の形態では、この点に対応した電力変換装置について説明する。
【００５７】
図３は、本実施の形態における電力変換装置の主要部の構成を示す回路図である。同図の電力変換装置は、図１に対して、上側アームを構成するスイッチング素子１ａ，１ｂのゲート駆動回路４３ａ，４３ｂにセンス電流設定部１８ａを接続し、下側アームを構成するスイッチング素子１ｃ，１ｄのゲート駆動回路４３ｃ，４３ｄにセンス電流設定部１８ｂを接続した構成である。なお、その他、図１と同一物には同一の符号を付すこととし、ここではその説明を省略する。
【００５８】
ゲート駆動回路４３ａ乃至４３ｄは同一構成であるので、ゲート駆動回路４３ａを例にその機能について説明する。図４は、ゲート駆動回路４３ａの構成を示す回路図である。同図のゲート駆動回路４３ａは、図２に対して、トランジスタ９ａのエミッタ端子が、その接続先としてダイオード１７ａの代わりに、トランジスタ９ａと同一種類のトランジスタ１９ａのエミッタ端子に接続される。この接続点は抵抗４０ａを介してスイッチング素子１ａのエミッタ端子に接続される。トランジスタ１９ａのコレクタ端子はゲート電源１５ａの正極線に接続されて電力供給を受け、トランジスタ１９ａのベース端子にはセンス電流設定部１８ａが接続される。なお、その他、図２と同一物には同一の符号を付すこととし、ここでは説明を省略する。
【００５９】
センス電流設定部１８ａからはセンス電流指令値が出力され、トランジスタ１９ａのベース端子に与えられる。このような構成において、トランジスタ９ａが導通してスイッチング素子１ａのゲート電圧を制御し始めるのは、トランジスタ９ａのベース電位がトランジスタ１９ａのベース電位、すなわちセンス電流指令値を上回ったときである。
【００６０】
一方、トランジスタ９ａのベース電位は、センス電流とセンス抵抗８ａとの積で定まるものである。よって、直流短絡が生じた場合、トランジスタ９ａのベース電位がセンス電流指令値を超えたところで、センス電流に基づく制御がかかり始め、トランジスタ９ａのベース電位がセンス電流指令値を超えないようにセンス電流がフィードバック制御され、これによりスイッチング素子１ａの主電流が制御される。すなわち、短絡電流の値は、センス電流指令値によって設定される。
【００６１】
したがって、本実施の形態によれば、同じアームを構成する複数のスイッチング素子のゲート駆動回路に同一のセンス電流指令値を与え、スイッチング素子のセンス電流およびセンス抵抗により定まる電位がこのセンス電流指令値を超えないようにスイッチング素子の主電流を制御するようにしたことで、短絡電流制限回路の回路定数のわずかなバラつきによって生じる各スイッチング素子の短絡電流のバラつきを抑制することができ、ひいては直流短絡時の電圧分担のバラつきを小さくすることができる。
【００６２】
［第３の実施の形態］
第２の実施の形態では、同じアームを構成する各スイッチング素子のゲート駆動回路に同一のセンス電流指令値を与えることとした。しかしながら、各スイッチング素子は異なる主回路電位にあるため、各スイッチング素子毎にコレクタ・エミッタ端子間電圧（以下、「電圧Ｖｃｅ」という）が若干異なっている。このため、センス電流指令値のような信号の伝送は、例えば光信号で行うこと等により電気的に絶縁しなければならず、装置の構成が複雑になり好ましくない。第３の実施の形態では、この点に対応した電力変換装置について説明する。
【００６３】
図５は、本実施の形態における電力変換装置の主要部の構成を示す回路図である。同図の電力変換装置は、図１に対して、各スイッチング素子１ａ乃至１ｄのコレクタ端子がそれぞれのゲート駆動回路５３ａ乃至５３ｄに接続された構成であり、ゲート駆動回路５３ａ乃至５３ｄにおいて各スイッチング素子１ａ乃至１ｄの電圧Ｖｃｅをモニターできるようにしている。なお、その他、図１と同一物には同一の符号を付すこととし、ここではその説明を省略する。
【００６４】
ゲート駆動回路５３ａ乃至５３ｄは同一の構成であるので、ゲート駆動回路５３ａを例にその機能について説明する。図６は、ゲート駆動回路５３ａの構成を示す回路図である。同図のゲート駆動回路５３ａは、図４に対して、トランジスタ１９ａのベース端子が、その接続先としてセンス電流設定部１８ａの代わりに、抵抗２１ａおよびこの抵抗２１ａにカソード端子が接続されたツェナーダイオード２２ａを介してスイッチング素子１ａのコレクタ端子に接続される。
【００６５】
ゲート電源１５ａには、抵抗４１ａおよびこの抵抗４１ａにカソード端子が接続されたツェナーダイオード２３ａが並列に接続される。この抵抗４１ａおよびツェナーダイオード２３ａの接続点と、ツェナーダイオード２２ａのアノード端子およびトランジスタ１９ａのベース端子の接続点との間に抵抗２０ａが接続される。なお、オンゲートトランジスタ１２ａ、オンゲート抵抗１０ａ、オフゲートトランジスタ１３ａ、オフゲート抵抗１１ａについては図面を簡易にするため省略してある。その他、図４と同一物には同一の符号を付すこととし、ここでは説明を省略する。
【００６６】
これらセンス抵抗４ａ、トランジスタ９ａ，１９ａ、ダイオード１７ａ、ツェナーダイオード２３ａ等によりセンス電流指令値を設定して短絡電流を制限する短絡電流制限回路が構成され、ツェナーダイオード２２ａ、抵抗２１ａによりスイッチング素子１ａの電圧Ｖｃｅを検出する検出回路が構成され、ツェナーダイオード２２ａ，２３ａ、抵抗２０ａ，２１ａによりスイッチング素子１ａの電圧Ｖｃｅが所定値を超えたときの増加分に応じてセンス電流指令値を変更する変更回路が構成される。これらの回路定数については、他のゲート駆動回路５３ｂ乃至５３ｄにおいても同じ値のものを用いるようにする。
【００６７】
抵抗２１ａおよびツェナーダイオード２２ａは、スイッチング素子１ａの電圧Ｖｃｅの過度な上昇を抑えるためにも使用される。すなわち、スイッチング素子１ａの電圧Ｖｃｅがツェナーダイオード２２ａにより定まる一定の電圧値よりも低い値であれば、短絡電流を定めるセンス電流指令値はツェナーダイオード２３ａでのみ決まる。
【００６８】
ここで、スイッチング素子１ａで流すことのできる短絡電流の値が直列に接続された他のスイッチング素子１ｂ乃至１ｄのものよりも低い場合には、直流短絡状態になると、スイッチング素子１ａの電圧Ｖｃｅは他のスイッチング素子のものよりも上昇し、やがてツェナーダイオード２２ａが導通する。ツェナーダイオード２２ａが導通するとその等価抵抗はきわめて小さくなるので、この状態ではトランジスタ１９ａのベース電位、すなわちセンス電流指令値は、スイッチング素子１ａの電圧Ｖｃｅとツェナーダイオード２３ａの電圧を抵抗２０ａと抵抗２１ａとによって分圧した値となる。
【００６９】
よって、スイッチング素子１ａの電圧Ｖｃｅがツェナーダイオード２２ａの電圧よりも上昇しようとするとセンス電流指令値が上昇し、これによってスイッチング素子１ａに流れる短絡電流が増大し、その分だけスイッチング素子１ａの電圧Ｖｃｅが減少することとなる。これにより、スイッチング素子１ａの電圧Ｖｃｅはツェナーダイオード２２ａにより定まる所定値を超えないように制御される。
【００７０】
したがって、本実施の形態によれば、スイッチング素子の電圧Ｖｃｅが所定値を超えたときの増加分に応じてセンス電流指令値を変更することにより、この電圧Ｖｃｅが各スイッチング素子について同じに設定された所定値を超えないようにしたことで、各スイッチング素子の短絡電流にバラつきがあった場合でも、電圧Ｖｃｅをほぼ一定の値に揃えることができる。
【００７１】
［第４の実施の形態］
第３の実施の形態においては、スイッチング素子の電圧Ｖｃｅに応じてセンス電流指令値を変更させ、間接的にスイッチング素子へのゲート電圧を制御することとしたが、もっと直接的にこのゲート電圧を制御することも考えられる。本実施の形態においては、この点に対応した電力変換装置について説明する。
【００７２】
本実施の形態における電力変換装置の基本的な構成は図５に示したものと同様であり、そのゲート駆動回路５３ａ乃至５３ｄとは内部構成が異なるゲート駆動回路６３ａ乃至６３ｄを用いた構成である。
【００７３】
ゲート駆動回路６３ａ乃至６３ｄは同一構成であるので、ゲート駆動回路６３ａを例にその機能について説明する。図７は、本実施の形態におけるゲート駆動回路６３ａの構成を示す回路図である。同図のゲート駆動回路６３ａは、図６に対して、トランジスタ９ａのコレクタ端子が、その接続先としてダイオード１７ａの代わりに抵抗２０ａに接続され、この抵抗２０ａの他端子はゲート電源１５ａの正極線に接続される。スイッチング素子１ａのコレクタ端子に直列接続されたツェナーダイオード２２ａおよび抵抗２１ａは、その接続先としてトランジスタ１９ａのベース端子に代えて、トランジスタ９ａのコレクタ端子および新たに設けられたＰＮＰ型のトランジスタ２４ａのベース端子に接続される。
【００７４】
このトランジスタ２４ａのコレクタ端子はゲート電源１５ａの負極線に接続される。トランジスタ２４ａのエミッタ端子にはダイオード４２ａのカソード端子が接続され、ダイオード４２ａのアノード端子はゲート信号発生回路１４ａとスイッチング素子１ａのゲート端子とを接続する接続線に接続される。なお、その他、図６と同一物には同一の符号を付すこととし、ここでは説明を省略する。
【００７５】
これらツェナーダイオード２２ａ、抵抗２１ａ、ダイオード４２ａ、トランジスタ２４ａ等により所定値を超えないようにスイッチング素子１ａの電圧Ｖｃｅを直接的に制御する電圧（信号）制御回路が構成され、トランジスタ９ａ等により電圧指令値を設定する電圧設定回路が構成され、ツェナーダイオード２２ａ、抵抗２１ａ、トランジスタ９ａ、抵抗２０ａ等により電圧指令値を変更する変更回路が構成される。これらの回路定数については、他のゲート駆動回路６３ｂ乃至６３ｄにおいても同じ値のものを用いるようにする。
【００７６】
トランジスタ２４ａは、前段のトランジスタ９ａによって決まるゲート電圧指令値を電流増幅してスイッチング素子１ａのゲート端子に伝えるものであり、その電圧増幅度は１であるので、スイッチング素子１ａのゲート電位は、ほぼトランジスタ９ａのコレクタ電位によって決まる。すなわち、トランジスタ９ａのコレクタ電位が上昇するとスイッチング素子１ａのゲート電位も上昇し、その主電流がより多く流れることとなる。
【００７７】
通常時においては、このトランジスタ９ａのコレクタ電位は、抵抗２０ａの値とトランジスタ９ａのコレクタ電流の値とによって決まる。すなわち、センス電流がセンス抵抗８ａで定める所定値よりも大きくなり、トランジスタ９ａが導通を始めると、センス電流の増加に伴ってこのコレクタ電流も増加するので、結局はトランジスタ９ａのコレクタ電位の変化はセンス電流の変化によってのみ決定される。
【００７８】
ここで、スイッチング素子１ａの電圧Ｖｃｅがツェナーダイオード２２ａにより定まる電圧値を超えると、ツェナーダイオード２２ａが導通を始め、その等価抵抗は極めて小さくなる。この状態においては、トランジスタ９ａのコレクタ電位、すなわちゲート電圧指令値は、スイッチング素子１ａのコレクタ端子からツェナーダイオード２２ａおよび抵抗２１ａを介して流れてくる電流からトランジスタ９ａのコレクタ電流を差し引いた値により定まるので増加することとなる。
【００７９】
よって、スイッチング素子１ａの電圧Ｖｃｅがツェナーダイオード２２ａにより定まる電圧値よりも上昇しようとするとゲート電圧指令値が上昇し、これによってスイッチング素子１ａに流れる主電流が増大し、その分だけスイッチング素子１ａの電圧Ｖｃｅが減少することとなる。
【００８０】
したがって、本実施の形態によれば、スイッチング素子の電圧Ｖｃｅをツェナーダイオード２２ａによって検出し、電圧Ｖｃｅが所定値を超えた場合には、トランジスタ２４ａのコレクタ電位をその分だけ上昇させ、このコレクタ電位をトランジスタ２４ａおよびダイオード４２ａを介してスイッチング素子のゲート電位に伝えるようにしたことで、これに応じてスイッチング素子に流れる主電流が増大してスイッチング素子の電圧Ｖｃｅを減少させることができ、電圧Ｖｃｅをほぼ一定に制御することができる。
【００８１】
また、各ゲート駆動回路において電圧制御回路の回路定数を揃えるようにしたことで、各スイッチング素子の電圧Ｖｃｅをほぼ一定の値に揃えることができる。
【００８２】
［第５の実施の形態］
第４の実施の形態においては、センス電流指令値を変更することによりスイッチング素子のゲート電圧を調整して短絡電流を制限する短絡電流制限回路と、スイッチング素子の電圧Ｖｃｅに応じてスイッチング素子のゲート電圧を直接的に制御する電圧制御回路とが同時に動作するよになっている。これに対して、スイッチング素子の短絡時の電圧・電流に応じて２つの制限回路を切り替えることが考えられる。本実施の形態においては、この点に対応した電力変換装置について説明する。
【００８３】
本実施の形態における電力変換装置の基本的な構成は図５に示したものと同様であり、そのゲート駆動回路５３ａ乃至５３ｄとは内部構成が異なるゲート駆動回路７３ａ乃至７３ｄを用いた構成である。
【００８４】
ゲート駆動回路７３ａ乃至７３ｄは同一構成であるので、ゲート駆動回路７３ａを例にその機能について説明する。図８は、ゲート駆動回路７３ａの構成を示す回路図である。同図のゲート駆動回路７３ａは、図７に対して、スイッチング素子１ａのコレクタ端子に直列接続されたツェナーダイオード２２ａおよび抵抗２１ａが、その接続先としてトランジスタ９ａのコレクタ端子に代えて、新たに設けられたＮＰＮ型のトランジスタ２６ａのベース端子に接続される。この接続点には抵抗２５ａが接続され、抵抗２５ａの他端子はゲート電源１５ａの負極線に接続される。トランジスタ２６ａのエミッタ端子には抵抗４５ａが接続され、抵抗４５ａの他端子はゲート電源１５ａの負極線に接続される。また、トランジスタ２６ａのエミッタ端子にはダイオード２７ａのアノード端子が接続され、トランジスタ９ａのコレクタ端子にはダイオード２８ａのアノード端子が接続される。それぞれのダイオード２７ａ，２８ａのカソード端子が接続され、その接続点はトランジスタ２４ａのベース端子に接続される。また、その接続点には抵抗４４ａが接続され、抵抗４４ａの他端子はゲート電源１５ａの負極線に接続される。なお、その他、図７と同一物には同一の符号を付すこととし、ここでは説明を省略する。
【００８５】
これらトランジスタ２６ａや並列接続されたダイオード２７ａ，２８ａ等により短絡電流制限回路と電圧制御回路とを切り替える切替回路が構成される。この回路定数については他のゲート駆動回路７３ｂ乃至７３ｄにおいても同じ値のものを用いるようにする。
【００８６】
スイッチング素子１ａのゲート電位は、トランジスタ２４ａのベース電位によって制御される。このトランジスタ２４ａのベース端子には、スイッチング素子１ａの電圧Ｖｃｅ検出用のダイオード２７ａと、センス電流検出用のダイオード２８ａとが並列に接続されており、どちらか電位の高い方のダイオードのみが導通することとなる。
【００８７】
スイッチング素子１ａの電圧Ｖｃｅがツェナーダイオード２２ａで定まる値よりも低い場合には、トランジスタ２６ａのエミッタ電位はトランジスタ９ａのコレクタ電位に比較して小さいので、ダイオード２８ａのみが導通し、トランジスタ２４ａのベース電位はセンス電流のみによって決定される。
【００８８】
一方、スイッチング素子１ａの電圧Ｖｃｅがツェナーダイオード２２ａで定まる値よりも高くなった場合には、ツェナーダイオード２２ａが導通し、やがてトランジスタ２６ａのエミッタ電位がトランジスタ９ａのコレクタ電位を上回るようになる。このとき、ダイオード２７ａが導通し、ダイオード２８ａが非導通となり、トランジスタ２４ａのベース電位はスイッチング素子１ａの電圧Ｖｃｅのみによって決定される。
【００８９】
したがって、本実施の形態によれば、スイッチング素子のゲート電位を制御するトランジスタ２４ａのベース電位を定める際に、スイッチング素子の電圧Ｖｃｅが通常である場合には、ダイオード２８ａが導通してセンス電流により定まり、スイッチング素子の電圧Ｖｃｅが所定値を超えた場合には、ダイオード２７ａが導通して電圧Ｖｃｅにより定まるようにしたことで、スイッチング素子の電圧・電流の状態に応じて短絡電流制限回路と電圧制御回路と切り替えてスイッチング素子のゲート電圧を決定することができる。
【００９０】
［第６の実施の形態］
第１乃至第５の実施の形態においては、各スイッチング素子について従来の充放電型のスナバ回路を用いることを前提としていたが、第３乃至５の実施の形態に示したように、いずれかのスイッチング素子の分担電圧が上昇しすぎたときにはゲート駆動回路に設けた電圧制御回路によってこの分担電圧のバラつきを抑えることが可能になった場合には、ことさら各スイッチング素子に充放電型のスナバ回路を備える必要性はなく取り外した構成とすることができる。
【００９１】
しかしながら、各スイッチング素子の電圧分担のバラつきは直流短絡時のみでなく通常のターンオフスイッチングの過渡期にも発生する。通常のターンオフスイッチングでは、直流短絡時に比べて過渡時間がきわめて短いために、直流短絡時ほど深刻な電圧分担のアンバランスは発生しないものの、電圧分担のアンバランスはより小さいことが望ましいことに変わりはない。そこで、本実施の形態にでは、充放電型のスナバ回路を取り外したとしても、各スイッチング素子の電圧分担のアンバランスをさらに抑えることのできる電力変換装置について説明する。
【００９２】
本実施の形態における電力変換装置の基本的な構成は図５のようにスイッチング素子１ａ乃至１ｄが直列接続され、各スイッチング素子毎にゲート駆動回路８３ａ乃至８３ｄが設けられた構成である。ゲート駆動回路８３ａ乃至８３ｄは同一構成であるので、ゲート駆動回路８３ａを例にその機能について説明する。
【００９３】
図９は、本実施の形態におけるゲート駆動回路８３ａの構成を示す回路図である。同図のゲート駆動回路８３ａは、図８に対して、新たに設けたダイオード２９ａのアノード端子がトランジスタ２６ａのエミッタ端子とダイオード２８ａのアノード端子とを接続する接続線に接続され、ダイオード２９ａのカソード端子がスイッチング素子１ａのゲート端子とゲート信号発生回路１４ａとを接続する接続線に接続された構成である。なお、その他、図８と同一物には同一の符号を付すこととし、ここではその説明を省略する。
【００９４】
このダイオード２９ａにより通常のスイッチング動作時における電圧制御回路が構成され、その回路定数については他のゲート駆動回路８３ｂ乃至８３ｄにおいても同じ値のものを用いるようにする。
【００９５】
ダイオード２９ａは、通常のターンオフスイッチング時において、その過渡期にスイッチング素子１ａの電圧Ｖｃｅが上昇してトランジスタ２６ａのエミッタ電位が上昇したときに導通して電圧Ｖｃｅを減少させるためのものである。すなわち、ダイオード２９ａが導通することによって、ターンオフによりスイッチング素子１ａのゲート閾値電圧の程度まで下がったゲート電位が引き上がり、スイッチング素子１ａに主電流がより多く流れるようになって電圧Ｖｃｅを減少させる。
【００９６】
このダイオード２９ａの動作によって、スイッチング素子１ａのゲート電位が引き上げられてターンオフし始めたスイッチング素子１ａのターンオフ動作を遅らせ、これによってスイッチング素子１ａの分担電圧を引き下げる。
【００９７】
したがって、本実施の形態によれば、ダイオード２９ａによりスイッチング素子の電圧Ｖｃｅが所定値を超えた場合には、その増加分だけスイッチング素子のゲート電位を増加させて電圧Ｖｃｅが一定になるようにしたことで、通常のターンオフのように過渡期が短くても各スイッチング素子の電圧分担のアンバランスを抑えることができる。
【００９８】
［第７の実施の形態］
第１乃至第６の実施の形態においては、複数個のスイッチング素子を直列接続したときの各スイッチング素子間の電圧分担のバラつきを防止することとした。これに対し、本実施の形態では、複数のスイッチング素子を並列接続したときの各スイッチング素子間の電流不平衡を防止する電力変換装置について説明する。
【００９９】
図１０は、本実施の形態における電力変換装置の主要部の構成を示す回路図である。同図の電力変換装置は、図２１に対して、スイッチング素子２０１ａ，２０１ｂの代わりにセンス端子を備えたスイッチング素子１ａ，１ｂが並列に接続される。このスイッチング素子１ａ，１ｂにはそのセンス端子７ａ，７ｂからのセンス電流に基づいてゲート電位を制御するゲート駆動回路９３ａ，９３ｂがそれぞれ接続される。スイッチング素子１ａ，１ｂのエミッタ端子、センス端子はそれぞれゲート駆動回路９３ａ，９３ｂに接続され、各スイッチング素子のコレクタ端子はゲート抵抗２ａ，２ｂを介してそれぞれゲート駆動回路９３ａ，９３ｂに接続される。このゲート駆動回路９３ａ，９３ｂは、強制短絡信号発生回路３２およびゲート光信号発生回路３４と光信号の送受信が可能に構成される。また、スイッチング素子１ａおよび１ｂにより一つのアームが構成される。
【０１００】
ゲート駆動回路９３ａ，９３ｂは、スイッチング素子１ａ，１ｂのセンス端子７ａ，７ｂからのセンス電流を用いて直流短絡事故が発生したことを検知すると、このセンス電流が所定値を超えないようにそれぞれスイッチング素子１ａ，１ｂのゲート電位をフィードバック制御するとともに、直流短絡を検出した旨を通知するための短絡検出光信号を強制短絡信号発生回路３２へ送信する。
【０１０１】
強制短絡信号発生回路３２では、同一のアームを構成するスイッチング素子１ａ，１ｂのそれぞれのゲート駆動回路９３ａ，９３ｂから送信されてきた短絡検出光信号の論理和を取り、いずれか一方のスイッチング素子について直流短絡が発生した場合に強制短絡信号を生成し、これをゲート光信号発生回路３４へ送出する。
【０１０２】
ゲート光信号発生回路３４では、この強制短絡信号に基づいてゲート光信号を生成し、このゲート光信号をゲート駆動回路９３ａ，９３ｂの双方に送信する。
【０１０３】
ゲート駆動回路９３ａ，９３ｂでは、ゲート光信号を受信した場合には、それぞれに接続されたスイッチング素子１ａ，１ｂをターンオン（点弧）させる。この構成により、いずれかのスイッチング素子について直流短絡が検知された場合には、他のスイッチング素子についても点弧されるので、各スイッチング素子での電流分担の不平衡が解消され、大きなサージ電圧の発生が回避される。
【０１０４】
また、このゲート駆動回路９３ａ，９３ｂは同一の構成であり、各内部の短絡電流制限回路ではセンス電流の所定値が同じ値になるように設定されるので、スイッチング素子が点弧された後、各スイッチング素子のセンス電流は同じ値となるように制御される。
【０１０５】
したがって、本実施の形態によれば、並列に接続された複数のスイッチング素子のうち、いずれか１つに直流短絡が発生した場合には、他のスイッチング素子も短絡させるようにしたことで、並列接続構成での直流短絡時における電流分担の不平衡が解消され、サージ電圧によるスイッチング素子の破壊を防止することができる。
【０１０６】
また、本実施の形態によれば、各スイッチング素子についてセンス電流の所定値として同じ値が用いられるようにしたことで、各スイッチング素子の電流分担の不平衡に起因するスイッチング素子の破壊を防止することができる。
【０１０７】
［第８の実施の形態］
上記各実施の形態においては、センス端子を備えたスイッチング素子を用いることとしたが、このセンス端子の実態は、スイッチング素子に内蔵されている多くのＩＧＢＴ素子の一部のエミッタ端子を別に取り出したものである。このセンス端子から流れるセンス電流が主電流に対して比例した値となるようにするためには、センス端子とエミッタ端子との電気的条件がなるべく等しくなるようにする必要がある。
【０１０８】
ところが、前述したようにセンス端子をトランジスタのベース端子に接続した場合には、このトランジスタのベース・エミッタ端子間電圧の分（約０．６Ｖ）だけ、センス端子の電位がエミッタ端子の電位よりも高くなってしまう。このため、センス電流が流れにくくなる。特に、通常のスイッチング時にはセンス電流は流れにくく、直流短絡が発生して初めて急激にセンス電流が流れ出すようになってしまう。
【０１０９】
本実施の形態では、このような点に鑑み、センス端子の電位とエミッタ端子の電位との差を低減する電力変換装置について説明する。本電力変換装置は、直列接続あるいは並列接続された複数のスイッチング素子を備えるものであるが、ここではその全体図面を省略し、複数のスイッチング素子のうちの１つであるスイッチング素子１０１とその周辺回路について説明する。
【０１１０】
図１１は、本実施の形態におけるスイッチング素子１０１およびその周辺回路の構成を示す回路図である。スイッチング素子１０１のゲート端子はゲート抵抗１０６を介してゲート駆動回路１０７に接続され、スイッチング素子１０１のエミッタ端子１０３はゲート駆動回路１０７に接続され、スイッチング素子１０１のセンス端子１０２はＮＰＮ型のトランジスタ１０５のベース端子およびセンス抵抗１０４に接続される。
【０１１１】
このトランジスタ１０５のコレクタ端子はダイオード１１５のカソード端子に接続され、ダイオード１１５のアノード端子はスイッチング素子１０１のゲート端子に接続される。センス抵抗１０４の他端子はバイアス電源１０９の負極線に接続され、バイアス電源１０９の正極線はゲート駆動回路とスイッチング素子１０１のエミッタ端子１０３とを接続する接続線に接続される。
【０１１２】
また、この接続線にはダイオード１０８のアノード端子が接続され、ダイオード１０８のカソード端子はトランジスタ１０５のエミッタ端子に接続される。このトランジスタ１０５のエミッタ端子とバイアス電源１０９の負極線との間にはバイアス抵抗１１０およびバイパスコンデンサ１１１が並列に接続される。
【０１１３】
ゲート駆動回路１０７は、スイッチング素子１０１のオン・オフ動作をゲート抵抗１０６を介して制御する。
【０１１４】
スイッチング素子１０１のコレクタ端子からエミッタ端子１０３へ流れる主電流の一部はセンス端子１０２からセンス電流として取り出される。そして、トランジスタ１０５、ダイオード１１５、センス抵抗１０４、ゲート抵抗１０６等によりこのセンス電流が所定値を超えないようにスイッチング素子が短絡したときの短絡電流を制限する短絡電流制限回路が構成される。
【０１１５】
ダイオード１０８にはバイアス抵抗１１０により定まる一定の電流が流れるので、このバイアス抵抗１１０の定数を調整することによりダイオード１０８のアノード・カソード間の電圧を０．７Ｖ程度とし、トランジスタ１０５のベース・エミッタ間の電圧とほぼ等しくなるようにする。
【０１１６】
このような構成により、ダイオード１０８は、トランジスタ１０５のエミッタ端子の電位が、スイッチング素子１０１のエミッタ端子１０３の電位からトランジスタ１０５のベース・エミッタ間の電位差だけ引き下げた電位となるように作用する。
【０１１７】
したがって、本実施の形態によれば、トランジスタ１０５のエミッタ端子の電位とダイオード１０８のカソード端子の電位とは等しく、トランジスタ１０５のベース・エミッタ間電圧とダイオード１０８のアノード・カソード間電圧が等しいことから、トランジスタ１０５のベース電位すなわちセンス端子１０２の電位を、ダイオード１０８のアノード端子の電位すなわちエミッタ端子１０３の電位と等しくすることができる。
【０１１８】
［第９の実施の形態］
第８の実施の形態においては、トランジスタ１０５のベースエミッタ間電圧をダイオード１０８のアノード・カソード間電圧で補償するようにした。本実施の形態では、この補償の精度をより高めた電力変換装置について説明する。
【０１１９】
本電力変換装置は、直列接続あるいは並列接続された複数のスイッチング素子を備えるものであるが、ここではその全体図面を省略し、複数のスイッチング素子のうちの１つであるスイッチング素子１０１とその周辺回路について説明する。
【０１２０】
図１２は、本実施の形態におけるスイッチング素子１０１およびその周辺回路の構成を示す回路図である。同図においては、図１１に対して、ダイオード１０８の代わりにトランジスタ１１５と同一種類のトランジスタ１１２を用いている。このトランジスタ１１２のコレクタ端子とベース端子とは、ゲート駆動回路１０７とスイッチング素子１０１のエミッタ端子１０３との接続線に接続され、トランジスタ１１２のエミッタ端子はトランジスタ１０５のエミッタ端子に接続される。なお、その他、図１１と同一物については同一の符号を付すこととし、ここでは説明を省略する。
【０１２１】
トランジスタ１０５とトランジスタ１１２とは、同一種類であるのでそのベース・エミッタ間電圧は等しい。このような構成により、トランジスタ１１２は、スイッチング素子１０１のエミッタ端子１０３の電位からトランジスタ１０５のベース・エミッタ間の電位差だけ引き下げた電位がトランジスタ１１２のエミッタ端子の電位、すなわちトランジスタ１０５のエミッタ端子の電位となるように作用する。
【０１２２】
したがって、本実施の形態によれば、トランジスタ１０５と同一種類のトランジスタ１１２を用いるようにしたことで、スイッチング素子１０１のセンス端子１０２の電位とエミッタ端子１０３の電位とを等しくする精度を向上させることができる。
【０１２３】
なお、トランジスタ１０５とトランジスタ１１２との間に温度差があると、ベース・エミッタ間電圧に温度依存性があるためにセンス端子１０２の電位が変動してしまうので、さらに精度を上げるためにはトランジスタ１０５とトランジスタ１１２とを近接して取り付ける等により温度差の影響を受けにくくすることが望ましい。
【０１２４】
［第１０の実施の形態］
本実施の形態では、図１２に示した周辺回路をわずかに変更することによって差動増幅器を構成するようにした電力変換装置について説明する。
【０１２５】
本電力変換装置は、直列接続あるいは並列接続された複数のスイッチング素子を備えるものであるが、ここではその全体図面を省略し、複数のスイッチング素子のうちの１つであるスイッチング素子１０１とその周辺回路について説明する。
【０１２６】
図１３は、本実施の形態におけるスイッチング素子１０１およびその周辺回路の構成を示す回路図である。同図においては、図１２に対して、トランジスタ１１２のコレクタ端子が、コレクタ抵抗１１３を介してゲート電源９の正極線に接続されるとともにゲート駆動回路１０７に接続され、そのコレクタ電位をモニタ可能になっている。なお、その他、図１２と同一物については同一の符号を付すこととし、ここでは説明を省略する。
【０１２７】
このような構成により、センス電流が増大してトランジスタ１０５のコレクタ電流が増加すると、逆にトランジスタ１１２のコレクタ電流は減少するのでトランジスタ１１２のコレクタ電位は増加する。すなわち、トランジスタ１１２のコレクタ端子の電位は、センス電流の増加に伴って増加する。
【０１２８】
したがって、本実施の形態によれば、トランジスタ１０５とトランジスタ１１２とで差動増幅器を構成するようにしたことで、トランジスタ１１２のコレクタ電位をセンス電流の値のモニタ出力として使用することができる。
【０１２９】
［第１１の実施の形態］
第８乃至第１０の実施の形態においては、スイッチング素子のセンス端子１０２をトランジスタ１０５のベース端子に接続した構成について説明したが、トランジスタのエミッタ端子に接続することも考えられる。そこで、本実施の形態では、この点に対応した電力変換装置について説明する。
【０１３０】
本電力変換装置は、直列接続あるいは並列接続された複数のスイッチング素子を備えるものであるが、ここではその全体図面を省略し、複数のスイッチング素子のうちの１つであるスイッチング素子１０１とその周辺回路について説明する。
【０１３１】
図１４は、本実施の形態におけるスイッチング素子１０１およびその周辺回路の構成を示す回路図である。同図においては、図１２に対して、トランジスタ１０５，１１２の代わりに同一種類のＰＮＰ型のトランジスタ１３０，１３１を用いている。トランジスタ１３１はベース接地で用いられ、そのエミッタ端子はスイッチング素子１０１のセンス端子１０２に接続され、そのコレクタ端子はセンス抵抗１０４に接続される。一方、トランジスタ１３１のエミッタ端子はスイッチング素子１０１のエミッタ端子１０３とゲート駆動回路１０７とを接続する接続線に接続され、そのコレクタ端子はバイアス抵抗１１０に接続される。これらのトランジスタ１３０，１３１のそれぞれベース端子は接続され、バイアス抵抗１１０に接続される。
【０１３２】
また、ダイオード１１５のカソード端子は、新たに設けられたＮＰＮ型のトランジスタ１１４のコレクタ端子に接続される。このトランジスタ１１４のベース端子は、トランジスタ１３０のコレクタ端子とセンス抵抗１０４とを接続する接続線に接続され、トランジスタ１１４のエミッタ端子は、ゲート電源１０９の負極線に接続される。
【０１３３】
これらトランジスタ１３０、トランジスタ１１４、ダイオード１１５、センス抵抗１０４、ゲート抵抗１０６等により短絡電流制限回路が構成される。なお、その他、図１２と同一物については同一の符号を付すこととし、ここでは説明を省略する。
【０１３４】
トランジスタ１３０およびトランジスタ１３１は、同一種類であるのでそのエミッタ・ベース間電圧は等しい。このような構成により、トランジスタ１３１は、スイッチング素子１０１のエミッタ端子１０３の電位からトランジスタ１３０のエミッタ・ベース間の電位差だけ引き下げた電位がトランジスタ１３０のエミッタ端子の電位となるように作用する。
【０１３５】
したがって、本実施の形態によれば、トランジスタ１３０のエミッタ端子の電位とトランジスタ１３１のエミッタ端子の電位とは等しく、トランジスタ１３０のエミッタ・ベース間電圧とトランジスタ１３１のエミッタ・ベース間電圧が等しいことから、トランジスタ１３０のエミッタ電位すなわちスイッチング素子１０１のセンス端子１０２の電位を、トランジスタ１３１のエミッタ電位すなわちスイッチング素子１０１のエミッタ端子１０３の電位と等しくすることができる。
【０１３６】
また、本実施の形態によれば、トランジスタ１３０のコレクタ電流はそのエミッタ電流すなわちスイッチング素子１０１のセンス電流とほぼ同一であり、このコレクタ電流によって、スイッチング素子１０１のゲート・エミッタ間電圧を調整するトランジスタ１１４が動作することとなる。
【０１３７】
この構成により、スイッチング素子１０１のセンス電流はトランジスタ１３０というある種のバッファを経由してから処理されるようになるので、フィードバック制御などに起因する震動等の現象を抑制でき、より安定した動作を実現することができる。
【０１３８】
なお、本実施の形態においては、ＰＮＰ型のトランジスタ１３０のベースバイアス電圧を設定するために同一種類のトランジスタ１３０を用いることとしたが、これに限られるものではない。例えば、第８の実施の形態に示したようにダイオードの順方向電圧を用いるようにしてもよい。
【０１３９】
［第１２の実施の形態］
第８乃至第１１の実施の形態においては、スイッチング素子１０１のゲート・エミッタ間電圧をゲート抵抗１０６を介して制御することとしていた。しかしながら、このゲート抵抗１０６は、第８乃至第１０の実施の形態においてはトランジスタ１０５、第１１の実施の形態においてはトランジスタ１１４のコレクタ抵抗に相当するものである。トランジスタの電圧増幅度はコレクタ抵抗の値に比例することから、ゲート抵抗１０６の値によってトランジスタ１０５あるいはトランジスタ１１４の電圧増幅度が大幅に変わることになる。
【０１４０】
一方、ゲート抵抗１０６は、スイッチング素子の電磁ノイズの調整などのためにしばしば現場で変更されるものであり、これによってトランジスタ１０５あるいはトランジスタ１１４の電圧増幅度が影響を受けてしまうのは望ましくない。そこで、本実施の形態では、この点に対応した電力変換装置について説明する。
【０１４１】
本電力変換装置は、直列接続あるいは並列接続された複数のスイッチング素子を備えるものであるが、ここではその全体図面を省略し、複数のスイッチング素子のうちの１つであるスイッチング素子１０１とその周辺回路について説明する。
【０１４２】
図１５は、本実施の形態におけるスイッチング素子１０１およびその周辺回路の構成を示す回路図である。同図においては、図１４に対して、新たなＰＮＰ型トランジスタ１１８を設けている。このトランジスタ１１８は、そのエミッタ端子がダイオード１１５のカソード端子に接続され、そのベース端子はトランジスタ１１４のコレクタ端子に接続され、そのコレクタ端子はゲート電源１０９の負極線に接続される。
【０１４３】
また、トランジスタ１１４は、そのエミッタ端子がエミッタ抵抗１１７を介してゲート電源１０９の負極線に接続され、そのコレクタ端子はコレクタ抵抗１１６を介してゲート電源１０９の正極線に接続される。
【０１４４】
これらのトランジスタ１１４，１１８、ダイオード１１５、エミッタ抵抗１１７、コレクタ抵抗１１６、ゲート抵抗１０６、センス抵抗１０４等により短絡電流制限回路が構成される。なお、その他、図１４と同一物には同一の符号を付すこととし、ここでは説明を省略する。
【０１４５】
このような構成により、トランジスタ１１８はエミッタフォロワで使用され、その電圧増幅度は１となる。スイッチング素子１０１のゲート・エミッタ電圧はこのトランジスタ１１８により制御される。
【０１４６】
また、短絡電流制限回路の増幅度は、もっぱらトランジスタ１１４のコレクタ抵抗１１６とエミッタ抵抗１１７との比率によって決定されるので、スイッチング素子１０１の静特性に合せてこの２つの抵抗を調整するようにする。
【０１４７】
したがって、本実施の形態によれば、スイッチング素子１０１のゲート・エミッタ間電圧を制御するトランジスタ１１８をエミッタフォロワで使用するようにしたことで、その電圧増幅度は１であるので、ゲート抵抗１０６が変更されても電圧増幅度に影響を与えないようにすることができる。
【０１４８】
また、本実施の形態によれば、コレクタ抵抗１１６およびエミッタ抵抗１１７を調整することで、短絡電流制限回路はゲート抵抗１０６の値に関らず、常に最適な動作を維持することができる。
【０１４９】
［第１３の実施の形態］
第８乃至第１２の実施の形態においては、短絡電流制限回路の制限電流値はセンス抵抗１０４によって定まる一定値となっていた。一方、スイッチング素子１０１がターンオンする際には、対になるスイッチング素子の逆導通ダイオードの逆回復電流が流れるために、ターンオンの過渡期に短いパルス幅で大きな電流が流れてしまうことがしばしば起こる。この場合には、短絡電流制限回路が追従してしまう。しかしながら、こうした過渡的なラッシュカレントはそれ自体問題となるものではないので、この過渡的なラッシュカレントに対しては短絡電流制限回路が動作しないようにすることが望ましい。そこで、本実施の形態では、この点に対応した電力変換装置について説明する。
【０１５０】
本電力変換装置は、直列接続あるいは並列接続された複数のスイッチング素子を備えるものであるが、ここではその全体図面を省略し、複数のスイッチング素子のうちの１つであるスイッチング素子１０１とその周辺回路について説明する。
【０１５１】
図１６は、本実施の形態におけるスイッチング素子１０１およびその周辺回路の構成を示す回路図である。同図においては、図１５に対して、センス抵抗１０４に並列にコンデンサ１１９が接続される。なお、その他、図１５と同一物には同一の符号を付すこととし、ここではその説明を省略する。
【０１５２】
このような構成により、短絡電流制限回路は、センス電流とセンス抵抗１０４との積がコンデンサ１１９の容量によって定まる値を超えなければ動作しないので、短いパルス幅のセンス電流に対しては動作しないようになる。近似的には、直流短絡の発生等によりセンス電流を時間積分した値が所定値を超えたときにはじめて短絡電流制限回路の動作が始まり、短絡時間が長くなるにつれて短絡電流の制限値はコンデンサ１１９の値とは無関係にセンス抵抗１０４により定まる一定値に収束する。
【０１５３】
したがって、本実施の形態によれば、コンデンサ１１９をセンス抵抗１０４に並列接続したことで、ターンオン過渡期などの短いパルス幅のサージ電流に対しては短絡電流制限回路を追従させないことができる。
【０１５４】
［第１４の実施の形態］
第１３の実施の形態においては、コンデンサ１１９をセンス抵抗１０４に並列接続することとしたが、本実施の形態では、別の構成によりターンオン過渡期などの短いパルス幅のサージ電流に対して短絡電流制限回路を追従させないようにした電力変換装置について説明する。
【０１５５】
本電力変換装置は、直列接続あるいは並列接続された複数のスイッチング素子を備えるものであるが、ここではその全体図面を省略し、複数のスイッチング素子のうちの１つであるスイッチング素子１０１とその周辺回路について説明する。
【０１５６】
図１７は、本実施の形態におけるスイッチング素子１０１およびその周辺回路の構成を示す回路図である。同図においては、図１６に対して、コンデンサ１１９の代わりに遅延回路１２０がセンス抵抗１０４に並列に接続され、この遅延回路１２０からの駆動電圧によって動作するＦＥＴ１２１のドレイン端子がトランジスタ１１４のエミッタ抵抗１１７に接続され、ＦＥＴ１２１のソース端子がゲート電源１０９の負極線に接続される。なお、その他、図１６と同一物には同一の符号を付すこととし、ここでは説明を省略する。
【０１５７】
センス電流がセンス抵抗１０４により定まる値を超えたところで、遅延回路１２０はカウント動作を開始する。そして、センス電流が所定値を超えた状態で一定時間経過したところで、遅延回路１２０はＦＥＴ１２１を駆動する。ＦＥＴ１２１が駆動することによってはじめてトランジスタ１１４が動作可能となり、これにより短絡電流制限回路が動作を開始する。
【０１５８】
したがって、本実施の形態によれば、センス電流が所定値を超えた状態で一定時間が経過したところで短絡電流制限回路を動作させるようにしたことで、第１３の実施の形態と同様の効果を奏することができる。
【０１５９】
［第１５の実施の形態］
第８乃至第１４の実施の形態においては、いずれもセンス抵抗１０４の値を変更することにより短絡電流の制限値を自由に設定可能である。しかし、短絡電流の制限値は、スイッチング素子１０１の最大遮断電流の値より低いものでなければならず、さもなくば短絡電流を遮断する際にスイッチング素子１０１を破壊してしまうおそれがある。
【０１６０】
一方、ＩＧＢＴを用いたスイッチング素子１０１では、その最大遮断電流はゲート抵抗１０６の値に依存し、このゲート抵抗の値を大きくすることによって最大遮断電流を大きくすることができる。通常の動作時においては最大遮断電流を大きくする必要はないが、短絡などの事故が発生した場合には最大遮断電流を大きくできればスイッチング素子１０１の安全性は多いに増す。本実施の形態では、こうしたスイッチング素子１０１の特性を応用した電力変換装置について説明する。
【０１６１】
本電力変換装置は、直列接続あるいは並列接続された複数のスイッチング素子を備えるものであるが、ここではその全体図面を省略し、複数のスイッチング素子のうちの１つであるスイッチング素子１０１とその周辺回路について説明する。
【０１６２】
図１８は、本実施の形態におけるスイッチング素子１０１およびその周辺回路の構成を示す回路図である。同図においては、図１５に対して、新たにゲート抵抗切替回路１２２が設られる。このゲート抵抗切替回路１２２は、スイッチング素子１０１のゲート端子とゲート駆動回路１０７との間に接続され、さらにセンス抵抗１０４とトランジスタ１１４のベース端子とを接続する接続線に接続される。ゲート抵抗切替装置１２２は、ゲート抵抗１０６の他、値の異なるゲート抵抗を内蔵し、これらのゲート抵抗の切り替えが可能な構成となっている。なお、その他、図１５と同一物には同一の符号を付すこととし、ここでは説明を省略する。
【０１６３】
ゲート抵抗切替回路１２２は、センス抵抗１０４の両端電圧をモニターすることによりセンス電流を検出し、短絡電流制限回路の動作を検知する。そして短絡電流制限回路の動作／非動作に基づいてスイッチング素子１０１のゲート抵抗を切り替える。すなわち、センス電流が通常の値であって短絡電流制限回路が非動作である場合には通常時用のゲート抵抗を用いることとし、センス電流が所定値よりも大きく短絡電流制限回路が動作した場合には、通常用のゲート抵抗をより値の大きいゲート抵抗に切り替えるようにする。
【０１６４】
したがって、本実施の形態によれば、センス電流が所定値よりも大きく短絡電流制限回路の動作が検知された場合には、通常用のゲート抵抗をより値の大きいゲート抵抗に切り替えるようにしたことで、スイッチング素子１０１の最大遮断電流が大きくなり、より大きな短絡電流を安全に遮断することができる。
【０１６５】
［第１６の実施の形態］
第１５の実施の形態においては、ゲート抵抗切替回路１２２によりゲート抵抗を切り替えることとしたが、本実施の形態では、別の構成によりゲート抵抗を切り替えるようにした電力変換装置について説明する。
【０１６６】
本電力変換装置は、直列接続あるいは並列接続された複数のスイッチング素子を備えるものであるが、ここではその全体図面を省略し、複数のスイッチング素子のうちの１つであるスイッチング素子１０１とその周辺回路について説明する。
【０１６７】
図１９は、本実施の形態におけるスイッチング素子１０１およびその周辺回路の構成を示す回路図である。同図においては、図１８に対して、ゲート駆動回路１０７の代わりにオンゲート駆動回路１２３、オフゲート駆動回路１２４，１２５が並列に接続され、オンゲート駆動回路１２３はオンゲート抵抗１２６を介して、オフゲート駆動回路１２４はオフゲート抵抗１２７を介して，オフゲート駆動回路１２５はオフゲート抵抗１２８を介してそれぞれスイッチング素子１０１のゲート端子に接続される。また、オフゲート駆動回路１２４，１２５は、それぞれセンス抵抗１０４とトランジスタ１１４のベース端子とを接続する接続線に接続される。なお、その他、図１８と同一物には同一の符号を付すこととし、ここでは説明を省略する。
【０１６８】
オフゲート駆動回路１２４，１２５は、センス抵抗１０４の両端電圧をモニターすることによりセンス電流を検出し、短絡電流制限回路の動作／非動作に基づいていずれか一方のオフゲート駆動回路のみが動作するように構成される。むろん、短絡電流制限回路が動作しているときに動作するゲート駆動回路に接続されたオフゲート抵抗の値をより大きく設定しておく。
【０１６９】
このような構成により、センス抵抗１０４の両端電圧があるレベルを超えるまでは一方のオフゲート駆動回路が動作してこれに接続されたオフゲート抵抗が用いられ、あるレベルを超えてからはもう一方のオフゲート駆動回路が動作してこれに接続されたより値の大きなオフゲート抵抗が用いられるようになる。
【０１７０】
したがって、本実施の形態によれば、２つのオフゲート駆動回路１２４，１２５を並列に接続し、短絡事故等の発生時には、より値の大きいゲート抵抗に接続された方のオフゲート駆動回路を動作させるようにしたことで、通常のスイッチング動作時よりも大きな遮断耐量をスイッチング素子１０１に与えることができ、より大きな短絡電流を安全に遮断することができる。
【０１７１】
【発明の効果】
以上説明したように、本発明に係る電力変換装置によれば、複数のスイッチング素子のセンス端子からのセンス電流が各スイッチング素子で同じ値の所定値を超えないように各スイッチング素子の制御端子に与える信号を制御するようにしたことで、いずれかのスイッチング素子で直流短絡が発生しても各スイッチング素子の短絡電流をほぼ一定の値に揃えることができ、直列接続での各スイッチング素子の電圧分担のばらつきを簡易な構成で抑えることができる。
【０１７２】
本発明に係る電力変換装置によれば、並列に接続された複数のスイッチング素子のうち、いずれか１つに直流短絡が発生した場合には、他のスイッチング素子を点弧させるようにしたことで、並列接続構成での直流短絡時における電流分担の不平衡が解消され、サージ電圧によるスイッチング素子の破壊を防止することができる。
【０１７３】
本発明に係る電力変換装置によれば、スイッチング素子のセンス端子の電位と負極端子の電位とが等しくなるようにしたことで、センス端子および負極端子の電気的条件を等しくすることができる。
【図面の簡単な説明】
【図１】第１の実施の形態における電力変換装置の主要部の構成を示す回路図である。
【図２】第１の実施の形態におけるゲート駆動回路の構成を示す回路図である。
【図３】第２の実施の形態における電力変換装置の主要部の構成を示す回路図である。
【図４】第２の実施の形態におけるゲート駆動回路の構成を示す回路図である。
【図５】第３の実施の形態における電力変換装置の主要部の構成を示す回路図である。
【図６】第３の実施の形態におけるゲート駆動回路の構成を示す回路図である。
【図７】第４の実施の形態におけるゲート駆動回路の構成を示す回路図である。
【図８】第５の実施の形態におけるゲート駆動回路の構成を示す回路図である。
【図９】第６の実施の形態におけるゲート駆動回路の構成を示す回路図である。
【図１０】第７の実施の形態における電力変換装置の主要部の構成を示す回路図である。
【図１１】第８の実施の形態におけるスイッチング素子およびその周辺回路の構成を示す回路図である。
【図１２】第９の実施の形態におけるスイッチング素子およびその周辺回路の構成を示す回路図である。
【図１３】第１０の実施の形態におけるスイッチング素子およびその周辺回路の構成を示す回路図である。
【図１４】第１１の実施の形態におけるスイッチング素子およびその周辺回路の構成を示す回路図である。
【図１５】第１２の実施の形態におけるスイッチング素子およびその周辺回路の構成を示す回路図である。
【図１６】第１３の実施の形態におけるスイッチング素子およびその周辺回路の構成を示す回路図である。
【図１７】第１４の実施の形態におけるスイッチング素子およびその周辺回路の構成を示す回路図である。
【図１８】第１５の実施の形態におけるスイッチング素子およびその周辺回路の構成を示す回路図である。
【図１９】第１６の実施の形態におけるスイッチング素子およびその周辺回路の構成を示す回路図である。
【図２０】 従来の直列接続されたスイッチング素子により構成された電力変換装置の主要部を示す回路図である。
【図２１】 従来の並列接続されたスイッチング素子により構成された電力変換装置の主要部を示す回路図である。
【符号の説明】
１ａ，１ｂ，１ｃ，１ｄ スイッチング素子
２ａ，２ｂ ゲート抵抗
３ａ，３ｂ，３ｃ，３ｄ ゲート駆動回路
４ａ，４ｂ，４ｃ，４ｄ スナバコンデンサ
５ａ，５ｂ，５ｃ，５ｄ スナバダイオード
６ａ，６ｂ，６ｃ，６ｄ スナバ抵抗
７ａ，７ｂ，７ｃ，７ｄ センス端子
８ａ センス抵抗
９ａ トランジスタ
１０ａ オンゲート抵抗
１１ａ オフゲート抵抗
１２ａ オンゲートトランジスタ
１３ａ オフゲートトランジスタ
１４ａ ゲート信号発生回路
１５ａ ゲート電源
１６ａ ゲート電源
１７ａ ダイオード
１８ａ，１８ｂ センス電流設定部
１９ａ トランジスタ
２０ａ 抵抗
２１ａ 抵抗
２２ａ ツェナーダイオード
２３ａ ツェナーダイオード
２４ａ トランジスタ
２５ａ 抵抗
２６ａ トランジスタ
２７ａ ダイオード
２８ａ ダイオード
２９ａ ダイオード
３０ａ，３０ｂ ゲート光信号
３１ａ，３１ｂ 短絡検出光信号
３２ 強制短絡信号発生回路
３４ ゲート光信号発生回路
４０ａ 抵抗
４１ａ 抵抗
４２ａ ダイオード
４４ａ 抵抗
４５ａ 抵抗
４３ａ，４３ｂ，４３ｃ，４３ｄ ゲート駆動回路
５３ａ，５３ｂ，５３ｃ，５３ｄ ゲート駆動回路
６３ａ，７３ａ，８３ａ ゲート駆動回路
９３ａ，９３ｂ ゲート駆動回路
１０１ スイッチング素子
１０２ センス端子
１０３ エミッタ端子
１０４ センス抵抗
１０５ トランジスタ
１０６ ゲート抵抗
１０７ ゲート駆動回路
１０８ ダイオード
１０９ バイアス電源
１１０ バイアス抵抗
１１１ バイパスコンデンサ
１１２ トランジスタ
１１３ コレクタ抵抗
１１４ トランジスタ
１１５ ダイオード
１１６ コレクタ抵抗
１１７ エミッタ抵抗
１１８ トランジスタ
１１９ コンデンサ
１２０ 遅延回路
１２１ ＦＥＴ
１２２ ゲート抵抗切替回路
１２３ オンゲート駆動回路
１２４ オフゲート駆動回路
１２５ オフゲート駆動回路
１２６ オンゲート抵抗
１２７ オフゲート抵抗
１２８ オフゲート抵抗
１３０ トランジスタ
１３１ トランジスタ
２０１ａ，２０１ｂ，２０１ｃ，２０１ｄ スイッチング素子
２０２ａ，２０２ｂ，２０２ｃ，２０２ｄ ゲート抵抗
２０３ａ，２０３ｂ，２０３ｃ，２０３ｄ ゲート駆動回路
【発明の属する技術分野】
本発明は、複数の電力用のスイッチング素子により電力変換を行う電力変換装置に関し、特にスイッチング素子の保護回路の改良に関する。
【０００２】
【従来の技術】
近年、高電圧・大電流のＭＯＳ（Metal Oxcide Semiconductor）ゲート型の電力用スイッチング素子が実用化されてきている。ＭＯＳゲート型のスイッチング素子は、従来より使われているＧＴＯ（ゲート・ターンオフ）サイリスタ系のスイッチング素子に比べて、スイッチング速度が速く、安全動作領域が広く、制御性が高く、ゲート駆動回路が小型化できるなどの多くの利点がある。
【０００３】
直列送電などの応用分野においては、高電圧の電力変換装置を実現する必要があるため、多数のスイッチング素子を直列接続することが行われている。ＭＯＳゲート型のスイッチング素子は、スイッチング速度が速いので、直列に接続されたスイッチング素子間のスイッチングタイミングのバラつきが少ないという利点がある。
【０００４】
図２０は、直列接続された複数のスイッチング素子により構成された従来の電力変換装置の主要部を示す回路図である。同図においては、スイッチング素子２０１ａ乃至２０１ｄが直列に接続される。スイッチング素子２０１としてはＩＧＢＴ（Insulated Gate Bipolar Transistor）が用いられる。スイッチング素子２０１ａのコレクタ・エミッタ端子間には並列接続されたスナバダイオード５ａと抵抗６ａ、およびこれに接続されたスナバコンデンサ４ａが接続される。スイッチング素子２０１ａのゲート・エミッタ端子間にはゲート抵抗２０２ａとゲート駆動回路２０３ａとが接続される。スイッチング素子２０１ｂ乃至２０１ｄにも同様に、スナバダイオード５ｂ乃至５ｄ、抵抗６ｂ乃至６ｄ、スナバコンデンサ４ｂ乃至４ｄ、ゲート抵抗２０２ｂ乃至２０２ｄ、ゲート駆動回路２０３ｂ乃至２０３ｄがそれぞれ接続される。
【０００５】
スイッチング素子２０１ａおよび２０１ｂは、常に同時にスイッチングする一つのアームを構成する。また、スイッチング素子２０１ｃおよび２０１ｄは、スイッチング素子２０１ａ，２０１ｂとは逆の位相でスイッチングするアームを構成する。すなわち、スイッチング素子２０１ａおよび２０１ｂにオンゲート信号が与えられるときには、スイッチング素子２０１ｃおよび２０１ｄにはオフゲート信号が与えられる。
【０００６】
このように、スイッチング素子２０１ａおよび２０１ｂには同時にスイッチングするようにゲート信号が与えられる。ところが、実際には素子間のバラつきにより僅かにスイッチングにバラつきが発生する。特にターンオフのタイミングのバラつきの影響は大きく、先にターンオフしたスイッチング素子は、他のスイッチング素子に比べて大きなオフ電圧を分担することになる。こうしたオフ電圧の分担のバラつきはスイッチング素子の信頼性に関わるため、できるだけ小さくする必要がある。
【０００７】
こうした問題に対応するのが、それぞれのスイッチング素子２０１ａ乃至２０１ｄについて、スナバコンデンサ４ａ乃至４ｄ、スナバダイオード５ａ乃至５ｄ、スナバ抵抗６ａ乃至６ｄによって構成されたスナバ回路である。
【０００８】
このスナバ回路の動作についてスイッチング素子１０２ａを例に説明する。スイッチング素子１０２ａがターンオフした直後のコレクタ端子（正極端子）からエミッタ端子（負極端子）に流れる主電流は、一旦スナバ回路に転流し、スナバコンデンサ４ａの容量と主電流の値とで定まる傾き（ｄＶ／ｄｔ）に従い、スイッチング素子１０２ａのコレクタ・エミッタ間の電圧が上昇していく。スイッチング素子１０２ａのターンオフタイミングのバラつきΔｔとスイッチング素子１０２ａの電圧分担のバラつきΔＶとの間には、ΔＶ＝Δｔ×ｄＶ／ｄｔという関係があるから、スナバコンデンサ４ａの容量をある程度大きくして（ｄＶ／ｄｔ）を小さくすればΔＶも問題がならない程度に小さくすることができる。
【０００９】
ところで、スイッチング素子１０２ａの扱える電流容量が不足する場合には、スイッチング素子１０２ａを並列に接続して使用することが行われている。図２１は、並列接続されたスイッチング素子により構成された従来の電力変換装置の主要部を示す回路図である。同図においては、スイッチング素子２０１ａ，２０１ｂのそれぞれのコレクタ端子同士、エミッタ端子同士が接続され、それぞれのゲート・エミッタ端子間にゲート駆動回路２０３ａ，２０３ｂが接続される。スイッチング素子２０１ａおよび２０１ｂにより一つのアームが構成され、ゲート駆動回路２０３ａ，２０３ｂに同一のゲート信号を与えることで２つのスイッチング素子２０１ａ，２０１ｂを同一のタイミングで動作させるようになっている。
【００１０】
【発明が解決しようとする課題】
図２０に示した直列接続の構成では、いずれかのスイッチング素子が、オフしているべきときに誤ってターンオンしてしまう、いわゆる誤点弧などの要因により、直流電圧を短絡させてしまった場合に問題が発生する。
【００１１】
すなわち、直流短絡した状態では、ターンオンしたスイッチング素子だけで電力変換装置の直流電圧を支えることになり、各スイッチング素子間で分担する電圧のバラつきが生じることとなる。直流短絡状態でスイッチング素子が流すことのできる短絡電流は、スイッチング素子の静特性によって決まるものであり、製造バラつきが大きい。そして、流すことのできる短絡電流が大きいスイッチング素子ほど小さな電圧を分担し、短絡電流が小さいスイッチング素子ほど大きな電圧を分担することとなる。
【００１２】
直流短絡状態でのスイッチング素子の電圧分担のバラつきΔＶは、スイッチング素子間のバラつきをΔＩ、スナバコンデンサの容量をＣ、短絡時間をｔとすると、ΔＶ＝ΔＩ×ｔ／Ｃとなる。現在の素子製造技術では、流すことのできる短絡電流の値はスイッチング素子の定格電流の５倍から７倍程度と幅が広く、また短絡電流のバラつきはほぼスイッチング素子の定格電流の値に匹敵するほど大きなバラつきとなる。このため、直流短絡状態での電圧分担のバラつきを実用上問題のないレベルに抑えるためには、非常に大きなスナバコンデンサを装備することが考えられる。しかしながら、スナバコンデンサを大きくすれば、スナバ抵抗で消費する損失も大きくなり、電力変換装置全体としての効率の低下、大型化、高コスト化といった問題を招くこととなる。
【００１３】
また、図２１に示した並列接続の構成でも、いずれかのスイッチング素子が、オフしているべきときに誤ってターンオン（誤点弧）して直流電圧を短絡させてしまった場合に問題が発生する。
【００１４】
すなわち、並列に接続されたスイッチング素子のいずれかがターンオンしても他のスイッチング素子はオフした状態にあるため、スイッチング素子間で甚だしい電流分担の不平衡が生じる。このため、たとえ短時間で誤点弧が終わりスイッチング素子がオフ状態に復帰しようとしたとしても、電流分担の不平衡のために通常では発生しない大きな電圧サージが誤点弧したスイッチング素子や並列に接続された他のスイッチング素子に印加され、スイッチング素子が破壊されてしまうおそれがある。
【００１５】
本発明は、上記に鑑みてなされたものであり、その目的とするところは、直列接続の構成において直流短絡時の電圧分担のばらつきを簡易な構成で低減し得る電力変換装置を提供することにある。
【００１６】
本発明の別の目的は、並列接続の構成において直流短絡時の電流分担の不平衡に起因するサージ電圧によるスイッチング素子の破壊を防止し得る電力変換装置を提供することにある。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、請求項１記載の本発明に係る電力変換装置は、制御端子に与えられる信号によって正極端子から負極端子へ流れる主電流が制御されるスイッチング素子を複数直列に接続した電力変換装置において、各スイッチング素子は主電流の一部を分流して取り出すためのセンス端子を有し、このセンス端子により分流されたセンス電流を各スイッチング素子毎に検出するセンス電流検出手段と、このセンス電流が各スイッチング素子について同じ値に設定された所定値を超えないように各スイッチング素子の制御端子に与える信号を制御することによりスイッチング素子が短絡したときの短絡電流を制限する短絡電流制限手段と、を有することを特徴とする。
【００１８】
本発明にあっては、複数のスイッチング素子のセンス端子からのセンス電流が各スイッチング素子で同じ値の所定値を超えないように各スイッチング素子の制御端子に与える信号を制御するようにしたことで、いずれかのスイッチング素子で直流短絡が発生しても各スイッチング素子の短絡電流をほぼ一定の値に揃えることができ、直列接続での各スイッチング素子の電圧分担のばらつきを簡易な構成で抑えることができる。
【００１９】
請求項２記載の本発明は、請求項１記載の電力変換装置において、複数のスイッチング素子により一つのアームが構成され、複数のアームにより電力変換装置が構成されるものであって、前記センス電流の所定値は、一つのアームを構成する各スイッチング素子で同じ値のものが用いられることを特徴とする。
【００２０】
請求項３記載の本発明は、請求項１又は２記載の電力変換装置において、前記センス電流の所定値を定めるセンス電流指令値を設定するセンス電流設定手段を有することを特徴とする。
【００２１】
請求項４記載の本発明は、請求項１乃至３のいずれかに記載の電力変換装置において、前記スイッチング素子の正極端子・負極端子間の電圧を各スイッチング素子毎に検出する電圧検出手段を有することを特徴とする。
【００２２】
請求項５記載の本発明は、請求項４記載の電力変換装置において、前記センス電流設定手段は、前記電圧検出手段により検出された電圧が所定値を超えたときの増加分に応じてセンス電流指令値を変更する変更手段を有することを特徴とする。
【００２３】
請求項６記載の本発明は、請求項４又は５に記載の電力変換装置において、前記電圧検出手段により検出された電圧が所定値を超えないように各スイッチング素子の制御端子に与える信号を制御する信号制御手段を有することを特徴とする。
【００２４】
本発明にあっては、スイッチング素子の正極端子・負極端子間の電圧が所定値を超えないように各スイッチング素子の制御端子に与える信号を制御するようにしたことで、従来の充放電型のスナバ回路をスイッチング素子毎に備える必要性がなくなるので、より簡易な構成とすることができる。
【００２５】
請求項７記載の本発明は、請求項１乃至６のいずれかに記載の電力変換装置において、前記信号制御手段によりスイッチング素子の制御端子に与えられる信号を定める信号指令値を設定する信号設定手段を有することを特徴とする。
【００２６】
請求項８記載の本発明は、請求項７記載の電力変換装置において、前記信号設定手段は、前記電圧検出手段により検出された電圧が所定値を超えたときの増加分に応じて信号指令値を変更する変更手段を有することを特徴とする。
【００２７】
請求項９記載の本発明は、請求項６乃至８のいずれかに記載の電力変換装置において、前記電圧検出手段により検出された電圧に応じて前記短絡電流制限手段による動作と前記信号制御手段による動作とを切り替える切替手段を有することを特徴とする。
【００２８】
請求項１０記載の本発明は、請求項６乃至９のいずれかに記載の電力変換装置において、前記信号制御手段は、短絡時だけではなく通常のスイッチング動作時にも各スイッチング素子の制御端子に与える信号を制御する制御手段を有することを特徴とする。
【００２９】
請求項１１記載の本発明は、請求項１乃至１０のいずれかに記載の電力変換装置において、前記複数のスイッチング素子は並列に接続されたものであって、前記センス電流検出手段により検出された各スイッチング素子のセンス電流に基づいていずれかのスイッチング素子が誤点弧したことが検知された場合に、他のスイッチング素子を点弧させる点弧手段を有することを特徴とする。
【００３０】
本発明にあっては、並列に接続された複数のスイッチング素子のうち、いずれか１つに直流短絡が発生した場合には、他のスイッチング素子を点弧（ターンオン）させるようにしたことで、並列接続構成での直流短絡時における電流分担の不平衡が解消され、サージ電圧によるスイッチング素子の破壊を防止することができる。
【００３１】
請求項１２記載の本発明は、請求項１１記載の電力変換装置において、前記短絡電流制限手段は、前記点弧手段により他のスイッチング素子が点弧された後、センス電流が所定値を超えないように各スイッチング素子の制御端子に与える信号を制御することを特徴とする。
【００３２】
請求項１３記載の本発明は、正極端子から負極端子へ流れる主電流の一部を分流して取り出すためのセンス端子を備えたスイッチング素子を複数備えた電力変換装置において、スイッチング素子毎にセンス端子の電位と負極端子の電位とを等しくする電位制御手段を有することを特徴とする。
【００３３】
本発明にあっては、スイッチング素子のセンス端子の電位と負極端子の電位とが等しくなるようにしたことで、センス端子および負極端子の電気的条件が等しくなるようにしている。
【００３４】
請求項１４記載の本発明は、請求項１３記載の電力変換装置において、前記電位制御手段は、スイッチング素子のセンス端子にベース端子が接続されたトランジスタと、このトランジスタのエミッタ端子とスイッチング素子の負極端子との間に接続され、トランジスタのエミッタ端子の電位をスイッチング素子の負極端子の電位に対してトランジスタのベース・エミッタ間の電位差だけ引き下げた電位とする電位引下手段と、を有することを特徴とする。
【００３５】
請求項１５の本発明は、請求項１４記載の電力変換装置において、前記電位引下手段は、順方向にバイアスされたダイオードにより構成されたものであって、このダイオードのアノード端子がスイッチング素子の負極端子に接続され、カソード端子がトランジスタのエミッタ端子に接続されたことを特徴とする。
【００３６】
請求項１６記載の本発明は、請求項１４記載の電力変換装置において、前記電位引下手段は、前記トランジスタと同一種類のトランジスタにより構成されたものであって、このトランジスタのベース端子がスイッチング素子の負極端子に接続され、このトランジスタのエミッタ端子が前記トランジスタのエミッタ端子に接続されたことを特徴とする。
【００３７】
請求項１７記載の本発明は、請求項１６記載の電力変換装置において、前記トランジスタおよびこれと同一種類のトランジスタにより作動増幅器を構成したことを特徴とする。
【００３８】
請求項１８記載の本発明は、請求項１３記載の電力変換装置において、前記電位制御手段は、スイッチング素子のセンス端子にエミッタ端子が接続されたトランジスタと、このトランジスタのベース端子とスイッチング素子の負極端子との間に接続され、トランジスタのベース端子の電位をスイッチング素子の負極端子の電位に対してトランジスタのエミッタ・ベース間の電位差だけ引き下げた電位とする電位引下手段と、を有することを特徴とする。
【００３９】
請求項１９記載の本発明は、請求項１８記載の電力変換装置において、前記電位引下手段は、順方向にバイアスされたダイオード又は前記トランジスタと同一種類のトランジスタにより構成されたことを特徴とする。
【００４０】
請求項２０記載の本発明は、請求項１３乃至１９のいずれかに記載の電力変換装置において、センス端子により主電流から分流されたセンス電流を検出するセンス電流検出手段と、前記センス電流検出手段により検出されたセンス電流が所定値を超えないようにスイッチング素子の制御端子に与える信号を制御することによりスイッチング素子が短絡したときの短絡電流を制限する短絡電流制限手段と、を有することを特徴とする。
【００４１】
請求項２１記載の本発明は、請求項２０記載の電力変換装置において、前記短絡電流制限手段は、センス電流を積分する積分手段を有し、この積分手段による積分値が所定値を超えた場合に制限することを特徴とする。
【００４２】
請求項２２記載の本発明は、請求項２０記載の電力変換装置において、前記短絡電流制限手段は、センス電流が所定値を超えたときに所定時間の計測を開始する計測手段を有し、センス電流が所定値を超えた状態でこの所定時間が経過したときに制限することを特徴とする。
【００４３】
請求項２３記載の本発明は、請求項２０乃至２２のいずれかに記載の電力変換装置において、前記センス電流検出手段により検出されたセンス電流が所定値を超えた場合に、スイッチング素子の制御端子とこのスイッチング素子を駆動する駆動回路との間に接続された抵抗をより値の大きな抵抗に切り替える抵抗切替手段と、を有することを特徴とする。
【００４４】
請求項２４記載の本発明は、請求項２０乃至２２のいずれかに記載の電力変換装置において、スイッチング素子の制御端子に並列接続された値の異なる複数の抵抗と、この複数の抵抗にそれぞれ接続された駆動回路と、前記センス電流検出手段により検出されたセンス電流が所定値を超えた場合に、より値の大きな抵抗に接続された駆動回路を作動させる作動手段と、を有することを特徴とする。
【００４５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
【００４６】
［第１の実施の形態］
図１は、一実施の形態における電力変換装置の主要部の構成を示す回路図である。同図の電力変換装置は、図２０に示したものに対して、スイッチング素子２１０ａ乃至２０１ｄの代わりに、センス端子７ａ乃至７ｄをそれぞれ備えたＭＯＳゲート型のスイッチング素子１ａ乃至１ｄが直列に接続されるとともに、各センス端子７ａ乃至７ｄがそれぞれゲート駆動回路３ａ乃至３ｄに接続されたた構成である。なお、その他、図２０と同一物には同一の符号を付すこととし、ここでは説明を省略する。
【００４７】
スイッチング素子１ａ乃至１ｄ、ゲート駆動回路３ａ乃至３ｄはそれぞれ同様の構成であるので、ここではスイッチング素子１ａ、ゲート駆動回路３ａを例に説明する。
【００４８】
スイッチング素子１ａのセンス端子７ａは、スイッチング素子１ａのコレクタ端子（正極端子）からエミッタ端子（負極端子）へ流れる主電流の一部を分流したセンス電流を取り出すためのものであり、ゲート駆動回路３ａは、このセンス電流が一定となるようにスイッチング素子１ａのゲート端子に与えるゲート電圧をフィードバック制御する機能を備えるものである。
【００４９】
図２は、ゲート駆動回路３ａの構成を示す回路図である。同図のゲート駆動回路３ａは、ゲート電源１５ａ，１６ａが直列接続され、これに並列にゲート信号発生回路１４ａが接続される。ゲート電源１５ａの正極線にはＮＰＮ型のオンゲートトランジスタ１２ａのコレクタ端子が接続され、ゲート電源１５ｂの負極線にはＰＮＰ型のオフゲートトランジスタ１３ａのコレクタ端子が接続される。オンゲートトランジスタ１２ａのベース端子とオフゲートトランジスタ１３ａのベース端子とが接続され、その接続点はゲート信号発生回路１４ａに接続される。ゲート電源１５ａ，１６ａによってオンゲートトランジスタ１２ａ、オフゲートトランジスタ１３ａ、およびゲート信号発生回路１４ａに電力が供給される。
【００５０】
オンゲートトランジスタ１２ａのエミッタ端子は、オンゲート抵抗１０ａを介してスイッチング素子１ａのゲート端子に接続される。オンゲート抵抗１０ａとゲート端子とを接続する接続線には、オフゲートトランジスタ１３ａのエミッタ端子がオフゲート抵抗１１ａを介して接続される。
【００５１】
また、この接続線には、ダイオード１７ａのアノード端子が接続され、ダイオード１７ａのカソード端子はＮＰＮ型のトランジスタ９ａのコレクタ端子に接続される。トランジスタ９ａのベース端子はスイッチング素子１ａのセンス端子７ａに接続される。トランジスタ９ａのエミッタ端子はスイッチング素子１ａのエミッタ端子に接続されるとともに、ゲート電源１５ａ，１６ａの接続点に接続される。またトランジスタ９ａのベース・エミッタ端子間にはセンス抵抗８ａが接続される。
【００５２】
通常の動作時には、ゲート信号発生回路１４ａからの信号に基づいてオンゲートトランジスタ１２ａとオフゲートトランジスタ１３ａとが交互に導通する。オンゲートトランジスタ１２ａによるオンゲート電圧はオンゲート抵抗１０ａを経由してスイッチング素子１ａのゲート端子に供給される。また、オフゲートトランジスタ１３ａによるオフゲート電圧はオフゲート抵抗１１ａを経由してスイッチング素子１ａのゲート端子に供給される。このオンゲート電圧はゲート電源１５ａにより定められ、オフゲート電圧はゲート電源１６ａにより定められる。
【００５３】
ここで、直流短絡が発生してスイッチング素子１ａの主電流が急増すると、センス端子７ａから流れ出すセンス電流も急増し、センス抵抗８ａの両端の電圧が上昇してトランジスタ９ａが導通する。これにより、トランジスタ９ａのコレクタ電流がスイッチング素子１ａの制御端子に供給されるゲート電圧を引き下げる方向へダイオード１７ａに流れ、その結果スイッチング素子１ａの主電流が減少してセンス抵抗８ａによって定まる一定の値に制限される。
【００５４】
このように、ダイオード１７ａ、トランジスタ９ａ、センス抵抗８ａ等により短絡電流制限回路が構成され、これらの回路定数については、他のゲート駆動回路３ｂ乃至３ｄにおいても同じ値のものを用いるようにする。
【００５５】
したがって、本実施の形態によれば、各スイッチング素子のセンス端子からのセンス電流が、全てのスイッチング素子について同じ値に設定された所定値を超えないように各スイッチング素子の制御端子に与えるゲート電圧を制御するようにしたことで、スイッチング素子の静特性のバラつきによらずに各スイッチング素子の短絡電流をほぼ一定の値に揃えることができ、もって直列接続の構成における直流短絡時の電圧分担のばらつきを抑えることができる。
【００５６】
［第２の実施の形態］
第１の実施の形態においては、各ゲート駆動回路に設けた短絡電流制限回路の回路定数を揃えることで、各スイッチング素子の短絡電流の値を揃えることとした。しかしながら、実際には回路定数のわずかなバラつきによって各スイッチング素子に短絡電流のバラつきが生じることが考えられる。第２の実施の形態では、この点に対応した電力変換装置について説明する。
【００５７】
図３は、本実施の形態における電力変換装置の主要部の構成を示す回路図である。同図の電力変換装置は、図１に対して、上側アームを構成するスイッチング素子１ａ，１ｂのゲート駆動回路４３ａ，４３ｂにセンス電流設定部１８ａを接続し、下側アームを構成するスイッチング素子１ｃ，１ｄのゲート駆動回路４３ｃ，４３ｄにセンス電流設定部１８ｂを接続した構成である。なお、その他、図１と同一物には同一の符号を付すこととし、ここではその説明を省略する。
【００５８】
ゲート駆動回路４３ａ乃至４３ｄは同一構成であるので、ゲート駆動回路４３ａを例にその機能について説明する。図４は、ゲート駆動回路４３ａの構成を示す回路図である。同図のゲート駆動回路４３ａは、図２に対して、トランジスタ９ａのエミッタ端子が、その接続先としてダイオード１７ａの代わりに、トランジスタ９ａと同一種類のトランジスタ１９ａのエミッタ端子に接続される。この接続点は抵抗４０ａを介してスイッチング素子１ａのエミッタ端子に接続される。トランジスタ１９ａのコレクタ端子はゲート電源１５ａの正極線に接続されて電力供給を受け、トランジスタ１９ａのベース端子にはセンス電流設定部１８ａが接続される。なお、その他、図２と同一物には同一の符号を付すこととし、ここでは説明を省略する。
【００５９】
センス電流設定部１８ａからはセンス電流指令値が出力され、トランジスタ１９ａのベース端子に与えられる。このような構成において、トランジスタ９ａが導通してスイッチング素子１ａのゲート電圧を制御し始めるのは、トランジスタ９ａのベース電位がトランジスタ１９ａのベース電位、すなわちセンス電流指令値を上回ったときである。
【００６０】
一方、トランジスタ９ａのベース電位は、センス電流とセンス抵抗８ａとの積で定まるものである。よって、直流短絡が生じた場合、トランジスタ９ａのベース電位がセンス電流指令値を超えたところで、センス電流に基づく制御がかかり始め、トランジスタ９ａのベース電位がセンス電流指令値を超えないようにセンス電流がフィードバック制御され、これによりスイッチング素子１ａの主電流が制御される。すなわち、短絡電流の値は、センス電流指令値によって設定される。
【００６１】
したがって、本実施の形態によれば、同じアームを構成する複数のスイッチング素子のゲート駆動回路に同一のセンス電流指令値を与え、スイッチング素子のセンス電流およびセンス抵抗により定まる電位がこのセンス電流指令値を超えないようにスイッチング素子の主電流を制御するようにしたことで、短絡電流制限回路の回路定数のわずかなバラつきによって生じる各スイッチング素子の短絡電流のバラつきを抑制することができ、ひいては直流短絡時の電圧分担のバラつきを小さくすることができる。
【００６２】
［第３の実施の形態］
第２の実施の形態では、同じアームを構成する各スイッチング素子のゲート駆動回路に同一のセンス電流指令値を与えることとした。しかしながら、各スイッチング素子は異なる主回路電位にあるため、各スイッチング素子毎にコレクタ・エミッタ端子間電圧（以下、「電圧Ｖｃｅ」という）が若干異なっている。このため、センス電流指令値のような信号の伝送は、例えば光信号で行うこと等により電気的に絶縁しなければならず、装置の構成が複雑になり好ましくない。第３の実施の形態では、この点に対応した電力変換装置について説明する。
【００６３】
図５は、本実施の形態における電力変換装置の主要部の構成を示す回路図である。同図の電力変換装置は、図１に対して、各スイッチング素子１ａ乃至１ｄのコレクタ端子がそれぞれのゲート駆動回路５３ａ乃至５３ｄに接続された構成であり、ゲート駆動回路５３ａ乃至５３ｄにおいて各スイッチング素子１ａ乃至１ｄの電圧Ｖｃｅをモニターできるようにしている。なお、その他、図１と同一物には同一の符号を付すこととし、ここではその説明を省略する。
【００６４】
ゲート駆動回路５３ａ乃至５３ｄは同一の構成であるので、ゲート駆動回路５３ａを例にその機能について説明する。図６は、ゲート駆動回路５３ａの構成を示す回路図である。同図のゲート駆動回路５３ａは、図４に対して、トランジスタ１９ａのベース端子が、その接続先としてセンス電流設定部１８ａの代わりに、抵抗２１ａおよびこの抵抗２１ａにカソード端子が接続されたツェナーダイオード２２ａを介してスイッチング素子１ａのコレクタ端子に接続される。
【００６５】
ゲート電源１５ａには、抵抗４１ａおよびこの抵抗４１ａにカソード端子が接続されたツェナーダイオード２３ａが並列に接続される。この抵抗４１ａおよびツェナーダイオード２３ａの接続点と、ツェナーダイオード２２ａのアノード端子およびトランジスタ１９ａのベース端子の接続点との間に抵抗２０ａが接続される。なお、オンゲートトランジスタ１２ａ、オンゲート抵抗１０ａ、オフゲートトランジスタ１３ａ、オフゲート抵抗１１ａについては図面を簡易にするため省略してある。その他、図４と同一物には同一の符号を付すこととし、ここでは説明を省略する。
【００６６】
これらセンス抵抗４ａ、トランジスタ９ａ，１９ａ、ダイオード１７ａ、ツェナーダイオード２３ａ等によりセンス電流指令値を設定して短絡電流を制限する短絡電流制限回路が構成され、ツェナーダイオード２２ａ、抵抗２１ａによりスイッチング素子１ａの電圧Ｖｃｅを検出する検出回路が構成され、ツェナーダイオード２２ａ，２３ａ、抵抗２０ａ，２１ａによりスイッチング素子１ａの電圧Ｖｃｅが所定値を超えたときの増加分に応じてセンス電流指令値を変更する変更回路が構成される。これらの回路定数については、他のゲート駆動回路５３ｂ乃至５３ｄにおいても同じ値のものを用いるようにする。
【００６７】
抵抗２１ａおよびツェナーダイオード２２ａは、スイッチング素子１ａの電圧Ｖｃｅの過度な上昇を抑えるためにも使用される。すなわち、スイッチング素子１ａの電圧Ｖｃｅがツェナーダイオード２２ａにより定まる一定の電圧値よりも低い値であれば、短絡電流を定めるセンス電流指令値はツェナーダイオード２３ａでのみ決まる。
【００６８】
ここで、スイッチング素子１ａで流すことのできる短絡電流の値が直列に接続された他のスイッチング素子１ｂ乃至１ｄのものよりも低い場合には、直流短絡状態になると、スイッチング素子１ａの電圧Ｖｃｅは他のスイッチング素子のものよりも上昇し、やがてツェナーダイオード２２ａが導通する。ツェナーダイオード２２ａが導通するとその等価抵抗はきわめて小さくなるので、この状態ではトランジスタ１９ａのベース電位、すなわちセンス電流指令値は、スイッチング素子１ａの電圧Ｖｃｅとツェナーダイオード２３ａの電圧を抵抗２０ａと抵抗２１ａとによって分圧した値となる。
【００６９】
よって、スイッチング素子１ａの電圧Ｖｃｅがツェナーダイオード２２ａの電圧よりも上昇しようとするとセンス電流指令値が上昇し、これによってスイッチング素子１ａに流れる短絡電流が増大し、その分だけスイッチング素子１ａの電圧Ｖｃｅが減少することとなる。これにより、スイッチング素子１ａの電圧Ｖｃｅはツェナーダイオード２２ａにより定まる所定値を超えないように制御される。
【００７０】
したがって、本実施の形態によれば、スイッチング素子の電圧Ｖｃｅが所定値を超えたときの増加分に応じてセンス電流指令値を変更することにより、この電圧Ｖｃｅが各スイッチング素子について同じに設定された所定値を超えないようにしたことで、各スイッチング素子の短絡電流にバラつきがあった場合でも、電圧Ｖｃｅをほぼ一定の値に揃えることができる。
【００７１】
［第４の実施の形態］
第３の実施の形態においては、スイッチング素子の電圧Ｖｃｅに応じてセンス電流指令値を変更させ、間接的にスイッチング素子へのゲート電圧を制御することとしたが、もっと直接的にこのゲート電圧を制御することも考えられる。本実施の形態においては、この点に対応した電力変換装置について説明する。
【００７２】
本実施の形態における電力変換装置の基本的な構成は図５に示したものと同様であり、そのゲート駆動回路５３ａ乃至５３ｄとは内部構成が異なるゲート駆動回路６３ａ乃至６３ｄを用いた構成である。
【００７３】
ゲート駆動回路６３ａ乃至６３ｄは同一構成であるので、ゲート駆動回路６３ａを例にその機能について説明する。図７は、本実施の形態におけるゲート駆動回路６３ａの構成を示す回路図である。同図のゲート駆動回路６３ａは、図６に対して、トランジスタ９ａのコレクタ端子が、その接続先としてダイオード１７ａの代わりに抵抗２０ａに接続され、この抵抗２０ａの他端子はゲート電源１５ａの正極線に接続される。スイッチング素子１ａのコレクタ端子に直列接続されたツェナーダイオード２２ａおよび抵抗２１ａは、その接続先としてトランジスタ１９ａのベース端子に代えて、トランジスタ９ａのコレクタ端子および新たに設けられたＰＮＰ型のトランジスタ２４ａのベース端子に接続される。
【００７４】
このトランジスタ２４ａのコレクタ端子はゲート電源１５ａの負極線に接続される。トランジスタ２４ａのエミッタ端子にはダイオード４２ａのカソード端子が接続され、ダイオード４２ａのアノード端子はゲート信号発生回路１４ａとスイッチング素子１ａのゲート端子とを接続する接続線に接続される。なお、その他、図６と同一物には同一の符号を付すこととし、ここでは説明を省略する。
【００７５】
これらツェナーダイオード２２ａ、抵抗２１ａ、ダイオード４２ａ、トランジスタ２４ａ等により所定値を超えないようにスイッチング素子１ａの電圧Ｖｃｅを直接的に制御する電圧（信号）制御回路が構成され、トランジスタ９ａ等により電圧指令値を設定する電圧設定回路が構成され、ツェナーダイオード２２ａ、抵抗２１ａ、トランジスタ９ａ、抵抗２０ａ等により電圧指令値を変更する変更回路が構成される。これらの回路定数については、他のゲート駆動回路６３ｂ乃至６３ｄにおいても同じ値のものを用いるようにする。
【００７６】
トランジスタ２４ａは、前段のトランジスタ９ａによって決まるゲート電圧指令値を電流増幅してスイッチング素子１ａのゲート端子に伝えるものであり、その電圧増幅度は１であるので、スイッチング素子１ａのゲート電位は、ほぼトランジスタ９ａのコレクタ電位によって決まる。すなわち、トランジスタ９ａのコレクタ電位が上昇するとスイッチング素子１ａのゲート電位も上昇し、その主電流がより多く流れることとなる。
【００７７】
通常時においては、このトランジスタ９ａのコレクタ電位は、抵抗２０ａの値とトランジスタ９ａのコレクタ電流の値とによって決まる。すなわち、センス電流がセンス抵抗８ａで定める所定値よりも大きくなり、トランジスタ９ａが導通を始めると、センス電流の増加に伴ってこのコレクタ電流も増加するので、結局はトランジスタ９ａのコレクタ電位の変化はセンス電流の変化によってのみ決定される。
【００７８】
ここで、スイッチング素子１ａの電圧Ｖｃｅがツェナーダイオード２２ａにより定まる電圧値を超えると、ツェナーダイオード２２ａが導通を始め、その等価抵抗は極めて小さくなる。この状態においては、トランジスタ９ａのコレクタ電位、すなわちゲート電圧指令値は、スイッチング素子１ａのコレクタ端子からツェナーダイオード２２ａおよび抵抗２１ａを介して流れてくる電流からトランジスタ９ａのコレクタ電流を差し引いた値により定まるので増加することとなる。
【００７９】
よって、スイッチング素子１ａの電圧Ｖｃｅがツェナーダイオード２２ａにより定まる電圧値よりも上昇しようとするとゲート電圧指令値が上昇し、これによってスイッチング素子１ａに流れる主電流が増大し、その分だけスイッチング素子１ａの電圧Ｖｃｅが減少することとなる。
【００８０】
したがって、本実施の形態によれば、スイッチング素子の電圧Ｖｃｅをツェナーダイオード２２ａによって検出し、電圧Ｖｃｅが所定値を超えた場合には、トランジスタ２４ａのコレクタ電位をその分だけ上昇させ、このコレクタ電位をトランジスタ２４ａおよびダイオード４２ａを介してスイッチング素子のゲート電位に伝えるようにしたことで、これに応じてスイッチング素子に流れる主電流が増大してスイッチング素子の電圧Ｖｃｅを減少させることができ、電圧Ｖｃｅをほぼ一定に制御することができる。
【００８１】
また、各ゲート駆動回路において電圧制御回路の回路定数を揃えるようにしたことで、各スイッチング素子の電圧Ｖｃｅをほぼ一定の値に揃えることができる。
【００８２】
［第５の実施の形態］
第４の実施の形態においては、センス電流指令値を変更することによりスイッチング素子のゲート電圧を調整して短絡電流を制限する短絡電流制限回路と、スイッチング素子の電圧Ｖｃｅに応じてスイッチング素子のゲート電圧を直接的に制御する電圧制御回路とが同時に動作するよになっている。これに対して、スイッチング素子の短絡時の電圧・電流に応じて２つの制限回路を切り替えることが考えられる。本実施の形態においては、この点に対応した電力変換装置について説明する。
【００８３】
本実施の形態における電力変換装置の基本的な構成は図５に示したものと同様であり、そのゲート駆動回路５３ａ乃至５３ｄとは内部構成が異なるゲート駆動回路７３ａ乃至７３ｄを用いた構成である。
【００８４】
ゲート駆動回路７３ａ乃至７３ｄは同一構成であるので、ゲート駆動回路７３ａを例にその機能について説明する。図８は、ゲート駆動回路７３ａの構成を示す回路図である。同図のゲート駆動回路７３ａは、図７に対して、スイッチング素子１ａのコレクタ端子に直列接続されたツェナーダイオード２２ａおよび抵抗２１ａが、その接続先としてトランジスタ９ａのコレクタ端子に代えて、新たに設けられたＮＰＮ型のトランジスタ２６ａのベース端子に接続される。この接続点には抵抗２５ａが接続され、抵抗２５ａの他端子はゲート電源１５ａの負極線に接続される。トランジスタ２６ａのエミッタ端子には抵抗４５ａが接続され、抵抗４５ａの他端子はゲート電源１５ａの負極線に接続される。また、トランジスタ２６ａのエミッタ端子にはダイオード２７ａのアノード端子が接続され、トランジスタ９ａのコレクタ端子にはダイオード２８ａのアノード端子が接続される。それぞれのダイオード２７ａ，２８ａのカソード端子が接続され、その接続点はトランジスタ２４ａのベース端子に接続される。また、その接続点には抵抗４４ａが接続され、抵抗４４ａの他端子はゲート電源１５ａの負極線に接続される。なお、その他、図７と同一物には同一の符号を付すこととし、ここでは説明を省略する。
【００８５】
これらトランジスタ２６ａや並列接続されたダイオード２７ａ，２８ａ等により短絡電流制限回路と電圧制御回路とを切り替える切替回路が構成される。この回路定数については他のゲート駆動回路７３ｂ乃至７３ｄにおいても同じ値のものを用いるようにする。
【００８６】
スイッチング素子１ａのゲート電位は、トランジスタ２４ａのベース電位によって制御される。このトランジスタ２４ａのベース端子には、スイッチング素子１ａの電圧Ｖｃｅ検出用のダイオード２７ａと、センス電流検出用のダイオード２８ａとが並列に接続されており、どちらか電位の高い方のダイオードのみが導通することとなる。
【００８７】
スイッチング素子１ａの電圧Ｖｃｅがツェナーダイオード２２ａで定まる値よりも低い場合には、トランジスタ２６ａのエミッタ電位はトランジスタ９ａのコレクタ電位に比較して小さいので、ダイオード２８ａのみが導通し、トランジスタ２４ａのベース電位はセンス電流のみによって決定される。
【００８８】
一方、スイッチング素子１ａの電圧Ｖｃｅがツェナーダイオード２２ａで定まる値よりも高くなった場合には、ツェナーダイオード２２ａが導通し、やがてトランジスタ２６ａのエミッタ電位がトランジスタ９ａのコレクタ電位を上回るようになる。このとき、ダイオード２７ａが導通し、ダイオード２８ａが非導通となり、トランジスタ２４ａのベース電位はスイッチング素子１ａの電圧Ｖｃｅのみによって決定される。
【００８９】
したがって、本実施の形態によれば、スイッチング素子のゲート電位を制御するトランジスタ２４ａのベース電位を定める際に、スイッチング素子の電圧Ｖｃｅが通常である場合には、ダイオード２８ａが導通してセンス電流により定まり、スイッチング素子の電圧Ｖｃｅが所定値を超えた場合には、ダイオード２７ａが導通して電圧Ｖｃｅにより定まるようにしたことで、スイッチング素子の電圧・電流の状態に応じて短絡電流制限回路と電圧制御回路と切り替えてスイッチング素子のゲート電圧を決定することができる。
【００９０】
［第６の実施の形態］
第１乃至第５の実施の形態においては、各スイッチング素子について従来の充放電型のスナバ回路を用いることを前提としていたが、第３乃至５の実施の形態に示したように、いずれかのスイッチング素子の分担電圧が上昇しすぎたときにはゲート駆動回路に設けた電圧制御回路によってこの分担電圧のバラつきを抑えることが可能になった場合には、ことさら各スイッチング素子に充放電型のスナバ回路を備える必要性はなく取り外した構成とすることができる。
【００９１】
しかしながら、各スイッチング素子の電圧分担のバラつきは直流短絡時のみでなく通常のターンオフスイッチングの過渡期にも発生する。通常のターンオフスイッチングでは、直流短絡時に比べて過渡時間がきわめて短いために、直流短絡時ほど深刻な電圧分担のアンバランスは発生しないものの、電圧分担のアンバランスはより小さいことが望ましいことに変わりはない。そこで、本実施の形態にでは、充放電型のスナバ回路を取り外したとしても、各スイッチング素子の電圧分担のアンバランスをさらに抑えることのできる電力変換装置について説明する。
【００９２】
本実施の形態における電力変換装置の基本的な構成は図５のようにスイッチング素子１ａ乃至１ｄが直列接続され、各スイッチング素子毎にゲート駆動回路８３ａ乃至８３ｄが設けられた構成である。ゲート駆動回路８３ａ乃至８３ｄは同一構成であるので、ゲート駆動回路８３ａを例にその機能について説明する。
【００９３】
図９は、本実施の形態におけるゲート駆動回路８３ａの構成を示す回路図である。同図のゲート駆動回路８３ａは、図８に対して、新たに設けたダイオード２９ａのアノード端子がトランジスタ２６ａのエミッタ端子とダイオード２８ａのアノード端子とを接続する接続線に接続され、ダイオード２９ａのカソード端子がスイッチング素子１ａのゲート端子とゲート信号発生回路１４ａとを接続する接続線に接続された構成である。なお、その他、図８と同一物には同一の符号を付すこととし、ここではその説明を省略する。
【００９４】
このダイオード２９ａにより通常のスイッチング動作時における電圧制御回路が構成され、その回路定数については他のゲート駆動回路８３ｂ乃至８３ｄにおいても同じ値のものを用いるようにする。
【００９５】
ダイオード２９ａは、通常のターンオフスイッチング時において、その過渡期にスイッチング素子１ａの電圧Ｖｃｅが上昇してトランジスタ２６ａのエミッタ電位が上昇したときに導通して電圧Ｖｃｅを減少させるためのものである。すなわち、ダイオード２９ａが導通することによって、ターンオフによりスイッチング素子１ａのゲート閾値電圧の程度まで下がったゲート電位が引き上がり、スイッチング素子１ａに主電流がより多く流れるようになって電圧Ｖｃｅを減少させる。
【００９６】
このダイオード２９ａの動作によって、スイッチング素子１ａのゲート電位が引き上げられてターンオフし始めたスイッチング素子１ａのターンオフ動作を遅らせ、これによってスイッチング素子１ａの分担電圧を引き下げる。
【００９７】
したがって、本実施の形態によれば、ダイオード２９ａによりスイッチング素子の電圧Ｖｃｅが所定値を超えた場合には、その増加分だけスイッチング素子のゲート電位を増加させて電圧Ｖｃｅが一定になるようにしたことで、通常のターンオフのように過渡期が短くても各スイッチング素子の電圧分担のアンバランスを抑えることができる。
【００９８】
［第７の実施の形態］
第１乃至第６の実施の形態においては、複数個のスイッチング素子を直列接続したときの各スイッチング素子間の電圧分担のバラつきを防止することとした。これに対し、本実施の形態では、複数のスイッチング素子を並列接続したときの各スイッチング素子間の電流不平衡を防止する電力変換装置について説明する。
【００９９】
図１０は、本実施の形態における電力変換装置の主要部の構成を示す回路図である。同図の電力変換装置は、図２１に対して、スイッチング素子２０１ａ，２０１ｂの代わりにセンス端子を備えたスイッチング素子１ａ，１ｂが並列に接続される。このスイッチング素子１ａ，１ｂにはそのセンス端子７ａ，７ｂからのセンス電流に基づいてゲート電位を制御するゲート駆動回路９３ａ，９３ｂがそれぞれ接続される。スイッチング素子１ａ，１ｂのエミッタ端子、センス端子はそれぞれゲート駆動回路９３ａ，９３ｂに接続され、各スイッチング素子のコレクタ端子はゲート抵抗２ａ，２ｂを介してそれぞれゲート駆動回路９３ａ，９３ｂに接続される。このゲート駆動回路９３ａ，９３ｂは、強制短絡信号発生回路３２およびゲート光信号発生回路３４と光信号の送受信が可能に構成される。また、スイッチング素子１ａおよび１ｂにより一つのアームが構成される。
【０１００】
ゲート駆動回路９３ａ，９３ｂは、スイッチング素子１ａ，１ｂのセンス端子７ａ，７ｂからのセンス電流を用いて直流短絡事故が発生したことを検知すると、このセンス電流が所定値を超えないようにそれぞれスイッチング素子１ａ，１ｂのゲート電位をフィードバック制御するとともに、直流短絡を検出した旨を通知するための短絡検出光信号を強制短絡信号発生回路３２へ送信する。
【０１０１】
強制短絡信号発生回路３２では、同一のアームを構成するスイッチング素子１ａ，１ｂのそれぞれのゲート駆動回路９３ａ，９３ｂから送信されてきた短絡検出光信号の論理和を取り、いずれか一方のスイッチング素子について直流短絡が発生した場合に強制短絡信号を生成し、これをゲート光信号発生回路３４へ送出する。
【０１０２】
ゲート光信号発生回路３４では、この強制短絡信号に基づいてゲート光信号を生成し、このゲート光信号をゲート駆動回路９３ａ，９３ｂの双方に送信する。
【０１０３】
ゲート駆動回路９３ａ，９３ｂでは、ゲート光信号を受信した場合には、それぞれに接続されたスイッチング素子１ａ，１ｂをターンオン（点弧）させる。この構成により、いずれかのスイッチング素子について直流短絡が検知された場合には、他のスイッチング素子についても点弧されるので、各スイッチング素子での電流分担の不平衡が解消され、大きなサージ電圧の発生が回避される。
【０１０４】
また、このゲート駆動回路９３ａ，９３ｂは同一の構成であり、各内部の短絡電流制限回路ではセンス電流の所定値が同じ値になるように設定されるので、スイッチング素子が点弧された後、各スイッチング素子のセンス電流は同じ値となるように制御される。
【０１０５】
したがって、本実施の形態によれば、並列に接続された複数のスイッチング素子のうち、いずれか１つに直流短絡が発生した場合には、他のスイッチング素子も短絡させるようにしたことで、並列接続構成での直流短絡時における電流分担の不平衡が解消され、サージ電圧によるスイッチング素子の破壊を防止することができる。
【０１０６】
また、本実施の形態によれば、各スイッチング素子についてセンス電流の所定値として同じ値が用いられるようにしたことで、各スイッチング素子の電流分担の不平衡に起因するスイッチング素子の破壊を防止することができる。
【０１０７】
［第８の実施の形態］
上記各実施の形態においては、センス端子を備えたスイッチング素子を用いることとしたが、このセンス端子の実態は、スイッチング素子に内蔵されている多くのＩＧＢＴ素子の一部のエミッタ端子を別に取り出したものである。このセンス端子から流れるセンス電流が主電流に対して比例した値となるようにするためには、センス端子とエミッタ端子との電気的条件がなるべく等しくなるようにする必要がある。
【０１０８】
ところが、前述したようにセンス端子をトランジスタのベース端子に接続した場合には、このトランジスタのベース・エミッタ端子間電圧の分（約０．６Ｖ）だけ、センス端子の電位がエミッタ端子の電位よりも高くなってしまう。このため、センス電流が流れにくくなる。特に、通常のスイッチング時にはセンス電流は流れにくく、直流短絡が発生して初めて急激にセンス電流が流れ出すようになってしまう。
【０１０９】
本実施の形態では、このような点に鑑み、センス端子の電位とエミッタ端子の電位との差を低減する電力変換装置について説明する。本電力変換装置は、直列接続あるいは並列接続された複数のスイッチング素子を備えるものであるが、ここではその全体図面を省略し、複数のスイッチング素子のうちの１つであるスイッチング素子１０１とその周辺回路について説明する。
【０１１０】
図１１は、本実施の形態におけるスイッチング素子１０１およびその周辺回路の構成を示す回路図である。スイッチング素子１０１のゲート端子はゲート抵抗１０６を介してゲート駆動回路１０７に接続され、スイッチング素子１０１のエミッタ端子１０３はゲート駆動回路１０７に接続され、スイッチング素子１０１のセンス端子１０２はＮＰＮ型のトランジスタ１０５のベース端子およびセンス抵抗１０４に接続される。
【０１１１】
このトランジスタ１０５のコレクタ端子はダイオード１１５のカソード端子に接続され、ダイオード１１５のアノード端子はスイッチング素子１０１のゲート端子に接続される。センス抵抗１０４の他端子はバイアス電源１０９の負極線に接続され、バイアス電源１０９の正極線はゲート駆動回路とスイッチング素子１０１のエミッタ端子１０３とを接続する接続線に接続される。
【０１１２】
また、この接続線にはダイオード１０８のアノード端子が接続され、ダイオード１０８のカソード端子はトランジスタ１０５のエミッタ端子に接続される。このトランジスタ１０５のエミッタ端子とバイアス電源１０９の負極線との間にはバイアス抵抗１１０およびバイパスコンデンサ１１１が並列に接続される。
【０１１３】
ゲート駆動回路１０７は、スイッチング素子１０１のオン・オフ動作をゲート抵抗１０６を介して制御する。
【０１１４】
スイッチング素子１０１のコレクタ端子からエミッタ端子１０３へ流れる主電流の一部はセンス端子１０２からセンス電流として取り出される。そして、トランジスタ１０５、ダイオード１１５、センス抵抗１０４、ゲート抵抗１０６等によりこのセンス電流が所定値を超えないようにスイッチング素子が短絡したときの短絡電流を制限する短絡電流制限回路が構成される。
【０１１５】
ダイオード１０８にはバイアス抵抗１１０により定まる一定の電流が流れるので、このバイアス抵抗１１０の定数を調整することによりダイオード１０８のアノード・カソード間の電圧を０．７Ｖ程度とし、トランジスタ１０５のベース・エミッタ間の電圧とほぼ等しくなるようにする。
【０１１６】
このような構成により、ダイオード１０８は、トランジスタ１０５のエミッタ端子の電位が、スイッチング素子１０１のエミッタ端子１０３の電位からトランジスタ１０５のベース・エミッタ間の電位差だけ引き下げた電位となるように作用する。
【０１１７】
したがって、本実施の形態によれば、トランジスタ１０５のエミッタ端子の電位とダイオード１０８のカソード端子の電位とは等しく、トランジスタ１０５のベース・エミッタ間電圧とダイオード１０８のアノード・カソード間電圧が等しいことから、トランジスタ１０５のベース電位すなわちセンス端子１０２の電位を、ダイオード１０８のアノード端子の電位すなわちエミッタ端子１０３の電位と等しくすることができる。
【０１１８】
［第９の実施の形態］
第８の実施の形態においては、トランジスタ１０５のベースエミッタ間電圧をダイオード１０８のアノード・カソード間電圧で補償するようにした。本実施の形態では、この補償の精度をより高めた電力変換装置について説明する。
【０１１９】
本電力変換装置は、直列接続あるいは並列接続された複数のスイッチング素子を備えるものであるが、ここではその全体図面を省略し、複数のスイッチング素子のうちの１つであるスイッチング素子１０１とその周辺回路について説明する。
【０１２０】
図１２は、本実施の形態におけるスイッチング素子１０１およびその周辺回路の構成を示す回路図である。同図においては、図１１に対して、ダイオード１０８の代わりにトランジスタ１１５と同一種類のトランジスタ１１２を用いている。このトランジスタ１１２のコレクタ端子とベース端子とは、ゲート駆動回路１０７とスイッチング素子１０１のエミッタ端子１０３との接続線に接続され、トランジスタ１１２のエミッタ端子はトランジスタ１０５のエミッタ端子に接続される。なお、その他、図１１と同一物については同一の符号を付すこととし、ここでは説明を省略する。
【０１２１】
トランジスタ１０５とトランジスタ１１２とは、同一種類であるのでそのベース・エミッタ間電圧は等しい。このような構成により、トランジスタ１１２は、スイッチング素子１０１のエミッタ端子１０３の電位からトランジスタ１０５のベース・エミッタ間の電位差だけ引き下げた電位がトランジスタ１１２のエミッタ端子の電位、すなわちトランジスタ１０５のエミッタ端子の電位となるように作用する。
【０１２２】
したがって、本実施の形態によれば、トランジスタ１０５と同一種類のトランジスタ１１２を用いるようにしたことで、スイッチング素子１０１のセンス端子１０２の電位とエミッタ端子１０３の電位とを等しくする精度を向上させることができる。
【０１２３】
なお、トランジスタ１０５とトランジスタ１１２との間に温度差があると、ベース・エミッタ間電圧に温度依存性があるためにセンス端子１０２の電位が変動してしまうので、さらに精度を上げるためにはトランジスタ１０５とトランジスタ１１２とを近接して取り付ける等により温度差の影響を受けにくくすることが望ましい。
【０１２４】
［第１０の実施の形態］
本実施の形態では、図１２に示した周辺回路をわずかに変更することによって差動増幅器を構成するようにした電力変換装置について説明する。
【０１２５】
本電力変換装置は、直列接続あるいは並列接続された複数のスイッチング素子を備えるものであるが、ここではその全体図面を省略し、複数のスイッチング素子のうちの１つであるスイッチング素子１０１とその周辺回路について説明する。
【０１２６】
図１３は、本実施の形態におけるスイッチング素子１０１およびその周辺回路の構成を示す回路図である。同図においては、図１２に対して、トランジスタ１１２のコレクタ端子が、コレクタ抵抗１１３を介してゲート電源９の正極線に接続されるとともにゲート駆動回路１０７に接続され、そのコレクタ電位をモニタ可能になっている。なお、その他、図１２と同一物については同一の符号を付すこととし、ここでは説明を省略する。
【０１２７】
このような構成により、センス電流が増大してトランジスタ１０５のコレクタ電流が増加すると、逆にトランジスタ１１２のコレクタ電流は減少するのでトランジスタ１１２のコレクタ電位は増加する。すなわち、トランジスタ１１２のコレクタ端子の電位は、センス電流の増加に伴って増加する。
【０１２８】
したがって、本実施の形態によれば、トランジスタ１０５とトランジスタ１１２とで差動増幅器を構成するようにしたことで、トランジスタ１１２のコレクタ電位をセンス電流の値のモニタ出力として使用することができる。
【０１２９】
［第１１の実施の形態］
第８乃至第１０の実施の形態においては、スイッチング素子のセンス端子１０２をトランジスタ１０５のベース端子に接続した構成について説明したが、トランジスタのエミッタ端子に接続することも考えられる。そこで、本実施の形態では、この点に対応した電力変換装置について説明する。
【０１３０】
本電力変換装置は、直列接続あるいは並列接続された複数のスイッチング素子を備えるものであるが、ここではその全体図面を省略し、複数のスイッチング素子のうちの１つであるスイッチング素子１０１とその周辺回路について説明する。
【０１３１】
図１４は、本実施の形態におけるスイッチング素子１０１およびその周辺回路の構成を示す回路図である。同図においては、図１２に対して、トランジスタ１０５，１１２の代わりに同一種類のＰＮＰ型のトランジスタ１３０，１３１を用いている。トランジスタ１３１はベース接地で用いられ、そのエミッタ端子はスイッチング素子１０１のセンス端子１０２に接続され、そのコレクタ端子はセンス抵抗１０４に接続される。一方、トランジスタ１３１のエミッタ端子はスイッチング素子１０１のエミッタ端子１０３とゲート駆動回路１０７とを接続する接続線に接続され、そのコレクタ端子はバイアス抵抗１１０に接続される。これらのトランジスタ１３０，１３１のそれぞれベース端子は接続され、バイアス抵抗１１０に接続される。
【０１３２】
また、ダイオード１１５のカソード端子は、新たに設けられたＮＰＮ型のトランジスタ１１４のコレクタ端子に接続される。このトランジスタ１１４のベース端子は、トランジスタ１３０のコレクタ端子とセンス抵抗１０４とを接続する接続線に接続され、トランジスタ１１４のエミッタ端子は、ゲート電源１０９の負極線に接続される。
【０１３３】
これらトランジスタ１３０、トランジスタ１１４、ダイオード１１５、センス抵抗１０４、ゲート抵抗１０６等により短絡電流制限回路が構成される。なお、その他、図１２と同一物については同一の符号を付すこととし、ここでは説明を省略する。
【０１３４】
トランジスタ１３０およびトランジスタ１３１は、同一種類であるのでそのエミッタ・ベース間電圧は等しい。このような構成により、トランジスタ１３１は、スイッチング素子１０１のエミッタ端子１０３の電位からトランジスタ１３０のエミッタ・ベース間の電位差だけ引き下げた電位がトランジスタ１３０のエミッタ端子の電位となるように作用する。
【０１３５】
したがって、本実施の形態によれば、トランジスタ１３０のエミッタ端子の電位とトランジスタ１３１のエミッタ端子の電位とは等しく、トランジスタ１３０のエミッタ・ベース間電圧とトランジスタ１３１のエミッタ・ベース間電圧が等しいことから、トランジスタ１３０のエミッタ電位すなわちスイッチング素子１０１のセンス端子１０２の電位を、トランジスタ１３１のエミッタ電位すなわちスイッチング素子１０１のエミッタ端子１０３の電位と等しくすることができる。
【０１３６】
また、本実施の形態によれば、トランジスタ１３０のコレクタ電流はそのエミッタ電流すなわちスイッチング素子１０１のセンス電流とほぼ同一であり、このコレクタ電流によって、スイッチング素子１０１のゲート・エミッタ間電圧を調整するトランジスタ１１４が動作することとなる。
【０１３７】
この構成により、スイッチング素子１０１のセンス電流はトランジスタ１３０というある種のバッファを経由してから処理されるようになるので、フィードバック制御などに起因する震動等の現象を抑制でき、より安定した動作を実現することができる。
【０１３８】
なお、本実施の形態においては、ＰＮＰ型のトランジスタ１３０のベースバイアス電圧を設定するために同一種類のトランジスタ１３０を用いることとしたが、これに限られるものではない。例えば、第８の実施の形態に示したようにダイオードの順方向電圧を用いるようにしてもよい。
【０１３９】
［第１２の実施の形態］
第８乃至第１１の実施の形態においては、スイッチング素子１０１のゲート・エミッタ間電圧をゲート抵抗１０６を介して制御することとしていた。しかしながら、このゲート抵抗１０６は、第８乃至第１０の実施の形態においてはトランジスタ１０５、第１１の実施の形態においてはトランジスタ１１４のコレクタ抵抗に相当するものである。トランジスタの電圧増幅度はコレクタ抵抗の値に比例することから、ゲート抵抗１０６の値によってトランジスタ１０５あるいはトランジスタ１１４の電圧増幅度が大幅に変わることになる。
【０１４０】
一方、ゲート抵抗１０６は、スイッチング素子の電磁ノイズの調整などのためにしばしば現場で変更されるものであり、これによってトランジスタ１０５あるいはトランジスタ１１４の電圧増幅度が影響を受けてしまうのは望ましくない。そこで、本実施の形態では、この点に対応した電力変換装置について説明する。
【０１４１】
本電力変換装置は、直列接続あるいは並列接続された複数のスイッチング素子を備えるものであるが、ここではその全体図面を省略し、複数のスイッチング素子のうちの１つであるスイッチング素子１０１とその周辺回路について説明する。
【０１４２】
図１５は、本実施の形態におけるスイッチング素子１０１およびその周辺回路の構成を示す回路図である。同図においては、図１４に対して、新たなＰＮＰ型トランジスタ１１８を設けている。このトランジスタ１１８は、そのエミッタ端子がダイオード１１５のカソード端子に接続され、そのベース端子はトランジスタ１１４のコレクタ端子に接続され、そのコレクタ端子はゲート電源１０９の負極線に接続される。
【０１４３】
また、トランジスタ１１４は、そのエミッタ端子がエミッタ抵抗１１７を介してゲート電源１０９の負極線に接続され、そのコレクタ端子はコレクタ抵抗１１６を介してゲート電源１０９の正極線に接続される。
【０１４４】
これらのトランジスタ１１４，１１８、ダイオード１１５、エミッタ抵抗１１７、コレクタ抵抗１１６、ゲート抵抗１０６、センス抵抗１０４等により短絡電流制限回路が構成される。なお、その他、図１４と同一物には同一の符号を付すこととし、ここでは説明を省略する。
【０１４５】
このような構成により、トランジスタ１１８はエミッタフォロワで使用され、その電圧増幅度は１となる。スイッチング素子１０１のゲート・エミッタ電圧はこのトランジスタ１１８により制御される。
【０１４６】
また、短絡電流制限回路の増幅度は、もっぱらトランジスタ１１４のコレクタ抵抗１１６とエミッタ抵抗１１７との比率によって決定されるので、スイッチング素子１０１の静特性に合せてこの２つの抵抗を調整するようにする。
【０１４７】
したがって、本実施の形態によれば、スイッチング素子１０１のゲート・エミッタ間電圧を制御するトランジスタ１１８をエミッタフォロワで使用するようにしたことで、その電圧増幅度は１であるので、ゲート抵抗１０６が変更されても電圧増幅度に影響を与えないようにすることができる。
【０１４８】
また、本実施の形態によれば、コレクタ抵抗１１６およびエミッタ抵抗１１７を調整することで、短絡電流制限回路はゲート抵抗１０６の値に関らず、常に最適な動作を維持することができる。
【０１４９】
［第１３の実施の形態］
第８乃至第１２の実施の形態においては、短絡電流制限回路の制限電流値はセンス抵抗１０４によって定まる一定値となっていた。一方、スイッチング素子１０１がターンオンする際には、対になるスイッチング素子の逆導通ダイオードの逆回復電流が流れるために、ターンオンの過渡期に短いパルス幅で大きな電流が流れてしまうことがしばしば起こる。この場合には、短絡電流制限回路が追従してしまう。しかしながら、こうした過渡的なラッシュカレントはそれ自体問題となるものではないので、この過渡的なラッシュカレントに対しては短絡電流制限回路が動作しないようにすることが望ましい。そこで、本実施の形態では、この点に対応した電力変換装置について説明する。
【０１５０】
本電力変換装置は、直列接続あるいは並列接続された複数のスイッチング素子を備えるものであるが、ここではその全体図面を省略し、複数のスイッチング素子のうちの１つであるスイッチング素子１０１とその周辺回路について説明する。
【０１５１】
図１６は、本実施の形態におけるスイッチング素子１０１およびその周辺回路の構成を示す回路図である。同図においては、図１５に対して、センス抵抗１０４に並列にコンデンサ１１９が接続される。なお、その他、図１５と同一物には同一の符号を付すこととし、ここではその説明を省略する。
【０１５２】
このような構成により、短絡電流制限回路は、センス電流とセンス抵抗１０４との積がコンデンサ１１９の容量によって定まる値を超えなければ動作しないので、短いパルス幅のセンス電流に対しては動作しないようになる。近似的には、直流短絡の発生等によりセンス電流を時間積分した値が所定値を超えたときにはじめて短絡電流制限回路の動作が始まり、短絡時間が長くなるにつれて短絡電流の制限値はコンデンサ１１９の値とは無関係にセンス抵抗１０４により定まる一定値に収束する。
【０１５３】
したがって、本実施の形態によれば、コンデンサ１１９をセンス抵抗１０４に並列接続したことで、ターンオン過渡期などの短いパルス幅のサージ電流に対しては短絡電流制限回路を追従させないことができる。
【０１５４】
［第１４の実施の形態］
第１３の実施の形態においては、コンデンサ１１９をセンス抵抗１０４に並列接続することとしたが、本実施の形態では、別の構成によりターンオン過渡期などの短いパルス幅のサージ電流に対して短絡電流制限回路を追従させないようにした電力変換装置について説明する。
【０１５５】
本電力変換装置は、直列接続あるいは並列接続された複数のスイッチング素子を備えるものであるが、ここではその全体図面を省略し、複数のスイッチング素子のうちの１つであるスイッチング素子１０１とその周辺回路について説明する。
【０１５６】
図１７は、本実施の形態におけるスイッチング素子１０１およびその周辺回路の構成を示す回路図である。同図においては、図１６に対して、コンデンサ１１９の代わりに遅延回路１２０がセンス抵抗１０４に並列に接続され、この遅延回路１２０からの駆動電圧によって動作するＦＥＴ１２１のドレイン端子がトランジスタ１１４のエミッタ抵抗１１７に接続され、ＦＥＴ１２１のソース端子がゲート電源１０９の負極線に接続される。なお、その他、図１６と同一物には同一の符号を付すこととし、ここでは説明を省略する。
【０１５７】
センス電流がセンス抵抗１０４により定まる値を超えたところで、遅延回路１２０はカウント動作を開始する。そして、センス電流が所定値を超えた状態で一定時間経過したところで、遅延回路１２０はＦＥＴ１２１を駆動する。ＦＥＴ１２１が駆動することによってはじめてトランジスタ１１４が動作可能となり、これにより短絡電流制限回路が動作を開始する。
【０１５８】
したがって、本実施の形態によれば、センス電流が所定値を超えた状態で一定時間が経過したところで短絡電流制限回路を動作させるようにしたことで、第１３の実施の形態と同様の効果を奏することができる。
【０１５９】
［第１５の実施の形態］
第８乃至第１４の実施の形態においては、いずれもセンス抵抗１０４の値を変更することにより短絡電流の制限値を自由に設定可能である。しかし、短絡電流の制限値は、スイッチング素子１０１の最大遮断電流の値より低いものでなければならず、さもなくば短絡電流を遮断する際にスイッチング素子１０１を破壊してしまうおそれがある。
【０１６０】
一方、ＩＧＢＴを用いたスイッチング素子１０１では、その最大遮断電流はゲート抵抗１０６の値に依存し、このゲート抵抗の値を大きくすることによって最大遮断電流を大きくすることができる。通常の動作時においては最大遮断電流を大きくする必要はないが、短絡などの事故が発生した場合には最大遮断電流を大きくできればスイッチング素子１０１の安全性は多いに増す。本実施の形態では、こうしたスイッチング素子１０１の特性を応用した電力変換装置について説明する。
【０１６１】
本電力変換装置は、直列接続あるいは並列接続された複数のスイッチング素子を備えるものであるが、ここではその全体図面を省略し、複数のスイッチング素子のうちの１つであるスイッチング素子１０１とその周辺回路について説明する。
【０１６２】
図１８は、本実施の形態におけるスイッチング素子１０１およびその周辺回路の構成を示す回路図である。同図においては、図１５に対して、新たにゲート抵抗切替回路１２２が設られる。このゲート抵抗切替回路１２２は、スイッチング素子１０１のゲート端子とゲート駆動回路１０７との間に接続され、さらにセンス抵抗１０４とトランジスタ１１４のベース端子とを接続する接続線に接続される。ゲート抵抗切替装置１２２は、ゲート抵抗１０６の他、値の異なるゲート抵抗を内蔵し、これらのゲート抵抗の切り替えが可能な構成となっている。なお、その他、図１５と同一物には同一の符号を付すこととし、ここでは説明を省略する。
【０１６３】
ゲート抵抗切替回路１２２は、センス抵抗１０４の両端電圧をモニターすることによりセンス電流を検出し、短絡電流制限回路の動作を検知する。そして短絡電流制限回路の動作／非動作に基づいてスイッチング素子１０１のゲート抵抗を切り替える。すなわち、センス電流が通常の値であって短絡電流制限回路が非動作である場合には通常時用のゲート抵抗を用いることとし、センス電流が所定値よりも大きく短絡電流制限回路が動作した場合には、通常用のゲート抵抗をより値の大きいゲート抵抗に切り替えるようにする。
【０１６４】
したがって、本実施の形態によれば、センス電流が所定値よりも大きく短絡電流制限回路の動作が検知された場合には、通常用のゲート抵抗をより値の大きいゲート抵抗に切り替えるようにしたことで、スイッチング素子１０１の最大遮断電流が大きくなり、より大きな短絡電流を安全に遮断することができる。
【０１６５】
［第１６の実施の形態］
第１５の実施の形態においては、ゲート抵抗切替回路１２２によりゲート抵抗を切り替えることとしたが、本実施の形態では、別の構成によりゲート抵抗を切り替えるようにした電力変換装置について説明する。
【０１６６】
本電力変換装置は、直列接続あるいは並列接続された複数のスイッチング素子を備えるものであるが、ここではその全体図面を省略し、複数のスイッチング素子のうちの１つであるスイッチング素子１０１とその周辺回路について説明する。
【０１６７】
図１９は、本実施の形態におけるスイッチング素子１０１およびその周辺回路の構成を示す回路図である。同図においては、図１８に対して、ゲート駆動回路１０７の代わりにオンゲート駆動回路１２３、オフゲート駆動回路１２４，１２５が並列に接続され、オンゲート駆動回路１２３はオンゲート抵抗１２６を介して、オフゲート駆動回路１２４はオフゲート抵抗１２７を介して，オフゲート駆動回路１２５はオフゲート抵抗１２８を介してそれぞれスイッチング素子１０１のゲート端子に接続される。また、オフゲート駆動回路１２４，１２５は、それぞれセンス抵抗１０４とトランジスタ１１４のベース端子とを接続する接続線に接続される。なお、その他、図１８と同一物には同一の符号を付すこととし、ここでは説明を省略する。
【０１６８】
オフゲート駆動回路１２４，１２５は、センス抵抗１０４の両端電圧をモニターすることによりセンス電流を検出し、短絡電流制限回路の動作／非動作に基づいていずれか一方のオフゲート駆動回路のみが動作するように構成される。むろん、短絡電流制限回路が動作しているときに動作するゲート駆動回路に接続されたオフゲート抵抗の値をより大きく設定しておく。
【０１６９】
このような構成により、センス抵抗１０４の両端電圧があるレベルを超えるまでは一方のオフゲート駆動回路が動作してこれに接続されたオフゲート抵抗が用いられ、あるレベルを超えてからはもう一方のオフゲート駆動回路が動作してこれに接続されたより値の大きなオフゲート抵抗が用いられるようになる。
【０１７０】
したがって、本実施の形態によれば、２つのオフゲート駆動回路１２４，１２５を並列に接続し、短絡事故等の発生時には、より値の大きいゲート抵抗に接続された方のオフゲート駆動回路を動作させるようにしたことで、通常のスイッチング動作時よりも大きな遮断耐量をスイッチング素子１０１に与えることができ、より大きな短絡電流を安全に遮断することができる。
【０１７１】
【発明の効果】
以上説明したように、本発明に係る電力変換装置によれば、複数のスイッチング素子のセンス端子からのセンス電流が各スイッチング素子で同じ値の所定値を超えないように各スイッチング素子の制御端子に与える信号を制御するようにしたことで、いずれかのスイッチング素子で直流短絡が発生しても各スイッチング素子の短絡電流をほぼ一定の値に揃えることができ、直列接続での各スイッチング素子の電圧分担のばらつきを簡易な構成で抑えることができる。
【０１７２】
本発明に係る電力変換装置によれば、並列に接続された複数のスイッチング素子のうち、いずれか１つに直流短絡が発生した場合には、他のスイッチング素子を点弧させるようにしたことで、並列接続構成での直流短絡時における電流分担の不平衡が解消され、サージ電圧によるスイッチング素子の破壊を防止することができる。
【０１７３】
本発明に係る電力変換装置によれば、スイッチング素子のセンス端子の電位と負極端子の電位とが等しくなるようにしたことで、センス端子および負極端子の電気的条件を等しくすることができる。
【図面の簡単な説明】
【図１】第１の実施の形態における電力変換装置の主要部の構成を示す回路図である。
【図２】第１の実施の形態におけるゲート駆動回路の構成を示す回路図である。
【図３】第２の実施の形態における電力変換装置の主要部の構成を示す回路図である。
【図４】第２の実施の形態におけるゲート駆動回路の構成を示す回路図である。
【図５】第３の実施の形態における電力変換装置の主要部の構成を示す回路図である。
【図６】第３の実施の形態におけるゲート駆動回路の構成を示す回路図である。
【図７】第４の実施の形態におけるゲート駆動回路の構成を示す回路図である。
【図８】第５の実施の形態におけるゲート駆動回路の構成を示す回路図である。
【図９】第６の実施の形態におけるゲート駆動回路の構成を示す回路図である。
【図１０】第７の実施の形態における電力変換装置の主要部の構成を示す回路図である。
【図１１】第８の実施の形態におけるスイッチング素子およびその周辺回路の構成を示す回路図である。
【図１２】第９の実施の形態におけるスイッチング素子およびその周辺回路の構成を示す回路図である。
【図１３】第１０の実施の形態におけるスイッチング素子およびその周辺回路の構成を示す回路図である。
【図１４】第１１の実施の形態におけるスイッチング素子およびその周辺回路の構成を示す回路図である。
【図１５】第１２の実施の形態におけるスイッチング素子およびその周辺回路の構成を示す回路図である。
【図１６】第１３の実施の形態におけるスイッチング素子およびその周辺回路の構成を示す回路図である。
【図１７】第１４の実施の形態におけるスイッチング素子およびその周辺回路の構成を示す回路図である。
【図１８】第１５の実施の形態におけるスイッチング素子およびその周辺回路の構成を示す回路図である。
【図１９】第１６の実施の形態におけるスイッチング素子およびその周辺回路の構成を示す回路図である。
【図２０】 従来の直列接続されたスイッチング素子により構成された電力変換装置の主要部を示す回路図である。
【図２１】 従来の並列接続されたスイッチング素子により構成された電力変換装置の主要部を示す回路図である。
【符号の説明】
１ａ，１ｂ，１ｃ，１ｄ スイッチング素子
２ａ，２ｂ ゲート抵抗
３ａ，３ｂ，３ｃ，３ｄ ゲート駆動回路
４ａ，４ｂ，４ｃ，４ｄ スナバコンデンサ
５ａ，５ｂ，５ｃ，５ｄ スナバダイオード
６ａ，６ｂ，６ｃ，６ｄ スナバ抵抗
７ａ，７ｂ，７ｃ，７ｄ センス端子
８ａ センス抵抗
９ａ トランジスタ
１０ａ オンゲート抵抗
１１ａ オフゲート抵抗
１２ａ オンゲートトランジスタ
１３ａ オフゲートトランジスタ
１４ａ ゲート信号発生回路
１５ａ ゲート電源
１６ａ ゲート電源
１７ａ ダイオード
１８ａ，１８ｂ センス電流設定部
１９ａ トランジスタ
２０ａ 抵抗
２１ａ 抵抗
２２ａ ツェナーダイオード
２３ａ ツェナーダイオード
２４ａ トランジスタ
２５ａ 抵抗
２６ａ トランジスタ
２７ａ ダイオード
２８ａ ダイオード
２９ａ ダイオード
３０ａ，３０ｂ ゲート光信号
３１ａ，３１ｂ 短絡検出光信号
３２ 強制短絡信号発生回路
３４ ゲート光信号発生回路
４０ａ 抵抗
４１ａ 抵抗
４２ａ ダイオード
４４ａ 抵抗
４５ａ 抵抗
４３ａ，４３ｂ，４３ｃ，４３ｄ ゲート駆動回路
５３ａ，５３ｂ，５３ｃ，５３ｄ ゲート駆動回路
６３ａ，７３ａ，８３ａ ゲート駆動回路
９３ａ，９３ｂ ゲート駆動回路
１０１ スイッチング素子
１０２ センス端子
１０３ エミッタ端子
１０４ センス抵抗
１０５ トランジスタ
１０６ ゲート抵抗
１０７ ゲート駆動回路
１０８ ダイオード
１０９ バイアス電源
１１０ バイアス抵抗
１１１ バイパスコンデンサ
１１２ トランジスタ
１１３ コレクタ抵抗
１１４ トランジスタ
１１５ ダイオード
１１６ コレクタ抵抗
１１７ エミッタ抵抗
１１８ トランジスタ
１１９ コンデンサ
１２０ 遅延回路
１２１ ＦＥＴ
１２２ ゲート抵抗切替回路
１２３ オンゲート駆動回路
１２４ オフゲート駆動回路
１２５ オフゲート駆動回路
１２６ オンゲート抵抗
１２７ オフゲート抵抗
１２８ オフゲート抵抗
１３０ トランジスタ
１３１ トランジスタ
２０１ａ，２０１ｂ，２０１ｃ，２０１ｄ スイッチング素子
２０２ａ，２０２ｂ，２０２ｃ，２０２ｄ ゲート抵抗
２０３ａ，２０３ｂ，２０３ｃ，２０３ｄ ゲート駆動回路
Claims (24)
- 制御端子に与えられる信号によって正極端子から負極端子へ流れる主電流が制御されるスイッチング素子を複数直列に接続した電力変換装置において、
各スイッチング素子は主電流の一部を分流して取り出すためのセンス端子を有し、
このセンス端子により分流されたセンス電流を各スイッチング素子毎に検出するセンス電流検出手段と、
このセンス電流が各スイッチング素子について同じ値に設定された所定値を超えないように各スイッチング素子の制御端子に与える信号を制御することによりスイッチング素子が短絡したときの短絡電流を制限する短絡電流制限手段と、
を有することを特徴とする電力変換装置。 - 複数のスイッチング素子により一つのアームが構成され、複数のアームにより電力変換装置が構成されるものであって、
前記センス電流の所定値は、一つのアームを構成する各スイッチング素子で同じ値のものが用いられることを特徴とする請求項１記載の電力変換装置。 - 前記センス電流の所定値を定めるセンス電流指令値を設定するセンス電流設定手段を有することを特徴とする請求項１又は２記載の電力変換装置。
- 前記スイッチング素子の正極端子・負極端子間の電圧を各スイッチング素子毎に検出する電圧検出手段を有することを特徴とする請求項１乃至３のいずれかに記載の電力変換装置。
- 前記センス電流設定手段は、前記電圧検出手段により検出された電圧が所定値を超えたときの増加分に応じてセンス電流指令値を変更する変更手段を有することを特徴とする請求項４記載の電力変換装置。
- 前記電圧検出手段により検出された電圧が所定値を超えないように各スイッチング素子の制御端子に与える信号を制御する信号制御手段を有することを特徴とする請求項４又は５に記載の電力変換装置。
- 前記信号制御手段によりスイッチング素子の制御端子に与えられる信号を定める信号指令値を設定する信号設定手段を有することを特徴とする請求項１乃至６のいずれかに記載の電力変換装置。
- 前記信号設定手段は、前記電圧検出手段により検出された電圧が所定値を超えたときの増加分に応じて信号指令値を変更する変更手段を有することを特徴とする請求項７記載の電力変換装置。
- 前記電圧検出手段により検出された電圧に応じて前記短絡電流制限手段による動作と前記信号制御手段による動作とを切り替える切替手段を有することを特徴とする請求項６乃至８のいずれかに記載の電力変換装置。
- 前記信号制御手段は、短絡時だけではなく通常のスイッチング動作時にも各スイッチング素子の制御端子に与える信号を制御する制御手段を有することを特徴とする請求項６乃至９のいずれかに記載の電力変換装置。
- 前記複数のスイッチング素子は並列に接続されたものであって、
前記センス電流検出手段により検出された各スイッチング素子のセンス電流に基づいていずれかのスイッチング素子が誤点弧したことが検知された場合に、他のスイッチング素子を点弧させる点弧手段を有することを特徴とする請求項１乃至１０のいずれかに記載の電力変換装置。 - 前記短絡電流制限手段は、前記点弧手段により他のスイッチング素子が点弧された後、センス電流が所定値を超えないように各スイッチング素子の制御端子に与える信号を制御することを特徴とする請求項１１記載の電力変換装置。
- 正極端子から負極端子へ流れる主電流の一部を分流して取り出すためのセンス端子を備えたスイッチング素子を複数備えた電力変換装置において、
スイッチング素子毎にセンス端子の電位と負極端子の電位とを等しくする電位制御手段を有することを特徴とする電力変換装置。 - 前記電位制御手段は、スイッチング素子のセンス端子にベース端子が接続されたトランジスタと、
このトランジスタのエミッタ端子とスイッチング素子の負極端子との間に接続され、トランジスタのエミッタ端子の電位をスイッチング素子の負極端子の電位に対してトランジスタのベース・エミッタ間の電位差だけ引き下げた電位とする電位引下手段と、
を有することを特徴とする請求項１３記載の電力変換装置。 - 前記電位引下手段は、順方向にバイアスされたダイオードにより構成されたものであって、このダイオードのアノード端子がスイッチング素子の負極端子に接続され、カソード端子がトランジスタのエミッタ端子に接続されたことを特徴とする請求項１４記載の電力変換装置。
- 前記電位引下手段は、前記トランジスタと同一種類のトランジスタにより構成されたものであって、このトランジスタのベース端子がスイッチング素子の負極端子に接続され、このトランジスタのエミッタ端子が前記トランジスタのエミッタ端子に接続されたことを特徴とする請求項１４記載の電力変換装置。
- 前記トランジスタおよびこれと同一種類のトランジスタにより作動増幅器を構成したことを特徴とする請求項１６記載の電力変換装置。
- 前記電位制御手段は、スイッチング素子のセンス端子にエミッタ端子が接続されたトランジスタと、
このトランジスタのベース端子とスイッチング素子の負極端子との間に接続され、トランジスタのベース端子の電位をスイッチング素子の負極端子の電位に対してトランジスタのエミッタ・ベース間の電位差だけ引き下げた電位とする電位引下手段と、
を有することを特徴とする請求項１３記載の電力変換装置。 - 前記電位引下手段は、順方向にバイアスされたダイオード又は前記トランジスタと同一種類のトランジスタにより構成されたことを特徴とする請求項１８記載の電力変換装置。
- センス端子により主電流から分流されたセンス電流を検出するセンス電流検出手段と、
前記センス電流検出手段により検出されたセンス電流が所定値を超えないようにスイッチング素子の制御端子に与える信号を制御することによりスイッチング素子が短絡したときの短絡電流を制限する短絡電流制限手段と、
を有することを特徴とする請求項１３乃至１９のいずれかに記載の電力変換装置。 - 前記短絡電流制限手段は、センス電流を積分する積分手段を有し、
この積分手段による積分値が所定値を超えた場合に制限することを特徴とする請求項２０記載の電力変換装置。 - 前記短絡電流制限手段は、センス電流が所定値を超えたときに所定時間の計測を開始する計測手段を有し、
センス電流が所定値を超えた状態でこの所定時間が経過したときに制限することを特徴とする請求項２０記載の電力変換装置。 - 前記センス電流検出手段により検出されたセンス電流が所定値を超えた場合に、スイッチング素子の制御端子とこのスイッチング素子を駆動する駆動回路との間に接続された抵抗をより値の大きな抵抗に切り替える抵抗切替手段を有することを特徴とする請求項２０乃至２２のいずれかに記載の電力変換装置。
- スイッチング素子の制御端子に並列接続された値の異なる複数の抵抗と、
この複数の抵抗にそれぞれ接続された駆動回路と、
前記センス電流検出手段により検出されたセンス電流が所定値を超えた場合に、より値の大きな抵抗に接続された駆動回路を作動させる作動手段と、
を有することを特徴とする請求項２０乃至２２のいずれかに記載の電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000339041A JP3749109B2 (ja) | 2000-11-07 | 2000-11-07 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000339041A JP3749109B2 (ja) | 2000-11-07 | 2000-11-07 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002142445A JP2002142445A (ja) | 2002-05-17 |
| JP3749109B2 true JP3749109B2 (ja) | 2006-02-22 |
Family
ID=18814166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000339041A Expired - Lifetime JP3749109B2 (ja) | 2000-11-07 | 2000-11-07 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3749109B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4901083B2 (ja) * | 2004-09-03 | 2012-03-21 | 株式会社東芝 | ゲート駆動装置 |
| JP2006094654A (ja) * | 2004-09-24 | 2006-04-06 | Toshiba Mitsubishi-Electric Industrial System Corp | 多直列接続された自己消弧型素子のゲート制御方法及びこれを用いた電力変換装置 |
| JP6286899B2 (ja) * | 2013-07-03 | 2018-03-07 | 富士電機株式会社 | 絶縁ゲート型半導体素子の駆動装置および電力変換装置 |
| JP6601372B2 (ja) * | 2016-11-25 | 2019-11-06 | 株式会社デンソー | ゲート駆動装置 |
| JPWO2023276666A1 (ja) * | 2021-07-01 | 2023-01-05 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077967A (ja) * | 1993-06-15 | 1995-01-10 | Hitachi Ltd | 負荷電流の極性判別方法およびインバータ装置 |
| JPH0746821A (ja) * | 1993-07-29 | 1995-02-14 | Toshiba Corp | スイッチング回路 |
| JP3267189B2 (ja) * | 1997-05-14 | 2002-03-18 | 富士電機株式会社 | 電力変換装置のデバイス定常電流バランス制御回路 |
| JPH1168535A (ja) * | 1997-08-25 | 1999-03-09 | Mitsubishi Electric Corp | 半導体装置 |
| JPH11234104A (ja) * | 1998-02-10 | 1999-08-27 | Toshiba Corp | 半導体モジュール及びインバータ装置 |
| JP3383571B2 (ja) * | 1998-03-12 | 2003-03-04 | 株式会社東芝 | 半導体素子の駆動回路およびそれを用いた電力変換装置 |
| JP3474775B2 (ja) * | 1998-06-17 | 2003-12-08 | 株式会社東芝 | インバータ制御用半導体装置 |
-
2000
- 2000-11-07 JP JP2000339041A patent/JP3749109B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002142445A (ja) | 2002-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5210479A (en) | Drive circuit for an insulated gate transistor having overcurrent detecting and adjusting circuits | |
| US6275093B1 (en) | IGBT gate drive circuit with short circuit protection | |
| KR100218220B1 (ko) | 절연 게이트 트랜지스터 구동회로 | |
| US4365170A (en) | Semiconductor switch | |
| US4949213A (en) | Drive circuit for use with voltage-drive semiconductor device | |
| US4954917A (en) | Power transistor drive circuit with improved short circuit protection | |
| JP2005269446A (ja) | 電圧駆動型半導体素子用駆動回路 | |
| JP3447949B2 (ja) | 絶縁ゲート型半導体素子のゲート駆動回路、電力変換装置 | |
| KR100225768B1 (ko) | 파워 소자 구동 회로(Power Element Driving Cirluit) | |
| JP3052792B2 (ja) | インバータ装置 | |
| EP0225431B1 (en) | Buffered miller current compensating circuit | |
| JPH05308717A (ja) | 短絡保護回路 | |
| JP3414859B2 (ja) | 半導体デバイスの過電流時のターンオフ回路装置 | |
| JPH0653795A (ja) | 半導体装置 | |
| JP3749109B2 (ja) | 電力変換装置 | |
| USRE34107E (en) | Power transistor drive circuit with improved short circuit protection | |
| US4572970A (en) | Miller capacitance effect eliminator for use with a push-pull amplifier output stage | |
| JP2913699B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JPH0767073B2 (ja) | 絶縁ゲート素子の駆動回路 | |
| JP2747911B2 (ja) | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 | |
| JP3761163B2 (ja) | 制御極付半導体スイッチの直列回路 | |
| JP3649154B2 (ja) | 過電流保護装置 | |
| JPH03106217A (ja) | 絶縁ゲートトランジスタの駆動回路，過電流検出回路及び半導体装置 | |
| JP2000101408A (ja) | パワー半導体素子のゲート駆動回路 | |
| EP0614278B1 (en) | Drive circuit for use with voltage-driven semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040922 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051021 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3749109 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131209 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |