以下に、本実施形態に係る半導体スイッチング素子駆動回路を備えたマルチレベル電力変換器Aについて、説明する。
本実施形態に係るマルチレベル電力変換器Aは、3レベルの電圧を出力するマルチレベルインバータである。ただし、これに限定されず、マルチレベル電力変換器Aは、3以上のレベルの電圧を出力するマルチレベルインバータ又はマルチレベルコンバータであればよい。
本実施形態のマルチレベル電力変換器Aは、ダイオードクランプ方式の3レベルNPC(Neutral Point Clamped)インバータである。ただし、これに限定されず、マルチレベル電力変換器Aは、フライングキャパシタ方式であってもよい。
以下に、本実施形態に係るマルチレベル電力変換器Aの構成について、図1を用いて説明する。図1は、本実施形態に係るマルチレベル電力変換器Aの概略構成図である。
図1に示すように、第1の入力端子P、第2の入力端子N、第3の入力端子NP、出力端子OUT、n(nは4以上の整数)個のスイッチング素子SW、コンデンサC1、コンデンサC2、ダイオードD1、ダイオードD2、制御信号発生部5及び半導体スイッチング素子駆動回路6を備える。
第1の入力端子Pは、第1の直流電源100の正極端子に接続される。第1の直流電源100は、電力変換器Aからモータ等の負荷に供給される電力の供給源である。
第2の入力端子Nは、第1の直流電源100の負極端子に接続される。
第3の入力端子NPは、第1の直流電源100の中間電位点に接続される。ただし、これに限定されず、第3の入力端子NPは、グランドに接続されてもよい。
出力端子OUTは、3レベルの電圧を出力する端子である。出力端子OUTは、上記負荷に接続される。
n個のスイッチング素子SWは、第1の入力端子Pと第2の入力端子Nとの間において、直列に接続されている。なお、本実施形態では、マルチレベル電力変換器Aは、3レベルの電圧を出力するマルチレベルインバータであるため、n=4である。すなわち、出力電圧のレベル数をK(3以上の整数)とした場合には、n=2K-2となる。
本実施形態に係るn個のスイッチング素子SWは、スイッチング素子SW1~SW4を備える。
スイッチング素子SW1~SW4は、第1の入力端子Pと第2の入力端子Nとの間において、直列に接続されている。各スイッチング素子SW1~SW4は、半導体スイッチング素子駆動回路6から供給されるゲート電圧に基づいてオン又オフする半導体スイッチング素子である。これにより、マルチレベル電力変換器Aは、第1の直流電源100から供給される入力電圧を所望のレベルの電圧に変換して負荷に出力する。
例えば、各スイッチング素子SW1~SW4は、MOSFET(metal-oxide-semiconductor field-effect transistor)、IGBT(Insulated Gate Bipolar Transistor)、SiC(炭化珪素)やGaN(窒化ガリウム)等のワイドギャップ半導体のスイッチング素子等である。本実施形態では、各スイッチング素子SW1~SW4は、n型のMOSFETである場合について、説明する。
スイッチング素子SW1のドレイン端子は、スイッチング素子SW2のソース端子に接続されている。スイッチング素子SW1のソース端子は、第2の入力端子Nに接続されている。スイッチング素子SW1のゲート端子は、半導体スイッチング素子駆動回路6に接続されている。
スイッチング素子SW2のドレイン端子は、スイッチング素子SW3のソース端子に接続されている。スイッチング素子SW3のソース端子とスイッチング素子SW2のドレイン端子とは、出力端子OUTに接続されている。
スイッチング素子SW2のソース端子は、スイッチング素子SW1のドレイン端子に接続されている。スイッチング素子SW2のゲート端子は、半導体スイッチング素子駆動回路6に接続されている。
スイッチング素子SW3のドレイン端子は、スイッチング素子SW4のソース端子に接続されている。スイッチング素子SW3のソース端子は、スイッチング素子SW2のドレイン端子に接続されている。スイッチング素子SW3のゲート端子は、半導体スイッチング素子駆動回路6に接続されている。
スイッチング素子SW4のドレイン端子は、第1の入力端子Pに接続されている。スイッチング素子SW4のソース端子は、スイッチング素子SW3のドレイン端子に接続されている。スイッチング素子SW4のゲート端子は、半導体スイッチング素子駆動回路6に接続されている。
コンデンサC1は、第1の端部が第1の入力端子Pに接続され、第2の端部が第3の入力端子NPに接続されている。
コンデンサC2は、第1の端部がコンデンサC1の第2の端部及び第3の入力端子NPに接続され、第2の端部が第2の入力端子Nに接続されている。
ダイオードD1は、アノードが第3の入力端子NPに接続され、カソードがスイッチング素子SW4のソース端子及びスイッチング素子SW3のドレイン端子に接続されている。
ダイオードD2は、カソードが第3の入力端子NPに接続され、アノードがスイッチング素子SW2のソース端子及びスイッチング素子SW1のドレイン端子に接続されている。
制御信号発生部5は、半導体スイッチング素子駆動回路6に接続されている。制御信号発生部5は、半導体スイッチング素子駆動回路6に対して、上記ゲート電圧の生成を指示する制御信号を出力する。制御信号とは、例えば、PWM(pulse width modulation)信号である。
半導体スイッチング素子駆動回路6は、制御信号発生部5から出力される制御信号に基づいて、スイッチング素子SW1~SW4のそれぞれをオン又はオフに制御する。半導体スイッチング素子駆動回路6は、片電源である第2の直流電源7からの出力電圧に基づいて、スイッチング素子SW1~SW4のそれぞれのゲート端子に、ゲート電圧を出力する。
以下において、本実施形態に係る半導体スイッチング素子駆動回路6の具体的な構成について、図2を用いて説明する。図2は、本実施形態に係る半導体スイッチング素子駆動回路6の回路図である。
図2に示すように、半導体スイッチング素子駆動回路6は、第2の直流電源7及び複数の駆動回路8を備える。
第2の直流電源7は、正極性の制御用電源である。例えば、第2の直流電源7は、スイッチング素子SW1~SW4を駆動するための電源であってもよいし、不図示の他の装置を駆動するための電源であってもよい。第2の直流電源7の出力電圧は、出力電圧VDDである。
複数の駆動回路8は、第mの駆動回路から第(m+1)の駆動回路を備える。なお、mは、1以上かつn未満の整数である。本実施形態では、n=4であるため、複数の駆動回路8は、第1の駆動回路8a、第2の駆動回路8b、第3の駆動回路8c及び第4の駆動回路8dを備える。
第1の駆動回路8aは、スイッチング素子SW1に対応して設けられている。第1の駆動回路8aは、第2の直流電源7からの出力電圧VDDに基づいて、スイッチング素子SW1のオン又はオフを制御する。具体的には、第1の駆動回路8aは、スイッチング素子SW1を十分にオンさせるために、そのゲート端子に印加する正電圧をゲート電圧として生成し、その生成した正電圧をスイッチング素子SW1のゲート端子に印加する。また、第1の駆動回路8aは、スイッチング素子SW1を十分にオフ(遮断状態)させるために、そのゲート端子に印加する負電圧をゲート電圧として生成して、その生成した負電圧をスイッチング素子SW1のゲート端子に印加する。
第2の駆動回路8bは、スイッチング素子SW2に対応して設けられている。第2の駆動回路8bは、第2の直流電源7からの出力電圧VDDに基づいて、スイッチング素子SW2のオン又はオフを制御する。具体的には、第2の駆動回路8bは、スイッチング素子SW2を十分にオンさせるために、そのゲート端子に印加する正電圧をゲート電圧として生成し、その生成した正電圧をスイッチング素子SW2のゲート端子に印加する。また、第2の駆動回路8bは、スイッチング素子SW2を十分にオフ(遮断状態)させるために、そのゲート端子に印加する負電圧をゲート電圧として生成して、その生成した負電圧をスイッチング素子SW2のゲート端子に印加する。
第3の駆動回路8cは、スイッチング素子SW3に対応して設けられている。第3の駆動回路8cは、第2の直流電源7からの出力電圧VDDに基づいて、スイッチング素子SW3のオン又はオフを制御する。具体的には、第3の駆動回路8cは、スイッチング素子SW3を十分にオンさせるために、そのゲート端子に印加する正電圧をゲート電圧として生成し、その生成した正電圧をスイッチング素子SW3のゲート端子に印加する。また、第3の駆動回路8cは、スイッチング素子SW3を十分にオフ(遮断状態)させるために、そのゲート端子に印加する負電圧をゲート電圧として生成して、その生成した負電圧をスイッチング素子SW3のゲート端子に印加する。
第4の駆動回路8dは、スイッチング素子SW4に対応して設けられている。第4の駆動回路8dは、第2の直流電源7からの出力電圧VDDに基づいて、スイッチング素子SW4のオン又はオフを制御する。具体的には、第4の駆動回路8dは、スイッチング素子SW4を十分にオンさせるために、そのゲート端子に印加する正電圧をゲート電圧として生成し、その生成した正電圧をスイッチング素子SW4のゲート端子に印加する。また、第4の駆動回路8dは、スイッチング素子SW4を十分にオフ(遮断状態)させるために、そのゲート端子に印加する負電圧をゲート電圧として生成して、その生成した負電圧をスイッチング素子SW4のゲート端子に印加する。
以下に、本実施形態に係る第1の駆動回路8aから第4の駆動回路8dの構成について、具体的に説明する。なお、同様の機能を有する構成部については同一の符号を付し、その説明を省略する場合がある。ただし、第1の駆動回路8aから第4の駆動回路8dの各構成部を区別する目的として、第1の駆動回路8aの各構成部の符号の末尾に添え字「a」を付し、第2の駆動回路8bの各構成部の符号の末尾に添え字「b」を付し、第3の駆動回路8cの各構成部の符号の末尾に添え字「c」を付し、第4の駆動回路8dの各構成部の符号の末尾に添え字「d」を付して説明する場合がある。
まず、本実施形態に係る第1の駆動回路8aの構成について説明する。
第1の駆動回路8aは、正電源用コンデンサ9a(第1のコンデンサ)、負電源バッファ用コンデンサ10a(第2のコンデンサ)、逆流防止用ダイオード11a、制限抵抗12a、充放電制御部13a、整流用ダイオード14a、電圧制限用ダイオード15a、負電源用コンデンサ16a(第3のコンデンサ)及び制限抵抗17aを備える。
正電源用コンデンサ9aは、第1の端部が第2の直流電源7の正極端子に接続され、第2の端部が第2の直流電源7の負極端子及びスイッチング素子SW1のソース端子に接続されている。
負電源バッファ用コンデンサ10aは、第1の端部が正電源用コンデンサ9aの第1の端部及び第2の直流電源7の正極端子に接続され、第2の端部が整流用ダイオード14aのカソード及び電圧制限用ダイオード15aのアノードに接続されている。
逆流防止用ダイオード11aは、アノードが負電源バッファ用コンデンサ10aの第1の端子に接続され、カソードが制限抵抗12aを介してスイッチング素子SW1のドレイン端子に接続されている。
制限抵抗12aは、第1の端部が逆流防止用ダイオード11aのカソードに接続され、第2の端部がスイッチング素子SW1のドレイン端子に接続されている。
充放電制御部13aは、制御信号発生部5から出力される制御信号に基づいて、正電源用コンデンサ9a、負電源バッファ用コンデンサ10a、及び負電源用コンデンサ16aの充放電を制御する。以下に、充放電制御部13aの構成について、具体的に説明する。
充放電制御部13aは、スイッチング素子20a(導通用駆動回路)及びスイッチング素子21a(遮断用駆動回路)を備える。
スイッチング素子20aは、スイッチング素子SW1のゲート端子に導通用駆動信号を供給する。導通用駆動信号とは、スイッチング素子20aをオンさせる信号であり、例えば、正電圧のゲート電圧である。例えば、スイッチング素子20aは、NPN型のIGBTである。
スイッチング素子21aは、スイッチング素子SW1のゲート端子に遮断用駆動信号を供給する。遮断用駆動信号とは、スイッチング素子20aをオフさせる信号であり、例えば、負電圧のゲート電圧である。例えば、スイッチング素子21aは、PNP型のIGBTである。
なお、本実施形態では、充放電制御部13aは、スイッチング素子20a及びスイッチング素子21aを用いたプッシュプル回路であるが、これに限定されず、スイッチング素子SW1のオン又はオフを制御する制御回路であれば特に限定されない。
スイッチング素子20aのコレクタ端子は、正電源用コンデンサ9aの第1の端部及び負電源バッファ用コンデンサ10aの第1の端部に接続されている。スイッチング素子20aのエミッタ端子は、スイッチング素子21aのエミッタ端子に接続されている。スイッチング素子20aのベース端子とスイッチング素子21aのベース端子とは制御信号発生部5に接続されている。スイッチング素子20aのエミッタ端子とスイッチング素子21aのエミッタ端子との接続点は、制限抵抗17aを介してスイッチング素子SW1のゲート端子に接続されている。スイッチング素子21aのコレクタ端子は、負電源用コンデンサ16aの第1の端部に接続されている。
整流用ダイオード14aは、アノードが負電源用コンデンサ16aの第1の端部に接続され、カソードが負電源バッファ用コンデンサ10aの第2の端部に接続されている。
電圧制限用ダイオード15aは、負電源用コンデンサ16aに対して並列に接続されている。例えば、電圧制限用ダイオード15aは、アノードが負電源バッファ用コンデンサ10aの第2の端部に接続され、カソードが正電源用コンデンサ9aの第2の端部に接続されている。電圧制限用ダイオード15aは、負電源用コンデンサ16aの両端の電圧を所定の電圧に制限する。前記所定の電圧は、スイッチング素子SW1のゲート端子に印加する負電圧のゲート電圧に相当する。したがって、スイッチング素子SW1がオフされる場合のゲート電圧やスイッチング素子SW1のゲート端子の耐圧に基づいて設定される。本実施形態では、電圧制限用ダイオード15aは、いわゆるツェナーダイオードであって、ツェナーダイオードの降伏電圧が前記所定の電圧に相当する。
負電源用コンデンサ16aは、第1の端部が整流用ダイオード14aのアノード及びスイッチング素子21aのコレクタ端子に接続され、第2の端部が正電源用コンデンサ9aの第2の端部及び第2の直流電源7の負極端子に接続されている。また、負電源用コンデンサ16aの第2の端部は、スイッチング素子SW1のソース端子に接続されている。
制限抵抗17aは、第1の端部がスイッチング素子20aのエミッタ端子とスイッチング素子21aのエミッタ端子とに接続され、第2の端部がスイッチング素子SW1のゲート端子に接続されている。
次に、本実施形態に係る第2の駆動回路8bの構成について説明する。
第2の駆動回路8bは、正電源用コンデンサ9b(第1のコンデンサ)、負電源バッファ用コンデンサ10b(第2のコンデンサ)、逆流防止用ダイオード11b、制限抵抗12b、充放電制御部13b、整流用ダイオード14b、電圧制限用ダイオード15b、負電源用コンデンサ16b(第3のコンデンサ)、制限抵抗17b、制限抵抗18b及び逆流防止用ダイオード19bを備える。
正電源用コンデンサ9bは、第1の端部が逆流防止用ダイオード19bのカソードに接続され、第2の端部がスイッチング素子SW2のソース端子に接続されている。
負電源バッファ用コンデンサ10bは、第1の端部が正電源用コンデンサ9bの第1の端部及び逆流防止用ダイオード19bのカソードに接続され、第2の端部が整流用ダイオード14bのカソード及び電圧制限用ダイオード15bのアノードに接続されている。
逆流防止用ダイオード11bは、アノードが負電源バッファ用コンデンサ10bの第1の端子に接続され、カソードが制限抵抗12bを介してスイッチング素子SW2のドレイン端子に接続されている。
制限抵抗12bは、第1の端部が逆流防止用ダイオード11bのカソードに接続され、第2の端部がスイッチング素子SW2のドレイン端子に接続されている。
充放電制御部13bは、制御信号発生部5から出力される制御信号に基づいて、正電源用コンデンサ9b、負電源バッファ用コンデンサ10b、及び負電源用コンデンサ16bの充放電を制御する。以下に、充放電制御部13bの構成について、具体的に説明する。
充放電制御部13bは、スイッチング素子20b(導通用駆動回路)及びスイッチング素子21b(遮断用駆動回路)を備える。
スイッチング素子20bは、スイッチング素子SW2のゲート端子に導通用駆動信号を供給する。例えば、スイッチング素子20bは、NPN型のIGBTである。
スイッチング素子21bは、スイッチング素子SW2のゲート端子に遮断用駆動信号を供給する。例えば、スイッチング素子21bは、PNP型のIGBTである。
なお、本実施形態では、充放電制御部13bは、スイッチング素子20b及びスイッチング素子21bを用いたプッシュプル回路であるが、これに限定されず、スイッチング素子SW2のオン又はオフを制御する制御回路であれば特に限定されない。
スイッチング素子20bのコレクタ端子は、正電源用コンデンサ9bの第1の端部及び負電源バッファ用コンデンサ10bの第1の端部に接続されている。スイッチング素子20bのエミッタ端子は、スイッチング素子21bのエミッタ端子に接続されている。スイッチング素子20bのベース端子とスイッチング素子21bのベース端子とは制御信号発生部5に接続されている。スイッチング素子20bのエミッタ端子とスイッチング素子21bのエミッタ端子との接続点は、制限抵抗17bを介してスイッチング素子SW2のゲート端子に接続されている。スイッチング素子21bのコレクタ端子は、負電源用コンデンサ16bの第1の端部に接続されている。
整流用ダイオード14bは、アノードが負電源用コンデンサ16bの第1の端部に接続され、カソードが負電源バッファ用コンデンサ10bの第2の端部に接続されている。
電圧制限用ダイオード15bは、負電源用コンデンサ16bに対して並列に接続されている。例えば、電圧制限用ダイオード15bは、アノードが負電源バッファ用コンデンサ10bの第2の端部に接続され、カソードが正電源用コンデンサ9bの第2の端部に接続されている。電圧制限用ダイオード15bは、負電源用コンデンサ16bの両端の電圧を所定の電圧に制限する。前記所定の電圧は、スイッチング素子SW2のゲート端子に印加する負電圧のゲート電圧に相当する。したがって、スイッチング素子SW2がオフされる場合のゲート電圧やスイッチング素子SW2のゲート端子の耐圧に基づいて設定される。本実施形態では、電圧制限用ダイオード15bは、いわゆるツェナーダイオードであって、ツェナーダイオードの降伏電圧が前記所定の電圧に相当する。
負電源用コンデンサ16bは、第1の端部が整流用ダイオード14bのアノード及びスイッチング素子21bのコレクタ端子に接続され、第2の端部が正電源用コンデンサ9bの第2の端部に接続されている。また、負電源用コンデンサ16bの第2の端部は、スイッチング素子SW2のソース端子に接続されている。
制限抵抗17bは、第1の端部がスイッチング素子20bのエミッタ端子とスイッチング素子21bのエミッタ端子とに接続され、第2の端部がスイッチング素子SW2のゲート端子に接続されている。
制限抵抗18bは、第1の端部が第2の直流電源7の正極端子に接続され、第2の端部が逆流防止用ダイオード19bのアノードに接続されている。
逆流防止用ダイオード19bは、アノードが制限抵抗18bを介して第2の直流電源7の正極端子に接続され、カソードが正電源用コンデンサ9bの第1の端部及び負電源バッファ用コンデンサ10bの第1の端部に接続されている。
次に、本実施形態に係る第3の駆動回路8cの構成について説明する。
第3の駆動回路8cは、正電源用コンデンサ9c(第1のコンデンサ)、負電源バッファ用コンデンサ10c(第2のコンデンサ)、逆流防止用ダイオード11c、制限抵抗12c、充放電制御部13c(第3のコンデンサ)、整流用ダイオード14c、電圧制限用ダイオード15c、負電源用コンデンサ16c、制限抵抗17c、制限抵抗18c及び逆流防止用ダイオード19cを備える。
正電源用コンデンサ9cは、第1の端部が逆流防止用ダイオード19cのカソードに接続され、第2の端部がスイッチング素子SW3のソース端子に接続されている。
負電源バッファ用コンデンサ10cは、第1の端部が正電源用コンデンサ9cの第1の端部及び逆流防止用ダイオード19cのカソードに接続され、第2の端部が整流用ダイオード14cのカソード及び電圧制限用ダイオード15cのアノードに接続されている。
逆流防止用ダイオード11cは、アノードが負電源バッファ用コンデンサ10cの第1の端子に接続され、カソードが制限抵抗12cを介してスイッチング素子SW3のドレイン端子に接続されている。
制限抵抗12cは、第1の端部が逆流防止用ダイオード11cのカソードに接続され、第2の端部がスイッチング素子SW3のドレイン端子に接続されている。
充放電制御部13cは、制御信号発生部5から出力される制御信号に基づいて、正電源用コンデンサ9c、負電源バッファ用コンデンサ10c、及び負電源用コンデンサ16cの充放電を制御する。以下に、充放電制御部13cの構成について、具体的に説明する。
充放電制御部13cは、スイッチング素子20c(導通用駆動回路)及びスイッチング素子21c(遮断用駆動回路)を備える。
スイッチング素子20cは、スイッチング素子SW3のゲート端子に導通用駆動信号を供給する。例えば、スイッチング素子20cは、NPN型のIGCTである。
スイッチング素子21cは、スイッチング素子SW3のゲート端子に遮断用駆動信号を供給する。例えば、スイッチング素子21cは、PNP型のIGCTである。
なお、本実施形態では、充放電制御部13cは、スイッチング素子20c及びスイッチング素子21cを用いたプッシュプル回路であるが、これに限定されず、スイッチング素子SW3のオン又はオフを制御する制御回路であれば特に限定されない。
スイッチング素子20cのコレクタ端子は、正電源用コンデンサ9cの第1の端部及び負電源バッファ用コンデンサ10cの第1の端部に接続されている。スイッチング素子20cのエミッタ端子は、スイッチング素子21cのエミッタ端子に接続されている。スイッチング素子20cのベース端子とスイッチング素子21cのベース端子とは制御信号発生部5に接続されている。スイッチング素子20cのエミッタ端子とスイッチング素子21cのエミッタ端子との接続点は、制限抵抗17cを介してスイッチング素子SW3のゲート端子に接続されている。スイッチング素子21cのコレクタ端子は、負電源用コンデンサ16cの第1の端部に接続されている。
整流用ダイオード14cは、アノードが負電源用コンデンサ16cの第1の端部に接続され、カソードが負電源バッファ用コンデンサ10cの第2の端部に接続されている。
電圧制限用ダイオード15cは、負電源用コンデンサ16cに対して並列に接続されている。例えば、電圧制限用ダイオード15cは、アノードが負電源バッファ用コンデンサ10cの第2の端部に接続され、カソードが正電源用コンデンサ9cの第2の端部に接続されている。電圧制限用ダイオード15cは、負電源用コンデンサ16cの両端の電圧を所定の電圧に制限する。前記所定の電圧は、スイッチング素子SW3のゲート端子に印加する負電圧のゲート電圧に相当する。したがって、スイッチング素子SW3がオフされる場合のゲート電圧やスイッチング素子SW3のゲート端子の耐圧に基づいて設定される。本実施形態では、電圧制限用ダイオード15cは、いわゆるツェナーダイオードであって、ツェナーダイオードの降伏電圧が前記所定の電圧に相当する。
負電源用コンデンサ16cは、第1の端部が整流用ダイオード14cのアノード及びスイッチング素子21cのコレクタ端子に接続され、第2の端部が正電源用コンデンサ9cの第2の端部に接続されている。また、負電源用コンデンサ16cの第2の端部は、スイッチング素子SW3のソース端子に接続されている。
制限抵抗17cは、第1の端部がスイッチング素子20cのエミッタ端子とスイッチング素子21cのエミッタ端子とに接続され、第2の端部がスイッチング素子SW3のゲート端子に接続されている。
制限抵抗18cは、第1の端部が逆流防止用ダイオード19bのカソードに接続され、第2の端部が逆流防止用ダイオード19cのアノードに接続されている。
逆流防止用ダイオード19cは、アノードが制限抵抗18cを介して逆流防止用ダイオード19bのカソードに接続され、カソードが正電源用コンデンサ9cの第1の端部及び負電源バッファ用コンデンサ10cの第1の端部に接続されている。
次に、本実施形態に係る第4の駆動回路8dの構成について説明する。
第4の駆動回路8dは、正電源用コンデンサ9d(第1のコンデンサ)、負電源バッファ用コンデンサ10d(第2のコンデンサ)、逆流防止用ダイオード11d、制限抵抗12d、充放電制御部13d、整流用ダイオード14d、電圧制限用ダイオード15d、負電源用コンデンサ16d(第3のコンデンサ)、制限抵抗17d、制限抵抗18d及び逆流防止用ダイオード19dを備える。
正電源用コンデンサ9dは、第1の端部が逆流防止用ダイオード19dのカソードに接続され、第2の端部がスイッチング素子SW4のソース端子に接続されている。
負電源バッファ用コンデンサ10dは、第1の端部が正電源用コンデンサ9dの第1の端部及び逆流防止用ダイオード19dのカソードに接続され、第2の端部が整流用ダイオード14dのカソード及び電圧制限用ダイオード15dのアノードに接続されている。
逆流防止用ダイオード11dは、アノードが負電源バッファ用コンデンサ10dの第1の端子に接続され、カソードが制限抵抗12dを介してスイッチング素子SW4のドレイン端子に接続されている。
制限抵抗12dは、第1の端部が逆流防止用ダイオード11dのカソードに接続され、第2の端部がスイッチング素子SW4のドレイン端子に接続されている。
充放電制御部13dは、制御信号発生部5から出力される制御信号に基づいて、正電源用コンデンサ9d、負電源バッファ用コンデンサ10d、及び負電源用コンデンサ16dの充放電を制御する。以下に、充放電制御部13dの構成について、具体的に説明する。
充放電制御部13dは、スイッチング素子20d(導通用駆動回路)及びスイッチング素子21d(遮断用駆動回路)を備える。
スイッチング素子20dは、スイッチング素子SW4のゲート端子に導通用駆動信号を供給する。例えば、スイッチング素子20dは、NPN型のIGCTである。
スイッチング素子21dは、スイッチング素子SW4のゲート端子に遮断用駆動信号を供給する。例えば、スイッチング素子21dは、PNP型のIGCTである。
なお、本実施形態では、充放電制御部13dは、スイッチング素子20d及びスイッチング素子21dを用いたプッシュプル回路であるが、これに限定されず、スイッチング素子SW4のオン又はオフを制御する制御回路であれば特に限定されない。
スイッチング素子20dのコレクタ端子は、正電源用コンデンサ9dの第1の端部及び負電源バッファ用コンデンサ10dの第1の端部に接続されている。スイッチング素子20dのエミッタ端子は、スイッチング素子21dのエミッタ端子に接続されている。スイッチング素子20dのベース端子とスイッチング素子21dのベース端子とは制御信号発生部5に接続されている。スイッチング素子20dのエミッタ端子とスイッチング素子21dのエミッタ端子との接続点は、制限抵抗17dを介してスイッチング素子SW4のゲート端子に接続されている。スイッチング素子21dのコレクタ端子は、負電源用コンデンサ16dの第1の端部に接続されている。
整流用ダイオード14dは、アノードが負電源用コンデンサ16dの第1の端部に接続され、カソードが負電源バッファ用コンデンサ10dの第2の端部に接続されている。
電圧制限用ダイオード15dは、負電源用コンデンサ16dに対して並列に接続されている。例えば、電圧制限用ダイオード15dは、アノードが負電源バッファ用コンデンサ10dの第2の端部に接続され、カソードが正電源用コンデンサ9dの第2の端部に接続されている。電圧制限用ダイオード15dは、負電源用コンデンサ16dの両端の電圧を所定の電圧に制限する。前記所定の電圧は、スイッチング素子SW4のゲート端子に印加する負電圧のゲート電圧に相当する。したがって、スイッチング素子SW4がオフされる場合のゲート電圧やスイッチング素子SW4のゲート端子の耐圧に基づいて設定される。本実施形態では、電圧制限用ダイオード15dは、いわゆるツェナーダイオードであって、ツェナーダイオードの降伏電圧が前記所定の電圧に相当する。
負電源用コンデンサ16dは、第1の端部が整流用ダイオード14dのアノード及びスイッチング素子21dのコレクタ端子に接続され、第2の端部が正電源用コンデンサ9dの第2の端部に接続されている。また、負電源用コンデンサ16dの第2の端部は、スイッチング素子SW4のソース端子に接続されている。
制限抵抗17dは、第1の端部がスイッチング素子20dのエミッタ端子とスイッチング素子21dのエミッタ端子とに接続され、第2の端部がスイッチング素子SW4のゲート端子に接続されている。
制限抵抗18dは、第1の端部が逆流防止用ダイオード19cのカソードに接続され、第2の端部が逆流防止用ダイオード19dのアノードに接続されている。
逆流防止用ダイオード19dは、アノードが制限抵抗18dを介して逆流防止用ダイオード19cのカソードに接続され、カソードが正電源用コンデンサ9dの第1の端部及び負電源バッファ用コンデンサ10dの第1の端部に接続されている。
以下に、本実施形態におけるマルチレベル電力変換器Aの動作について、図3~図7を用いて説明する。図3は、本実施形態におけるマルチレベル電力変換器Aの出力電圧V及び出力電流Iの波形図である。
マルチレベル電力変換器Aの半導体スイッチング素子駆動回路6は、スイッチング素子SW1~SW4を、予め設定された複数の動作パターン(1)~(4)に従ってオン又はオフすることで、出力端子OUTから正弦波を出力する通常動作を実行する。複数の動作パターン(1)~(4)は、図3に示すように、出力電圧V及び出力電流Iの正負の関係から既定される。各動作パターン(1)~(4)は、スイッチング素子SW1~SW4のスイッチング動作を示す。
具体的には、動作パターン(1)は、図4に示すように、第1の状態と第2の状態とを交互に繰り返す動作パターンである。第1の状態は、図4(a)に示すように、スイッチング素子S1及びスイッチング素子SW2がオフ状態であり、スイッチング素子S3及びスイッチング素子SW4がオン状態である。第2の状態は、図4(b)に示すように、スイッチング素子S1及びスイッチング素子SW4がオフ状態であり、スイッチング素子S2及びスイッチング素子SW3がオン状態である。
なお、動作パターン(1)は、出力電圧V及び出力電流Iがともに正(V>0、I>0)の場合に行われる動作パターンである。
動作パターン(2)は、図5に示すように、第3の状態と第4の状態とを交互に繰り返す動作パターンである。第3の状態は、図5(a)に示すように、スイッチング素子S3及びスイッチング素子SW4がオフ状態であり、スイッチング素子S1及びスイッチング素子SW2がオン状態である。第4の状態は、図5(b)に示すように、スイッチング素子S1及びスイッチング素子SW4がオフ状態であり、スイッチング素子S2及びスイッチング素子SW3がオン状態である。
なお、動作パターン(2)は、出力電圧Vが負であり、出力電流Iが正(V<0、I>0)の場合に行われる動作パターンである。
動作パターン(3)は、図6に示すように、第5の状態と第6の状態とを交互に繰り返す動作パターンである。第5の状態は、図6(a)に示すように、スイッチング素子S3及びスイッチング素子SW4がオフ状態であり、スイッチング素子S1及びスイッチング素子SW2がオン状態である。第6の状態は、図6(b)に示すように、スイッチング素子S1及びスイッチング素子SW4がオフ状態であり、スイッチング素子S2及びスイッチング素子SW3がオン状態である。
なお、動作パターン(3)は、出力電圧V及び出力電流Iがともに負(V<0、I<0)の場合に行われる動作パターンである。
動作パターン(4)は、図7に示すように、第7の状態と第8の状態とを交互に繰り返す動作パターンである。第7の状態は、図7(a)に示すように、スイッチング素子S1及びスイッチング素子SW4がオフ状態であり、スイッチング素子S2及びスイッチング素子SW3がオン状態である。第8の状態は、図7(b)に示すように、スイッチング素子S1及びスイッチング素子SW2がオフ状態であり、スイッチング素子S3及びスイッチング素子SW4がオン状態である。
なお、動作パターン(4)は、出力電圧Vが正であり、出力電流Iが負(V>0、I<0)の場合に行われる動作パターンである。
このように、半導体スイッチング素子駆動回路6は、出力電圧V及び出力電流Iの正負の関係に基づいて、動作パターン(1)から動作パターン(4)から一つを選択し、その選択した動作パターンに従ってスイッチング素子SW1~SW4のスイッチング動作を制御することで出力端子OUTから正弦波を出力する通常動作を実行する。ただし、半導体スイッチング素子駆動回路6は、通常動作を実行するにあたって、事前に充電動作を実行する必要がある。充電動作とは、正電源用コンデンサ9b~9d及び負電源バッファ用コンデンサ10b~10dを充電する動作である。なお、正電源用コンデンサ9a及び負電源バッファ用コンデンサ10aは、スイッチング素子SW1~SW4のスイッチング動作に関係なく、常に充電される。
以下に、本実施形態に係る充電動作について、図8~12を用いて説明する。
半導体スイッチング素子駆動回路6は、スイッチング素子SW1~SW4をオン状態又はオフ状態に制御することで充電動作を実行する。半導体スイッチング素子駆動回路6は、第1の動作モードから第5の動作モードのうち、複数の動作を実行することで充電動作を実行する。
<第1の動作モード>
第1の動作モードは、図8に示すように、半導体スイッチング素子駆動回路6が、スイッチング素子SW1をオン状態に制御し、スイッチング素子SW2~SW4をオフ状態に制御するモードである。第1のモードでは、第2の直流電源7からの電流は、制限抵抗18b、逆流防止用ダイオード19b、正電源用コンデンサ9b、スイッチング素子SW1からなる第1の充電回路W1を通る。これにより、正電源用コンデンサ9bが充電される。また、第2の直流電源7からの電流は、制限抵抗18b、逆流防止用ダイオード19b、負電源バッファ用コンデンサ10b、電圧制限用ダイオード15b、スイッチング素子SW1からなる第2の充電回路W2を通る。これにより、負電源バッファ用コンデンサ10bが充電される。したがって、第1の動作モードでは、スイッチング素子SW1がオン状態に制御されることで、第2の直流電源7から正電源用コンデンサ9b及び負電源バッファ用コンデンサ10bに対して電荷が充電される。
<第2の動作モード>
第2の動作モードは、図9に示すように、半導体スイッチング素子駆動回路6がスイッチング素子SW1及びSW2をオン状態に制御し、スイッチング素子SW3及びSW4をオフ状態に制御するモードである。したがって、第1の充電回路W1及び第2の充電回路W2が形成されるため、第2の直流電源7から正電源用コンデンサ9b及び負電源バッファ用コンデンサ10bに対して電荷が充電される。
さらに、第2の動作モードでは、スイッチング素子SW2がオン状態であるため、第2の直流電源7からの電流は、制限抵抗18b、逆流防止用ダイオード19b、制限抵抗18c、逆流防止用ダイオード19c、正電源用コンデンサ9c、スイッチング素子SW2、スイッチング素子SW1からなる第3の充電回路W3を通る。これにより、正電源用コンデンサ9cが充電される。また、第2の直流電源7からの電流は、制限抵抗18b、逆流防止用ダイオード19b、制限抵抗18c、逆流防止用ダイオード19c、負電源バッファ用コンデンサ10c、電圧制限用ダイオード15c、スイッチング素子SW2、スイッチング素子SW1からなる第4の充電回路W4を通る。これにより、負電源バッファ用コンデンサ10cが充電される。
<第3の動作モード>
第3の動作モードは、図10に示すように、半導体スイッチング素子駆動回路6がスイッチング素子SW2をオン状態に制御し、スイッチング素子SW1、SW3及びSW4をオフ状態に制御するモードである。第3の動作モードでは、正電源用コンデンサ9bが充電されている状態において実行される動作モードであって、スイッチング素子SW2のみがオン状態に制御されることで、正電源用コンデンサ9bの電荷が正電源用コンデンサ9c及び負電源バッファ用コンデンサ10cへ充電される。正電源用コンデンサ9bが充電されている状態とは、例えば、正電源用コンデンサ9bが第2の直流電源7の正極端子の電位(VDD)と同電位まで充電されている状態である。
具体的には、正電源用コンデンサ9bからの電流は、制限抵抗18c、逆流防止用ダイオード19c、正電源用コンデンサ9c、スイッチング素子SW2からなる第5の充電回路W5を通る。これにより、正電源用コンデンサ9cが充電される。また、正電源用コンデンサ9bからの電流は、制限抵抗18c、逆流防止用ダイオード19c、負電源バッファ用コンデンサ10c、電圧制限用ダイオード15c、スイッチング素子SW2からなる第6の充電回路W6を通る。これにより、負電源バッファ用コンデンサ10cが充電される。
<第4の動作モード>
第4の動作モードは、図11に示すように、半導体スイッチング素子駆動回路6がスイッチング素子SW2及びSW3をオン状態に制御し、スイッチング素子SW1及びSW4をオフ状態に制御するモードである。第4の動作モードでは、正電源用コンデンサ9bが充電されている状態において実行される動作モードであって、スイッチング素子SW2及びSW3がオン状態に制御されることで、正電源用コンデンサ9bの電荷が正電源用コンデンサ9c,9d及び負電源バッファ用コンデンサ10c,10dへ充電される。
具体的には、第5の充電回路W5及び第6の充電回路W6が形成されているため、正電源用コンデンサ9c及び負電源バッファ用コンデンサ10cが充電される。
さらに、スイッチング素子SW3がオン状態であるため、正電源用コンデンサ9bからの電流は、制限抵抗18c、逆流防止用ダイオード19c、制限抵抗18d、逆流防止用ダイオード19d、正電源用コンデンサ9d、スイッチング素子SW3、スイッチング素子SW2からなる第7の充電回路W7を通る。これにより、正電源用コンデンサ9dが充電される。また、正電源用コンデンサ9bからの電流は、制限抵抗18c、逆流防止用ダイオード19c、制限抵抗18d、逆流防止用ダイオード19d、負電源バッファ用コンデンサ10d、電圧制限用ダイオード15d、スイッチング素子SW3、スイッチング素子SW2からなる第8の充電回路W8を通る。これにより、負電源バッファ用コンデンサ10dが充電される。
<第5の動作モード>
第5の動作モードは、図12に示すように、半導体スイッチング素子駆動回路6がスイッチング素子SW3をオン状態に制御し、スイッチング素子SW1、SW2及びSW4をオフ状態に制御するモードである。第5の動作モードでは、正電源用コンデンサ9cが充電されている状態において実行される動作モードであって、スイッチング素子SW3のみがオン状態に制御されることで、正電源用コンデンサ9cの電荷が正電源用コンデンサ99d及び負電源バッファ用コンデンサ10dへ充電される。正電源用コンデンサ9cが充電されている状態とは、例えば、正電源用コンデンサ9cが第2の直流電源7の正極端子の電位(VDD)と同電位まで充電されている状態である。
具体的には、スイッチング素子SW3がオン状態であるため、正電源用コンデンサ9cからの電流は、制限抵抗18d、逆流防止用ダイオード19d、正電源用コンデンサ9d、スイッチング素子SW3からなる第9の充電回路W9を通る。これにより、正電源用コンデンサ9dが充電される。また、正電源用コンデンサ9cからの電流は、制限抵抗18d、逆流防止用ダイオード19d、負電源バッファ用コンデンサ10d、電圧制限用ダイオード15d、スイッチング素子SW3からなる第10の充電回路W10を通る。これにより、負電源バッファ用コンデンサ10dが充電される。
このように、例えば、半導体スイッチング素子駆動回路6は、通常動作を実行する前において、第1の動作モード、第2の動作モード、第4の動作モードの順に動作モードを切り替えることで充電動作を実行する。これにより、半導体スイッチング素子駆動回路6は、正電源用コンデンサ9b~9d及び負電源バッファ用コンデンサ10b~10dを充電することができる。ただし、充電動作は、正電源用コンデンサ9b~9d及び負電源バッファ用コンデンサ10b~10dを充電できればよく、第1の動作モード、第2の動作モード、第4の動作モードの順に動作モードを切り替える動作に限定されない。例えば、充電動作は、第2の動作モード、第4の動作モードの順に切り替える動作であってもよいし、第1の動作モード、第2の動作モード、第5の動作モードの順に切り替える動作であってもよい。
以下に、本実施形態におけるマルチレベル電力変換器Aの通常動作について、図13~16を用いて具体的に説明する。まず、動作パターン(1)の場合について説明する。
<第1の状態>
図13は、本実施形態に係る第1の状態のときの半導体スイッチング素子駆動回路6の動作の流れを示す説明図である。
図13に示すように、充放電制御部13aは、スイッチング素子21aをオン状態に制御することで、負電源用コンデンサ16aの第1の端部とスイッチング素子SW1のゲート端子とを導通させる。これにより、負電源用コンデンサ16aに充電されていた電荷は、スイッチング素子SW1の入力容量200a、スイッチング素子21aを通り、負電源用コンデンサ16aに戻る経路を通る。この場合には、入力容量200aに充電されていた電荷が放電されるので、スイッチング素子SW1がオンからオフに移行する。換言すれば、負電源用コンデンサ16aに充電されていた負電荷は、スイッチング素子21a、入力容量200aを通り、負電源用コンデンサ16aの第2の端部に戻る経路を通る。したがって、負電源用コンデンサ16aの第1の端部からスイッチング素子b2のゲート端子に負電荷が供給されることで、スイッチング素子SW1のゲート端子に負電圧のゲート電圧が印加される。これにより、スイッチング素子SW1がオフ状態になる。
同様に、図13に示すように、充放電制御部13bは、スイッチング素子21bがオンされているため、負電源用コンデンサ16bの第1の端部とスイッチング素子SW2のゲート端子とを導通させる。これにより、負電源用コンデンサ16bに充電されていた電荷は、スイッチング素子SW2の入力容量200b、スイッチング素子21bを通り、負電源用コンデンサ16bに戻る経路を通る。この場合には、入力容量200bに充電されていた電荷が放電されるので、スイッチング素子SW2がオンからオフに移行する。換言すれば、負電源用コンデンサ16bに充電されていた負電荷は、スイッチング素子21b、入力容量200bを通り、負電源用コンデンサ16bの第2の端部に戻る経路を通る。したがって、負電源用コンデンサ16bの第1の端部からスイッチング素子SW2のゲート端子に負電荷が供給されることで、スイッチング素子SW2のゲート端子に負電圧のゲート電圧が印加される。これにより、スイッチング素子SW2がオフ状態になる。
充放電制御部13cは、スイッチング素子20cをオン状態に制御し、スイッチング素子21cをオフ状態に制御する。これにより、正電源用コンデンサ9cに充電されていた電荷は、スイッチング素子20c、スイッチング素子SW3の入力容量200cを経由し、正電源用コンデンサ9cの第2の端部に戻る経路を通る。したがって、入力容量200cは、正電源用コンデンサ9cから放電された電荷により充電を開始する。その後、入力容量200cに一定量の電荷が充電されると、スイッチング素子SW3がオフ状態からオン状態に移行する。
スイッチング素子SW3がオン状態に移行すると、負電源バッファ用コンデンサ10cに充電された電荷が放電される。したがって、負電源バッファ用コンデンサ10cに充電されていた電荷は、逆流防止用ダイオード11c、制限抵抗12c、スイッチング素子SW3、負電源用コンデンサ16c、整流用ダイオード14cを経由し、負電源バッファ用コンデンサ10cの第2の端部に戻る経路を通る。したがって、負電源用コンデンサ16cは、負電源バッファ用コンデンサ10cから放電された電荷により充電される。すなわち、負電源用コンデンサ16cの第2の端部には正電荷が充電され、負電源用コンデンサ16cの第1の端部には負電荷が充電される。換言すれば、第1の状態では、充電状態の負電源バッファ用コンデンサ10cの第1の端部と負電源用コンデンサ16cの第2の端部とを接続することにより負電源用コンデンサ16cを充電させる第11の充電回路W11を形成する。第11の充電回路W11は、導通状態のスイッチング素子SW3を経由して負電源用コンデンサ16cを充電させる。なお、本実施形態の第1の状態では、第11の充電回路W11は、負電源バッファ用コンデンサ10c、逆流防止用ダイオード11c、制限抵抗12c、スイッチング素子SW3、負電源用コンデンサ16c及び整流用ダイオード14cを備える。
充放電制御部13dは、スイッチング素子20dをオン状態に制御し、スイッチング素子21dをオフ状態に制御する。これにより、正電源用コンデンサ9dに充電されていた電荷は、スイッチング素子20d、スイッチング素子SW4の入力容量200dを経由し、正電源用コンデンサ9dの第2の端部に戻る経路を通る。したがって、入力容量200dは、正電源用コンデンサ9dから放電された電荷により充電を開始する。その後、入力容量200dに一定量の電荷が充電されると、スイッチング素子SW4がオフ状態からオン状態に移行する。
スイッチング素子SW4がオン状態に移行すると、負電源バッファ用コンデンサ10dに充電された電荷が放電される。したがって、負電源バッファ用コンデンサ10dに充電されていた電荷は、逆流防止用ダイオード11d、制限抵抗12d、スイッチング素子SW4、負電源用コンデンサ16d、整流用ダイオード14dを経由し、負電源バッファ用コンデンサ10dの第2の端部に戻る経路を通る。したがって、負電源用コンデンサ16dは、負電源バッファ用コンデンサ10dから放電された電荷により充電される。すなわち、負電源用コンデンサ16dの第2の端部には正電荷が充電され、負電源用コンデンサ16dの第1の端部には負電荷が充電される。換言すれば、第1の状態では、充電状態の負電源バッファ用コンデンサ10dの第1の端部と負電源用コンデンサ16dの第2の端部とを接続することにより負電源用コンデンサ16dを充電させる第12の充電回路W12を形成する。第12の充電回路W12は、導通状態のスイッチング素子SW4を経由して負電源用コンデンサ16dを充電させる。なお、本実施形態の第1の状態では、第12の充電回路W12は、負電源バッファ用コンデンサ10d、逆流防止用ダイオード11d、制限抵抗12d、スイッチング素子SW4、負電源用コンデンサ16d及び整流用ダイオード14dを備える。
<第2の状態>
図14は、本実施形態に係る第2の状態のときの半導体スイッチング素子駆動回路6の動作の流れを示す説明図である。
図14に示すように、充放電制御部13aは、スイッチング素子21aをオン状態に制御して、負電源用コンデンサ16aの第1の端部とスイッチング素子SW1のゲート端子とを導通させる。これにより、負電源用コンデンサ16aの第1の端部からスイッチング素子SW1のゲート端子に負電荷が供給され、スイッチング素子SW1のゲート端子に負電圧のゲート電圧が印加される。したがって、スイッチング素子SW1がオフ状態になる。
充放電制御部13dは、スイッチング素子21dがオフ状態に制御し、スイッチング素子21dがオン状態に制御する。そのため、負電源用コンデンサ16dの第1の端部とスイッチング素子SW4のゲート端子とが導通する。これにより、負電源用コンデンサ16dに充電されていた電荷は、スイッチング素子SW4の入力容量200d、スイッチング素子21dを通り、負電源用コンデンサ16dに戻る経路を通る。この場合には、入力容量200dに充電されていた電荷が放電されるので、スイッチング素子SW4がオン状態からオフ状態に移行する。換言すれば、負電源用コンデンサ16dに充電されていた負電荷は、スイッチング素子21d、入力容量200dを通り、負電源用コンデンサ16dの第2の端部に戻る経路を通る。したがって、負電源用コンデンサ16dの第1の端部からスイッチング素子SW4のゲート端子に負電荷が供給されることで、スイッチング素子SW4のゲート端子に負電圧のゲート電圧が印加される。これにより、スイッチング素子SW4がオフ状態になる。
充放電制御部13bは、スイッチング素子20bをオン状態に制御し、スイッチング素子21bをオフ状態に制御する。これにより、正電源用コンデンサ9bに充電されていた電荷は、スイッチング素子20b、スイッチング素子SW2の入力容量200bを経由し、正電源用コンデンサ9bの第2の端部に戻る経路を通る。したがって、入力容量200bは、正電源用コンデンサ9bから放電された電荷により充電を開始する。その後、入力容量200bに一定量の電荷が充電されると、スイッチング素子SW2がオフ状態からオン状態に移行する。
スイッチング素子SW2がオン状態に移行すると、負電源バッファ用コンデンサ10bに充電された電荷が放電される。したがって、負電源バッファ用コンデンサ10bに充電されていた電荷は、逆流防止用ダイオード11b、制限抵抗12b、スイッチング素子SW2、負電源用コンデンサ16b、整流用ダイオード14bを経由し、負電源バッファ用コンデンサ10bの第2の端部に戻る経路を通る。したがって、負電源用コンデンサ16bは、負電源バッファ用コンデンサ10bから放電された電荷により充電される。すなわち、負電源用コンデンサ16bの第2の端部には正電荷が充電され、負電源用コンデンサ16bの第1の端部には負電荷が充電される。換言すれば、第2の状態では、充電状態の負電源バッファ用コンデンサ10bの第1の端部と負電源用コンデンサ16bの第2の端部とを接続することにより負電源用コンデンサ16bを充電させる第13の充電回路W13を形成する。第13の充電回路W13は、導通状態のスイッチング素子SW2を経由して負電源用コンデンサ16bを充電させる。なお、本実施形態の第2の状態では、第13の充電回路W13は、負電源バッファ用コンデンサ10b、逆流防止用ダイオード11b、制限抵抗12b、スイッチング素子SW2、負電源用コンデンサ16b及び整流用ダイオード14bを備える。
充放電制御部13cは、第1の状態と同様に、スイッチング素子20cをオン状態に制御し、スイッチング素子21cをオフ状態に制御する。これにより、スイッチング素子SW3がオン状態に制御される。
次に、本実施形態に係る動作パターン(2)の場合について説明する。
<第3の状態>
図15は、本実施形態に係る第3の状態のときの半導体スイッチング素子駆動回路6の動作の流れを示す説明図である。
図15に示すように、充放電制御部13aは、スイッチング素子20aをオン状態に制御し、スイッチング素子21aをオフ状態に制御する。これにより、正電源用コンデンサ9aに充電されていた電荷は、スイッチング素子20a、スイッチング素子SW1の入力容量200aを経由し、正電源用コンデンサ9aの第2の端部に戻る経路を通る。したがって、入力容量200aは、正電源用コンデンサ9aから放電された電荷により充電を開始する。その後、入力容量200aに一定量の電荷が充電されると、スイッチング素子SW1がオフ状態からオン状態に移行する。
スイッチング素子SW1がオン状態に移行すると、負電源バッファ用コンデンサ10aに充電された電荷が放電される。したがって、負電源バッファ用コンデンサ10aに充電されていた電荷は、逆流防止用ダイオード11a、制限抵抗12a、スイッチング素子SW1、負電源用コンデンサ16a、整流用ダイオード14aを経由し、負電源バッファ用コンデンサ10aの第2の端部に戻る経路を通る。したがって、負電源用コンデンサ16aは、負電源バッファ用コンデンサ10aから放電された電荷により充電される。すなわち、負電源用コンデンサ16aの第2の端部には正電荷が充電され、負電源用コンデンサ16aの第1の端部には負電荷が充電される。換言すれば、第3の状態では、充電状態の負電源バッファ用コンデンサ10aの第1の端部と負電源用コンデンサ16aの第2の端部とを接続することにより負電源用コンデンサ16aを充電させる第14の充電回路W14を形成する。第14の充電回路W14は、導通状態のスイッチング素子SW1を経由して負電源用コンデンサ16aを充電させる。なお、本実施形態の第3の状態では、第14の充電回路W14は、負電源バッファ用コンデンサ10a、逆流防止用ダイオード11a、制限抵抗12a、スイッチング素子SW1、負電源用コンデンサ16a及び整流用ダイオード14aを備える。
同様に、図15に示すように、充放電制御部13bは、スイッチング素子20bをオン状態に制御し、スイッチング素子21bをオフ状態に制御する。これにより、正電源用コンデンサ9bに充電されていた電荷は、スイッチング素子20b、スイッチング素子SW2の入力容量200bを経由し、正電源用コンデンサ9bの第2の端部に戻る経路を通る。したがって、入力容量200bは、正電源用コンデンサ9bから放電された電荷により充電を開始する。その後、入力容量200bに一定量の電荷が充電されると、スイッチング素子SW2がオフ状態からオン状態に移行する。
スイッチング素子SW2がオン状態に移行すると、第13の充電回路W13が形成されるため、負電源バッファ用コンデンサ10bに充電された電荷が放電される。したがって、負電源バッファ用コンデンサ10bに充電されていた電荷は、逆流防止用ダイオード11b、制限抵抗12b、スイッチング素子SW2、負電源用コンデンサ16b、整流用ダイオード14bを経由し、負電源バッファ用コンデンサ10bの第2の端部に戻る経路を通る。したがって、負電源用コンデンサ16bは、負電源バッファ用コンデンサ10bから放電された電荷により充電される。
充放電制御部13cは、スイッチング素子20cをオフ状態に制御し、スイッチング素子21cをオン状態に制御する。そのため、負電源用コンデンサ16cの第1の端部とスイッチング素子SW3のゲート端子とが導通する。これにより、負電源用コンデンサ16cに充電されていた電荷は、スイッチング素子SW3の入力容量200c、スイッチング素子21cを通り、負電源用コンデンサ16cに戻る経路を通る。この場合には、入力容量200cに充電されていた電荷が放電されるので、スイッチング素子SW3がオン状態からオフ状態に移行する。換言すれば、負電源用コンデンサ16cに充電されていた負電荷は、スイッチング素子21c、入力容量200cを通り、負電源用コンデンサ16cの第2の端部に戻る経路を通る。したがって、負電源用コンデンサ16cの第1の端部からスイッチング素子SW3のゲート端子に負電荷が供給されることで、スイッチング素子SW3のゲート端子に負電圧のゲート電圧が印加される。これにより、スイッチング素子SW3がオフ状態になる。
充放電制御部13dは、スイッチング素子21dがオフ状態に制御し、スイッチング素子21dがオン状態に制御する。そのため、負電源用コンデンサ16dの第1の端部とスイッチング素子SW4のゲート端子とが導通する。これにより、負電源用コンデンサ16dに充電されていた電荷は、スイッチング素子SW4の入力容量200d、スイッチング素子21dを通り、負電源用コンデンサ16dに戻る経路を通る。この場合には、入力容量200dに充電されていた電荷が放電されるので、スイッチング素子SW4がオン状態からオフ状態に移行する。換言すれば、負電源用コンデンサ16dに充電されていた負電荷は、スイッチング素子21d、入力容量200dを通り、負電源用コンデンサ16dの第2の端部に戻る経路を通る。したがって、負電源用コンデンサ16dの第1の端部からスイッチング素子SW4のゲート端子に負電荷が供給されることで、スイッチング素子SW4のゲート端子に負電圧のゲート電圧が印加される。これにより、スイッチング素子SW4がオフ状態になる。
<第4の状態>
図16は、本実施形態に係る第4の状態のときの半導体スイッチング素子駆動回路6の動作の流れを示す説明図である。
図16に示すように、充放電制御部13aは、スイッチング素子20aをオフ状態に制御し、スイッチング素子21aをオン状態に制御する。そのため、負電源用コンデンサ16aの第1の端部とスイッチング素子SW1のゲート端子とが導通する。これにより、負電源用コンデンサ16aに充電されていた電荷は、スイッチング素子SW1の入力容量200a、スイッチング素子21aを通り、負電源用コンデンサ16aに戻る経路を通る。この場合には、入力容量200aに充電されていた電荷が放電されるので、スイッチング素子SW1がオン状態からオフ状態に移行する。換言すれば、負電源用コンデンサ16aに充電されていた負電荷は、スイッチング素子21a、入力容量200aを通り、負電源用コンデンサ16aの第2の端部に戻る経路を通る。したがって、負電源用コンデンサ16aの第1の端部からスイッチング素子SW1のゲート端子に負電荷が供給されることで、スイッチング素子SW1のゲート端子に負電圧のゲート電圧が印加される。これにより、スイッチング素子SW1がオフ状態になる。
充放電制御部13bは、第3の状態と同様に、スイッチング素子20bをオン状態に制御し、スイッチング素子21bをオフ状態に制御する。これにより、スイッチング素子SW2がオン状態に制御される。
充放電制御部13cは、スイッチング素子20cをオン状態に制御し、スイッチング素子21cをオフ状態に制御する。これにより、正電源用コンデンサ9cに充電されていた電荷は、スイッチング素子20c、スイッチング素子SW3の入力容量200cを経由し、正電源用コンデンサ9cの第2の端部に戻る経路を通る。したがって、入力容量200cは、正電源用コンデンサ9cから放電された電荷により充電を開始する。その後、入力容量200cに一定量の電荷が充電されると、スイッチング素子SW3がオフ状態からオン状態に移行する。
スイッチング素子SW3がオン状態に移行すると、第11の充電回路W11が形成されるため、負電源バッファ用コンデンサ10cに充電された電荷が放電される。したがって、負電源バッファ用コンデンサ10cに充電されていた電荷は、逆流防止用ダイオード11c、制限抵抗12c、スイッチング素子SW3、負電源用コンデンサ16c、整流用ダイオード14cを経由し、負電源バッファ用コンデンサ10cの第2の端部に戻る経路を通る。したがって、負電源用コンデンサ16cは、負電源バッファ用コンデンサ10cから放電された電荷により充電される。
充放電制御部13dは、第4の状態と同様に、スイッチング素子20dをオフ状態に制御し、スイッチング素子21dをオン状態に制御する。これにより、スイッチング素子SW4がオフ状態に制御される。
動作パターン(3)の半導体スイッチング素子駆動回路6の動作は、動作パターン(2)と同様であるため、説明を省略する。動作パターン(4)の半導体スイッチング素子駆動回路6の動作は、動作パターン(1)と同様であるため、説明を省略する。
また、動作パターン(1)及び動作パターン(2)において、説明の便宜上、各駆動回路8において、正電源用コンデンサ9及び負電源バッファ用コンデンサ10への充電に関しては説明を省略したが、例えば、第1の充電回路W1から第10の充電回路W10の少なくともいずれかが形成された場合には、正電源用コンデンサ9及び負電源バッファ用コンデンサ10への充電が行われる。
上述したように、半導体スイッチング素子駆動回路6は、マルチレベル電力変換器の複数の半導体スイッチング素子SW1~SW4を駆動する。半導体スイッチング素子駆動回路6は、半導体スイッチング素子SW1~SW4ごとに設けられた複数の駆動回路8(第1の駆動回路8aから第4の駆動回路8d)を備える。各駆動回路8は、正電源用コンデンサ9、負電源バッファ用コンデンサ10、負電源用コンデンサ16、スイッチング素子20及びスイッチング素子21を備える。
正電源用コンデンサ9は、半導体スイッチング素子SWを導通状態にするための正電圧を生成する。負電源バッファ用コンデンサ10は、第1の端部が正電源用コンデンサ9の第1の端部に接続されている。負電源用コンデンサ16は、充電状態の負電源バッファ用コンデンサ10から放電された電力を充電することで半導体スイッチング素子SWを遮断状態にするための負電圧を生成する。スイッチング素子20は、正電源用コンデンサ9の第1の端部と半導体スイッチング素子SWの制御端子とを接続することにより正電圧を半導体スイッチング素子SWの制御端子に印加して半導体スイッチング素子SWを導通状態とする。スイッチング素子21は、負電源用コンデンサ16の第1の端部と半導体スイッチング素子SWの制御端子とを接続することにより負電圧を半導体スイッチング素子SWの制御端子に印加して半導体スイッチング素子SWを遮断状態とする。
これにより、半導体スイッチング素子駆動回路6は、マルチレベル電力変換器の半導体スイッチング素子SWを駆動するにあたって、新たな電源を追加することなく負電圧を生成することができる。
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。