JP3378768B2 - 電源切換回路 - Google Patents
電源切換回路Info
- Publication number
- JP3378768B2 JP3378768B2 JP12970097A JP12970097A JP3378768B2 JP 3378768 B2 JP3378768 B2 JP 3378768B2 JP 12970097 A JP12970097 A JP 12970097A JP 12970097 A JP12970097 A JP 12970097A JP 3378768 B2 JP3378768 B2 JP 3378768B2
- Authority
- JP
- Japan
- Prior art keywords
- switch means
- power supply
- output
- source
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、２つの電源を回路
へ切り換えて接続するための電源切り換え回路に関す
る。
へ切り換えて接続するための電源切り換え回路に関す
る。
【０００２】
【従来の技術】現在、多くの携帯型電子機器において
は、室内外を問わない使用環境の提供を目的として少な
くとも商用電源と電池電源の２つの電源を切り換えて使
用可能となっており、また電池電源のみを使用する装置
においても、電池交換時のメモリバックアップや動作時
間の長時間化を目的として２つの電池電源を切り換えて
使用可能となっている。
は、室内外を問わない使用環境の提供を目的として少な
くとも商用電源と電池電源の２つの電源を切り換えて使
用可能となっており、また電池電源のみを使用する装置
においても、電池交換時のメモリバックアップや動作時
間の長時間化を目的として２つの電池電源を切り換えて
使用可能となっている。
【０００３】従来２つの電源を切り換える方法として
は、例えば特開平６−１２８７６号公報（Ｇ１１Ｃ１１
／４１３）にも記載されているように、２つの電源のそ
れぞれの出力端にスイッチング手段を設け、このスイッ
チング手段を１つの信号でオン・オフすることに切り換
える方法が一般的である。
は、例えば特開平６−１２８７６号公報（Ｇ１１Ｃ１１
／４１３）にも記載されているように、２つの電源のそ
れぞれの出力端にスイッチング手段を設け、このスイッ
チング手段を１つの信号でオン・オフすることに切り換
える方法が一般的である。
【０００４】図２は、この従来方法を示す回路図であ
る。第１の電源１と第２の電源２とは、それぞれＦＥＴ
からなる第１、第２のスイッチング手段３、４を介して
駆動すべき回路に接続される。また、上記第１電源１の
出力は比較回路５において参照電圧Ｖｒｅｆと比較され
る。この比較回路５の出力は直接第１スイッチング回路
３のゲートに供給されると共に反転回路６で反転された
信号が第２スイッチング回路４のゲートに供給される。
る。第１の電源１と第２の電源２とは、それぞれＦＥＴ
からなる第１、第２のスイッチング手段３、４を介して
駆動すべき回路に接続される。また、上記第１電源１の
出力は比較回路５において参照電圧Ｖｒｅｆと比較され
る。この比較回路５の出力は直接第１スイッチング回路
３のゲートに供給されると共に反転回路６で反転された
信号が第２スイッチング回路４のゲートに供給される。
【０００５】従って、上記第１電源１の出力電圧が上記
参照電圧Ｖｒｅｆ以上である際には、第１スイッチング
手段３がオンし、第２スイッチング手段４がオフするた
め、第１電源１の出力が回路に供給され、一方、第１電
源１の出力電圧が上記参照電圧Ｖｒｅｆ以下に低下する
と、第１スイッチング手段３がオフし、第２スイッチン
グ手段４がオンするため、第２電源２の出力が回路に供
給されることとなる。
参照電圧Ｖｒｅｆ以上である際には、第１スイッチング
手段３がオンし、第２スイッチング手段４がオフするた
め、第１電源１の出力が回路に供給され、一方、第１電
源１の出力電圧が上記参照電圧Ｖｒｅｆ以下に低下する
と、第１スイッチング手段３がオフし、第２スイッチン
グ手段４がオンするため、第２電源２の出力が回路に供
給されることとなる。
【０００６】
【発明が解決しようとする課題】然るに、上記従来の方
法では、第１、第２スイッチング手段３、４及び反転回
路６の応答速度差等の原因で、上記第１、第２スイッチ
ング手段３、４が共にオフとなる期間が発生して瞬間的
に回路への供給電圧が落ち込むという問題があった。
法では、第１、第２スイッチング手段３、４及び反転回
路６の応答速度差等の原因で、上記第１、第２スイッチ
ング手段３、４が共にオフとなる期間が発生して瞬間的
に回路への供給電圧が落ち込むという問題があった。
【０００７】
【課題を解決するための手段】本発明は、上記課題に鑑
みてなされたもので、その特徴は、２つの電源を切り換
えて負荷に接続するための電源切換回路であって、一方
の電源から他の電源への切換時、他の電源の出力に応答
して上記一方の電源の出力を停止させることにある。
みてなされたもので、その特徴は、２つの電源を切り換
えて負荷に接続するための電源切換回路であって、一方
の電源から他の電源への切換時、他の電源の出力に応答
して上記一方の電源の出力を停止させることにある。
【０００８】
【発明の実施の形態】図１（ａ）は本発明の一実施例を
示す回路図である。本実施例では、第１電源１０及び第
２電源１１を電池で構成している。
示す回路図である。本実施例では、第１電源１０及び第
２電源１１を電池で構成している。
【０００９】第１電源１０は、ＦＥＴからなる第１スイ
ッチ手段１２のソース端子Ｓに接続されている。また、
第２電源１１は、ＦＥＴからなる第２スイッチ手段１３
のソース端子Ｓに接続されている。上記第１スイッチ手
段１２のゲート端子Ｇには第１の制御信号ＰＢＡＴＴＯ
ＦＦが、また、第２スイッチ手段１３のゲート端子Ｇに
は第２の制御信号ＳＢＡＴＴＯＦＦが供給される。
ッチ手段１２のソース端子Ｓに接続されている。また、
第２電源１１は、ＦＥＴからなる第２スイッチ手段１３
のソース端子Ｓに接続されている。上記第１スイッチ手
段１２のゲート端子Ｇには第１の制御信号ＰＢＡＴＴＯ
ＦＦが、また、第２スイッチ手段１３のゲート端子Ｇに
は第２の制御信号ＳＢＡＴＴＯＦＦが供給される。
【００１０】上記第１、第２制御信号は共に、図示しな
いコントローラ１００が検出した上記第１、第２電源１
０、１１の出力電圧に基づいてこのコントローラ１００
より出力される信号である。具体的には、上記コントロ
ーラ１００は、第１電源１０の出力電圧が所定値以上と
なっている際には、第１制御信号ＰＢＡＴＴＯＦＦをロ
ーとし、かつ、第２制御信号ＳＢＡＴＴＯＦＦをハイと
することにより、第１電源１０の出力のみを選択的に供
給可能とする。また、第１電源１０の出力電圧が所定値
以下に低下したこと、及び第２電源１１の出力電圧が所
定値以上となっていることを上記コントローラ１００が
検出すると、電源を第２電源１１に切り換えるために上
記コントローラ１００は、一旦第１、第２制御信号を共
にローとし、上記両電源１０、１１からの電圧供給を可
能とする。その後、所定時間経過した後に第１制御信号
ＰＢＡＴＴＯＦＦをハイとすることにより第１電源１０
から第２電源１１への電源切り換えを完了する。尚、第
２電源１１から第１電源１０への切り換えが必要な時、
即ち、第２電源１１の出力電圧が所定電圧以下で、か
つ、第１電源１０の出力電圧が所定電圧以上と上記コン
トローラ１００が判断したとき、上記コントローラ１０
０は、一旦第１、第２制御信号を共にローとし、その
後、所定時間経過した後に第２制御信号ＳＢＡＴＴＯＦ
Ｆをハイとすることにより行える。
いコントローラ１００が検出した上記第１、第２電源１
０、１１の出力電圧に基づいてこのコントローラ１００
より出力される信号である。具体的には、上記コントロ
ーラ１００は、第１電源１０の出力電圧が所定値以上と
なっている際には、第１制御信号ＰＢＡＴＴＯＦＦをロ
ーとし、かつ、第２制御信号ＳＢＡＴＴＯＦＦをハイと
することにより、第１電源１０の出力のみを選択的に供
給可能とする。また、第１電源１０の出力電圧が所定値
以下に低下したこと、及び第２電源１１の出力電圧が所
定値以上となっていることを上記コントローラ１００が
検出すると、電源を第２電源１１に切り換えるために上
記コントローラ１００は、一旦第１、第２制御信号を共
にローとし、上記両電源１０、１１からの電圧供給を可
能とする。その後、所定時間経過した後に第１制御信号
ＰＢＡＴＴＯＦＦをハイとすることにより第１電源１０
から第２電源１１への電源切り換えを完了する。尚、第
２電源１１から第１電源１０への切り換えが必要な時、
即ち、第２電源１１の出力電圧が所定電圧以下で、か
つ、第１電源１０の出力電圧が所定電圧以上と上記コン
トローラ１００が判断したとき、上記コントローラ１０
０は、一旦第１、第２制御信号を共にローとし、その
後、所定時間経過した後に第２制御信号ＳＢＡＴＴＯＦ
Ｆをハイとすることにより行える。
【００１１】第１スイッチ手段１２のドレイン端子Ｄに
は、ＦＥＴからなる第３スイッチ手段１４のドレイン端
子Ｄが接続されている。この第３スイッチ手段１４のゲ
ート端子Ｇは、第１の逆流防止ダイオード１５を介して
第２スイッチ手段１３のドレイン端子Ｄに接続されてい
る。また、上記第３スイッチ手段１４のゲート端子Ｇ
は、第１抵抗１６及び第２抵抗を介してそれぞれ第３ス
イッチ手段１４のソース端子Ｓ及びアースに接続されて
いる。更に、第３スイッチ手段１４のドレイン・ソース
間には、第１のバイパスダイオード１８が接続されてい
る。
は、ＦＥＴからなる第３スイッチ手段１４のドレイン端
子Ｄが接続されている。この第３スイッチ手段１４のゲ
ート端子Ｇは、第１の逆流防止ダイオード１５を介して
第２スイッチ手段１３のドレイン端子Ｄに接続されてい
る。また、上記第３スイッチ手段１４のゲート端子Ｇ
は、第１抵抗１６及び第２抵抗を介してそれぞれ第３ス
イッチ手段１４のソース端子Ｓ及びアースに接続されて
いる。更に、第３スイッチ手段１４のドレイン・ソース
間には、第１のバイパスダイオード１８が接続されてい
る。
【００１２】従って、上述したコントローラ１００が第
２電源１１への切り換えが必要と判断し、第２制御信号
をローとすると、上記第２スイッチ手段１３及び第１の
逆流防止ダイオード１５を介して第２電源１１の出力電
圧が第３スイッチ手段１４のゲート端子Ｇに供給される
こととなり、上記第３スイッチ手段１４のゲート端子Ｇ
側電圧がソース端子Ｓ側電圧より大となるため、上記第
３スイッチ手段１４のドレイン・ソース間は不導通状態
（オフ）となる。
２電源１１への切り換えが必要と判断し、第２制御信号
をローとすると、上記第２スイッチ手段１３及び第１の
逆流防止ダイオード１５を介して第２電源１１の出力電
圧が第３スイッチ手段１４のゲート端子Ｇに供給される
こととなり、上記第３スイッチ手段１４のゲート端子Ｇ
側電圧がソース端子Ｓ側電圧より大となるため、上記第
３スイッチ手段１４のドレイン・ソース間は不導通状態
（オフ）となる。
【００１３】第２スイッチ手段１３のドレイン端子Ｄに
は、ＦＥＴからなる第４スイッチ手段１９のドレイン端
子Ｄが接続されている。この第４スイッチ手段１９のゲ
ート端子Ｇは、第２の逆流防止ダイオード２０を介して
第１スイッチ手段１２のドレイン端子Ｄに接続されてい
る。また、上記第４スイッチ手段１９のゲート端子Ｇ
は、第３抵抗２１及び第４抵抗２２を介してそれぞれ第
４スイッチ手段１９のソース端子Ｓ及びアースに接続さ
れている。更に、第４スイッチ手段１９のドレイン・ソ
ース間には、第２のバイパスダイオード２３が接続され
ている。
は、ＦＥＴからなる第４スイッチ手段１９のドレイン端
子Ｄが接続されている。この第４スイッチ手段１９のゲ
ート端子Ｇは、第２の逆流防止ダイオード２０を介して
第１スイッチ手段１２のドレイン端子Ｄに接続されてい
る。また、上記第４スイッチ手段１９のゲート端子Ｇ
は、第３抵抗２１及び第４抵抗２２を介してそれぞれ第
４スイッチ手段１９のソース端子Ｓ及びアースに接続さ
れている。更に、第４スイッチ手段１９のドレイン・ソ
ース間には、第２のバイパスダイオード２３が接続され
ている。
【００１４】従って、上述したコントローラ１００が第
１電源１０への切り換えが必要と判断し、第１制御信号
をローとすると、上記第１スイッチ手段１２及び第２の
逆流防止ダイオード２０を介して第１電源１０の出力電
圧が第４スイッチ手段１９のゲート端子Ｇに供給される
こととなり、上記第４スイッチ手段１９のゲート端子Ｇ
側電圧がソース端子Ｓ側電圧より大となるため、上記第
４スイッチ手段１９のドレイン・ソース間は不導通状態
（オフ）となる。
１電源１０への切り換えが必要と判断し、第１制御信号
をローとすると、上記第１スイッチ手段１２及び第２の
逆流防止ダイオード２０を介して第１電源１０の出力電
圧が第４スイッチ手段１９のゲート端子Ｇに供給される
こととなり、上記第４スイッチ手段１９のゲート端子Ｇ
側電圧がソース端子Ｓ側電圧より大となるため、上記第
４スイッチ手段１９のドレイン・ソース間は不導通状態
（オフ）となる。
【００１５】尚、上記第１、第２バイパスダイオード１
８、２３は、後述の説明から明かとなるように、上記第
３、第４スイッチ手段１４、１９が共にオフした場合で
も、第１、第２電源１０、１１の出力電圧を負荷に供給
可能とするためのバイパスを構成する。また、第２スイ
ッチ手段１３のドレイン端子Ｄとアース間に接続された
第５抵抗２４、及び、第１スイッチ手段１２のドレイン
端子Ｄとアース間に接続された第６抵抗２５は、それぞ
れ第２スイッチ手段１３又は第１スイッチ手段１２のソ
ース・ドレイン間の微小リーク電流をアースに落とし、
この電流による悪影響を防止するためのものである。
８、２３は、後述の説明から明かとなるように、上記第
３、第４スイッチ手段１４、１９が共にオフした場合で
も、第１、第２電源１０、１１の出力電圧を負荷に供給
可能とするためのバイパスを構成する。また、第２スイ
ッチ手段１３のドレイン端子Ｄとアース間に接続された
第５抵抗２４、及び、第１スイッチ手段１２のドレイン
端子Ｄとアース間に接続された第６抵抗２５は、それぞ
れ第２スイッチ手段１３又は第１スイッチ手段１２のソ
ース・ドレイン間の微小リーク電流をアースに落とし、
この電流による悪影響を防止するためのものである。
【００１６】次に本実施例回路の動作を図１（ｂ）に示
すタイミングチャートに基づいての説明する。
すタイミングチャートに基づいての説明する。
【００１７】第１電源１０の出力電圧が負荷を駆動する
ために充分な値（上述の所定値）以上となっている際に
は、上述のコントローラ１００は、第１電源１０の出力
を駆動電圧として負荷に供給すべく、図１（ｂ）の期間
Ｔ１に示すごとく第１制御信号ＰＢＡＴＴＯＦＦをロー
とし、第２制御信号ＳＢＡＴＴＯＦＦをハイとする。こ
れにより、第１スイッチ手段１２のソース・ドレイン間
は導通状態（オン）となり、第２スイッチ手段１３のソ
ース・ドレイン間は不導通状態（オフ）となる。また、
上記第１、第２スイッチ手段１２、１３のオン、オフ状
態に従って、第４スイッチ手段１９のゲート端子Ｇには
第１電源１０の出力電圧が供給されるが、第３スイッチ
手段１４のゲート端子Ｇには第２電源１１の出力電圧は
供給されないため、上記期間Ｔ１の間は第３スイッチ手
段１４のドレイン・ソース間は導通状態（オン）とな
り、第４スイッチ手段１９のドレイン・ソース間は不導
通状態（オフ）となる。その結果、負荷には第１電源１
０の出力電圧が第１、第３スイッチ手段１２、１４を介
して供給される。
ために充分な値（上述の所定値）以上となっている際に
は、上述のコントローラ１００は、第１電源１０の出力
を駆動電圧として負荷に供給すべく、図１（ｂ）の期間
Ｔ１に示すごとく第１制御信号ＰＢＡＴＴＯＦＦをロー
とし、第２制御信号ＳＢＡＴＴＯＦＦをハイとする。こ
れにより、第１スイッチ手段１２のソース・ドレイン間
は導通状態（オン）となり、第２スイッチ手段１３のソ
ース・ドレイン間は不導通状態（オフ）となる。また、
上記第１、第２スイッチ手段１２、１３のオン、オフ状
態に従って、第４スイッチ手段１９のゲート端子Ｇには
第１電源１０の出力電圧が供給されるが、第３スイッチ
手段１４のゲート端子Ｇには第２電源１１の出力電圧は
供給されないため、上記期間Ｔ１の間は第３スイッチ手
段１４のドレイン・ソース間は導通状態（オン）とな
り、第４スイッチ手段１９のドレイン・ソース間は不導
通状態（オフ）となる。その結果、負荷には第１電源１
０の出力電圧が第１、第３スイッチ手段１２、１４を介
して供給される。
【００１８】また、上述のコントローラ１００が第１電
源１０の出力電圧が所定値以下に低下したこと及び第２
電源１１の出力電圧が所定値以上となっていることを検
出すると、上記コントローラ１００は、電源を第１電源
１０から第２電源１１に切換るべく、まず第２制御信号
ＳＢＡＴＴＯＦＦをハイからローに変更し、その後所定
時間の経過を待って第１制御信号ＰＢＡＴＴＯＦＦをロ
ーからハイに変更する（図１（ｂ）の期間Ｔ２）。上記
第２制御信号ＳＢＡＴＴＯＦＦのハイからローへの変更
により、第２スイッチ手段１３のソース・ドレイン間が
導通状態（オン）となり、これに伴って第３スイッチ手
段１４のゲート端子Ｇには第２電源１１の出力電圧が供
給されるため、第３スイッチ手段１４のドレイン・ソー
ス間も第４スイッチ手段１９と同様に不導通状態（オ
フ）となる。このように第３、第４スイッチ手段１４、
１９共にオフとなると、このスイッチ手段を介しての負
荷への電圧供給は不可能となるが、上記第３、第４スイ
ッチ手段１４、１９のドレイン・ソース間にはそれぞれ
第１、第２バイパスダイオード１８、２３が並列に接続
されているため、このダイオードを介して第１、第２電
源１０、１１の出力電圧を負荷に供給することができ
る。
源１０の出力電圧が所定値以下に低下したこと及び第２
電源１１の出力電圧が所定値以上となっていることを検
出すると、上記コントローラ１００は、電源を第１電源
１０から第２電源１１に切換るべく、まず第２制御信号
ＳＢＡＴＴＯＦＦをハイからローに変更し、その後所定
時間の経過を待って第１制御信号ＰＢＡＴＴＯＦＦをロ
ーからハイに変更する（図１（ｂ）の期間Ｔ２）。上記
第２制御信号ＳＢＡＴＴＯＦＦのハイからローへの変更
により、第２スイッチ手段１３のソース・ドレイン間が
導通状態（オン）となり、これに伴って第３スイッチ手
段１４のゲート端子Ｇには第２電源１１の出力電圧が供
給されるため、第３スイッチ手段１４のドレイン・ソー
ス間も第４スイッチ手段１９と同様に不導通状態（オ
フ）となる。このように第３、第４スイッチ手段１４、
１９共にオフとなると、このスイッチ手段を介しての負
荷への電圧供給は不可能となるが、上記第３、第４スイ
ッチ手段１４、１９のドレイン・ソース間にはそれぞれ
第１、第２バイパスダイオード１８、２３が並列に接続
されているため、このダイオードを介して第１、第２電
源１０、１１の出力電圧を負荷に供給することができ
る。
【００１９】尚、このように第１、第２スイッチ手段１
２、１３が共にオンとなる期間Ｔ２を設けた理由は、従
来の問題点として説明したように、上記第１、第２スイ
ッチ手段１２、１３を同時にオンからオフ及びオフから
オンへと変更してしまうと、応答速度差等の原因で、上
記第１、第２スイッチング手段が共にオフとなる期間が
発生して瞬間的に回路への供給電圧が落ち込み誤動作の
原因となることを防ぐためである。従って、上記期間Ｔ
２は、各スイッチ手段等の応答速度より生じる遅延時間
以上で有れば良く、実質的には数μ秒以上で良い。
２、１３が共にオンとなる期間Ｔ２を設けた理由は、従
来の問題点として説明したように、上記第１、第２スイ
ッチ手段１２、１３を同時にオンからオフ及びオフから
オンへと変更してしまうと、応答速度差等の原因で、上
記第１、第２スイッチング手段が共にオフとなる期間が
発生して瞬間的に回路への供給電圧が落ち込み誤動作の
原因となることを防ぐためである。従って、上記期間Ｔ
２は、各スイッチ手段等の応答速度より生じる遅延時間
以上で有れば良く、実質的には数μ秒以上で良い。
【００２０】上記期間Ｔ２の終了時点で第１制御信号Ｐ
ＢＡＴＴＯＦＦがハイとなると、第１スイッチ手段１２
はオフとなり、これに伴って第４スイッチ手段１９のゲ
ート端子Ｇへの第１電源１０の出力電圧の供給が停止さ
れるので第４スイッチ１９のドレイン・ソース間が導通
状態（オン）となり、第２電源１１の出力電圧のみが第
２、第４スイッチ手段１３、１９を介して負荷に供給さ
れることとなる。
ＢＡＴＴＯＦＦがハイとなると、第１スイッチ手段１２
はオフとなり、これに伴って第４スイッチ手段１９のゲ
ート端子Ｇへの第１電源１０の出力電圧の供給が停止さ
れるので第４スイッチ１９のドレイン・ソース間が導通
状態（オン）となり、第２電源１１の出力電圧のみが第
２、第４スイッチ手段１３、１９を介して負荷に供給さ
れることとなる。
【００２１】
【発明の効果】以上説明したように、本発明によれば第
１電源と第２電源とを切換接続する際に、両電源からの
出力を同時に負荷に供給する構成となっているので、瞬
間的にでも負荷への供給電圧が落ち込むということを防
止できる。また、この電源切換は切換られる側の電源の
確実な立ち上がりに基づいてそれまで使用していた電源
の出力をオフするようにしているのでより確実に負荷に
対する供給電圧の落ち込みを防止できる。
１電源と第２電源とを切換接続する際に、両電源からの
出力を同時に負荷に供給する構成となっているので、瞬
間的にでも負荷への供給電圧が落ち込むということを防
止できる。また、この電源切換は切換られる側の電源の
確実な立ち上がりに基づいてそれまで使用していた電源
の出力をオフするようにしているのでより確実に負荷に
対する供給電圧の落ち込みを防止できる。
【図１】本発明の一実施例を示す回路図（ａ）とタイミ
ングチャート（ｂ）である。
ングチャート（ｂ）である。
【図２】従来例を示す回路図である。
１０ 第１電源
１１ 第２電源
１２ 第１スイッチ手段
１３ 第２スイッチ手段
１４ 第３スイッチ手段
１８ 第１バイパスダイオード
１９ 第４スイッチ手段
２３ 第２バイパスダイオード
２４ 第５抵抗
２５ 第６抵抗
１００ コントローラ
Claims (4)
- 【請求項１】 第１の電源と第２の電源とを切り換えて
負荷に接続するための電源切換回路であって、上記第１
の電源の出力をオン・オフするための第１のスイッチ手
段と、上記第２の電源の出力をオン・オフするための第
２のスイッチ手段と、上記各スイッチ手段をコントロー
ルするコントローラとを備え、上記コントローラは上記
第１又は第２の電源から第２又は第１の電源への電源切
換時、上記第１、第２のスイッチを共にオンさせる期間
を設け、 更に、上記第１のスイッチ手段を介して出力された上記
第１の電源の出力の上記負荷への供給を上記第２のスイ
ッチ手段を介して出力される上記第２電源の出力の有無
に基づいて制御する第３のスイッチ手段と、上記第２の
スイッチ手段を介して出力された上記第２の電源の出力
の上記負荷への供給を上記第１のスイッチ手段を介して
出力される上記第１電源の出力の有無に基づいて制御す
る第４のスイッチ手段と、上記第１のスイッチ手段を介
して出力される上記第１電源の出力を上記第３のスイッ
チ手段をバイパスさせて上記負荷に供給可能とする第１
のバイパス手段と、上記第２のスイッチ手段を介して出
力される上記第２電源の出力を上記第４のスイッチ手段
をバイパスさせて上記負荷に供給可能とする第２のバイ
パス手段とを備えたことを特徴とする電源切換回路。 - 【請求項２】 第１電源１０と、第２電源１１と、第１
電源１０に接続された第１スイッチ手段１２と、第２電
源１１に接続された第２スイッチ手段１３と、第１電源
１０と第２電源１１の出力を選択的に切り換えて出力す
るように第１、第２スイッチ手段１２、１３のオン・オ
フを制御するコントローラ１００と、第１スイッチ手段
１２を介して出力される第１電源１０の出力の負荷への
供給を第２スイッチ手段１３を介しての第２電源１１の
出力の有無に基づいて制御する第３スイッチ手段１４
と、第２スイッチ手段１３を介して出力される第２電源
１１の出力の負荷への供給を第１スイッチ手段１２を介
しての第１電源１０の出力の有無に基づいて制御する第
４スイッチ手段１９と、第３スイッチ手段１４と並列に
接続された第１バイパス手段１８と、第４スイッチ手段
１９と並列に接続された第２バイパス手段２３とを備え
たことを特徴とする電源切換回路。 - 【請求項３】 請求項２の各スイッチ手段１２、１３、
１４、１９はＦＥＴで構成されると共に第１、第２バイ
パス手段１８、２３はダイオードで構成され、かつ、第
１スイッチ手段１２のソース端子Ｓは第１電源１０に接
続され、ドレイン端子Ｄは第３スイッチ手段１４のドレ
イン端子Ｄ及び第４スイッチ手段１９のゲート端子Ｇに
接続され、ゲート端子Ｇはコントローラ１００に接続さ
れ、第２スイッチ手段１３のソース端子Ｓは第２電源１
１に接続され、ドレイン端子Ｄは第４スイッチ手段１９
のドレイン端子Ｄ及び第３スイッチ手段１４のゲート端
子Ｇに接続され、ゲート端子Ｇはコントローラ１００に
接続され、第３、第４スイッチ手段１４、１９の各ソー
ス・ゲート間は抵抗１６、２１を介して接続されている
ことを特徴とする電源切換回路。 - 【請求項４】 請求項３の電源切換回路であって、更に
第１、第２スイッチ手段のドレイン端子Ｄはそれぞれ抵
抗２５、２４を介して接地されていることを特徴とする
電源切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12970097A JP3378768B2 (ja) | 1997-05-20 | 1997-05-20 | 電源切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12970097A JP3378768B2 (ja) | 1997-05-20 | 1997-05-20 | 電源切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10320081A JPH10320081A (ja) | 1998-12-04 |
| JP3378768B2 true JP3378768B2 (ja) | 2003-02-17 |
Family
ID=15016043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12970097A Expired - Fee Related JP3378768B2 (ja) | 1997-05-20 | 1997-05-20 | 電源切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3378768B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9490662B2 (en) | 2012-10-19 | 2016-11-08 | Sun Medical Technology Research Corporation | Power supply switching circuit and artificial heart system |
| JP6441619B2 (ja) * | 2014-09-03 | 2018-12-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9768640B2 (en) | 2014-12-19 | 2017-09-19 | Kabushiki Kaisha Toshiba | Switching the power supply source of system to one of a first battery in electronic apparatus and a second battery in extension detachable and attachable to the apparatus |
-
1997
- 1997-05-20 JP JP12970097A patent/JP3378768B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10320081A (ja) | 1998-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1542333A2 (en) | A switching circuit for master-slave feeding mode of low voltage power supply | |
| CA2427039A1 (en) | High speed bi-directional solid state switch | |
| DE60335961D1 (de) | Treiberschaltung für schaltvorrichtung und ansteuerverfahren dafür | |
| KR970060649A (ko) | 벽 조절기 회로 | |
| US5335263A (en) | Power supply switching circuit for a compact portable telephone set | |
| US7764480B2 (en) | Electronic device, and circuit and method for protecting the same | |
| AU2005287436B2 (en) | A switch circuit | |
| JP3378768B2 (ja) | 電源切換回路 | |
| JPH06208423A (ja) | 電源回路 | |
| JP3793027B2 (ja) | 負荷駆動回路 | |
| KR970013619A (ko) | 단전원에서의 파워 트랜지스터 구동 회로 | |
| JP2003133926A (ja) | 突入電流抑止回路 | |
| US6150854A (en) | Circuit arrangement for switching an inductive load | |
| JPH0538138A (ja) | 車載用電子制御装置の電源装置 | |
| JP2520112B2 (ja) | 線路異常監視装置 | |
| US20230350444A1 (en) | Control circuit and control unit for a vehicle | |
| JP3742737B2 (ja) | 電源供給装置およびその制御方法 | |
| KR102402544B1 (ko) | 차량의 전자 제어 시스템 및 그의 제어방법 | |
| JP2002185293A (ja) | マイコンの入力回路 | |
| JPH0378708B2 (ja) | ||
| JPH0670459A (ja) | 電源切換回路 | |
| JP3036556B2 (ja) | Ｎチャンネル形ｆｅｔの駆動制御回路 | |
| JP2002290215A (ja) | オフセット付コンパレータ | |
| JPH06216727A (ja) | 遅延時間可変論理回路 | |
| JP2002312040A (ja) | 負荷制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |