JP3368817B2 - 積層型電子部品アレイ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数個の電子部品
素子が実装面に略平行な方向に並設されている積層型電
子部品アレイに関し、詳しくは、電子部品素子間のクロ
ストークの十分な低減を図るようにした積層型電子部品
アレイに関する。

【０００２】

【従来の技術および発明が解決しようとする課題】従来
の積層型電子部品アレイとしては、例えば、図９及び図
１０に示すような構成を有する積層型電子部品アレイが
知られている。なお、図９は従来の積層型電子部品アレ
イの全体を示す外観斜視図、図１０は従来の積層型電子
部品アレイが備えている積層体の内部構造を示す分解斜
視図である。図９の積層型電子部品アレイ５０は、４個
のコンデンサ素子（電子部品素子）Ｃ１〜Ｃ４がそれぞ
れ実装面ＰＳに平行な方向に並列設置されたコンデンサ
素子アレイ構成を有している。

【０００３】この積層型電子部品アレイ５０は、図１０
に示すように、貫通内部導体パターン５２が表面に形成
された電子部品素子用の誘電体シート５３と、グランド
内部導体パターン５４，５６が表面に形成された誘電体
シート５５，５７及びダミー用誘電体シート５８を、グ
ランド内部導体パターン５６が各コンデンサ素子間に位
置するとともに実装面ＰＳ（図９）に対して略垂直にな
るようにして次々と重ね合わせた積層体５１を備えてい
る。

【０００４】そして、図９に示すように、この積層体５
１における貫通内部導体パターン５２が引き出された両
側面５１ａ，５１ｂには、入出力外部電極５９，６０が
各コンデンサ素子Ｃ１〜Ｃ４ごとに設けられており、各
貫通内部導体パターン５２（図１０）の両側の引出し用
端部５２ａ（図１０）が対応する入出力外部電極５９，
６０にそれぞれ接続されている。また、グランド内部導
体パターン５４，５６が、積層体５１の底面側（実装面
ＰＳ側）に導出され、グランド外部電極６１に接続され
ている。

【０００５】従来の積層型電子部品アレイ５０は十分な
小型化が可能であり、小さなアレイ１個を基板に実装す
ることにより、４個のコンデンサ素子Ｃ１〜Ｃ４を基板
に搭載した効果が得られるという特徴を有しており、種
々の用途に広く利用されるに至っている。

【０００６】さらに、この積層型電子部品アレイ５０で
は、各コンデンサ素子間に位置するグランド内部導体パ
ターン５６が、隣接するコンデンサ素子の貫通内部導体
パターン５２どうしの電磁的・静電的カップリングを抑
制することから、比較的コンデンサ素子の間のクロスト
ークが少ないという特徴を有している。

【０００７】しかし、従来の積層型電子部品アレイ５０
の場合、高周波領域になると各コンデンサ素子Ｃ１〜Ｃ
４の貫通内部導体パターン５２どうしの電磁的・静電的
カップリングが十分に抑制されず、コンデンサ素子Ｃ１
〜Ｃ４の間のクロストークの低減が不十分になるという
問題点がある。これは、隣接する各電子部品素子の貫通
内部導体パターン５２の引出し用端部５２ａが、グラン
ド内部導体パターン５６によって完全に遮断されず、一
部が対向しているためである。

【０００８】本発明は、上記問題点を解決するものであ
り、隣接する電子部品素子どうしの間で生じるクロスト
ークを十分に低減させることが可能な積層型電子部品ア
レイを提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明の積層型電子部品
アレイは、従来の積層型電子部品アレイにおいては、図
１０に示すように、グランド内部導体パターン５４から
外れた位置では、各貫通内部導体パターン５２の引出し
用端部５２ａ，５２ａ……が、隣接する電子部品素子の
引出し用端部５２ａ，５２ａ……と誘電体を介して互い
に対向し、部分的ではあるが強い電磁的・静電的カップ
リングが発生して、クロストークを十分に低減させるこ
とができなかったことに鑑み、種々、実験検討を行い、
完成させるに至ったものである。すなわち、本発明の請
求項１の積層型電子部品アレイは、貫通内部導体パター
ンが表面に形成された誘電体シートと、グランド内部導
体パターンが表面に形成された誘電体シートとを、前記
貫通内部導体パターンと前記グランド内部導体パターン
が誘電体シートを挟んで対向するように、かつ、各誘電
体シートが実装面に対して略垂直になるように交互に積
層してなる電子部品素子が、複数個実装面に略平行の方
向に並設された積層体を備え、前記電子部品素子の貫通
内部導体パターンの引出し用端部は、各電子部品素子ご
とに、実装面に対して垂直方向に位置をずらすことによ
り、隣接する各電子部品素子の貫通内部導体パターンの
引出し用端部が互いに対向しないようにして配設されて
いるとともに、前記積層体の貫通内部導体パターンが引
き出された両側面には、各電子部品素子ごとに、実装面
に垂直で、誘電体シートの積層方向に直交する方向に入
出力外部電極が設けられ、各貫通内部導体パターンの引
出し用端部が対応する入出力外部電極にそれぞれ接続さ
れていることを特徴としている。

【００１０】また、請求項２の積層型電子部品アレイ
は、前記積層体の実装面にグランド外部電極を形成する
とともに、グランド内部導体パターンの引出し用端部を
グランド外部電極に接続したことを特徴としている。

【００１１】また、請求項３の積層型電子部品アレイ
は、隣接する電子部品素子の各貫通内部導体パターンの
全体を、各電子部品素子ごとに、実装面に対して垂直方
向に位置をずらして配設することにより、隣接する各電
子部品素子の貫通内部導体パターンが互いに対向しない
ようにしたことを特徴としている。

【００１２】また、請求項４の積層型電子部品アレイ
は、前記電子部品素子が、貫通内部導体パターン、グラ
ンド内部導体パターン、及びパターン間の誘電体部分か
らなるコンデンサ素子であって、コンデンサ素子アレイ
構成となっていることを特徴としている。

【００１３】

【作用】すなわち、本発明の積層型電子部品アレイにお
いては、積層体中のグランド内部導体パターンが電子部
品素子間に位置するように配設されているため、隣接す
る電子部品素子の貫通内部導体パターンどうしの電磁的
・静電的カップリングが弱められてクロストークの低減
がなされる。

【００１４】さらに、電子部品素子用の貫通内部導体パ
ターンの入出力外部電極への接続部分である引出し用端
部を、対応する入出力外部電極にそれぞれ接続するとと
もに、各電子部品素子ごとに、実装面に対して垂直方向
に位置をずらして配設することにより、隣接する各電子
部品素子の貫通内部導体パターンの引出し用端部が互い
に対向しないようにしているので、貫通内部導体パター
ンの引出し用端部どうしの電磁的・静電的カップリング
をさらに弱めて、クロストークをより低減することが可
能になる。

【００１５】なお、本発明において、電子部品素子と
は、コンデンサ素子、インダクタンス素子、あるいはバ
リスタ素子などを意味する概念である。なお、電子部品
素子は上記の各素子に限られるものではなく、さらにそ
の他の素子であってもよい。

【００１６】また、請求項２の積層型電子部品アレイの
ように、積層体の実装面にグランド外部電極を形成し、
グランド内部導体パターンの引出し用端部をグランド外
部電極に接続するようにした場合、実装基板の回路上の
接続電極とグランド外部電極を、はんだ付けなどの方法
により、容易に接続して、電気的結合と機械的結合を同
時に達成することが可能になり、本発明をより実効あら
しめることができる。

【００１７】また、請求項３のように、隣接する電子部
品素子の各貫通内部導体パターンの全体を、各電子部品
素子ごとに、実装面に対して垂直方向に位置をずらして
配設するようにした場合、隣接する各電子部品素子の貫
通内部導体パターンが互いに対向することを確実に防止
して、クロストークをさらに確実に低減することができ
るようになる。

【００１８】請求項４のように、電子部品素子が、貫通
内部導体パターン、グランド内部導体パターン、及びパ
ターン間の誘電体部分からなるコンデンサ素子であっ
て、コンデンサ素子アレイ構成となっている場合、コン
デンサ素子どうしの間のクロストークを十分に低減し
て、クロストークに起因する高周波領域での特性の劣化
を防止することが可能になる。

【００１９】

〔実施形態１〕

本発明の一実施形態にかかる積層型電子部品アレイを、
図１〜図７を参照しつつ説明する。なお、図１はこの実
施形態の積層型電子部品アレイを構成する積層体の分解
斜視図、図２は積層型電子部品アレイを示す斜視図、図
３は積層型電子部品アレイの実装面を示す底面図、図４
は積層型電子部品アレイの等価回路図、図５は積層体を
示す斜視図、図６は積層型電子部品アレイの平面断面
図、図７は積層型電子部品アレイを実装面に垂直な面で
破断して示す断面図である。この実施形態の積層型電子
部品アレイ１は、図２に示すように、４個のコンデンサ
素子Ｃ１〜Ｃ４が実装面ＰＳに略平行な方向に並列設置
された積層型コンデンサアレイであって、ノイズフィル
タなどに用いられるものである。

【００２０】この実施形態の積層型電子部品アレイ１
（図２，図３など）は、図１に示すように、貫通内部導
体パターン３が表面に形成された電子部品素子用の誘電
体シート４、貫通内部導体パターン５が表面に形成され
た電子部品素子用の誘電体シート６、グランド内部導体
パターン７が表面に形成された誘電体シート８、グラン
ド内部導体パターン９が表面に形成された誘電体シート
１０、及び、ダミー用誘電体シート１１を、次々と重ね
合わせてなる積層体２を備えており、グランド内部導体
パターン９が、積層体２内においてコンデンサ素子Ｃ１
〜Ｃ４（図４など）間に位置するとともに、各シートが
実装面ＰＳに対して垂直になるように配設されている。

【００２１】さらに、積層体２の貫通内部導体パターン
３，５の両側面２ａ，２ｂには、図２，図３などに示す
ように、入出力外部電極１２，１３が各コンデンサ素子
Ｃ１〜Ｃ４ごとに別々に設けられており、図６に示すよ
うに、各貫通内部導体パターン３，５の引出し用端部３
ａ、５ａが対応する入出力外部電極１２，１３にそれぞ
れ接続されている。したがって、コンデンサ素子Ｃ１，
Ｃ３は貫通内部導体パターン３を備え、コンデンサ素子
Ｃ２，Ｃ４は貫通内部導体パターン５を備えることにな
る。そして、この実施形態においては、各貫通内部導体
パターン３，５の引出し用端部３ａ、５ａが、幅狭とさ
れ、かつ、各コンデンサ素子Ｃ１〜Ｃ４ごとに、実装面
ＰＳに対して垂直方向に位置をずらして配設されてお
り、隣接する各電子部品素子の貫通内部導体パターン
３，５の引出し用端部３ａ，５ａが互いに対向しないよ
うに構成されている。

【００２２】また、積層体２の実装面ＰＳ（図２，図
７）には各電子部品素子共通のグランド外部電極１４
（図６，図７）が設けられており、図７に示すように、
グランド内部導体パターン７，９の引出し用端部７ａ，
９ａがこのグランド外部電極１４に接続されている。

【００２３】また、各コンデンサ素子Ｃ１〜Ｃ４は、貫
通内部導体パターン３，５、グランド内部導体パターン
７，９、及びパターン間の誘電体部分から構成された貫
通タイプのコンデンサ素子である。そして、この実施形
態１の積層型電子部品アレイ１の場合、グランド内部導
体パターン９はコンデンサ素子用だけでなく、クロスト
ーク防止用を兼ねており、その等価回路は図４に示す通
りとなる。この積層型電子部品アレイ１がノイズフィル
タとして使われた場合、入出力外部電極１２，１３に到
来した信号の、高周波ノイズだけがコンデンサ素子Ｃ１
〜Ｃ４を通してグランドに流れることにより効率よく除
去されることになる。

【００２４】上記のように構成されたこの実施形態１の
積層型電子部品アレイ１は、図１及び図５に示すよう
に、隣接する貫通内部導体パターン３，５の、入出力外
部電極１２，１３への接続部分である引出し用端部３
ａ，５ａが、幅狭であって、かつ、互いに実装面ＰＳに
対して垂直方向に位置がずれるようにパターン形成され
ているとともに、コンデンサ素子Ｃ１〜Ｃ４間に位置す
るようにグランド内部導体パターン９が配設されている
ことから、隣接するコンデンサ素子Ｃ１〜Ｃ４の貫通内
部導体パターン３，５どうしの電磁的・静電的カップリ
ングが弱められてクロストークが抑制される。

【００２５】すなわち、従来の貫通内部導体パターンの
端部は、実装面ＰＳに対して垂直の方向の上端から下端
までの全て部分が引出し用端部となっており、隣接する
電子部品素子の引出し用端部は全体が対向していたのに
対し、本発明の場合には、貫通内部導体パターンの端部
の、実装面ＰＳに対して垂直の方向の上端又は下端の幅
を狭めた部分だけが引出し用端部３ａ，５ａとなってお
り、かつ、この部分が互いに対向しないこと、及び、コ
ンデンサ素子Ｃ１〜Ｃ４間にグランド内部導体パターン
９が配設されていることから、クロストークが十分に抑
制されることになる。

【００２６】なお、この実施形態１の積層型電子部品ア
レイ１は、例えば、次のような方法により製造される。
まず、誘電体シート用のセラミックグリーンシートの表
面に貫通内部導体パターン３，５やグランド内部導体パ
ターン７，９をスクリーン印刷などの方法により形成し
たものと、ダミー用の誘電体シートに使うパターン未形
成のセラミックグリーンシートを必要な枚数だけ準備す
る。なお、スクリーン印刷により貫通内部導体パターン
３，５やグランド内部導体パターン７，９を形成する場
合には、通常、導電ペーストが用いられる。

【００２７】このようにして準備したセラミックグリー
ンシートを、図１に示すような順序で積み重ね、プレス
して一体化し、焼成した後、入出力外部電極１２，１３
及びグランド外部電極１４を形成する。なお、通常は、
各グリーンシートには多数個分のパターンを形成してお
いて、プレスして一体化し、個々に切断した後、焼成を
行う。

【００２８】また、図７に示すように、積層型電子部品
アレイ１を基板ＰＢに実装する場合、基板ＰＢの表面の
所定の位置に、実装面ＰＳを対向させた状態で積層型電
子部品アレイ１をセットし、リフローはんだ法や溶融は
んだ浸漬法などにより、積層体２の入出力外部電極１
２，１３（図６）及びグランド外部電極１４と、基板Ｐ
Ｂの回路の接続電極（図示省略）を結合し、電気的結合
と機械的結合の両方を同時に行うことができる。

【００２９】〔実施形態２〕 次に、本発明の他の実施形態にかかる積層型電子部品ア
レイについて説明する。図８は本発明の他の実施形態に
かかる積層型電子部品アレイの製造に用いられる、貫通
内部導体パターンを形成した誘電体シートを示す斜視図
である。この実施形態２の積層型電子部品アレイは、実
施形態１と同様の積層型コンデンサ素子アレイであっ
て、図８に示すように、実施形態１における貫通内部導
体パターン３の代わりに貫通内部導体パターン１５が用
いられ、貫通内部導体パターン５の代わりに貫通内部導
体パターン１６が用いられている他は、等価回路も含め
て先の実施形態１と全く同様の構成及び効果を有するも
のあることから、重複を避けるため、相違する部分のみ
を説明し、他の部分の説明は省略する。

【００３０】実施形態２の積層型電子部品アレイの場
合、コンデンサ素子Ｃ１，Ｃ３は貫通内部導体パターン
１５を備え、コンデンサ素子Ｃ２，Ｃ４は貫通内部導体
パターン１６を備えている。また、図８に示すように、
貫通内部導体パターン１５，１６は、パターン全体が実
装面ＰＳに対して垂直の方向に互いに完全に位置をずら
して配設されている。すなわち、隣接するコンデンサ素
子のそれぞれの貫通内部導体パターン１５，１６は、引
出し用端部１５ａ，１６ａも含めて幅狭であって、対向
する部分が全くない構成となっており、貫通内部導体パ
ターン１５，１６の間の電磁的・静電的カップリングを
確実に抑制することが可能になることから、さらに効率
よくクロストークの低減を図ることが可能になる。

【００３１】なお、上記実施形態１，２においては、コ
ンデンサ素子の数を４個とした場合について説明した
が、アレイ内に設置する素子の数は用途に合わせて適宜
に増減することが可能である。

【００３２】また、実施形態１，２においては、電子部
品素子がコンデンサ素子である場合について説明した
が、アレイに設置する電子部品素子の種類は、コンデン
サ素子に限られず、インダクタンス素子あるいはバリス
タ素子などの他の種類の素子であってもよい。

【００３３】本発明は、さらにその他の点においても上
記実施形態に限定されるものではなく、貫通内部導体パ
ターンやグランド内部導体パターン、あるいは外部電極
のパターンの形状、積層体における誘電体シートの積層
数や積層形態、アレイの製造方法、その他に関し、発明
の要旨の範囲内において、種々の応用、変形を加えるこ
とが可能である。

【００３４】

【発明の効果】本発明の積層型電子部品アレイにおいて
は、グランド内部導体パターンが電子部品素子間に位置
するように構成されていることから、隣接する貫通内部
導体パターンどうしの電磁的・静電的カップリングが弱
められるのみならず、電子部品素子の貫通内部導体パタ
ーンの引出し用端部を、各電子部品素子ごとに、実装面
に対して垂直方向に位置をずらして配設しているので、
隣接する各電子部品素子の貫通内部導体パターンの引出
し用端部が互いに対向しないようにしているので、貫通
内部導体パターンの引出し用端部どうしの電磁的・静電
的カップリングが弱められるため、クロストークを効率
よく低減することが可能になる。

【００３５】また、請求項２の積層型電子部品アレイの
ように、積層体の実装面にグランド外部電極を形成し、
グランド内部導体パターンの引出し用端部をグランド外
部電極に接続するようにした場合、実装基板の回路上の
接続電極とグランド外部電極を、はんだ付けなどの方法
により、容易に接続して、電気的結合と機械的結合を同
時に達成することが可能になり、本発明をより実効あら
しめることができる。

【００３６】また、請求項３のように、隣接する電子部
品素子の各貫通内部導体パターンの全体を、各電子部品
素子ごとに、実装面に対して垂直方向に位置をずらして
配設するようにした場合、隣接する各電子部品素子の貫
通内部導体パターンが互いに対向することを確実に防止
して、クロストークをさらに確実に低減することができ
る。

【００３７】請求項４のように、電子部品素子が、貫通
内部導体パターン、グランド内部導体パターン、及びパ
ターン間の誘電体部分からなるコンデンサ素子であっ
て、コンデンサ素子アレイ構成となっている場合、コン
デンサ素子どうしの間のクロストークを十分に低減し
て、クロストークに起因する高周波領域での特性の劣化
を防止することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態（実施形態１）にかかる積
層型電子部品アレイの積層体の分解斜視図である。

【図２】本発明の一実施形態（実施形態１）にかかる積
層型電子部品アレイを示す斜視図である。

【図３】本発明の一実施形態（実施形態１）にかかる積
層型電子部品アレイの実装面を示す底面図である。

【図４】本発明の一実施形態（実施形態１）にかかる積
層型電子部品アレイの等価回路図である。

【図５】本発明の一実施形態（実施形態１）にかかる積
層型電子部品アレイを構成する積層体を示す斜視図であ
る。

【図６】本発明の一実施形態（実施形態１）にかかる積
層型電子部品アレイを実装面に平行な面で破断して示す
平面断面図である。

【図７】本発明の一実施形態（実施形態１）にかかる積
層型電子部品アレイを実装面に垂直な面で破断して示す
断面図である。

【図８】本発明の他の実施形態（実施形態２）にかかる
積層型電子部品アレイの貫通内部導体パターンを形成し
た誘電体シートを示す斜視図である。

【図９】従来の積層型電子部品アレイを示す斜視図であ
る。

【図１０】従来の積層型電子部品アレイの積層体の分解
斜視図である。

【符号の説明】

１ 積層型電子部品アレイ ２ 積層体 ２ａ，２ｂ 積層体の側面 ３，５ 貫通内部導体パターン ３ａ，５ａ 引出し用端部 ４，６，８，１０ 誘電体シート ７，９ グランド内部導体パターン ７ａ，９ａ グランド内部導体パターンの引
出し用端部 １１ ダミー用誘電体シート １２，１３ 入出力外部電極 １４ グランド外部電極 １５，１６ 貫通内部導体パターン １５ａ，１６ａ 引出し用端部 Ｃ１〜Ｃ４ コンデンサ素子 ＰＢ 基板 ＰＳ 実装面

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】貫通内部導体パターンが表面に形成された
   誘電体シートと、グランド内部導体パターンが表面に形
   成された誘電体シートとを、前記貫通内部導体パターン
   と前記グランド内部導体パターンが誘電体シートを挟ん
   で対向するように、かつ、各誘電体シートが実装面に対
   して略垂直になるように交互に積層してなる電子部品素
   子が、複数個実装面に略平行の方向に並設された積層体
   を備え、前記電子部品素子の貫通内部導体パターンの引出し用端
   部は、各電子部品素子ごとに、実装面に対して垂直方向
   に位置をずらすことにより、隣接する各電子部品素子の
   貫通内部導体パターンの引出し用端部が互いに対向しな
   いようにして配設されているとともに、 前記積層体の貫通内部導体パターンが引き出された両側
   面には、各電子部品素子ごとに、実装面に垂直で、誘電
   体シートの積層方向に直交する方向に入出力外部電極が
   設けられ、各貫通内部導体パターンの引出し用端部が対
   応する入出力外部電極にそれぞれ接続されていることを
   特徴とする積層型電子部品アレイ。
2. 【請求項２】前記積層体の実装面にグランド外部電極を
   形成するとともに、グランド内部導体パターンの引出し
   用端部をグランド外部電極に接続したことを特徴とする
   請求項１記載の積層型電子部品アレイ。
3. 【請求項３】隣接する電子部品素子の各貫通内部導体パ
   ターンの全体を、各電子部品素子ごとに、実装面に対し
   て垂直方向に位置をずらして配設することにより、隣接
   する各電子部品素子の貫通内部導体パターンが互いに対
   向しないようにしたことを特徴とする請求項１又は２記
   載の積層型電子部品アレイ。
4. 【請求項４】前記電子部品素子が、貫通内部導体パター
   ン、グランド内部導体パターン、及びパターン間の誘電
   体部分からなるコンデンサ素子であって、コンデンサ素
   子アレイ構成となっていることを特徴とする請求項１〜
   ３のいずれかに記載の積層型電子部品アレイ。