JP3362776B2 - Thin film capacitor, substrate with built-in thin film capacitor and method of manufacturing thin film capacitor - Google Patents
Thin film capacitor, substrate with built-in thin film capacitor and method of manufacturing thin film capacitorInfo
- Publication number
- JP3362776B2 JP3362776B2 JP02531699A JP2531699A JP3362776B2 JP 3362776 B2 JP3362776 B2 JP 3362776B2 JP 02531699 A JP02531699 A JP 02531699A JP 2531699 A JP2531699 A JP 2531699A JP 3362776 B2 JP3362776 B2 JP 3362776B2
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- layer
- thin film
- recess
- film capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、各種電子回路の回
路基体として用いられる薄膜コンデンサおよび薄膜コン
デンサ内蔵基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film capacitor used as a circuit substrate of various electronic circuits and a substrate with a built-in thin film capacitor.
【０００２】[0002]
【従来の技術】この種の従来技術としては、第一の電極
層を形成後に誘電体層を設け、さらにその上に第二の電
極層を形成した単層薄膜コンデンサ（特開平５−２２６
８４４公報、特開平８−８８３１８公報、特開平１０−
１５４８７８公報等）や、基板上にグランド層を形成し
て、その上に誘電体層、導電層がこの順で形成されてな
る薄膜多層基板（特開平７−３０２５７公報、特開平７
−３０７５６７公報等）が知られている。2. Description of the Related Art As a conventional technique of this kind, a single-layer thin film capacitor in which a dielectric layer is provided after forming a first electrode layer and a second electrode layer is further formed thereon (Japanese Patent Laid-Open No. 5-226).
844, JP-A-8-88318, and JP-A-10-
154878), or a thin film multi-layer substrate in which a ground layer is formed on a substrate and a dielectric layer and a conductive layer are formed in that order (Japanese Patent Laid-Open No. 7-30257, Japanese Patent Laid-Open No. 7-30257).
-3056767) is known.
【０００３】これらの薄膜コンデンサ等は、上部電極お
よび下部電極と、これに挟まれた誘電体層とが積層した
構造を有しており、以下のような課題を有していた。These thin film capacitors and the like have a structure in which an upper electrode and a lower electrode and a dielectric layer sandwiched therebetween are laminated, and have the following problems.
【０００４】第一に、上部電極と下部電極の短絡が起こ
りやすいという課題を有していた。図９（ａ）は基板９
０上に、下部電極９１、誘電体層９２、上部電極９３が
積層された薄膜コンデンサの断面図である。各部が正常
な形状で形成されればこのような構造となるが、たとえ
ば、上部電極９３の形成位置のずれが生じると、図９
（ｂ）のように、上部電極９３と下部電極９１が接続
し、短絡が発生する。このような短絡を防止するため、
上部電極の幅を一定以下にすることも考えられるが、必
要な容量を得るためにはコンデンサの形状が大きくなる
ため配線密度の低下を招くこととなり、また形状を変更
しないとコンデンサの容量低下をもたらすという問題が
生じる。First, there is a problem that a short circuit between the upper electrode and the lower electrode is likely to occur. FIG. 9A shows a substrate 9
3 is a cross-sectional view of a thin film capacitor in which a lower electrode 91, a dielectric layer 92, and an upper electrode 93 are stacked on top of each other. If each part is formed in a normal shape, such a structure will be obtained. However, for example, if the formation position of the upper electrode 93 is deviated, the structure shown in FIG.
As shown in (b), the upper electrode 93 and the lower electrode 91 are connected, and a short circuit occurs. To prevent such short circuit,
It is possible to make the width of the upper electrode less than a certain value, but in order to obtain the required capacity, the shape of the capacitor becomes large, which leads to a decrease in wiring density.If the shape is not changed, the capacity of the capacitor will decrease. The problem arises of bringing.
【０００５】第二に、上記積層構造のコンデンサは、多
層配線の形成が困難であるという課題を有していた。薄
膜コンデンサを内蔵した多層配線基板では、上下に重ね
て積層された薄膜コンデンサの電極間を接続するため、
層間接続ビアが形成される。層間接続ビアとしては、特
開平７−３０２５７号公報等に示されているフィルドビ
アや、特開平７−３０７５６７号公報等に示されている
ポストレスビアがあるが、このうちフィルドビアが広く
用いられている。フィルドビアは、上層の電極層と下層
の電極層とを垂直に接続することができ、配線密度を高
めることができるからである。ところが、このフィルド
ビアを形成する際、上記積層構造のコンデンサでは、上
部電極と下部電極との間に段差（通常２〜２０μｍ）が
生じるため、薄膜コンデンサの外表面輪郭に凹凸や段差
が発生しやすく、フィルドビア形成に必要な給電層を良
好に形成することが困難であった。図１０はこの様子を
説明するための図である。図中、下部電極Ａ、誘電体層
Ｂ、上部電極Ｃがこの順で形成され、これらを覆うよう
に給電層Ｅが設けられ、さらにその上部にフィルドビア
Ｄが形成されている。ところが、下部電極Ａはパターニ
ングの際、図のように逆テーパー形状になりやすく、そ
の結果、段差が形成され、図のように給電層Ｅの断線が
起こりやすくなる。このため、フィルドビアの形成不良
が起こりやすかったのである。このようなフィルドビア
の形成不良を解決する方法として、特開平１０−１５４
８７８号公報開示の技術も提案されているが、工程の煩
雑化を招くという課題を有していた。Secondly, the above-mentioned laminated structure capacitor has a problem that it is difficult to form a multilayer wiring. In a multilayer wiring board with a built-in thin-film capacitor, the electrodes of thin-film capacitors stacked on top of each other are connected,
An interlayer connection via is formed. As interlayer connection vias, there are filled vias disclosed in JP-A-7-30257 and the like, and postless vias disclosed in JP-A-7-307567. Of these, filled vias are widely used. There is. This is because the filled via can vertically connect the upper electrode layer and the lower electrode layer, and can increase the wiring density. However, when the filled via is formed, a step (usually 2 to 20 μm) is generated between the upper electrode and the lower electrode in the capacitor having the above-mentioned laminated structure, so that the outer surface contour of the thin film capacitor is likely to have irregularities or steps. However, it was difficult to satisfactorily form the power feeding layer necessary for forming the filled via. FIG. 10 is a diagram for explaining this situation. In the figure, a lower electrode A, a dielectric layer B, and an upper electrode C are formed in this order, a power feeding layer E is provided so as to cover them, and a filled via D is further formed on the power feeding layer E. However, during patterning, the lower electrode A tends to have an inverse tapered shape as shown in the figure, and as a result, a step is formed, which easily causes disconnection of the power feeding layer E as shown in the figure. Therefore, defective formation of filled vias is likely to occur. As a method for solving such defective formation of filled vias, Japanese Patent Laid-Open No. 10-154
Although the technique disclosed in Japanese Patent No. 878 has been proposed, it has a problem that the process is complicated.
【０００６】第三に、上記積層構造のコンデンサは製造
プロセスが煩雑であるという課題を有していた。電極層
や誘電体層の各層についてそれぞれ成膜およびパターニ
ングを行う必要があるからである。Thirdly, the above-mentioned laminated structure capacitor has a problem that the manufacturing process is complicated. This is because it is necessary to form and pattern each of the electrode layer and the dielectric layer.
【０００７】第四に、薄膜コンデンサ製造過程において
誘電体層の品質が損なわれることがあった。誘電体層の
パターニングは、通常、ドライエッチング工程およびエ
ッチング残渣除去のためのウエット洗浄工程を経ること
により行われる。エッチング残渣の除去は素子の信頼性
向上のため必須となるが、ここで、洗浄液としては、充
分な洗浄効果を得るため、通常、酸が用いられる。とこ
ろが、エッチング残渣は誘電体層材料とエッチングガス
の反応生成物を主成分とするため、エッチング残渣を溶
解・除去し得る洗浄液は、誘電体層自身をも溶解させて
しまうのである。このため、誘電体層の膜減りや組成変
化を引き起こし、問題となることがあった。この問題
は、誘電体層のパターニングをドライエッチングにより
行った場合に限らず、酸等のウエットエッチングにより
行った場合にも同様に生じる。さらに、上記問題は、Ｂ
ＳＴ（ＢａxＳｒ1-xＴｉＯ3）、ＰＺＴ（ＰｂＺｒxＴｉ
1-xＯ3）、ＰＬＺＴ（Ｐｂ1-yＬａyＺｒxＴｉ
1-xＯ3）、ＳｒＢｉ2Ｔａ2Ｏ9等のペロブスカイト構造
の材料を誘電体膜材料として用いた場合、顕著となる。
このような材料は素子の微細化およびコンデンサの高容
量化への要求に対し、好適に使用されるが、酸等の洗浄
液により特定の構成成分が溶出し、組成変化が生じやす
い。ところが、ペロブスカイト構造を有する材料は、わ
ずかな組成変化により電気特性が大きく変動するため、
上記問題が顕著となるのである。Fourthly, the quality of the dielectric layer may be impaired during the manufacturing process of the thin film capacitor. Patterning of the dielectric layer is usually performed through a dry etching step and a wet cleaning step for removing etching residues. The removal of the etching residue is essential for improving the reliability of the element, but here, as the cleaning liquid, an acid is usually used in order to obtain a sufficient cleaning effect. However, since the etching residue contains the reaction product of the dielectric layer material and the etching gas as a main component, the cleaning liquid capable of dissolving and removing the etching residue also dissolves the dielectric layer itself. For this reason, the film thickness of the dielectric layer may be reduced or the composition may be changed, which may cause a problem. This problem occurs not only when the patterning of the dielectric layer is performed by dry etching, but also when it is performed by wet etching with an acid or the like. Furthermore, the above problem is
ST (Ba x Sr 1-x TiO 3 ), PZT (PbZr x Ti
1-x O 3), PLZT (Pb 1-y La y Zr x Ti
This becomes remarkable when a material having a perovskite structure such as 1- xO 3 ) or SrBi 2 Ta 2 O 9 is used as the dielectric film material.
Such materials are preferably used in order to meet the demands for miniaturization of elements and higher capacities of capacitors. However, the composition is likely to change due to the elution of specific constituents by a cleaning liquid such as acid. However, a material having a perovskite structure has a large change in electrical characteristics due to a slight change in composition.
The above problem becomes remarkable.
【０００８】[0008]
【発明が解決しようとする課題】本発明は上記した課題
を解決するためになされたものであって、薄膜コンデン
サおよびその内蔵基板において、上部電極と下部電極の
短絡を防止し、多層配線の形成を容易とし、さらに、製
造プロセスの簡略化を図るとともに、誘電体層の品質劣
化を防止することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and in a thin film capacitor and its built-in substrate, a short circuit between the upper electrode and the lower electrode is prevented and a multilayer wiring is formed. It is an object of the present invention to facilitate the manufacturing process, simplify the manufacturing process, and prevent the quality deterioration of the dielectric layer.
【０００９】[0009]
【課題を解決するための手段】上記課題を解決する本発
明によれば、下部電極と、該下部電極を埋め込むように
形成され該下部電極に達する凹部の設けられた絶縁層
と、該凹部の内部に形成され該下部電極を覆う誘電体層
と、該凹部の内部に形成され該誘電体層の上に形成され
た上部電極とを備え、前記絶縁層の上面と前記上部電極
の上面とを含む面が実質的に平坦であることを特徴とす
る薄膜コンデンサが提供される。According to the present invention for solving the above-mentioned problems, a lower electrode, an insulating layer provided with a recess formed to fill the lower electrode and reaching the lower electrode, and the recess A dielectric layer formed inside and covering the lower electrode; and an upper electrode formed inside the recess and formed on the dielectric layer. The upper surface of the insulating layer and the upper electrode.
There is provided a thin film capacitor characterized in that the surface including the upper surface of the thin film capacitor is substantially flat .
【００１０】また本発明によれば、上記薄膜コンデンサ
を備えたことを特徴とする薄膜コンデンサ内蔵基板が提
供される。この薄膜コンデンサ内蔵基板は、ＩＣ等の半
導体装置搭載用基板として使用できる。Further, according to the present invention, there is provided a thin film capacitor built-in substrate comprising the above thin film capacitor. This substrate with a built-in thin film capacitor can be used as a substrate for mounting a semiconductor device such as an IC.
【００１１】また本発明によれば、基板上に直接に、ま
たは絶縁体を介して下部電極を形成する工程と、該下部
電極の上に該下部電極を埋め込むように絶縁層を形成す
る工程と、該絶縁層中に該下部電極に達する凹部を形成
し、該下部電極を露出させる工程と、該下部電極の露出
部分を覆うように誘電体層を形成する工程と、該誘電体
層の上に導電膜を形成する工程と、凹部以外の部分に形
成された導電膜および誘電体層が除去されるように全面
を平坦化する工程とを含むことを特徴とする薄膜コンデ
ンサの製造方法が提供される。Further, according to the present invention, a step of forming a lower electrode directly on the substrate or via an insulator, and a step of forming an insulating layer on the lower electrode so as to fill the lower electrode. Forming a recess reaching the lower electrode in the insulating layer to expose the lower electrode, forming a dielectric layer so as to cover the exposed portion of the lower electrode, and forming a dielectric layer on the dielectric layer. forming a conductive film, form the portion other than the recess
The entire surface so that the formed conductive film and dielectric layer are removed
The method of manufacturing a thin film capacitor is provided.
【００１２】上記した各発明によれば、以下に示す種々
の効果が得られる。これらの効果について、本発明の薄
膜コンデンサの断面構造の一例を示す図１を参照して説
明する。According to the above inventions, the following various effects can be obtained. These effects will be described with reference to FIG. 1 showing an example of the cross-sectional structure of the thin film capacitor of the present invention.
【００１３】第一に、上部電極と下部電極とのショート
を防止することができる。本発明の薄膜コンデンサにお
いては、図１のように、下部電極１３を埋め込むように
絶縁層１２が形成される。この絶縁層１２には、下部電
極１３に達する凹部が設けられ、上部電極はこの凹部の
内部に形成される。このため、構造上、図９（ｂ）のよ
うな上部電極の形成位置ずれによる電極間の短絡が生じ
ないのである。First, it is possible to prevent a short circuit between the upper electrode and the lower electrode. In the thin film capacitor of the present invention, as shown in FIG. 1, the insulating layer 12 is formed so as to fill the lower electrode 13. The insulating layer 12 is provided with a recess reaching the lower electrode 13, and the upper electrode is formed inside this recess. Therefore, structurally, the short circuit between the electrodes due to the displacement of the formation position of the upper electrode as shown in FIG. 9B does not occur.
【００１４】第二に、多層配線の形成が容易となる。本
発明の薄膜コンデンサにおいては、図１のように、下部
電極表面の凹凸の有無によらず、薄膜コンデンサの上面
が平坦面になるからである。図に示された平坦構造の薄
膜コンデンサの上部には、接続ビアおよび上部薄膜コン
デンサを容易に形成することができる。Secondly, it becomes easy to form a multi-layer wiring. This is because, in the thin film capacitor of the present invention, the upper surface of the thin film capacitor is a flat surface regardless of the presence or absence of unevenness on the lower electrode surface as shown in FIG. The connection via and the upper thin film capacitor can be easily formed on the flat structure thin film capacitor shown in the figure.
【００１５】第三に、製造プロセスが簡便となる。電極
層や誘電体層の各層についてそれぞれ成膜およびエッチ
ングする必要がなく、各層を凹部に積層した上で不要部
分をエッチングにより除去することにより、薄膜コンデ
ンサを製造できるからである。Third, the manufacturing process is simplified. This is because it is not necessary to form and etch each layer of the electrode layer and the dielectric layer, and the thin film capacitor can be manufactured by stacking each layer in the recess and removing the unnecessary portion by etching.
【００１６】第四に、薄膜コンデンサ製造過程において
誘電体層の品質が損なわれることを防止できる。本発明
の薄膜コンデンサは、図１のように誘電体層が凹部に埋
め込まれた構造を有している。このため、誘電体層のパ
ターニングは、たとえば図５（ｈ）〜（ｉ）のように、
凹部以外の領域に形成された不要な誘電体層をエッチバ
ックにより除去することにより形成される。したがっ
て、エッチングバック後の洗浄工程においては、コンデ
ンサの性能に影響の少ない誘電体層上部のみが露出する
こととなり、誘電体層の膜減りや組成変化の問題が生じ
にくいのである。また本発明によれば、基板上に直接
に、または絶縁体を介して下部電極を形成する工程と、
該下部電極の上に該下部電極を埋め込むように絶縁層を
形成する工程と、該絶縁層中に該下部電極に達する凹部
を形成し、該下部電極を露出させる工程と、該下部電極
の露出部分を覆うように誘電体層を形成する工程と、該
誘電体層の上に、抵抗値の異なる二以上の層からなる導
電膜を、凹部を埋め尽くさないように形成する工程と、
凹部以外の領域に形成された該導電膜の少なくとも最外
層を除去する工程と、前記凹部の内部に残された前記最
外層の上に選択的に金属めっき膜を形成する工程とを含
むことを特徴とする薄膜コンデンサの製造方法が提供さ
れる。Fourth, it is possible to prevent the quality of the dielectric layer from being impaired in the manufacturing process of the thin film capacitor. The thin film capacitor of the present invention has a structure in which a dielectric layer is embedded in a recess as shown in FIG. Therefore, the patterning of the dielectric layer is performed, for example, as shown in FIGS.
It is formed by removing unnecessary dielectric layers formed in regions other than the recesses by etching back. Therefore, in the cleaning process after etching back, only the upper part of the dielectric layer, which has little influence on the performance of the capacitor, is exposed, and the problem of film loss and composition change of the dielectric layer does not easily occur. According to the present invention, a step of forming a lower electrode directly on the substrate or via an insulator,
A step of forming an insulating layer on the lower electrode so as to embed the lower electrode, a step of forming a recess reaching the lower electrode in the insulating layer to expose the lower electrode, and an exposure of the lower electrode A step of forming a dielectric layer so as to cover the portion, and a step of forming a conductive film composed of two or more layers having different resistance values on the dielectric layer so as not to completely fill the recess,
Including a step of removing at least the outermost layer of the conductive film formed in a region other than the recess and a step of selectively forming a metal plating film on the outermost layer left inside the recess. A method of manufacturing a featured thin film capacitor is provided.
【００１７】ここで、導電膜の少なくとも最外層を除去
する工程は、たとえば、凹部を埋め込むようにマスクを
形成した後、全面をエッチングすることにより行われ
る。このようにすれば、最外層の除去を確実に行うこと
ができる。このとき、多層構造の導電膜の各層の材料を
適宜に選択することにより、エッチング領域の金属膜の
損傷を最小限に抑えることができる。Here, the step of removing at least the outermost layer of the conductive film is performed, for example, by forming a mask so as to fill the recess and then etching the entire surface. In this way, the outermost layer can be surely removed. At this time, damage to the metal film in the etching region can be suppressed to a minimum by appropriately selecting the material of each layer of the conductive film having a multilayer structure.
【００１８】この製造方法によれば、上述した第一〜第
四の効果に加え、上部電極を所定箇所に選択的に形成で
きるという利点が得られる。導電膜の少なくとも最外層
を除去する工程を実施することにより、凹部の内部と外
部で抵抗値の異なる層が露出するため、選択的に金属め
っき膜を形成できるからである。According to this manufacturing method, in addition to the above-described first to fourth effects, there is an advantage that the upper electrode can be selectively formed at a predetermined position. By carrying out the step of removing at least the outermost layer of the conductive film, a layer having different resistance values is exposed inside and outside the recess, so that the metal plating film can be selectively formed.
【００１９】[0019]
【発明の実施の形態】本発明において、上部電極は凹部
を実質的に完全に埋め込むように形成されることが好ま
しい。これにより上部の平坦な薄膜コンデンサを容易に
形成することができる。BEST MODE FOR CARRYING OUT THE INVENTION In the present invention, the upper electrode is preferably formed so as to substantially completely fill the recess. Thereby, the flat thin film capacitor on the upper portion can be easily formed.
【００２０】本発明において、絶縁層の上面および上部
電極の上面からなる面が実質的に平坦であることが好ま
しい。これにより、上部薄膜コンデンサやこれと接続す
る接続ビアを容易に形成でき、高品質の多層配線構造の
形成が容易となる。In the present invention, it is preferable that the surface consisting of the upper surface of the insulating layer and the upper surface of the upper electrode is substantially flat. As a result, the upper thin film capacitor and the connection via to be connected thereto can be easily formed, which facilitates the formation of a high quality multilayer wiring structure.
【００２１】本発明において、凹部の幅は下部電極の幅
よりも小さいことが好ましい。たとえば図１のように、
誘電体層１４、上部電極１５の埋め込まれている凹部の
幅（図中の横の長さ）が、下部電極１３の幅（図中の横
の長さ）よりも小さいことが好ましい。このようにする
ことによって、上部電極が下部電極に接触して形成され
ることを防止でき、薄膜コンデンサの端部で上部電極と
下部電極が短絡することを有効に防止できる。また、下
部電極が平板形状を有することが好ましい。平板形状と
は、平面方向に延在する形状をいい、図１の誘電体層１
４のような上部に延びる形状でないものをいう。下部電
極を平板形状とすることにより、上部電極と下部電極の
短絡をさらに有効に防止でき、また、埋め込み型の薄膜
コンデンサの形成が一層容易となる。In the present invention, the width of the recess is preferably smaller than the width of the lower electrode. For example, as shown in Figure 1.
The width (horizontal length in the figure) of the recess in which the dielectric layer 14 and the upper electrode 15 are embedded is preferably smaller than the width (horizontal length in the figure) of the lower electrode 13. By doing so, it is possible to prevent the upper electrode from being formed in contact with the lower electrode, and it is possible to effectively prevent the upper electrode and the lower electrode from being short-circuited at the end portion of the thin film capacitor. Further, it is preferable that the lower electrode has a flat plate shape. The flat plate shape means a shape extending in the plane direction, and the dielectric layer 1 of FIG.
It does not have a shape such as 4, which extends upward. By forming the lower electrode into a flat plate shape, it is possible to more effectively prevent a short circuit between the upper electrode and the lower electrode, and it becomes easier to form an embedded thin film capacitor.
【００２２】本発明において、上部電極構造を以下のよ
うにすることができる。
上部電極が第一乃至第三の層がこの順に積層された構
造を有し、第一の層および第三の層が、VIIIa族元素、
Ｉｂ族元素、またはアルミニウムを含む金属からなり、
第二の層が、IVa族元素、Ｖａ族元素、またはＶＩａ族
元素を含む金属からなるものとする構造。
上部電極が第一乃至第四の層がこの順に積層された構
造を有し、第一の層および第三の層が、IVa族元素、Ｖ
ａ族元素、またはＶＩａ族元素を含む金属からなり、第
二の層および第四の層が、VIIIa族元素、Ｉｂ族元素、
またはアルミニウムを含む金属からなるものとする構
造。In the present invention, the upper electrode structure may be as follows. The upper electrode has a structure in which the first to third layers are stacked in this order, the first layer and the third layer are VIIIa group elements,
Consisting of a metal containing Ib group element or aluminum,
A structure in which the second layer is made of a metal containing a group IVa element, a group Va element, or a group VIa element. The upper electrode has a structure in which first to fourth layers are stacked in this order, and the first layer and the third layer are IVa group element, V
The second layer and the fourth layer are made of a metal containing a group a element or a group VIa element, and the second layer and the fourth layer are a group VIIIa element, a group Ib element,
Alternatively, a structure made of a metal containing aluminum.
【００２３】このような構造とすることにより、めっき
膜が好適に形成される。また、めっき膜を選択的に析出
させる等の目的で、後に酸によるエッチングを施す場
合、凹部外の領域の金属膜の損傷を低減することができ
る。With such a structure, the plating film is preferably formed. In addition, when etching is subsequently performed with an acid for the purpose of selectively depositing a plating film, damage to the metal film in the region outside the recess can be reduced.
【００２４】本発明の薄膜コンデンサの製造方法におい
ては、導電膜を形成後、全面を平坦化し、凹部以外の部
分に形成された導電膜を除去する工程を含むことが好ま
しい。これにより、埋め込み型の薄膜コンデンサを好適
に製造することができる。In the method of manufacturing a thin film capacitor of the present invention, it is preferable that after the conductive film is formed, the entire surface is flattened and the conductive film formed in the portion other than the recess is removed. Thereby, the embedded type thin film capacitor can be suitably manufactured.
【００２５】本発明の薄膜コンデンサは、たとえば以下
のようにして製造できる。The thin film capacitor of the present invention can be manufactured, for example, as follows.
【００２６】まず、基板上に下部電極を形成した後、絶
縁層を積層する。絶縁層中には下部電極に達する凹部を
形成する。その後、誘電体層、および多層構造の金属薄
膜を順に積層する。さらに、凹部にレジストを残してエ
ッチングすることで凹部の内部のみに最表層の金属薄膜
を残す。レジスト剥離後に電解めっきを行うことで、最
表層の金属薄膜が残っているところにめっきを析出さ
せ、上部電極とする。最後に、表面を研磨することによ
り不要部分の金属薄膜と誘電体層を除去する。これによ
り得られる薄膜コンデンサは埋め込まれた状態となり、
その表面は平滑となるため上部に他の回路を支障なく形
成できる。さらに、下部電極を絶縁層により囲んでから
誘電体層を介して上部電極を有する構造のため、両電極
が接触することがない。また、不要部分の誘電体層を研
磨により取り除くために、製造工程の簡略化ができる。First, after forming a lower electrode on a substrate, an insulating layer is laminated. A recess reaching the lower electrode is formed in the insulating layer. After that, a dielectric layer and a metal thin film having a multi-layer structure are sequentially laminated. Further, etching is performed while leaving the resist in the recess, so that the outermost metal thin film remains only in the recess. Electrolytic plating is carried out after the resist is stripped off to deposit the plating in the place where the metal thin film of the outermost layer remains, to form the upper electrode. Finally, the surface is polished to remove unnecessary portions of the metal thin film and the dielectric layer. The thin film capacitor obtained by this is in the embedded state,
Since the surface is smooth, other circuits can be formed on the upper part without any trouble. Further, since the lower electrode is surrounded by the insulating layer and then the upper electrode is provided via the dielectric layer, both electrodes do not come into contact with each other. In addition, since the unnecessary part of the dielectric layer is removed by polishing, the manufacturing process can be simplified.
【００２７】本発明について、以下、図面を参照してさ
らに詳細に説明する。The present invention will be described in more detail below with reference to the drawings.
【００２８】図１は、下部電極１３と、下部電極１３を
埋め込むように形成され下部電極１３に達する凹部の設
けられた絶縁層１２と、凹部の内部に形成され下部電極
１３を覆う誘電体層１４と、誘電体層１４の上に形成さ
れた上部電極１５とを備えた構造の薄膜コンデンサの断
面図である。FIG. 1 shows a lower electrode 13, an insulating layer 12 having a recess formed to fill the lower electrode 13 and reaching the lower electrode 13, and a dielectric layer formed inside the recess and covering the lower electrode 13. 14 is a cross-sectional view of a thin film capacitor having a structure including 14 and an upper electrode 15 formed on the dielectric layer 14. FIG.
【００２９】図２の薄膜コンデンサは、上部電極２９
が、第一金属膜２５、第二金属膜２６、および第三金属
膜２７がこの順に積層された構造を有している。第一金
属膜２５および第三金属膜２７が、VIIIa族元素、Ｉｂ
族元素、またはアルミニウムを含む金属からなり、第二
金属膜２６が、IVa族元素、Ｖａ族元素、またはＶＩａ
族元素を含む金属からなっている。The thin film capacitor of FIG. 2 has an upper electrode 29.
However, it has a structure in which the first metal film 25, the second metal film 26, and the third metal film 27 are laminated in this order. The first metal film 25 and the third metal film 27 are made of a Group VIIIa element, Ib.
The second metal film 26 is made of a metal containing a group element or aluminum, and the second metal film 26 has a group IVa element, a group Va element, or a group VIa.
It is made of a metal containing a group element.
【００３０】図３の薄膜コンデンサは、上部電極３９
が、第一金属膜３４、第二金属膜３５、第三金属膜３
６、第四金属膜３７がこの順に積層された構造を有して
いる。第一金属膜３４および第三金属膜３６が、VIIIa
族元素、Ｉｂ族元素、またはアルミニウムを含む金属か
らなり、第二金属膜３５および第四金属膜３７が、IVa
族元素、Ｖａ族元素、またはＶＩａ族元素を含む金属か
らなっている。The thin film capacitor of FIG.
, The first metal film 34, the second metal film 35, the third metal film 3
6 and the fourth metal film 37 are laminated in this order. The first metal film 34 and the third metal film 36 are VIIIa.
The second metal film 35 and the fourth metal film 37 are made of a metal containing a group element, a group Ib element, or aluminum, and are made of IVa.
It is made of a metal containing a group element, a Va group element, or a VIa group element.
【００３１】特に記載するまでもないが、図１〜３の薄
膜コンデンサにおいて、下部電極にはその機能を果たす
ための配線が施されている。Although not particularly described, in the thin film capacitors of FIGS. 1 to 3, the lower electrode is provided with wiring for fulfilling its function.
【００３２】（第１の実施形態）次に、第１の実施の形
態として、本発明の薄膜コンデンサ内蔵基板の製造方法
を図４および図５を用いて説明する。(First Embodiment) Next, as a first embodiment, a method of manufacturing a substrate with a built-in thin film capacitor of the present invention will be described with reference to FIGS.
【００３３】まず有機基板、セラミック、アルミナ、シ
リコンなどの基板２１を用意し、その上に下部電極２２
を形成する（図４（ａ））。下部電極をアディティブ法
で形成する場合は、給電層を設けた後、レジストにより
パターンを形成して電解又は無電解めっきによりめっき
金属を埋め込むことにより形成する。このめっき金属
は、銅が最適であるが、銀、アルミニウムなどでも差し
支えない。また、セミアディティブ法では、最後にレジ
ストを除去して余分な給電層を除去する。さらに、サブ
トラクティブ法を用いる場合は、銅箔を積層し、レジス
トパターンを形成した後にエッチングを行うことで下部
電極２２を形成する。First, a substrate 21 made of an organic substrate, ceramics, alumina, silicon or the like is prepared, and a lower electrode 22 is provided thereon.
Are formed (FIG. 4A). When the lower electrode is formed by the additive method, it is formed by providing a power feeding layer, forming a pattern with a resist, and then burying a plating metal by electrolytic or electroless plating. Copper is the most suitable plating metal, but silver, aluminum, etc. may be used. Further, in the semi-additive method, the resist is finally removed to remove the extra power supply layer. Further, when the subtractive method is used, the lower electrode 22 is formed by laminating copper foil, forming a resist pattern, and then performing etching.
【００３４】次に、下部電極２２上に絶縁層２３を、例
えば液状ならばスピンコート法、ダイコート法、カーテ
ンコート法、印刷法などで、また、ドライフィルムなら
ばラミネートなどで積層して、乾燥等の処理を施して絶
縁層を硬化させる。その後、感光性樹脂ならばフォトリ
ソグラフィプロセスなどで、非感光性樹脂ならばレーザ
ー加工法などにより凹部を形成する（図４（ｂ））。こ
の凹部の大きさにより、形成できるコンデンサの容量が
決定される。また、下部電極２２においては、凹部より
もやや大きめに作製しておくことで、絶縁層により下部
電極２２のカバーが行われ、上部電極を形成したときに
電極間がショートすることがない。Next, the insulating layer 23 is laminated on the lower electrode 22 by, for example, a spin coating method, a die coating method, a curtain coating method, a printing method or the like for a liquid, and a laminate or the like for a dry film, and dried. And the like to cure the insulating layer. After that, a concave portion is formed by a photolithography process or the like for a photosensitive resin, and a laser processing method or the like for a non-photosensitive resin (FIG. 4B). The size of the recess determines the capacity of the capacitor that can be formed. In addition, the lower electrode 22 is formed to be slightly larger than the recess, so that the insulating layer covers the lower electrode 22 so that a short circuit does not occur between the electrodes when the upper electrode is formed.
【００３５】最初に用意される基板に下部電極２２が前
もって形成されていても差し支えなく、凹部（キャビテ
ィー）を有する絶縁基板内の凹部の下部にあらかじめ設
置されていても問題はない。さらに、下部電極２２を形
成する際、基板上に配線層や絶縁層が先に形成されてい
ても差し支えない。There is no problem even if the lower electrode 22 is formed in advance on the substrate prepared first, and there is no problem even if it is previously installed in the lower part of the recess in the insulating substrate having the recess (cavity). Furthermore, when the lower electrode 22 is formed, the wiring layer and the insulating layer may be formed first on the substrate.
【００３６】ついで、誘電体２４をスパッタ法、蒸着
法、ＣＶＤ、陽極酸化法などを用いて形成する。この誘
電体２４には、酸化チタン、酸化タンタル、Ａｌ2Ｏ3、
ＳｉＯ 2、Ｎｂ2Ｏ5や、ＢＳＴ（ＢａxＳｒ1-xＴｉ
Ｏ3）、ＰＺＴ（ＰｂＺｒxＴｉ1-xＯ 3）、ＰＬＺＴ（Ｐ
ｂ1-yＬａyＺｒxＴｉ1-xＯ3）、ＳｒＢｉ2Ｔａ2Ｏ9など
のペロブスカイト系材料（ここで上記化合物いずれにつ
いても、０≦ｘ≦１、０＜ｙ＜１である。）が好ましく
用いられる。また、誘電体２４は、所望の誘電率を実現
することができる有機樹脂等により形成されても問題は
ない。Next, the dielectric 24 is sputtered and vapor-deposited.
Method, CVD, anodic oxidation method, or the like. This invitation
For the electric body 24, titanium oxide, tantalum oxide, Al2O3,
SiO 2, Nb2OFiveOr BST (BaxSr1-xTi
O3), PZT (PbZrxTi1-xO 3), PLZT (P
b1-yLayZrxTi1-xO3), SrBi2Ta2O9Such
Perovskite-based materials (where any of the above compounds
However, 0 ≦ x ≦ 1 and 0 <y <1. ) Is preferred
Used. Moreover, the dielectric 24 realizes a desired dielectric constant.
Even if it is formed of an organic resin that can be
Absent.
【００３７】次に、金属薄膜２５、金属薄膜２６、金属
薄膜２７を、スパッタ法、蒸着法、ＣＶＤ法などを用い
て順に形成する（図４（ｃ））。金属薄膜２５は、めっ
き時の電位を均一化することのできる金属材料を用いる
ことが好ましく、電気抵抗の小さい銅や銀が最適であ
る。アルミニウムや、VIIIａ族、Ｉｂ族の遷移金属のパ
ラジウム、金、白金なども好適に使用される。さらに、
金属薄膜２６においては、その後の工程の関係上、耐酸
性の優れた金属が好ましく使用される。たとえば、チタ
ン、ニオブ、タンタル、タングステン、クロムなどのIV
ａ族、Ｖａ族、ＶＩａ族の遷移金属が適している。ま
た、金属薄膜２７としては電気抵抗が小さい銅や銀が最
適であるが、アルミニウムおよびVIIIａ族、Ｉｂ族の遷
移金属のパラジウム、金、白金なども好適に用いられ
る。Next, the metal thin film 25, the metal thin film 26, and the metal thin film 27 are sequentially formed by using the sputtering method, the vapor deposition method, the CVD method, etc. (FIG. 4C). For the metal thin film 25, it is preferable to use a metal material that can make the potential at the time of plating uniform, and copper or silver having a small electric resistance is most suitable. Aluminum, transition metals of the VIIIa group and Ib group, such as palladium, gold and platinum, are also preferably used. further,
In the metal thin film 26, a metal having excellent acid resistance is preferably used because of the subsequent steps. For example, IV of titanium, niobium, tantalum, tungsten, chromium, etc.
Group a, Va, and VIa transition metals are suitable. Further, copper or silver, which has a low electric resistance, is most suitable for the metal thin film 27, but aluminum, VIIIa group and Ib group transition metals such as palladium, gold, and platinum are also preferably used.
【００３８】この上に、レジスト２０を、絶縁層と同様
に液状ならばスピンコート法、ダイコート法、カーテン
コート法、印刷法などで、また、ドライフィルムならば
ラミネートなどで積層する（図４（ｄ））。このレジス
ト２０をエッチング工程、もしくはポジ型の感光樹脂で
あるならばフォトリソグラフィプロセスの露光と現像工
程を行うことにより、凹部内のみに残す（図５
（ｅ））。A resist 20 is laminated thereon by a spin coating method, a die coating method, a curtain coating method, a printing method or the like if it is liquid, and a laminate or the like if it is a dry film (FIG. 4 ( d)). This resist 20 is left only in the concave portion by performing an etching step or, if it is a positive type photosensitive resin, an exposure and development step of a photolithography process (FIG. 5).
(E)).
【００３９】次に、凹部以外の領域に形成された金属薄
膜２７を酸処理等によりエッチングする（図５
（ｆ））。その後、凹部内に残っているレジスト２０を
有機溶媒などにより除去する（図５（ｇ））。これらの
工程により、凹部の内部と外部で金属薄膜表面の抵抗値
が変わり、めっき金属膜２８の析出を制御することがで
きる。ついで電解めっきを行い、凹部の内部に選択的に
めっき金属膜２８を析出させる（図５（ｈ））。めっき
金属の材料としては、コストを考慮すると銅が最適であ
るが、抵抗値の小さい銀や、電解めっきを行える金、
鉄、ニッケル、スズ、白金、パラジウム、亜鉛などの金
属やそれらの合金を用いることも可能である。この際、
表面に露出している金属薄膜２６は、金属薄膜２７が残
っているところよりも抵抗が高くなっておりかつ平滑に
なっているために、めっき金属膜２８が析出しにくい状
態となっている。このため、金属薄膜２７が残っている
凹部の内部へ選択的にめっきが析出することとなる。Next, the metal thin film 27 formed in the area other than the recess is etched by acid treatment or the like (FIG. 5).
(F)). After that, the resist 20 remaining in the recess is removed by an organic solvent or the like (FIG. 5G). By these steps, the resistance value of the surface of the metal thin film changes between the inside and the outside of the recess, and the deposition of the plated metal film 28 can be controlled. Next, electrolytic plating is performed to selectively deposit the plated metal film 28 inside the recess (FIG. 5 (h)). Copper is the most suitable material for the plating metal considering the cost, but silver with a low resistance value, gold that can be electroplated,
It is also possible to use metals such as iron, nickel, tin, platinum, palladium and zinc and alloys thereof. On this occasion,
The metal thin film 26 exposed on the surface has a higher resistance and is smoother than the remaining metal thin film 27, so that the plated metal film 28 is less likely to deposit. Therefore, the plating is selectively deposited inside the recess where the metal thin film 27 remains.
【００４０】最後に、凹部の外部の領域に形成された誘
電体２４、金属薄膜２５、金属薄膜２６およびめっき金
属膜２８をバフ研磨などの研磨法等を用いて削り、平坦
化する（図５（ｉ））。使用している誘電体２４、金属
薄膜２５、金属薄膜２６がエッチング可能である場合
は、エッチングによっても除去しても良い。平坦化後、
基板を洗浄して薄膜コンデンサを完成する。この平坦化
の工程により、薄膜コンデンサを層間に形成してゆくこ
とができる。また、めっき厚を制御することにより、平
滑表面を持つように形成することができる。この平滑表
面とした際、直上に回路の形成やさらに薄膜コンデンサ
を形成することも可能となる。さらに、同一層内での複
数の薄膜コンデンサ一括形成が可能なことは言うまでも
ない。Finally, the dielectric 24, the metal thin film 25, the metal thin film 26 and the plated metal film 28 formed in the region outside the recess are ground and flattened by using a polishing method such as buffing (FIG. 5). (I)). When the used dielectric 24, metal thin film 25, and metal thin film 26 can be etched, they may be removed by etching. After flattening,
The substrate is washed to complete the thin film capacitor. By this flattening process, a thin film capacitor can be formed between layers. Further, by controlling the plating thickness, it can be formed to have a smooth surface. When this smooth surface is used, it is possible to form a circuit immediately above and a thin film capacitor. Further, it goes without saying that a plurality of thin film capacitors can be collectively formed in the same layer.
【００４１】（第２の実施形態）続いて、本発明の第２
の実施の形態を図７〜８に示す。本実施形態と第１の実
施の形態との違いは、上部電極形成用の金属薄膜構成の
違いのみであり、基本的な製造方法は第１の実施の形態
と同じである。以下、第２の実施の形態について説明す
る。(Second Embodiment) Next, the second embodiment of the present invention will be described.
An embodiment of is shown in FIGS. The difference between this embodiment and the first embodiment is only the difference in the configuration of the metal thin film for forming the upper electrode, and the basic manufacturing method is the same as that of the first embodiment. The second embodiment will be described below.
【００４２】まず基板３０上に下部電極３１を形成し
（図７（ａ））、その上に絶縁層３２を形成し、硬化さ
せる。次いで、フォトリソグラフィプロセスあるいはレ
ーザー加工法などにより凹部を形成する（図７
（ｂ））。この凹部の大きさにより、形成できるコンデ
ンサの容量が決定される。また、下部電極３１において
は、凹部よりもやや大きめに作製しておくことで、絶縁
層により下部電極３１のカバーが行われ、上部電極を形
成したときに電極間がショートすることがない。First, the lower electrode 31 is formed on the substrate 30 (FIG. 7A), and the insulating layer 32 is formed thereon and cured. Then, a recess is formed by a photolithography process or a laser processing method (FIG. 7).
(B)). The size of the recess determines the capacity of the capacitor that can be formed. In addition, the lower electrode 31 is formed to be slightly larger than the concave portion, so that the insulating layer covers the lower electrode 31 and a short circuit does not occur between the electrodes when the upper electrode is formed.
【００４３】最初に用意される基板に下部電極３１が前
もって形成されていても差し支えなく、凹部を有する絶
縁基板内の凹部の下部にあらかじめ設置されていても問
題はない。さらに、下部電極３１を形成する際、基板上
に配線層や絶縁層が先に形成されていても差し支えな
い。There is no problem even if the lower electrode 31 is previously formed on the first prepared substrate, and there is no problem even if it is pre-installed under the concave portion in the insulating substrate having the concave portion. Furthermore, when the lower electrode 31 is formed, the wiring layer and the insulating layer may be formed first on the substrate.
【００４４】ついで、誘電体３３をスパッタ法、蒸着
法、ＣＶＤ、陽極酸化法などを用いて形成する。その上
に、金属薄膜３４、金属薄膜３５、金属薄膜３６、金属
薄膜３７を、スパッタ法、蒸着法、ＣＶＤ法などを用い
て順に形成する（図７（ｃ））。金属薄膜３４は、下地
との密着と誘電体層のバリア層としての金属を考慮して
選択されるため、チタン、ニオブ、タンタル、タングス
テン、クロムなどのIVａ族、Ｖａ族、ＶＩａ族の遷移金
属が適している。金属薄膜３５は、めっき時の電位を均
一化することを主に考慮して選択される。電気抵抗の小
さい銅や銀が最適であるが、アルミニウムおよびVIIIａ
族、Ｉｂ族の遷移金属のパラジウム、金、白金なども好
適に用いられる。さらに、金属薄膜３６においては、後
の工程を考慮し、耐酸性を有する金属が好適に用いられ
る。たとえばチタン、ニオブ、タンタル、タングステ
ン、クロムなどのIVａ族、Ｖａ族、ＶＩａ族の遷移金属
が適している。また、金属薄膜３７としては電気抵抗が
小さい銅や銀が最適であるが、アルミニウムおよびVIII
ａ族、Ｉｂ族の遷移金属のパラジウム、金、白金なども
好適に用いられる。Next, the dielectric 33 is formed by the sputtering method, the vapor deposition method, the CVD, the anodic oxidation method, or the like. A metal thin film 34, a metal thin film 35, a metal thin film 36, and a metal thin film 37 are sequentially formed thereon by using a sputtering method, a vapor deposition method, a CVD method, or the like (FIG. 7C). The metal thin film 34 is selected in consideration of the adhesion to the base and the metal as the barrier layer of the dielectric layer. Therefore, the transition metal of Group IVa, Group Va, or Group VIa such as titanium, niobium, tantalum, tungsten, and chromium is selected. Is suitable. The metal thin film 35 is selected mainly considering that the potential during plating is made uniform. Copper and silver, which have low electrical resistance, are most suitable, but aluminum and VIIIa
Palladium, gold, platinum, and the like, which are transition metals of Group Ib and Group Ib are also preferably used. Further, in the metal thin film 36, a metal having acid resistance is preferably used in consideration of the subsequent steps. For example, titanium, niobium, tantalum, tungsten, chromium, and other group IVa, Va, and VIa transition metals are suitable. Further, as the metal thin film 37, copper and silver, which have low electric resistance, are most suitable.
Palladium, gold, platinum, and the like, which are transition metals of group a and group Ib are also preferably used.
【００４５】この上に、レジスト４０を形成した後（図
７（ｄ））、第一の実施形態と同様にして、凹部の内部
のみにレジスト４０を残す（図８（ｅ））。After forming a resist 40 on this (FIG. 7 (d)), the resist 40 is left only inside the recess (FIG. 8 (e)) in the same manner as in the first embodiment.
【００４６】次に、凹部以外の領域に形成された金属薄
膜３７を酸処理等によりエッチングする（図８
（ｆ））。その後、開口部内に残っているレジスト４０
を有機溶媒などにより除去する（図８（ｇ））。これら
の工程により、凹部の内部と外部で金属薄膜表面の抵抗
値が変わり、めっき金属膜４０を選択的に析出すること
ができる。Next, the metal thin film 37 formed in the area other than the recess is etched by acid treatment or the like (FIG. 8).
(F)). After that, the resist 40 remaining in the opening
Are removed by an organic solvent or the like (FIG. 8 (g)). By these steps, the resistance value of the metal thin film surface changes inside and outside the recess, and the plated metal film 40 can be selectively deposited.
【００４７】ついで電解めっきを行い、凹部の内部にめ
っき金属膜４０を選択的に析出させる（図８（ｈ））。
めっき金属の材料としては、コストを考慮すれば銅が最
適であるが、抵抗値の小さい銀や、電解めっきを行える
金、鉄、ニッケル、スズ、白金、パラジウム、亜鉛など
の金属やそれらの合金も使用できる。この際、金属薄膜
３６表面は、金属薄膜３７表面よりも抵抗が高く、かつ
平滑になっている。このため、金属薄膜３６表面にはめ
っき金属膜３８が析出しにくい状態となっている。した
がって、金属薄膜３７の露出部分に選択的にめっきが析
出することとなる。Next, electrolytic plating is performed to selectively deposit the plated metal film 40 inside the recess (FIG. 8 (h)).
Copper is the most suitable material for plating metal in consideration of cost, but silver, which has a low resistance value, and metals such as gold, iron, nickel, tin, platinum, palladium, and zinc, which can be electroplated, and their alloys. Can also be used. At this time, the surface of the metal thin film 36 has a higher resistance and is smoother than the surface of the metal thin film 37. Therefore, the plated metal film 38 is difficult to deposit on the surface of the metal thin film 36. Therefore, the plating is selectively deposited on the exposed portion of the metal thin film 37.
【００４８】最後に、凹部以外の領域に形成された誘電
体３３、金属薄膜３４、金属薄膜３５、金属薄膜３６お
よび導体のめっき金属膜４０をバフ研磨などの研磨法等
を用いて削り、表面を平滑にする（図８（ｉ））。使用
している誘電体３３、金属薄膜３４、金属薄膜３５、金
属薄膜３６がエッチング可能である場合は、エッチング
によっても除去しても良い。平坦化後、基板を洗浄して
薄膜コンデンサを完成する。Finally, the dielectric 33, the metal thin film 34, the metal thin film 35, the metal thin film 36, and the plated metal film 40 of the conductor formed in the region other than the recess are ground by a polishing method such as buff polishing, and the surface is removed. Is smoothed (FIG. 8 (i)). When the used dielectric 33, metal thin film 34, metal thin film 35, and metal thin film 36 can be etched, they may be removed by etching. After planarization, the substrate is washed to complete the thin film capacitor.
【００４９】[0049]
【実施例】（実施例１）図４〜５を参照して本実施例に
ついて説明する。本実施例は、前述の第一の実施の形態
に対応するものである。EXAMPLE 1 Example 1 will be described with reference to FIGS. This example corresponds to the above-described first embodiment.
【００５０】本実施例では、基板２１としてガラス繊維
強化有機基板を用い、絶縁層にはネガ型のフルオレン骨
格を有するエポキシアクリレート樹脂を主原料とする新
日鐵化学株式会社製のＶ−２５９ＰＡを用いた。In this example, a glass fiber reinforced organic substrate was used as the substrate 21, and V-259PA manufactured by Nippon Steel Chemical Co., Ltd., whose main material is an epoxy acrylate resin having a negative type fluorene skeleton, was used as the insulating layer. Using.
【００５１】まず基板上２１上に、上記ネガ型のエポキ
シアクリレート樹脂をスピンコータにより１０μｍの厚
さに塗布し、７５℃で４０分の乾燥を行い、８００ｍＪ
／ｃｍ2の露光後に窒素雰囲気中で２００℃、３０分硬
化させた絶縁層を形成した。その上にスパッタリング法
を用いて密着用にチタン薄膜と給電用に銅薄膜を順に堆
積させた。スパッタの条件例として、はじめに１×１０
-7Ｔｏｒｒまで真空引きした後に、アルゴンにより４×
１０-3Ｔｏｒｒとした中で、チタンの堆積条件を印加電
流値５Ａ、トレースピード３００ｍｍ／ｍｉｎで行い、
銅の堆積条件を印加電流値４Ａ、トレースピード３００
ｍｍ／ｍｉｎとして行った。チタン、銅それぞれの薄膜
の厚さは１００ｎｍ、２２０ｎｍである。First, the above-mentioned negative type epoxy acrylate resin is applied on the substrate 21 by a spin coater to a thickness of 10 μm and dried at 75 ° C. for 40 minutes to give 800 mJ.
/ Cm 2 after exposure, an insulating layer was formed which was cured at 200 ° C. for 30 minutes in a nitrogen atmosphere. Then, a titanium thin film for adhesion and a copper thin film for power supply were sequentially deposited by using a sputtering method. As an example of sputtering conditions, 1 × 10
After evacuating to -7 Torr, 4x with argon
In the case of 10 −3 Torr, titanium deposition conditions were applied current value of 5 A and tray speed of 300 mm / min.
Copper deposition conditions are applied current value 4A, tray speed 300
mm / min. The thicknesses of the thin films of titanium and copper are 100 nm and 220 nm, respectively.
【００５２】この給電膜上にポジ型のフォトレジストと
して東京応化工業株式会社製のＰ−ＬＡ９００ＰＭを用
い、スピンコータにより１０μｍの厚さで塗布し、９０
℃、３０分の乾燥の後に、下部電極のパターンを描いて
あるフォトマスクを用いて６００ｍＪ／ｃｍ2の露光、
アルカリ現像液で６分のディップ現像を行うことにより
パターンを得た。On this power supply film, P-LA900PM manufactured by Tokyo Ohka Kogyo Co., Ltd. was used as a positive type photoresist and was applied with a spin coater to a thickness of 10 μm.
After drying at 30 ° C. for 30 minutes, 600 mJ / cm 2 exposure using a photomask on which the pattern of the lower electrode is drawn,
A pattern was obtained by performing dip development for 6 minutes with an alkali developing solution.
【００５３】パターン形成後、硫酸浴の電解銅めっきを
０．６Ａ、１２分の条件で行い、凹部に銅を析出させ
た。その後、レジストを有機溶媒などで除去し、さらに
酸素プラズマアッシャーを４５℃、３分の条件で行うこ
とによりレジストを完全除去した。下部電極２２以外の
部分の銅とチタンのスパッタ膜はエッチングにより除去
した。以上のようにして下部電極２２が形成された（図
４（ａ））。After forming the pattern, electrolytic copper plating in a sulfuric acid bath was performed under conditions of 0.6 A for 12 minutes to deposit copper in the recesses. After that, the resist was removed with an organic solvent or the like, and further oxygen plasma asher was performed at 45 ° C. for 3 minutes to completely remove the resist. The sputtered film of copper and titanium in the portion other than the lower electrode 22 was removed by etching. The lower electrode 22 was formed as described above (FIG. 4A).
【００５４】下部電極２２を形成した後、絶縁層２３と
してネガ型のフルオレン骨格を有するエポキシアクリレ
ート樹脂を主原料としている新日鐵化学株式会社のＶ−
２５９ＰＡを用い、これをスピンコータにより２０μｍ
の厚さに塗布した。７５℃で４０分の乾燥を行い、２０
０ｍＪ／ｃｍ2の露光、１％炭酸ソーダ水溶液で４分の
ディップ現像を行うことにより凹部を形成した後、凹部
内に抜け残っているエポキシアクリレート樹脂を４５
℃、２分の酸素プラズマアッシャーにより除去した。最
後に窒素雰囲気中で２００℃、３０分の加熱を行いエポ
キシアクリレート樹脂を硬化させた（図４（ｂ））。After the lower electrode 22 is formed, a V-type of Nippon Steel Chemical Co., Ltd., which mainly uses an epoxy acrylate resin having a negative type fluorene skeleton as the insulating layer 23, is used.
259PA was used, and this was 20 μm with a spin coater.
Applied to the thickness of. Dry for 40 minutes at 75 ℃, 20
After the exposure was performed at 0 mJ / cm 2 , a dip development was performed for 4 minutes with a 1% sodium carbonate aqueous solution to form the recesses, and the epoxy acrylate resin remaining in the recesses was removed by 45
It was removed by an oxygen plasma asher at 2 ° C. for 2 minutes. Finally, the epoxy acrylate resin was cured by heating at 200 ° C. for 30 minutes in a nitrogen atmosphere (FIG. 4 (b)).
【００５５】次に、誘電体２４、金属薄膜２５、金属薄
膜２６および金属薄膜２７をこの順でスパッタリング法
により成膜した（図４（ｃ））。誘電体２４として酸化
チタンを、金属薄膜２６としてチタンを、金属薄膜２５
および金属薄膜２７として銅を用いた。本実施例におけ
るスパッタ条件は、誘電体２４（酸化チタン）は、はじ
めに１×１０-7Ｔｏｒｒまで真空引きした後に、アルゴ
ンおよび酸素により３×１０-3Ｔｏｒｒとした雰囲気中
で、堆積条件を印加電流値８Ａ、トレースピード１００
ｍｍ／ｍｉｎとして行った。膜厚は１００ｎｍである。
またチタンと銅の条件は、はじめに１×１０-7Ｔｏｒｒ
まで真空引きした後に、アルゴンにより４×１０-3Ｔｏ
ｒｒとした雰囲気中で、金属薄膜２６の堆積条件につい
ては印加電流値５Ａ、トレースピード３００ｍｍ／ｍｉ
ｎとし、金属薄膜２５および金属薄膜２７の堆積条件に
ついては印加電流値４Ａ、トレースピード３００ｍｍ／
ｍｉｎとした。金属薄膜２６（チタン）の膜厚は１００
ｎｍ、金属薄膜２５および金属薄膜２７（銅）の膜厚は
２２０ｎｍとした。Next, the dielectric 24, the metal thin film 25, the metal thin film 26 and the metal thin film 27 were formed in this order by the sputtering method (FIG. 4C). Titanium oxide is used as the dielectric 24, titanium is used as the metal thin film 26, and metal thin film 25 is used.
Copper was used as the metal thin film 27. Regarding the sputtering conditions in this embodiment, the dielectric 24 (titanium oxide) was first evacuated to 1 × 10 −7 Torr and then applied with deposition conditions in an atmosphere of 3 × 10 −3 Torr with argon and oxygen. Current value 8A, tray speed 100
mm / min. The film thickness is 100 nm.
The conditions for titanium and copper are as follows: 1 × 10 -7 Torr
Vacuumed to 4 × 10 -3 Ton with argon
In an atmosphere of rr, the applied current value was 5 A and the tray speed was 300 mm / mi for the deposition conditions of the metal thin film 26.
n, and the deposition conditions of the metal thin film 25 and the metal thin film 27 are as follows: applied current value 4A, tray speed 300 mm /
It was set to min. The thickness of the metal thin film 26 (titanium) is 100.
nm, and the film thickness of the metal thin film 25 and the metal thin film 27 (copper) was 220 nm.
【００５６】次いで全面にレジスト２０を形成した（図
４（ｄ））。レジスト２０の材料としては、ポジ型のフ
ォトレジストである東京応化工業株式会社製のＰ−ＬＡ
９００ＰＭを用いた。これをスピンコータにより１０μ
ｍの厚さで塗布し、９０℃、３０分の乾燥を行った。次
いでフォトマスクを用いて２４０ｍＪ／ｃｍ2の露光、
アルカリ現像液で６分のディップ現像を行うことによ
り、凹部のみレジスト２０が残る状態を得た（図５
（ｅ））。Next, a resist 20 was formed on the entire surface (FIG. 4 (d)). The material of the resist 20 is P-LA manufactured by Tokyo Ohka Kogyo Co., Ltd., which is a positive photoresist.
900 PM was used. This is 10μ with a spin coater
It was applied in a thickness of m and dried at 90 ° C. for 30 minutes. Then, a 240 mJ / cm 2 exposure using a photomask,
By performing dip development for 6 minutes with an alkali developing solution, a state was obtained in which the resist 20 remained only in the concave portions (FIG. 5).
(E)).
【００５７】この状態で金属薄膜２７（銅スパッタ膜）
を全面エッチングし、凹部以外の領域に形成された金属
薄膜２７を除去した（図５（ｆ））。次に凹部の内部の
レジスト２０を有機溶剤洗浄により除去した後、凹部の
内部に残存しているレジストを４５℃、４分の酸素プラ
ズマアッシャーにより完全に取り去った（図５
（ｇ））。なお、この工程は表面に露出したチタンを酸
化することも目的としている。この工程によりチタンを
酸化させることで、より高抵抗化でき、酸に対する不溶
性が増す効果も得られる。凹部の銅で被われている箇所
のチタンは酸化されることはなく、金属薄膜２５の銅薄
膜も高抵抗化することはなかった。In this state, the metal thin film 27 (copper sputtered film)
Was entirely etched to remove the metal thin film 27 formed in the region other than the recess (FIG. 5F). Next, the resist 20 inside the recess was removed by washing with an organic solvent, and the resist remaining inside the recess was completely removed by an oxygen plasma asher at 45 ° C. for 4 minutes (FIG. 5).
(G)). Note that this step also aims to oxidize the titanium exposed on the surface. By oxidizing titanium in this step, the resistance can be made higher and the effect of increasing the insolubility in acid can be obtained. Titanium in the concave portion covered with copper was not oxidized, and the copper thin film of the metal thin film 25 did not have high resistance.
【００５８】この状態となった基板に硫酸浴の電解銅め
っきを０．６Ａ、３０分の条件で行い、凹部を銅めっき
で埋めた（図５（ｈ））。この後、１０００番でバフ研
磨を行うことにより、平滑表面の上部電極が形成できた
（図５（ｉ））。めっきの際、酸化しているチタン表面
にも粒上に銅めっきが析出するが、バフ研磨の工程で完
全に除去できることが実験により確認されている。The substrate in this state was subjected to electrolytic copper plating in a sulfuric acid bath under conditions of 0.6 A for 30 minutes to fill the recesses with copper plating (FIG. 5 (h)). After that, by performing buffing with No. 1000, an upper electrode having a smooth surface could be formed (FIG. 5 (i)). It has been confirmed by experiments that copper plating is deposited on the grains on the oxidized titanium surface during plating, but can be completely removed during the buffing process.
【００５９】上記のようにして得られた薄膜コンデンサ
は、表面が平滑になっているため、図６のように上部電
極上に絶縁層５１、上部配線５２を形成することにより
容易に多層配線構造を形成できる。なお、この図では接
続部のビアを埋まっている形が示されているが、ビア形
状に沿って均一に導体を析出させたビアであってもよ
い。また、限られた面積内で一定の容量を実現するた
め、下部電極に凹凸を付けておくことも可能である。凹
凸表面を有する下部電極とした場合、従来技術では薄膜
コンデンサの平坦性が損なわれ、多層配線構造の形成が
更に困難になるという問題が生じるが、本発明の薄膜コ
ンデンサは埋め込み構造を有するため、凹凸表面を有す
る下部電極であっても良好な平坦性が得られ、多層配線
を容易に形成できる。Since the surface of the thin film capacitor obtained as described above is smooth, a multilayer wiring structure can be easily formed by forming the insulating layer 51 and the upper wiring 52 on the upper electrode as shown in FIG. Can be formed. Although this figure shows a shape in which the via of the connection portion is buried, a via in which a conductor is uniformly deposited along the via shape may be used. Further, in order to realize a constant capacitance within a limited area, it is possible to make unevenness on the lower electrode. When the lower electrode having an uneven surface is used, the flatness of the thin film capacitor is impaired in the prior art, and the problem that the formation of the multilayer wiring structure becomes more difficult occurs, but since the thin film capacitor of the present invention has an embedded structure, Good flatness can be obtained even with a lower electrode having an uneven surface, and multilayer wiring can be easily formed.
【００６０】（実施例２）本発明の第２の実施例を図面
を参照して説明する。この実施例は、前述の第２の実施
の形態に対応するものである。(Second Embodiment) A second embodiment of the present invention will be described with reference to the drawings. This example corresponds to the above-described second embodiment.
【００６１】まず実施例１と同様にして基板３０上に下
部電極３１を形成し（図７（ａ））、その上に絶縁層３
２を成膜した。絶縁層３２には下部電極３１に達する凹
部を設けた（図７（ｂ））。First, the lower electrode 31 is formed on the substrate 30 in the same manner as in Example 1 (FIG. 7A), and the insulating layer 3 is formed thereon.
2 was formed into a film. The insulating layer 32 was provided with a recess reaching the lower electrode 31 (FIG. 7B).
【００６２】次に絶縁層３２上に、誘電体３３、金属薄
膜３４、金属薄膜３５、金属薄膜３６、金属薄膜３７
を、スパッタリング法を用いて形成した（図７
（ｃ））。金属薄膜３４、３６の材料はチタン、金属薄
膜３５、３７の材料は銅とした。スパッタリングは、は
じめに１×１０-7Ｔｏｒｒまで真空引きした後に、アル
ゴンにより４×１０-3Ｔｏｒｒとした雰囲気中で、チタ
ンの堆積条件を印加電流値５Ａ、トレースピード３００
ｍｍ／ｍｉｎで行い、銅の堆積条件を印加電流値４Ａ、
トレースピード３００ｍｍ／ｍｉｎとして行った。チタ
ン、銅の膜厚は、それぞれ１００ｎｍ、２２０ｎｍであ
る。Next, the dielectric 33, the metal thin film 34, the metal thin film 35, the metal thin film 36, and the metal thin film 37 are formed on the insulating layer 32.
Was formed using a sputtering method (see FIG. 7).
(C)). The metal thin films 34 and 36 were made of titanium, and the metal thin films 35 and 37 were made of copper. The sputtering was performed by first evacuating to 1 × 10 -7 Torr and then using argon as an atmosphere at 4 × 10 -3 Torr under the titanium deposition conditions with an applied current value of 5 A and a tray speed of 300.
mm / min, copper deposition conditions were applied current value 4A,
The tray speed was 300 mm / min. The film thicknesses of titanium and copper are 100 nm and 220 nm, respectively.
【００６３】次いで全面にレジスト４０を形成した（図
７（ｄ））。レジスト４０の材料としては、ポジ型のフ
ォトレジストである東京応化工業株式会社製のＰ−ＬＡ
９００ＰＭを用いた。これをスピンコータにより１０μ
ｍの厚さで塗布し、９０℃、３０分の乾燥を行った。次
いでフォトマスクを用いて２４０ｍＪ／ｃｍ2の露光、
アルカリ現像液で６分のディップ現像を行うことによ
り、凹部のみレジスト４０が残る状態を得た（図８
（ｅ））。Next, a resist 40 was formed on the entire surface (FIG. 7 (d)). The material of the resist 40 is P-LA manufactured by Tokyo Ohka Kogyo Co., Ltd., which is a positive photoresist.
900 PM was used. This is 10μ with a spin coater
It was applied in a thickness of m and dried at 90 ° C. for 30 minutes. Then, a 240 mJ / cm 2 exposure using a photomask,
By performing dip development for 6 minutes with an alkali developing solution, a state was obtained in which the resist 40 remained only in the concave portions (FIG. 8).
(E)).
【００６４】この状態で金属薄膜３７（銅スパッタ膜）
を全面エッチングし、凹部以外の領域に形成された金属
薄膜３７を除去した（図８（ｆ））。次に凹部の内部の
レジスト４０を有機溶剤洗浄により除去した後、凹部の
内部に残存しているレジストを４５℃、４分の酸素プラ
ズマアッシャーにより完全に取り去った（図８
（ｇ））。なお、この工程は表面に露出したチタンを酸
化することも目的としている。この工程によりチタンを
酸化させることで、より高抵抗化でき、酸に対する不溶
性が増す効果も得られる。凹部の銅で被われているとこ
ろのチタンは酸化されることはなく、銅薄膜も高抵抗化
することはなかった。In this state, the metal thin film 37 (copper sputtered film)
Was entirely etched to remove the metal thin film 37 formed in the region other than the recess (FIG. 8F). Next, the resist 40 inside the recess was removed by washing with an organic solvent, and the resist remaining inside the recess was completely removed by an oxygen plasma asher at 45 ° C. for 4 minutes (FIG. 8).
(G)). Note that this step also aims to oxidize the titanium exposed on the surface. By oxidizing titanium in this step, the resistance can be made higher and the effect of increasing the insolubility in acid can be obtained. Titanium covered with copper in the recess was not oxidized, and the copper thin film did not have high resistance.
【００６５】この状態となった基板に硫酸浴の電解銅め
っきを０．６Ａ、３０分の条件で行い、凹部を銅めっき
で埋めた（図８（ｈ））。この後、１０００番でバフ研
磨を行うことにより、平滑表面の上部電極が形成できた
（図８（ｉ））。めっきの際、酸化しているチタン表面
にも粒上に銅めっきが析出するが、バフ研磨の工程で完
全に除去できることが実験により確認されている。The substrate in this state was subjected to electrolytic copper plating in a sulfuric acid bath under conditions of 0.6 A for 30 minutes to fill the recesses with copper plating (FIG. 8 (h)). After that, by performing buffing with No. 1000, an upper electrode having a smooth surface could be formed (FIG. 8 (i)). It has been confirmed by experiments that copper plating is deposited on the grains on the oxidized titanium surface during plating, but can be completely removed during the buffing process.
【００６６】上記のようにして得られた薄膜コンデンサ
は、表面が平滑になっているため、容易に多層配線構造
を形成することができる。Since the thin film capacitor obtained as described above has a smooth surface, it is possible to easily form a multilayer wiring structure.
【００６７】[0067]
【発明の効果】以上説明したように本発明によれば、薄
膜コンデンサやその内蔵基板において、下部電極上に設
けられた凹部の内部に埋め込まれるように上部電極が形
成される。このため、上部電極と下部電極の短絡や、製
造過程における誘電体層の品質劣化が有効に防止され、
素子の信頼性が向上する。また、製造プロセスの簡略化
を図られる。さらに、薄膜コンデンサ上への多層配線の
形成が容易となる。As described above, according to the present invention, the upper electrode is formed so as to be embedded in the concave portion provided on the lower electrode in the thin film capacitor or the built-in substrate thereof. Therefore, a short circuit between the upper electrode and the lower electrode and quality deterioration of the dielectric layer during the manufacturing process are effectively prevented,
The reliability of the device is improved. Further, the manufacturing process can be simplified. Further, it becomes easy to form a multilayer wiring on the thin film capacitor.
【図１】本発明の薄膜コンデンサの断面図である。FIG. 1 is a cross-sectional view of a thin film capacitor of the present invention.
【図２】本発明の薄膜コンデンサの断面図である。FIG. 2 is a sectional view of the thin film capacitor of the present invention.
【図３】本発明の薄膜コンデンサの断面図である。FIG. 3 is a cross-sectional view of the thin film capacitor of the present invention.
【図４】本発明の薄膜コンデンサの製造方法を示す工程
断面図である。FIG. 4 is a process sectional view showing the method of manufacturing the thin film capacitor of the present invention.
【図５】本発明の薄膜コンデンサの製造方法を示す工程
断面図である。FIG. 5 is a process sectional view showing the method of manufacturing the thin film capacitor of the present invention.
【図６】本発明の薄膜コンデンサを用いた多層配線構造
を示す断面図である。FIG. 6 is a cross-sectional view showing a multilayer wiring structure using the thin film capacitor of the present invention.
【図７】本発明の薄膜コンデンサの製造方法を示す工程
断面図である。FIG. 7 is a process sectional view showing the method of manufacturing the thin film capacitor of the present invention.
【図８】本発明の薄膜コンデンサの製造方法を示す工程
断面図である。FIG. 8 is a process sectional view showing the method of manufacturing the thin film capacitor of the present invention.
【図９】従来の薄膜コンデンサの一例を示す断面図であ
る。FIG. 9 is a cross-sectional view showing an example of a conventional thin film capacitor.
【図１０】従来の薄膜コンデンサの一例を示す断面図で
ある。FIG. 10 is a cross-sectional view showing an example of a conventional thin film capacitor.
１１ 基板 １２ 絶縁層 １３ 下部電極 １４ 誘電体層 １５ 上部電極 ２１ 基板 ２２ 絶縁層 ２３ 下部電極 ２４ 誘電体層 ２５ 第一金属薄膜 ２６ 第二金属薄膜 ２７ 第三金属薄膜 ２８ めっき金属 ２９ 上部電極 ３０ 基板 ３１ 下部電極 ３２ 絶縁層 ３３ 誘電体層 ３４ 第一金属薄膜 ３５ 第二金属薄膜 ３６ 第三金属薄膜 ３７ 第四金属薄膜 ３８ めっき金属 ３９ 上部電極 ４０ レジスト ５１ 絶縁層 ５２ 上層配線 ９０ 基板 ９１ 下部電極 ９２ 誘電体層 ９３ 上部電極 Ａ 基板 Ｂ 導電膜 Ｃ 下部電極 Ｄ Ｔａ層 Ｅ 陽極酸化膜（誘電体層） 11 board 12 Insulation layer 13 Lower electrode 14 Dielectric layer 15 Upper electrode 21 board 22 Insulation layer 23 Lower electrode 24 Dielectric layer 25 First metal thin film 26 Second metal thin film 27 Third metal thin film 28 Plating metal 29 Upper electrode 30 substrates 31 Lower electrode 32 insulating layer 33 Dielectric layer 34 First metal thin film 35 Second metal thin film 36 Third metal thin film 37 Fourth metal thin film 38 plated metal 39 Upper electrode 40 resist 51 insulating layer 52 Upper layer wiring 90 substrates 91 Lower electrode 92 Dielectric layer 93 upper electrode A substrate B conductive film C lower electrode D Ta layer E Anodized film (dielectric layer)
フロントページの続き (56)参考文献 特開 平７−193136（ＪＰ，Ａ) 特開 平７−169854（ＪＰ，Ａ) 特開 平９−289287（ＪＰ，Ａ) 特開 平６−302764（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01G 4/00 - 4/40 H01L 27/01 H05K 1/16 Continuation of the front page (56) Reference JP-A-7-193136 (JP, A) JP-A-7-169854 (JP, A) JP-A-9-289287 (JP, A) JP-A-6-302764 (JP , A) (58) Fields investigated (Int.Cl. 7 , DB name) H01G 4/00-4/40 H01L 27/01 H05K 1/16
Claims (16)
に形成され該下部電極に達する凹部の設けられた絶縁層
と、該凹部の内部に形成され該下部電極を覆う誘電体層
と、該凹部の内部に形成され該誘電体層の上に形成され
た上部電極とを備え、前記絶縁層の上面と前記上部電極
の上面とを含む面が実質的に平坦であることを特徴とす
る薄膜コンデンサ。And 1. A lower electrode, a dielectric layer covering the insulating layer provided with the recess is formed so as to bury the lower electrode reaches the lower electrode, the lower electrode is formed on the inside of the recess, the An upper electrode formed inside the recess and formed on the dielectric layer, the upper surface of the insulating layer and the upper electrode.
And a top surface of the thin film capacitor is substantially flat .
に形成され該下部電極に達する凹部の設けられた絶縁層
と、該凹部の内部に形成され該下部電極を覆う誘電体層
と、該凹部の内部に形成され該誘電体層の上に形成され
た上部電極とを備えた薄膜コンデンサであって、 前記上部電極が第一乃至第三の層がこの順に積層された
構造を有し、第一の層および第三の層が、VIIIa族元
素、Ｉｂ族元素、またはアルミニウムを含む金属からな
り、第二の層が、IVa族元素、Ｖａ族元素、またはＶＩ
ａ族元素を含む金属からなることを特徴とする薄膜コン
デンサ。2. A lower electrode and a lower electrode embedded therein.
An insulating layer having a recess formed on the lower electrode and reaching the lower electrode
And a dielectric layer formed inside the recess and covering the lower electrode.
And formed on the inside of the recess and on the dielectric layer
A thin film capacitor having an upper electrode , wherein the upper electrode has a structure in which first to third layers are laminated in this order, the first layer and the third layer are Group VIIIa elements, The second layer is made of a metal containing Ib group element or aluminum, and the second layer is made of IVa group element, Va group element, or VI.
A thin-film capacitor comprising a metal containing a group a element.
に形成され該下部電極に達する凹部の設けられた絶縁層
と、該凹部の内部に形成され該下部電極を覆う誘電体層
と、該凹部の内部に形成され該誘電体層の上に形成され
た上部電極とを備えた薄膜コンデンサであって、 前記上部電極が第一乃至第四の層がこの順に積層された
構造を有し、第一の層および第三の層が、IVa族元素、
Ｖａ族元素、またはＶＩａ族元素を含む金属からなり、
第二の層および第四の層が、VIIIa族元素、Ｉｂ族元
素、またはアルミニウムを含む金属からなることを特徴
とする薄膜コンデンサ。3. A lower electrode and so as to embed the lower electrode.
An insulating layer having a recess formed on the lower electrode and reaching the lower electrode
And a dielectric layer formed inside the recess and covering the lower electrode.
And formed on the inside of the recess and on the dielectric layer
A thin film capacitor having an upper electrode , wherein the upper electrode has a structure in which first to fourth layers are laminated in this order, the first layer and the third layer are IVa group elements,
Consisting of a metal containing a Va group element or a VIa group element,
The second layer and the fourth layer, characterized in that it consists of a metal containing VIIIa elements, Ib group elements, or aluminum
And thin film capacitors.
に埋め込むように形成されたことを特徴とする請求項２
または３に記載の薄膜コンデンサ。Wherein said upper electrode is characterized in that it is formed so as to substantially completely fill the recess claim 2
Alternatively, the thin-film capacitor described in 3 .
とを含む面が実質的に平坦であることを特徴とする請求
項２、３または４に記載の薄膜コンデンサ。5. The upper surface of the insulating layer and the upper surface of the upper electrode
The thin film capacitor according to claim 2, 3 or 4 , wherein a surface including and is substantially flat.
小さいことを特徴とする請求項１乃至５いずれかに記載
の薄膜コンデンサ。6. A thin film capacitor according to any one of claims 1 to 5, wherein the width of the recess is smaller than the width of the lower electrode.
特徴とする請求項１乃至６いずれかに記載の薄膜コンデ
ンサ。7. A thin film capacitor according to any one of claims 1 to 6, characterized in that said lower electrode has a plate shape.
ンデンサを備えたことを特徴とする薄膜コンデンサ内蔵
基板。8. A substrate with a built-in thin-film capacitor, comprising the thin-film capacitor according to any one of claims 1 to 7.
下部電極を形成する工程と、該下部電極の上に該下部電
極を埋め込むように絶縁層を形成する工程と、該絶縁層
中に該下部電極に達する凹部を形成し、該下部電極を露
出させる工程と、該下部電極の露出部分を覆うように誘
電体層を形成する工程と、該誘電体層の上に導電膜を形
成する工程と、凹部以外の部分に形成された導電膜およ
び誘電体層が除去されるように全面を平坦化する工程と
を含むことを特徴とする薄膜コンデンサの製造方法。9. A step of forming a lower electrode directly on a substrate or via an insulator, and the lower electrode on the lower electrode.
A step of forming an insulating layer so as to embed the pole, a step of forming a recess reaching the lower electrode in the insulating layer to expose the lower electrode, and a dielectric layer covering the exposed portion of the lower electrode. step and a step of forming a conductive film on the dielectric layer, a conductive film formed on the portion other than the recess forming the Oyo
And a step of planarizing the entire surface so that the dielectric layer is removed .
て下部電極を形成する工程と、該下部電極の上に該下部
電極を埋め込むように絶縁層を形成する工程と、該絶縁
層中に該下部電極に達する凹部を形成し、該下部電極を
露出させる工程と、該下部電極の露出部分を覆うように
誘電体層を形成する工程と、該誘電体層の上に、抵抗値
の異なる二以上の層からなる導電膜を、凹部を埋め尽く
さないように形成する工程と、凹部以外の領域に形成さ
れた該導電膜の少なくとも最外層を除去する工程と、前
記凹部の内部に残された前記最外層の上に選択的に金属
めっき膜を形成する工程とを含むことを特徴とする薄膜
コンデンサの製造方法。10. directly onto the substrate, or forming a lower electrode via an insulator, said lower on the lower electrode
A step of forming an insulating layer so as to embed the electrode, a step of forming a recess reaching the lower electrode in the insulating layer to expose the lower electrode, and a dielectric layer covering the exposed portion of the lower electrode. And a step of forming a conductive film composed of two or more layers having different resistance values on the dielectric layer so as not to fill up the recess, and the conductive layer formed in a region other than the recess. A method of manufacturing a thin film capacitor, comprising: a step of removing at least the outermost layer of the film; and a step of selectively forming a metal plating film on the outermost layer left inside the recess.
する工程を、凹部を埋め込むようにマスクを形成した
後、全面をエッチングすることにより行うことを特徴と
する請求項１０に記載の薄膜コンデンサの製造方法。11. The thin film capacitor according to claim 10, wherein the step of removing at least the outermost layer of the conductive film is performed by forming a mask so as to fill the recess and then etching the entire surface. Production method.
順に積層された構造を有し、第一の層および第三の層
が、VIIIa族元素、Ｉｂ族元素、またはアルミニウムを
含む金属からなり、第二の層が、IVa族元素、Ｖａ族元
素、またはＶＩａ族元素を含む金属からなることを特徴
とする請求項１０または１１に記載の薄膜コンデンサの
製造方法。12. The conductive film has a structure in which first to third layers are laminated in this order, and the first layer and the third layer contain a Group VIIIa element, an Ib group element, or aluminum. The method of manufacturing a thin film capacitor according to claim 10 or 11, wherein the second layer is made of a metal and the second layer is made of a metal containing a group IVa element, a group Va element, or a group VIa element.
順に積層された構造を有し、第一の層および第三の層
が、IVa族元素、Ｖａ族元素、またはＶＩａ族元素を含
む金属からなり、第二の層および第四の層が、VIIIa族
元素、Ｉｂ族元素、またはアルミニウムを含む金属から
なることを特徴とする請求項１０または１１に記載の薄
膜コンデンサの製造方法。13. The conductive film has a structure in which first to fourth layers are laminated in this order, and the first layer and the third layer are IVa group element, Va group element, or VIa group element. 12. The method of manufacturing a thin film capacitor according to claim 10, wherein the second layer and the fourth layer are made of a metal containing Al, and the second layer and the fourth layer are made of a metal containing an VIIIa group element, an Ib group element, or aluminum. .
し、凹部以外の部分に形成された導電膜を除去する工程
を含むことを特徴とする請求項１０乃至１３いずれかに
記載の薄膜コンデンサの製造方法。14. The thin film capacitor according to claim 10 , further comprising the step of planarizing the entire surface after forming the conductive film and removing the conductive film formed in a portion other than the concave portion. Manufacturing method.
も小さいことを特徴とする請求項９乃至１４いずれかに
記載の薄膜コンデンサの製造方法。15. The method for manufacturing a thin film capacitor according to claim 9, wherein the width of the recess is smaller than the width of the lower electrode.
を特徴とする請求項９乃至１５いずれかに記載の薄膜コ
ンデンサの製造方法。16. The method of manufacturing a thin film capacitor according to claim 9, wherein the lower electrode has a flat plate shape.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02531699A JP3362776B2 (en) | 1999-02-02 | 1999-02-02 | Thin film capacitor, substrate with built-in thin film capacitor and method of manufacturing thin film capacitor |
| US09/420,561 US6278153B1 (en) | 1998-10-19 | 1999-10-19 | Thin film capacitor formed in via |
| US09/838,337 US20020020836A1 (en) | 1998-10-19 | 2001-04-20 | Thin film capacitor avoiding short circuit between electrodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02531699A JP3362776B2 (en) | 1999-02-02 | 1999-02-02 | Thin film capacitor, substrate with built-in thin film capacitor and method of manufacturing thin film capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000223362A JP2000223362A (en) | 2000-08-11 |
| JP3362776B2 true JP3362776B2 (en) | 2003-01-07 |
Family
ID=12162600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02531699A Expired - Fee Related JP3362776B2 (en) | 1998-10-19 | 1999-02-02 | Thin film capacitor, substrate with built-in thin film capacitor and method of manufacturing thin film capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3362776B2 (en) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020056205A (en) * | 2000-12-29 | 2002-07-10 | 박종섭 | Method of manufacturing a capacitor in a semiconductor device |
| TW543093B (en) | 2001-04-12 | 2003-07-21 | Cabot Microelectronics Corp | Method of reducing in-trench smearing during polishing |
| KR100619367B1 (en) | 2004-08-26 | 2006-09-08 | 삼성전기주식회사 | A printed circuit board with embedded capacitors of high dielectric constant, and a manufacturing process thereof |
| JP5061895B2 (en) * | 2005-02-04 | 2012-10-31 | 日本電気株式会社 | Capacitor and wiring board incorporating the capacitor |
| KR100710202B1 (en) | 2005-07-14 | 2007-04-20 | 동부일렉트로닉스 주식회사 | method for manufacturing capacitor of semiconductor device and image sensor using the same |
| JP2007300002A (en) * | 2006-05-01 | 2007-11-15 | Tdk Corp | Electronic part |
| JP4997841B2 (en) * | 2006-06-21 | 2012-08-08 | ソニー株式会社 | CONNECTION COMPONENT, SEMICONDUCTOR DEVICE USING THE SAME, CONNECTION COMPONENT MOUNTING STRUCTURE, AND CONNECTION COMPONENT MANUFACTURING METHOD AND MOUNTING METHOD |
| KR100878414B1 (en) | 2006-10-27 | 2009-01-13 | 삼성전기주식회사 | Capacitor embedded printed circuit borad and manufacturing method of the same |
| KR100735339B1 (en) | 2006-12-29 | 2007-07-04 | 삼성전기주식회사 | Method for manufacturing circuit board embedding thin film capacitor |
| US8085522B2 (en) * | 2007-06-26 | 2011-12-27 | Headway Technologies, Inc. | Capacitor and method of manufacturing the same and capacitor unit |
-
1999
- 1999-02-02 JP JP02531699A patent/JP3362776B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000223362A (en) | 2000-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6278153B1 (en) | Thin film capacitor formed in via | |
| JP5455352B2 (en) | Thin film MIM capacitor and manufacturing method thereof | |
| US6678144B2 (en) | Capacitor, circuit board with built-in capacitor and method for producing the same | |
| US5380679A (en) | Process for forming a multilayer wiring conductor structure in semiconductor device | |
| US6216324B1 (en) | Method for a thin film multilayer capacitor | |
| US7536780B2 (en) | Method of manufacturing wiring substrate to which semiconductor chip is mounted | |
| US6410858B1 (en) | Multilayered wiring board, a production process for, and semiconductor device using, the same | |
| US5529956A (en) | Multi-layer wiring structure in semiconductor device and method for manufacturing the same | |
| JP3817463B2 (en) | Manufacturing method of multilayer wiring board | |
| JP2000216547A (en) | Chip carrier substrate | |
| JP3362776B2 (en) | Thin film capacitor, substrate with built-in thin film capacitor and method of manufacturing thin film capacitor | |
| JP4584700B2 (en) | Wiring board manufacturing method | |
| JP2002246744A (en) | Conductor-forming method, and multilayer wiring board manufacturing method using the same | |
| US20030197215A1 (en) | A dual stacked metal-insulator-metal capacitor and method for making same | |
| JP2960538B2 (en) | Method for manufacturing semiconductor device | |
| JPH1197632A (en) | Semiconductor device and manufacture thereof | |
| US6815222B2 (en) | Method for protecting capacitive elements during production of a semiconductor device | |
| JP3838876B2 (en) | Multilayer circuit board manufacturing method | |
| JPH0992786A (en) | Mim capacitor and forming method of the capacitor and interconnections | |
| JPH0613346A (en) | Fabrication of semiconductor device | |
| KR100586067B1 (en) | Method For Forming The CU Metal Line Using Electroplating | |
| JP3214460B2 (en) | Pattern structure and manufacturing method thereof | |
| JP3152225B2 (en) | Printed wiring board and method of manufacturing the same | |
| KR100943485B1 (en) | Method for fabricating semiconductor device | |
| JPH10154878A (en) | Board with built-in thin film capacitor and production thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071025 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111025 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121025 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131025 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |