JP3362051B2 - インタリーブを行うための方法および装置並びにデ・インタリーブを行うための方法および装置 - Google Patents

インタリーブを行うための方法および装置並びにデ・インタリーブを行うための方法および装置

Info

Publication number
JP3362051B2
JP3362051B2 JP54238499A JP54238499A JP3362051B2 JP 3362051 B2 JP3362051 B2 JP 3362051B2 JP 54238499 A JP54238499 A JP 54238499A JP 54238499 A JP54238499 A JP 54238499A JP 3362051 B2 JP3362051 B2 JP 3362051B2
Authority
JP
Japan
Prior art keywords
bit
information
bit string
interleaving
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP54238499A
Other languages
English (en)
Inventor
敏朗 河原
俊雄 三木
早苗 保谷
敬 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Docomo Inc
Original Assignee
NTT Docomo Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Docomo Inc filed Critical NTT Docomo Inc
Application granted granted Critical
Publication of JP3362051B2 publication Critical patent/JP3362051B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H03M13/2764—Circuits therefore
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
    • H04L1/0025—Transmission of mode-switching indication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/007—Unequal error protection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0086—Unequal error protection
    • H04L1/0088—Unequal error protection in control part

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 技術分野 この発明は、デジタル通信システムの送信装置や記録
媒体にデジタル情報を記録するデジタル記録装置に用い
られるインタリーブ方法およびインタリーブ装置並びに
デジタル通信システムの受信装置や記録媒体からデジタ
ル情報を再生する再生装置に用いられるデ・インタリー
ブ方法およびデ・インタリーブ装置に関する。
背景技術 デジタル情報の伝送を行うデジタル通信システムで
は、伝送過程においてデジタル情報中に符号誤りが発生
し得るので、伝送すべきデジタル情報に対し、誤り訂正
符号による符号化が行われる。
この誤り訂正符号化を行った場合、１つの符号語に含
まれる誤ったビットの数が所定値以下ならば、受信側で
の誤り訂正復号時にその全ての誤りを訂正することがで
きる。この符号語当たりの訂正可能なビット数は、その
誤り訂正符号の誤り訂正能力と呼ばれている。
移動通信などの通信環境は、平均符号誤り率自体は小
さいものの、バースト誤りが発生し易い。従って、誤り
訂正符号化を行ってデータ伝送を行ったとしても、その
誤り訂正能力を越える連続ビット数のバースト誤りが発
生することが多い。
このため、移動通信環境では、ランダム符号誤りが発
生する通信環境と比較すると、誤り訂正符号を用いるこ
とによる効果が小さくなる。そこで、この問題を解決す
るため、インタリーブが用いられる。
このインタリーブは、伝送すべきビット列を並び替
え、本来の並びとは異なった順序で各ビットを伝送する
技術である。
ここで、一例として、ｎビットからなる符号語をｍ個
集めたｍ×ｎビットのビット列を一単位としてインタリ
ーブを行う方法について説明する。なお、以下では便宜
上、１回のインタリーブの対象となるビット列をフレー
ムと呼ぶ。
一般にインタリーブは、メモリを用いて行われる。こ
の例では、メモリにおけるｍ×ｎ個の連続した記憶エリ
アを利用してインタリーブが行われる。
図20は、このインタリーブ用の記憶エリアを２次元的
に表現したメモリ空間を示すものである。このメモリ空
間における各記憶エリアは、ｎ通りの値をとり得る下位
アドレスと、ｍ通りの値をとり得る上位アドレスとから
なる所定ビット数のアドレスデータとにより特定され
る。図20では、上位アドレスを同じくする各記憶エリア
が下位アドレス順に左から右へと並べられており、下位
アドレスを同じくする各記憶エリアが上位アドレス順に
上から下へと並べられている。なお、以下では便宜上、
上位アドレスを同じくする一連の記憶エリアを行、下位
アドレスを同じくする一連の記憶エリアを列という。
インタリーブを行うに当たり、まず、その対象となる
ビット列が１ビットずつｍ×ｎ個の記憶エリアの各々に
順次書き込まれる。この書き込みを行う際の書込アドレ
スは、例えば図21に示すようなアドレス発生回路により
発生される。このアドレス発生回路は、ｎ進カウンタ11
とｍ進カウンタ12とにより構成されている。ここで、ｎ
進カウンタ11は、インタリーブ対象である各ビットの入
力タイミングに同期したビットクロックのカウントを行
う。また、ｍ進カウンタ12は、ｎ進カウンタ11のカウン
ト値がｎ回変化する毎に「１」だけそのカウント値を増
加させる。そして、ｎ進カウンタ11のカウント値を下位
アドレス、ｍ進カウンタ12のカウント値を上位アドレス
とする書込アドレスが、図20に示すメモリに対して与え
られ、メモリに対する書き込みが行われる。
この結果、図22に示すように、ビット列のうち最初の
ｎビットの符号語がメモリ空間における第１行に書き込
まれ、次の符号語が第２行に書き込まれ、…、最後にｍ
番目の符号語が第ｍ行に書き込まれることとなる。
次に、このようにしてメモリに書き込まれた各ビット
が、書き込みの場合とは異なった順序で読み出される。
この読み出し動作では、図23に示すアドレス発生回路
により読出アドレスが発生される。この図23に示す構成
では、ｍ進カウンタ22によりビットクロックのカウント
が行われ、このｍ進カウンタ22のカウント値がｍ回変化
する毎にｎ進カウンタ21のカウント値が「１」だけイン
クリメントされる。そして、ｎ進カウンタ21のカウント
値を下位アドレス、ｍ進カウンタ22のカウント値を上位
アドレスとする読出アドレスがビットクロックに同期し
てインタリーブ用のメモリに供給され、メモリの読み出
しが行われる。
この結果、図24に示すように、メモリ空間の第１列の
各記憶エリアに記憶されたｍビットが上位アドレス順に
読み出され、次いで第２列の各記憶エリアに記憶された
ｍビットが上位アドレス順に読み出され、…、最後に第
ｎ列の各記憶エリアに記憶されたｍビットが上位アドレ
ス順に読み出されることとなる。
このようにフレームを構成する各符号語がメモリに書
き込まれるとともに、各符号語を構成する各ビットが書
き込み時とは異なった順序で読み出されることにより、
各符号語を構成する各ビットがフレーム内の全域に分散
される。さらに具体的に説明すると、各符号語を構成す
るｎ個のビットは、インタリーブの結果、他の符号語に
属していたｍ−１個のビットを間に挟んで離間した状態
でフレーム内に分散配置されるのである。
フレームは、このようなインタリーブが施された後、
伝送路に送信される。
受信側では、このフレームを伝送路を介して受信する
と、インタリーブとは逆の並べ替え操作を実行して元通
りの順序で各ビットが並んだフレームを復元する。この
受信側で行われる並べ替え操作がデ・インタリーブであ
る。
このようなインタリーブおよびデ・インタリーブを利
用した伝送方法によりフレームの伝送を行った場合、伝
送過程においてバースト符号誤りがフレームに生じたと
しても、受信側においてこの符号誤りを訂正することが
容易になる。
さらに詳述すると、次の通りである。
まず、例えば伝送過程において、インタリーブの施さ
れたフレームにｍ×ｋビット長のバースト符号誤りが発
生したとする。
ここで、バースト符号誤りが生じているｍ×ｋビット
は、ｍ個の符号語を構成していたビットを各符号語当た
りｋビットずつ含んでいる。このため、デ・インタリー
ブにより復元されたｍ個の符号語において、バースト符
号誤りの影響を受けているビットは、１符号語当たりｋ
ビットしかない。すなわち、インタリーブされたフレー
ムにバースト符号誤りが生じたとしても、その符号誤り
はデ・インタリーブ後のフレームにとってはランダム符
号誤りになってしまうのである。
従って、ｋビット以上の符号誤りを訂正し得る誤り訂
正符号を用いて符号語の誤り訂正符号化が行われている
場合には、ｍ×ｋビット長のバースト符号誤りが発生し
たとしても受信側において全ての符号誤りを訂正するこ
とが可能となる。
なお、このインタリーブがもたらす効果のことを、以
下では便宜上、バースト符号誤りのランダム化あるいは
単にランダム化と呼ぶ。
ここで、フレームを構成する符号語の数ｍが大きい場
合には、ビット長の長いバースト符号誤りが生じたとし
ても、１符号語当たりの誤ったビットの数を少なくする
ことができる。この意味において、インタリーブによる
ランダム化の効果は、フレームを構成する符号語の数ｍ
が大きい程大きいということができよう。
しかしながら、送信側においてインタリーブを、受信
側においてデ・インタリーブをそれぞれ実行するには、
少なくとも１フレーム分のビットを蓄積する必要がある
ため、遅延が必然的に生じる。そこで、インタリーブの
フレーム長として、遅延が小さくなる長さを選択する必
要がある、このため、例えば、インタリーブの処理単位
としてのフレーム長を、コーデックなどで定まるフレー
ム長と同一に設定するなどが望ましいと考えられてい
る。
ところで、音声や画像などの情報のデジタル通信で
は、伝送の単位である１フレームを構成するビット列
が、誤り訂正符号化されたヘッダと誤り訂正符号化され
ていない部分とから構成される場合がある。このような
１フレームを構成するビット列全体に対して上記インタ
リーブを実行すると、誤り訂正符号化されていない部分
もバースト符号誤りのランダム化が行われるため、次の
ような問題が生じる。
（１）第１の問題点 音声などの情報を取り扱うコーデックでは、誤り訂正
符号化が行われない部分に誤りがあることが推定された
場合にその部分を無音区間に置き換えるコンシールメン
トと呼ばれる動作などが実行される。このような動作を
適切に行うためには、符号誤りが集中している方が望ま
しい。従って、誤り訂正符号化が行われていない部分に
関しては、インタリーブによるランダム化は、むしろ望
ましくない。
（２）第２の問題点 インタリーブによるランダム化の効果を最大限に発揮
するためには、上述したように、誤り訂正符号化された
符号語のビット長ｎを基準としてインタリーブを実行
し、各符号語を構成するｎビットを１フレーム内に広く
分散させるのが望ましい。しかし、実際には、伝送すべ
きデータの種類により異なった種類の誤り訂正符号化が
行われ、符号長が区々の複数種類の符号語（誤り訂正符
号）により１フレームが構成されることが多い。このよ
うな場合に、フレーム内の特定の誤り訂正符号の符号長
を基準としてフレーム全体にインタリーブを施すと、そ
の特定の誤り訂正符号については十分なランダム化の効
果が得られるが、これと符号長の異なった他の誤り訂正
符号については十分なランダム化の効果が得られないと
いう問題が生じる。
（３）第３の問題点 ランダム化が好ましいか否かは、誤り訂正符号化がな
されているデータか否かのみにより決定されるとは限ら
ない。すなわち、誤り訂正符号化されたビット列と誤り
訂正符号化されていないビット列とから構成されるフレ
ームにおいて、誤り訂正符号化されていないビット列
が、その性質上、ランダム化を行った方がよいデータに
対応したものと、ランダム化を行わない方がよいデータ
に対応したものとにより構成されているような場合があ
る。フレームを構成する各データ毎に、ランダム化を行
うか否か当該データの性質に合った適切な措置を採るこ
とができれば好都合であるが、そのための技術的手段は
これまで提供されていない。
発明の開示 本発明は、このような事情に鑑みてなされたもので、
その目的とするところは、フレームを構成する各情報に
対し、個別的にランダム化を施し、各情報を構成するビ
ットを当該情報にとって最適な態様で伝送することを可
能にするインタリーブ方法、インタリーブ装置、デ・イ
ンタリーブ方法およびデ・インタリーブ装置を提供する
ことにある。
この目的を達成するため、本発明は、伝送または記録
すべきフレームに含まれる第１の情報に対応したビット
列内に当該フレームに含まれる第２の情報に対応したビ
ット列を構成する各ビットを分散配置することを特徴と
するインタリーブ方法およびこれに対応したデ・インタ
リーブ方法を提供するものである。
かかる発明によれば、第２の情報に対してのみインタ
リーブによるランダム化の効果が及ぶので、各情報に適
した伝送を行うことができる。
図面の簡単な説明 図１は、この発明の第１の実施形態に係るインタリー
ブ装置の構成を示すブロック図である。
図２は、同インタリーブ装置の書込アドレス供給部の
構成例を示すブロック図である。
図３は、同インタリーブ装置の読出アドレス供給部の
構成部を示すブロック図である。
図４は、同実施形態においてインタリーブ時にフレー
ムを構成する各ビットを作業メモリの各記憶エリアに書
き込む順序およびデ・インタリーブ時にフレームを構成
する各ビットを作業メモリの各記憶エリアから読み出す
順序を示す図である。
図５は、同実施形態においてインタリーブ時にフレー
ムを構成する各ビットを作業メモリの各記憶エリアから
読み出す順序およびデ・インタリーブ時にフレームを構
成する各ビットを作業メモリの各記憶エリアに書き込む
順序を示す図である。
図６は、同実施形態に係るデ・インタリーブ装置の構
成を示すブロック図である。
図７は、同実施形態の動作を示すタイムチャートであ
る。
図８は、この発明の第２の実施形態に係る２段インタ
リーブ装置の構成を示すブロック図である。
図９は、同実施形態に係る２段デ・インタリーブ装置
の構成を示すブロック図である。
図10は、同実施形態の動作を示すタイムチャートであ
る。
図11は、同実施形態に係る多段インタリーブ装置の一
般的構成を示すブロック図である。
図12は、同実施形態に係る多段デ・インタリーブ装置
の一般的構成を示すブロック図である。
図13は、この発明の第３の実施形態が適用されるオー
ディオ信号の圧縮符号化データの生成方法を説明する図
である。
図14は、同実施形態の動作を示すタイムチャートであ
る。
図15は、同実施形態に係るインタリーブ装置の構成を
示すブロック図である。
図16は、同実施形態に係るデ・インタリーブ装置の構
成を示すブロック図である。
図17は、同実施形態と対比される比較例１におけるイ
ンタリーブ方法およびその符号誤りに対する耐性を説明
する図である。
図18は、同実施形態と対比される比較例２におけるイ
ンタリーブ方法およびその符号誤りに対する耐性を説明
する図である。
図19は、同実施形態におけるインタリーブ方法の符号
誤りに対する耐性を説明する図である。
図20は、インタリーブに使用されるメモリの記憶エリ
アを２次元的に示した図である。
図21は、インタリーブ時にメモリに対する書込アドレ
スを発生する装置の構成例を示すブロック図である。
図22は、インタリーブ時にメモリの各記憶エリアにフ
レームを構成する各ビットを書き込む順序を示す図であ
る。
図23は、インタリーブ時にメモリに対する読出アドレ
スを発生する装置の構成例を示すブロック図である。
図24は、インタリーブ時にメモリの各記憶エリアから
フレームを構成する各ビットを読み出す順序を示す図で
ある。
発明を実施するための最良の形態 以下、本発明の実施の形態について図面を参照して説
明する。
A.第１の実施形態 （１）インタリーブ装置 図１はこの発明の第１の実施形態であるデジタル通信
システムの送信側装置に設けられたインタリーブ装置１
の構成を示すブロック図である。
このインタリーブ装置１は、図１に示すように、分離
部1001と、処理部200とからなる。
インタリーブ装置１には、受信側装置に伝送すべきフ
レームが順次供給される。各フレームは、多数のビット
からなるビット列であり、これらのビットは、ビットク
ロックCLKに同期して、インタリーブ装置１に順次供給
される。
各フレームを構成する情報をその種類により分ける
と、ヘッダＨと、これに続くデータＤとに分けることが
できる。
以下説明する例では、ヘッダＨは、ｐ個のビットによ
って構成されており、データＤは、ｍ×ｐ個のビットに
より構成されている。
また、ヘッダＨは、誤り訂正符号化がされている。こ
れに対し、データＤは、誤り訂正符号化がなされていな
い。
分離部1001は、順次供給されるフレームを、ヘッダＨ
とデータＤとに分離して出力する装置である。この分離
は、例えば次のような方法により行うことができる。す
なわち、ビットクロックCLKに同期して供給されるビッ
トの個数をカウントし、先頭１ビットからｐビットまで
をヘッダＨとし、それ以降の部分をデータＤとするので
ある。
処理部200は、分離部1001からヘッダＨとデータＤと
を受け取り、ヘッダＨを構成する各ビットを、データＤ
内に分散配置させる装置である。この処理部200は、書
込アドレス供給部210と、作業メモリ220と、読出アドレ
ス供給部230とを主要な構成要素として含んでいる。
ここで、作業メモリ220は、インタリーブの対象であ
るフレームを構成する各ビットを記憶するための記憶装
置である。本実施形態においては、この作業メモリ220
の全記憶エリアのうちアドレスの連続した複数の記憶エ
リアを使用し、各記憶エリアに１フレームを構成する各
ビットを各々格納する。
インタリーブは、この作業メモリ220に対しフレーム
を構成する各ビットを順次書き込む処理と、この作業メ
モリ220から書き込み時とは異なった順序で各ビットを
読み出す処理とにより構成される。
書込アドレス供給部210は、フレームを構成する各ビ
ットの作業メモリ220への書き込みが行われる際に、所
定のアドレス発生プログラムに従って、ヘッダＨを構成
する各ビットの書き込み先を特定する書込アドレスWADh
と、データＤを構成する各ビットの書き込み先を特定す
る書込アドレスWADdとを、それぞれビットクロックCLK
に同期して生成し、作業メモリ220に供給する装置であ
る。
また、書込アドレス供給部210は、１フレームを構成
する各ビットを作業メモリ220に書き込むのに必要な全
ての書込アドレスの生成を終えると、その旨を示す信号
ENDを読出アドレス供給部230に供給する。
読出アドレス供給部230は、信号ENDを受けると、所定
のアドレス発生プログラムに従って、作業メモリ220に
記憶された各ビットを読み出すための読出アドレスRAD
を、ビットクロックCLKに同期して発生し、作業メモリ2
20に供給する装置である。
図２は、書込アドレス供給部210のアドレス発生アル
ゴリズムをハードウェア的に示したブロック図である。
この書込アドレス供給部210のアドレス発生アルゴリ
ズムは、ｐ進カウンタ210Aと、ｐ進カウンタ210Bと、ｍ
進カウンタ210Cと、ANDゲート210Dと、加算器210Eとに
より構成されている。ここで、ｐ進カウンタ210Aは、ビ
ットクロックCLKをカウントする。ヘッダＨを構成する
各ビットの書込アドレスWADhは、このｐ進カウンタ210A
のカウント値を下位アドレスとし、「０」を上位アドレ
スとするものである。
ｐ進カウンタ210Aは、カウント値がｐ回変化してカウ
ントオーバーとなり、ビットクロックCLKのカウントを
停止する。
ANDゲート210Dは、ｐ進カウンタ210Aがカウントオー
バーとなった後に供給されるビットクロックCLKをｍ進
カウンタ210Cに供給する。
ｍ進カウンタ210Cは、このANDゲート210Dを介して供
給されるビットクロックCLKのカウントを行う。ｍ進カ
ウンタ210Cは、そのカウント値がｍ回変化するとカウン
トオーバーとなるが、その後、ビットクロックCLKが供
給される限り、再び初期値「０」からカウントを繰り返
す。ｐ進カウンタ210Bは、ｍ進カウンタ210Cがカウント
オーバーとなる毎に「１」ずつカウント値を増加させ
る。加算器210Eは、ｍ進カウンタ210Cのカウント値に
「１」を加算して出力する。
データＤを構成する各ビットの書き込み先を特定する
書込アドレスWADdは、ｐ進カウンタ210Bのカウント値を
下位アドレスとし、加算器210Eの出力データを上位アド
レスとするものである。
図３は、読出アドレス供給部230のアドレス発生アル
ゴリズムをハードウェア的に示したブロック図である。
この読出アドレス供給部230のアドレス発生アルゴリズ
ムは、ｐ進カウンタ230Aと、ｍ＋１進カウンタ230Bとに
より構成されている。ｍ＋１進カウンタ230Bは、ビット
クロックCLKのカウントを行う。ｐ進カウンタ230Aは、
ｍ＋１進カウンタ230Bのカウント値がｍ＋１回変化し、
初期値「０」に戻る毎に「１」だけカウント値を増加さ
せる。
読出アドレスRADは、このｐ進カウンタ230Aのカウン
ト値を下位アドレスとし、ｍ＋１進カウンタ230Bのカウ
ント値を上位アドレスとするものである。
以上がインタリーブ装置１の構成の詳細である。
次に、このインタリーブ装置１によって行われるイン
タリーブを図４および図５を参照して説明する。
本実施形態では、作業メモリ220における（ｍ＋１）
×ｐ個の連続した記憶エリアを利用してインタリーブを
行う。
図４および図５には、このインタリーブ用の作業メモ
リ220の記憶エリアを２次元的に表現したメモリ空間が
示されている。このメモリ空間における各記憶エリアに
は、各々固有のアドレスが対応している。アドレスは、
ｐ通りの値をとりうる下位アドレスと、ｍ＋１通りの値
をとりうる上位アドレスとにより構成されている。
図４および図５では、上位アドレスを同じくする各記
憶エリアが下位アドレス順に左から右へと並べられてお
り、下位アドレスを同じくする各記憶エリアが上位アド
レス順に上から下へと並べられている。既に述べたよう
に、上位アドレスを同じくする一連の記憶エリアを行、
下位アドレスを同じくする一連の記憶エリアの列とい
う。
インタリーブを行うに当たり、まず、その対象となる
ビット列が１ビットずつｍ×ｎ個の記憶エリアの各々に
順次書き込まれる。この書き込みを行う際の書込アドレ
スは、既に図２を参照して説明した書込アドレス供給部
210により発生される。
ヘッダＨを構成するｐビットがビットクロックCLKに
同期して作業メモリ220に供給される間、書込アドレス
供給部210では、ｐ進カウンタ210Aによりビットクロッ
クCLKのカウントが行われる。そして、ｐ進カウンタ210
Aのカウント値を下位アドレス、「０」を上位アドレス
として含む書込アドレスWADhが生成され、ビットクロッ
クCLKに同期して作業メモリ220に供給される。
この結果、図４に示すように、ヘッダＨを構成するｐ
個のビットが、作業メモリ220のインタリーブ用の記憶
エリアのうち最初の行に書き込まれる。
次に、ヘッダＨに続いて、データＤを構成するｍ×ｐ
個のビットがビットクロックCLKに同期して作業メモリ2
20に供給される。
この間、書込アドレス供給部210では、ｍ進カウンタ2
10CによりビットクロックCLKのカウントが行われるとと
もに、ｍ進カウンタ210Cがカウントオーバーとなる毎に
ｐ進カウンタ210Bのカウント値のインクリメントが行わ
れる。そして、ｐ進カウンタ210Bのカウント値を下位ア
ドレス、ｍ進カウンタ210Cのカウント値に「１」を加え
たものを上位アドレスとして含む書込アドレスWADdが生
成され、ビットクロックCLKに同期して作業メモリ220に
供給される。
この結果、図４に示すように、データＤを構成するｍ
×ｐ個のビットのうち最初のｍビットが、作業メモリ22
0における第１列の第２行から第ｍ＋１行に対応した各
記憶エリアに書き込まれ、次のｍビットは第２列の第２
行から第ｍ＋１行に対応した各記憶エリアに書き込ま
れ、…、最後（すなわち、ｐ番目の）のｍビットは、第
ｐ列の第２行から第ｍ＋１行に対応した各記憶エリアに
書き込まれる。
次に、このようにして作業メモリ220に書き込まれた
各ビットが、書き込みの場合とは異なった順序で読み出
される。
この読み出し動作では、図３を参照して説明した読出
アドレス供給部230により読出アドレスが発生される。
すなわち、ｍ＋１進カウンタ230Bによりビットクロッ
クCLKのカウントが行われるとともに、このｍ＋１進カ
ウンタ230Bがカウントオーバーとなる毎にｐ進カウンタ
230Aのカウント値が「１」だけインクリメントされる。
そして、ｐ進カウンタ230Aのカウント値を下位アドレ
ス、ｍ＋１進カウンタ230Bのカウント値を上位アドレス
とする読出アドレスがビットクロックCLKに同期して作
業メモリ220に供給される。
この結果、図５に示すように、まず、作業メモリ220
における第１列の各記憶エリアに記憶されたｍ＋１ビッ
トが読み出され、次いで第２列の各記憶エリアに記憶さ
れたｍ＋１ビットが読み出され、…、最後に第ｐ列の各
記憶エリアに記憶されたｍ＋１ビットが読み出されるこ
ととなる。
以上説明したインタリーブにより、ヘッダＨを構成す
るｐ個のビットをデータＤを構成するビット列の中に等
間隔に分散配置したフレームが得られる。なお、このイ
ンタリーブ後のフレームについては、後で図面を参照し
て詳細に説明する。
（２）デ・インタリーブ装置 送信側装置においてインタリーブを施されたフレーム
は、伝送路を介して受信側装置に伝送される。図６は、
この受信側装置に設けられたデ・インタリーブ装置２の
構成を示すブロック図である。
このデ・インタリーブ装置２は、書込アドレス供給部
310と、作業メモリ320と、読出アドレス供給部330とに
より構成されている。
ここで、作業メモリ320は、インタリーブ装置１にお
ける作業メモリ220と同様な記憶装置である。作業メモ
リ320には、伝送路を介して受信されたフレームを構成
する（ｍ＋１）×ｐ個のビットが、ビットクロックCLK
に同期して供給される。
デ・インタリーブは、これらの各ビットを作業メモリ
320に書き込む処理と、これらの各ビットを書き込み時
とは異なった順序で作業メモリ320から読み出す処理と
により構成されている。
受信フレームを構成するビットがビットクロックCLK
に同期して作業メモリ320に供給される間、書込アドレ
ス供給部310は、書込アドレスWADをビットクロックCLK
に同期して作業メモリ320に供給する。
この書込アドレス供給部310は、インタリーブ装置１
における読出アドレス供給部230（図３参照）と同一の
構成を有している。
そして、この書込アドレス供給部310では、ｍ＋１進
カウンタによりビットクロックのカウントが行われると
ともに、このｍ＋１進カウンタがカウントオーバーとな
る毎にｐ進カウンタのカウント値が「１」だけインクリ
メントされる。そして、ｐ進カウンタのカウント値を下
位アドレス、ｍ＋１進カウンタのカウント値を上位アド
レスとする書込アドレスWADがビットクロックに同期し
て作業メモリ320に供給されるのである。
この結果、図５に示すように、受信フレームを構成す
る（ｍ＋１）×ｐ個のビットのうち最初のｍ＋１ビット
が作業メモリ320における第１列の各記憶エリアに書き
込まれ、次のｍ＋１ビットが第２列の各記憶エリアに書
き込まれ、…、最後（すなわち、ｐ番目の）のｍ＋１ビ
ットが第ｐ列の各記憶エリアに書き込まれることとな
る。
このとき作業メモリ320における各ビットの配置は、
それらの各ビットが送信側装置から送信されるに先立っ
てインタリーブ装置１の作業メモリ220に書き込まれた
ときの配置と一致している。
受信フレームを構成する全ビットの作業メモリ320へ
の書き込みが終わると、その旨を示す信号ENDが書込ア
ドレス供給部310から読出アドレス供給部330に供給され
る。
この読出アドレス供給部330は、インタリーブ装置１
における書込アドレス供給部210（図２参照）と同一の
構成を有している。
そして、この読出アドレス供給部330では、まず、ｐ
進カウンタによりビットクロックCLKのカウントが行わ
れる。そして、このｐ進カウンタのカウント値を下位ア
ドレス、「０」を上位アドレスとして含む読出アドレス
RADhが生成され、ビットクロックCLKに同期して作業メ
モリ320に供給される。
この結果、図４に示すように、ヘッダＨを構成するｐ
個のビットが、作業メモリ310における最初の行に対応
した各記憶エリアから読み出される。
次に、読出アドレス供給部330では、ｍ進カウンタに
よりビットクロックCLKのカウントが行われるととも
に、ｍ進カウンタがカウントオーバーとなる毎にｐ進カ
ウンタのカウント値のインクリメントが行われる。そし
て、ｐ進カウンタのカウント値を下位アドレス、ｍ進カ
ウンタのカウント値に「１」を加えたものを上位アドレ
スとして含む読出アドレスRADdが生成され、ビットクロ
ックCLKに同期して作業メモリ320に供給される。
この結果、図４に示すように、作業メモリ320におけ
る第１列の第２行から第ｍ＋１行に対応した各記憶エリ
アから、データＤを構成するｍ×ｐ個のビットのうち最
初のｍ個のビットが読み出される。そして、作業メモリ
320における第２列の第２行から第ｍ＋１行に対応した
各記憶エリアから次のｍビットが読み出され、第３列の
第２行から第ｍ＋１行に対応した各記憶エリアからその
次のｍビットが読み出され、…、第ｐ列の第２行から第
ｍ＋１行に対応した各記憶エリアから最後（すなわち、
ｐ番目の）のｍビットが読み出される。
このようにしてデ・インタリーブ装置２では、インタ
リーブ装置１におけるインタリーブと全く逆の操作が行
われ、インタリーブ前の元のフレームが復元される。
（３）本実施形態の効果 次に、図７（ａ）〜（ｄ）を参照し、本実施形態の効
果について説明する。
まず、送信側装置においてインタリーブの対象となる
フレームの構成を図７（ａ）に示す。この図に示すよう
に、インタリーブの対象となるフレームは、誤り訂正符
号によって誤り訂正符号化されたヘッダＨと、誤り訂正
符号化されていないデータＤとにより構成されている。
この例では、ヘッダＨは、k1個の符号語からなり、各
符号語の符号長はm1ビットである。そして、ヘッダＨ
は、ｐ（＝k1×m1）ビットからなるビット列である。
誤り訂正符号化されていないデータＤは、ｑ（＝ｍ×
ｐ）ビットからなるビット列である。
このフレームに対し、図１に示すインタリーブ装置１
によってインタリーブが施されると、図７（ｂ）に示す
ように各ビットが配列されたフレームが得られる。すな
わち、ヘッダＨを構成していたｐ個のビットは、インタ
リーブにより、データＤを構成するビット列内に等間隔
に分散配置されるのである。ここで、ヘッダＨを構成し
ていたｐ個のビットのインタリーブ後における間隔は、
インタリーブ装置１において書込アドレスの下位アドレ
スを変化させつつ作業メモリ220にヘッダＨの各ビット
を書き込んだ後、データＤの各ビットを書き込むときの
書込アドレスの上位アドレスの変化幅に対応したビット
長、すなわち、ｍビットとなる。なお、図７（ｂ）には
ｍ＝10とした場合におけるインタリーブ後のフレームの
構成が示されている。
さて、図７（ｂ）に示すインタリーブ後のフレームが
伝送される過程において、図７（ｃ）に示すようなバー
スト符号誤りが発生した場合を考える。この図７（ｃ）
に示す例では、ヘッダＨを構成していたビット列のうち
２番目のビットと、データＤを構成していたビット列の
うち８番目〜15番目の各ビットがバースト符号誤りの影
響を受けている。
このようなバースト符号誤りが発生したフレームに対
し、図６に示すデ・インタリーブ装置２によってデ・イ
ンタリーブが施されると、図７（ｄ）に示すようなフレ
ームが復元される。
図７（ｄ）に示すように、復元されたフレームのうち
ヘッダＨに関しては、２番目のビットのみがバースト符
号誤りの影響を受けている。このように本実施形態で
は、伝送過程においてフレームにバースト符号誤りが生
じたとしても、ヘッダＨはその影響を受けにくく、たと
え受けたとしてもその影響はデ・インタリーブ後のヘッ
ダＨにランダム符号誤りとなって現れるのみである。す
なわち、本実施形態において実施されるインタリーブ
は、ヘッダＨに対してはバースト符号誤りのランダム化
の効果をもたらすのである。
ここで、ヘッダＨにおける誤りビット数が誤り訂正符
号の誤り訂正能力以内であれば、受信側装置において、
その符号誤りを訂正することができる。
これに対し、復元されたフレームのうちデータＤに関
しては、第８番目〜第15番目までの連続したビットがバ
ースト符号誤りの影響を受けている。このように本実施
形態では、伝送過程においてフレームにバースト符号誤
りが生じた場合、デ・インタリーブ後のデータＤにはそ
のバースト符号誤りがそのまま現れる。すなわち、本実
施形態におけるインタリーブは、データＤに対してはバ
ースト符号誤りのランダム化の効果をもたらさないので
ある。
この誤り訂正符号化されていないデータＤについて
は、符号誤りが集中しているので、上記コンシールメン
ト処理等を実行する場合には都合が良い。
以上説明したように、本実施形態によれば、音声や画
像などのデータＤに対し、誤り訂正符号により誤り訂正
符号化されたヘッダＨを付加して伝送する過程において
バースト符号誤りが発生しても、その符号誤りはヘッダ
Ｈについてのみランダム化され、誤り訂正符号化されて
いないデータＤについてはランダム化されないので、ヘ
ッダＨについては受信側での誤り訂正が容易になり、デ
ータＤについては受信側でのコンシールメント処理等の
実行が容易になるという効果が得られる。
（４）本実施形態の変形例 以上説明した実施形態には、次のような変形例があ
る。
インタリーブ装置やデ・インタリーブ装置において、
作業メモリに対する書込アドレスや読出アドレスは、プ
ロセッサが所定のソフトウェアを実行することにより発
生してもよいし、専用のハードウェアにより発生するよ
うにしてもよい。
インタリーブのためのアドレス発生アルゴリズムは上
記実施形態のものに限定されるものではない。例えば上
位アドレスと下位アドレスの関係あるいは作業メモリに
おける行と列との関係を上記実施形態におけるものと逆
にしてもよい。また、例えば作業メモリ内の別々のエリ
アにヘッダとデータを格納しておき、ヘッダを構成する
ビットを１ビット読み出す処理と、データを構成するビ
ットをｍビット読み出す処理とを交互に繰り返すという
簡単な方法により本実施形態に係るインタリーブを実行
することも可能である。
上記実施形態では、インタリーブ時にヘッダＨの全ビ
ットを作業メモリ220における１行分の記憶エリアに書
き込むようにしたが、複数行の記憶エリアに書き込むよ
うにしても良い。
インタリーブやデ・インタリーブの対象となるフレー
ムは、各フレーム毎に長さが異なっていてもよい。
上記実施形態では、ヘッダを構成する各ビットをその
整数倍のビット長を有するデータ内に分散配置させた
が、ヘッダとデータとの長さの比は整数である必要はな
い。ヘッダとデータとの長さが整数比を構成しない場合
には、例えばデータにダミービットを追加することによ
りヘッダの長さの整数倍としてインタリーブを実施し、
その後、ダミービットを取り除くという方法を採っても
良い。また、ヘッダを構成する各ビットは、必ずしも等
間隔にデータ内に分散配置させる必要はない。どのよう
な方法によりヘッダを構成する各ビットの分散配置を行
うかが受信側において既知であれば、たとえ非均一な間
隔で分散配置が行われたとしても、受信側でのデ・イン
タリーブは可能である。
B.第２の実施形態 図８は本実施形態に係る多段インタリーブ装置の一例
である２段インタリーブ装置３の構成を示すブロック図
である。また、図９は本実施形態に係る多段デ・インタ
リーブ装置の一例である２段デ・インタリーブ装置４の
構成を示すブロック図である。図10（ａ）〜（ｆ）は本
実施形態の動作を示す図である。また、図11は本実施形
態を一般化したｒ段インタリーブ装置５の構成を示すブ
ロック図である。さらに図12は本実施形態を一般化した
ｒ段デ・インタリーブ装置６の構成を示すブロック図で
ある。既に第１の実施形態において説明したように、各
インタリーブ装置はデジタル通信システムの送信側装置
に設けられ、各デ・インタリーブ装置は受信側装置に設
けられる。以下、図８〜図12を順次参照し、本実施形態
について説明する。
（１）２段インタリーブ装置 まず、図８を参照し、本実施形態に係る２段インタリ
ーブ装置３について説明する。
この２段インタリーブ装置３は、分離部1002と、処理
部2001と、処理部2002とにより構成されている。
この２段インタリーブ装置３の処理対象であるフレー
ムの構成を図10（ａ）に示す。
上記第１の実施形態では、インタリーブの対象である
フレームのヘッダＨが、１種類の誤り訂正符号のみによ
って誤り訂正符号化された符号語により構成されてい
た。
本実施形態におけるインタリーブの対象であるフレー
ムは、上記第１の実施形態と同様、誤り訂正符号化のな
されたヘッダＨと、誤り訂正符号化のなされていないデ
ータＤとにより構成されているが、ヘッダＨはヘッダH1
とヘッダH2とにより構成されている。ここで、ヘッダH1
とヘッダH2は、異なった種類の誤り訂正符号によって誤
り訂正符号化されている。なお、以下では、説明の便宜
上、データＤのビット長を63ビット、ヘッダH1のビット
長を９ビット、ヘッダH2のビット長を３ビットとする。
分離部1002は、１フレームを構成するビット列を、誤
り訂正符号化されたヘッダＨと、誤り訂正符号化がなさ
れていないデータＤとに分離する点において第１実施形
態にかかる分離部1001と同様である。しかし、本実施形
態に係る分離部1002は、これに加えて、データＤから分
離したヘッダＨをさらに第１の誤り訂正符号によって誤
り訂正符号化されたヘッダH1と、第２の誤り訂正符号に
よって誤り訂正符号化された部分H2とに分離する。
図10（ｂ）は、この分離部1002による分離によって得
られたヘッダH2とヘッダH1とデータＤとを示している。
そして、分離部1002は、データＤおよびヘッダH1を処
理部2001に供給し、ヘッダH2を処理部2002に供給する。
処理部2002には、ヘッダH2の他、処理部2001の処理結果
が供給される。
処理部2001および2002の各々は、第１の実施形態の処
理部200とほぼ同一の構成を有している。
そして、処理部2001は、データＤのビット列の中にヘ
ッダH1を構成する９個のビットを分散配置するインタリ
ーブを実行する。このインタリーブを行うための構成お
よび動作は既に第１の実施形態において図１〜図５を参
照して説明した通りである。
図10（ｃ）は、このインタリーブが施されて処理部20
01から出力されるビット列を示すものである。
図10（ｃ）に示すように、処理部2001から出力される
72（＝８×９）ビットのビット列において、ヘッダH1を
構成していた９個のビットは、データＤを構成するビッ
ト列の中に等間隔に分散配置される。ここで、ヘッダH1
を構成していた各ビット間には、データＤにおける７
（＝63/9）個の連続したビットが挟まれている。このヘ
ッダの各ビット間に挟まれているデータＤのビット列の
長さは７ビットとなる。
次に、処理部2002は、ヘッダH2を構成する３個のビッ
トを、処理部2001から出力される72ビットのビット列の
中に等間隔に分散配置させるインタリーブを実行する。
この処理部2002によって行われるインタリーブの処理内
容は、処理部2001によって行われるインタリーブと同様
である。
この処理部2002のインタリーブを経たビット列を図10
（ｄ）に示す。
図10（ｄ）に示すように、インタリーブ後のビット列
において、ヘッダH2を構成していた３個のビットの各々
の間には、処理部2001から出力されたビット列中の連続
した24（＝72/3）ビットが挟まれている。
この処理部2002から得られるビット列が２段インタリ
ーブを経たフレームとして、伝送路を介して受信側装置
へ送られるのである。
（２）２段デ・インタリーブ装置 次に、受信側装置に設けられた２段デ・インタリーブ
装置４について説明する。
この２段デ・インタリーブ装置４は、図９に示すよう
に、処理部3002と、処理部3001と、合成部4002とにより
構成されている。
処理部3001および3002の各々は、第１の実施形態にお
けるデ・インタリーブ装置２（図６参照）と同様な構成
を有している。
処理部3002は、処理部2002によって行われるインタリ
ーブと全く逆の操作であるデ・インタリーブを、伝送路
から受信したフレームに施す。
例えば図10（ｄ）に示す内容のフレームが処理部3002
に与えられた場合、処理部3002が行うデ・インタリーブ
により図10（ｃ）に示すビット列が得られる。
このビット列は、ヘッダH2を構成する３ビットのビッ
ト列と、ヘッダH1を構成する各ビットをデータＤのビッ
ト列に分散配置したビット列とにより構成されている。
これらのうちヘッダH2は、合成部4002に供給される。
一方、ヘッダH1を構成する各ビットをデータＤのビット
列に分散配置したビット列は、処理部3001に供給され
る。
処理部3001は、処理部2001によって行われるインタリ
ーブと全く逆の操作であるデ・インタリーブを実行す
る。このデ・インタリーブにより、ヘッダH1を構成する
各ビットをデータＤのビット列に分散配置したビット列
から、図10（ｂ）に示す７個のビットからなるヘッダH1
と63個のビットからなるデータＤとが復元され、各々合
成部4002に供給される。
合成部4002は、ヘッダH2とヘッダH1とデータＤとを合
成し、図10（ａ）に示す元のフレームを出力する。
以上が図９に示す２段デ・インタリーブ装置４の詳細
である。
（３）本実施形態の効果 次に図10を参照し、本実施形態の効果を説明する。
まず、図10（ｄ）に示すインタリーブ後のフレームが
伝送される過程において、図10（ｅ）に示すバースト符
号誤りが発生したとする。この図10（ｄ）に示す例で
は、ヘッダH1を構成していたビット列の中の１ビット
と、ヘッダH2を構成していたビット列の中の１ビット
と、データＤを構成していた連続した幾つかのビットと
がバースト符号誤りの影響を受けている。
このようなバースト符号誤りの影響を受けたフレーム
が受信側装置によって受信され、２段デ・インタリーブ
装置４によってデ・インタリーブされると、図10（ｆ）
に示すようなフレームが復元される。
この復元後のフレームにおいて、バースト符号誤りの
影響は、第１の誤り訂正符号によって誤り訂正符号化さ
れたヘッダH1および第２の誤り訂正符号によって誤り訂
正符号化されたヘッダH2においては、各々１ビットのラ
ンダム符号誤りとなって現れ、誤り訂正符号化されてい
ないデータＤにおいては幾つかの連続したビットの符号
誤りとなって現れる。すなわち、本実施形態では、ヘッ
ダH1およびH2に対してのみインタリーブによるランダム
化の効果が及び、データＤに対してはインタリーブによ
るランダム化の効果は及ばない。
ここで、ヘッダH1およびH2における誤りビット数が各
誤り訂正符号の誤り訂正能力以内であれば、その符号誤
りを訂正することができる。また、誤り訂正符号化され
ていないデータＤには、バースト符号誤りが生じている
ので、上記コンシールメント処理が実行される。
以上説明したように、本実施形態によれば、上記第１
の実施形態と同様に、音声や画像などのデータＤに、２
つの異なる誤り訂正符号により誤り訂正符号化されたヘ
ッダH1およびH2を付加して伝送する過程においてバース
ト符号誤りが発生したとしても、その符号誤りはヘッダ
H1およびH2についてのみランダム化され、誤り訂正符号
化されていないデータＤについてはランダム化されな
い。従って、各ヘッダについては受信側での誤り訂正が
容易になり、データＤについては受信側でのコンシール
メント処理等の実行が容易になるという効果が得られ
る。また、本実施形態では、各ヘッダH1およびH2を分散
配置させるインタリーブを２回に分けて実行するので、
各ヘッダにとって最適な条件でインタリーブを実施し、
各ヘッダ毎に最大のランダム化の効果を得ることができ
る。
（４）多段インタリーブ装置および多段デ・インタリー
ブ装置の一般的構成 以上、誤り訂正符号化されたヘッダが、第１の誤り訂
正符号によって誤り訂正符号化されたヘッダH1と、第２
の誤り訂正符号によって誤り訂正符号化されたヘッダH2
との２つからなる場合について説明したが、本発明はこ
れに限られず、フレームが、異なる誤り訂正符号によっ
て誤り訂正符号化された３種類以上のヘッダを有する場
合にも、もちろん適用可能である。
図11は、フレームが、異なる誤り訂正符号によって誤
り訂正符号化されたｒ個のヘッダを含むフレームのイン
タリーブを行うｒ段インタリーブ装置５の構成を示して
いる。
この図に示されるように、ｒ段インタリーブ装置５
は、分離部100rと、ｒ個の処理部2001〜200rとにより構
成されている。
分離部100rは、フレーをｒ個のヘッダH1〜Hrおよびデ
ータＤに分離する。
処理部2001は、ヘッダH1を構成する各ビットをデータ
Ｄを構成するビット列の中に等間隔に分散配置するイン
タリーブを実行し、この結果得られるビット列を出力す
る。
処理部2002は、ヘッダH2を構成する各ビットを、処理
部2001から出力されるビット列の中に等間隔に分散配置
するインタリーブを実行する。
他の処理部についても同様である。すなわち、図11に
おける各処理部200k（ｋ＝１〜ｒ）は、ヘッダHkを構成
する各ビットを、処理部200k-1から出力されるビット列
の中に等間隔に分散配置するインタリーブを実行するの
である。
そして、最終段（ｒ段目）の処理部200rから得られる
ビット列がインタリーブ後のフレームとして伝送路を介
して受信側装置に送られる。
受信側装置では、図12に示すｒ段デ・インタリーブ装
置６により受信フレームのデ・インタリーブが行われ
る。
このｒ段デ・インタリーブ装置６は、ｒ個の処理部30
0k（ｋ＝１〜ｒ）と合成部400rとを有している。
処理部300k（ｋ＝１〜ｒ）は、処理部200k（ｋ＝１〜
ｒ）によって行われるインタリーブと全く逆の操作であ
るデ・インタリーブを実行する。
さらに詳述すると、処理部300kは、伝送を介して受信
したフレームに対し、処理部200kによるインタリーブと
は逆のデ・インタリーブを施し、連続したビットからな
るヘッダHrと、他のヘッダを構成する各ビットをデータ
Ｄ内に分散配置したビット列とを出力する。そして、処
理部300kは、ヘッダHrを合成部400rに送り、後者のビッ
ト列を処理部300r-1に送る。次に処理部300r-1は、処理
部300rから出力されたビット列に対し、処理部200k-1に
よるインタリーブとは逆のデ・インタリーブを施し、連
続したビットからなるヘッダHr-1と、他のヘッダを構成
する各ビットをデータＤ内に分散配置したビット列とを
出力する。そして、処理部300r-1は、ヘッダHr-1を合成
部400rに送り、後者のビット列を処理部300r-2に送る。
この処理部300r-2以降の各処理部300kも同様の動作を行
う。そして、最終段の処理部3001は、処理部3002から出
力されたビット列に対し、処理部2001によるインタリー
ブとは逆のデ・インタリーブを施し、連続したビットか
らなるヘッダH1とデータＤとを合成部400rに送る。
合成部400rは、このようにして各処理部から出力され
たヘッダH1〜HrおよびデータＤを合成し、元のフレーム
を復元する。
以上の説明から明らかなように、本発明は、フレーム
が２種類のヘッダを有する場合のみならず、３種類以上
のヘッダを有する場合にも適用可能である。
C.第３の実施形態 上記第１および第２の実施形態においては、伝送すべ
きフレームを誤り訂正符号化された部分と、誤り訂正符
号化されていない部分とに分け、前者を構成する各ビッ
トを後者のビット列の全域に亙って分散配置させるイン
タリーブを実行した。
本発明におけるインタリーブの実施態様はこれに限定
されるものではない。
例えば、誤り訂正符号化されていないデータの中に、
その性質上、インタリーブによるランダム化の効果を及
ぼした方がよい種類のものが含まれている場合がある。
本実施形態は、このような場合を想定したものであ
る。本実施形態では、誤り訂正符号化されていないデー
タを、インタリーブによるランダム化の効果が望まれる
部分と、そうでない部分とに分け、前者を構成する各ビ
ットを後者のビット列の中に分散配置するインタリーブ
を実施する。
本実施形態を適用するのに好適な対象の１つに、オー
ディオ信号を圧縮符号化した符号化データがある。本実
施形態におけるインタリーブの説明に先立ち、この符号
化データの生成方法について図13を参照して説明する。
まず、１フレームのオーディオ信号のサンプル（この
例では1024サンプル）に対して時間周波数変換の一種で
あるMDCT（Modified Discrete Cosine Transformatio
n）を実行する。これにより、オーディオ信号は、MDCT
係数と呼ばれる周波数軸上でのパラメータに変換され
る。
次に、MDCT係数を予め定められた周波数領域（スケー
ルファクタバンド）単位に分割する。一般にMDCTの周波
数分解能は、このスケールファクタバンドのバンド幅よ
りも細かいため、各スケールファクタバンドには複数の
MDCT係数が存在することとなる。
次に、各スケールファクタバンド毎に、各々に属する
複数のMDCT係数Ｘから、スケールファクタSFとスペクト
ラルデータMLとを求める。ここで、スケールファクタSF
は、MDCT係数を浮動小数点表示したときの指数部に相当
するものであり、スペクトラルデータMLは仮数部に相当
するものである。
各スケールファクタバンドには複数のMDCT係数が属し
ているが、スケールファクタSFは、各スケールファクタ
バンド毎に１個ずつ生成する。一方、スペクトラルデー
タMLは、当該スケールファクタバンドに属する各MDCT係
数Ｘに各々対応して生成する。
以上説明したMDCT係数Ｘ、スケールファクタSFおよび
スペクトラルデータMLとの間には、次の式（１）に示す
関係がある。
abs（Ｘ） ＝int（（abs（ML）＊（2^（1/4＊（SF−OFFSET））））＾（3/4） ＋MAGIC NUMBER） …（１） ただし、上記式（１）において、関数abs（Ｘ）はそ
の変数Ｘの絶対値を表す。また、OFFSETとMAGIC NUMBER
とは定数であり、例えば、OFFSET＝100、MAGIC NUMBER
＝0.4054である。
式（１）によれば、１つのMDCT係数Ｘに対して、スケ
ールファクタSFとスペクトラルデータMLの組が複数得ら
れることになる。このため、スケールファクタSFの選択
には自由度がある。そこで、各スケールファクタバンド
毎に、当該スケールファクタバンドに属する各MDCT係数
に対応したスペクトラルデータMLのデータ量が最も少な
くなるように、スケールファクタSFを選択する。このス
ケールファクタSFは、式（１）の演算を繰り返し行う反
復法によって求める。
次に、各スケールファクタバンドに対応した各スケー
ルファクタSFの差分符号化を行う。
まず、スケールファクタバンドが例えばバンド１〜バ
ンドｎまであるとした場合、バンド１のスケールファク
タSFとバンド２のスケールファクタSFの差分、バンド２
のスケールファクタSFとバンド３のスケールファクタSF
との差分、…、バンドｎ−１のスケールファクタSFとバ
ンドｎのスケールファクタSFとの差分を求める。
次に、このようにして求めた各差分をRVLC（Reversib
le Variable Length Code）を用いて符号化する。このR
VLCは、前からも後からも復号可能な可変長符号であ
る。
このRVLCの例として、一定個数の“1"を含んだ可変長
符号化が挙げられる。例えば“1"の個数を「３」と予め
決めておくものとすると、“111"、“1011"、“1101"、
“11001"、“10101"、…という一連のRVLCを生成するこ
とができる。
また、他の例としては、等しい個数の“0"と“1"を含
む可変長符号もRVLCとなる（例えば、“01"、“10"、
“0011"、“1100"、“001011"、“000111"、“11010
0"、…）。また、符号が完全に左右対称なRVLCの例もあ
る（例えば、“0"、“101"、“111"、“1001"、“1101
1"、“10001"、…）。
スペクトラルデータMLについては、ハフマン符号化を
行い、ハフマン符号並べ替えを施す。このハフマン符号
並べ替えを行った場合、復号する際に誤りが伝搬するの
を防止することが可能である。
次に、このようにして得られた各情報を用いて、ヘッ
ダＨと、スケールファクタSFに対応するデータD1と、ス
ペクトラルデータMLに対応するデータD2とからなるフレ
ームを組み立てる。
このフレームにおいて、ヘッダＨには、バンド１およ
びｎにおける各スケールファクタSFや有効なスケールフ
ァクタバンド数等の重要な情報に対して誤り訂正符号化
を行った符号語が含まれている。ここで、バンド１およ
びｎにおける各スケールファクタSFは、受信側装置にお
いて各バンドのスケールファクタSFを逐次復号してゆく
際の初期スケールゲイン情報として利用されるものであ
る。この初期スケールゲイン情報やスケールファクタバ
ンド数に誤り訂正符号化を施してヘッダＨに含めるの
は、受信側装置においてこれらの情報を正しく復号する
ことができないと、そのフレームに属する全てのスケー
ルファクタSFの復号が不可能になるからである。
データD1には、各バンドのスケールファクタSF間の差
分を符号化したRVLCが含まれている。データD2には、ス
ペクトラルデータMLをハフマン符号化し、さらにハフマ
ン符号並べ替えを行ったデータが含まれている。なお、
データD1およびD2は、誤り訂正符号化がなされていな
い。
以上整理すると、本実施形態の適用対象となるフレー
ムの内容は次の通りである。
a.誤り訂正符号化されたヘッダＨ 初期スケールゲイン情報（バンド１およびｎにおける
各スケールファクタSF） 有効なスケールファクタバンド数 b.誤り訂正符号化されていないデータD1 各バンドのスケールファクタSF間の差分を符号化した
RVLC c.誤り訂正符号化されていないデータD2 スペクトラルデータMLをハフマン符号化し、さらにハ
フマン符号並べ替えを行ったデータ ヘッダＨ、データD1およびD2のビット数は、各フレー
ムによって可変であるが、例えば、40kbps/48kHz サン
プリングレートの条件では、図14（ａ）に示すように順
に320ビット、80ビット、1200ビット程度となる。
以上が本実施形態における伝送対象の詳細である。
図15は、この伝送対象であるフレームにインタリーブ
を施す本実施形態に係るインタリーブ装置の構成を示す
ブロック図である。
この図に示すように、本実施形態に係るインタリーブ
装置は、分離部1003と、２つの処理部2003および2004と
により構成されている。
このうち、分離部1003は、１フレームを、誤り訂正符
号化されたヘッダＨと、誤り訂正符号化されていないデ
ータとに分離する点において第１の実施形態にかかる分
離部1001と同様である。しかしながら、本実施形態に係
る分離部1003は、誤り訂正符号化されていないデータ
を、さらにスケールファクタSFに対応したデータD1とス
ペクトラルデータMLに対応したデータD2とに分離する。
そして、分離部1003は、ヘッダＨを処理部2004に、デー
タD1およびD2を処理部2003に送る。
処理部2003および2004の構成は、それぞれ第１の実施
形態の処理部200とほぼ同一である。
そして、処理部2003は、データD1を構成する各ビット
をデータD2のビット列の中に等間隔に分散配置させるイ
ンタリーブを実行し、この結果得られるビット列を出力
する。
処理部2004は、ヘッダＨを構成する各ビットを、処理
部2003から出力されたビット列の全域に亙って等間隔に
分散配置させるインタリーブを行い、このインタリーブ
後のフレームを伝送路を介して受信側装置に送る。
次に、図14を参照し、本実施形態に係るインタリーブ
装置の動作の具体例を説明する。
まず、伝送対象であるフレームの内容は、既に参照し
た図14（ａ）に示す通りである。
このフレームは、図14（ｂ）に示すように、ヘッダＨ
と、データD1と、データD2とに分離される。この例で
は、ヘッダＨは320ビット、データD1は80ビット、デー
タD2は1200ビットにより構成されている。
処理部2003では、図14（ｃ）に示すように、作業メモ
リにおける80×（15＋１）個の連続した記憶エリアを用
いて、データD1を構成する80個のビットを、データD2を
構成する1200（＝15×80）ビットのビット列内に等間隔
に分散配置させるインタリーブが行われる。
図14（ｃ）には、このインタリーブ用の記憶エリアが
２次元的に表されている。
まず、図14（ｃ）に示すように、データD1を構成する
80ビットが、作業メモリの第１行に対応した80個の記憶
エリアに書き込まれる。
次に、作業メモリの第１列の第２行〜第16行に対応し
た15個の記憶エリアにデータD2における最初の15ビット
が書き込まれ、第２列の第２行〜第16行に対応した15個
の記憶エリアに次の15ビットが書き込まれ、…、第80列
の第２行〜第16行に対応した15個の記憶エリアに最後
（すなわち、80番目の）の15ビットが書き込まれる。
そして、作業メモリの第１列の第１行〜第16行に対応
した各記憶エリアから16ビットが読み出され、第２列の
第１行〜第16行に対応した各記憶エリアから16ビットが
読み出され、…、第80列の第１行〜第16行に対応した各
記憶エリアから最後の16ビットが読み出される。
このようにして、図14（ｄ）に示すように、データD1
を構成する各ビットを、データD2のビット列内に等間隔
に分散配置させた1280ビットのビット列が得られ、処理
部2004へ出力される。
処理部2004では、ヘッダＨを構成する320個のビット
を、処理部2003から出力される1280（＝４×320）ビッ
トのビット列内に等間隔に分散配置させるインタリーブ
が行われる。
この処理部2004によるインタリーブにより、図14
（ｅ）に示す1600ビットのビット列が得られる。
このビット列は、インタリーブ後のフレームとして受
信側装置に伝送される。
以上が本実施形態に係るインタリーブ装置の詳細であ
る。
受信側装置では、図16に示すデ・インタリーブ装置に
より、受信フレームのデ・インタリーブが行われる。
このデ・インタリーブ装置は、２個の処理部3004およ
び3003と、合成部4003とにより構成されている。
処理部3003および3004の各々は、第１の実施形態にお
けるデ・インタリーブ装置２（図６参照）と同一の構成
を有している。合成部4002は、第２の実施形態における
合成部4002と同じ機能を有している。
このデ・インタリーブ装置により、受信フレームのデ
・インタリーブが行われ、各ビットが元の通りの順番に
並んだヘッダＨ、データD1およびデータD2が得られる。
そして、ヘッダＨ、データD1およびD2に基づいてオー
ディオ信号の再生が行われる。
具体的には、まず、ヘッダＨから初期スケールファク
タゲイン情報（バンド１およびバンドｎの各スケールフ
ァクタSF）や有効スケールファクタバンド数などの復号
に必要な情報を取り出す。
次に、データD1に含まれている各RVLCから各バンドの
スケールファクタSF間の差分を求め、これらの差分と初
期スケールファクタゲイン情報とを用いて各バンド１〜
ｎのスケールファクタSFを復号する。この場合、低周波
から高周波の方向の復号および高周波から低周波の方向
の復号の両方が可能なので、いずれかのRVLCに符号誤り
が生じた場合でも、多くのバンドのスケールファクタSF
を復号することができる。
すなわち、例えば周波数が高いバンドｎ−１のスケー
ルファクタSFを求めるのに必要な差分が符号誤りにより
得られない場合には、バンド１のスケールファクタSF
（初期スケールゲイン情報）にバンド１および２の各ス
ケールファクタ間の差分を加算してバンド２のスケール
ファクタSFを求め、次にこれに対しバンド２および３の
各スケールファクタ間の差分を加算してバンド３のスケ
ールファクタSFを求め、…という具合に、低周波側から
高周波側に向けて各バンドのスケールファクタSFを求め
てゆく。これに対し、例えば周波数が低いバンド２のス
ケールファクタSFを求めるのに必要な差分が符号誤りに
より得られない場合には、バンドｎのスケールファクタ
SF（初期スケールゲイン情報）からバンドｎ−１および
ｎの各スケールファクタ間の差分を減算してバンドｎ−
１のスケールファクタSFを求め、次にこれからバンドｎ
−３およびｎ−２の各スケールファクタ間の差分を減算
してバンドｎ−３のスケールファクタSFを求め、…とい
う具合に、高周波側から低周波側に向けて各バンドのス
ケールファクタSFを求めてゆけばよいのである。
次に各バンドのスケールファクタSFと、データD2に含
まれている各バンドの各MDCT係数のスペクトラルデータ
MLとを上述した式（１）に代入し、各バンドに属する各
MDCT係数Ｘを再生する。
そして、符号誤りにより復号することができないスケ
ールファクタSFがある場合には、そのスケールファクタ
SFに対応したバンドについてコンシールメント処理を施
す。すなわち、当該バンドに関しては、スペクトラルデ
ータMLを「０」に設定する。
次に、MDCT係数Ｘに逆MDCT変換を施すとともに、逆MD
CT変換結果とヘッダ情報とに基づいてオーディオ信号を
再生する。
以上が受信側装置の動作である。
次に、本実施形態の効果について説明する。
ここでは、本実施形態の効果がより正確に理解される
よう、最初に本実施形態によるインタリーブ方法以外の
インタリーブ方法を比較例として挙げ、これを採用した
場合における符号誤りに対する耐性を説明する。その
後、これとの比較において、本実施形態によるインタリ
ーブ方法を採用した場合における符号誤りに対する耐性
を説明する。
まず、本実施形態以外のインタリーブ方法の比較例１
として、上記第１の実施形態のように、誤り訂正符号化
されたヘッダＨを構成する各ビットを、誤り訂正符号化
されていないデータD1およびD2の両方に対応したビット
列の中に分散させる場合を考える。なお、本実施形態と
の比較の便宜のため、ヘッダＨは320ビット、データD1
は80ビット、データD2は1200ビットのビット長を有して
いるものとする。
この場合のインタリーブは、図17（ａ）に示すよう
に、作業メモリにおける320×（1200＋１）個の連続し
た記憶エリアを用いて行われる。
図17（ａ）には、このインタリーブ用の記憶エリアが
２次元的に表されている。
まず、図17（ａ）に示すように、ヘッダＨを構成する
320ビットが、作業メモリの第１行に対応した320個の記
憶エリアに書き込まれる。
次に、作業メモリの第１列の第２行〜第５行に対応し
た４個の記憶エリアにデータD1における最初の４ビット
が書き込まれ、第２列の第２行〜第５行に対応した４個
の記憶エリアに次の４ビットが書き込まれ、…、第20列
の第２行〜第５行に対応した４個の記憶エリアに最後の
４ビットが書き込まれる。
このようにしてデータD1を構成する80個のビットの書
き込みが終了すると、これに続けてデータD2を構成する
1200個のビットの書き込みが行われる。すなわち、作業
メモリの第21列の第２行〜第５行に対応した各記憶エリ
アにデータD2における最初の４ビットが書き込まれ、第
22列の第２行〜第５行に対応した各記憶エリアに次の４
ビットが書き込まれ、…、第320列の第２行〜第５行に
対応した各記憶エリアに最後の４ビットが書き込まれる
のである。
このようにしてヘッダＨ、データD1およびD2を構成す
る各ビットの作業メモリへの書き込みが終了すると、作
業メモリに記憶された各ビットが書き込み時とは異なっ
た順序で読み出される。すなわち、作業メモリの第１列
の第１行〜第５行に対応した各記憶エリアから５ビット
が読み出され、第２列の第１行〜第５行に対応した各記
憶エリアから５ビットが読み出され、…、第320列の第
１行〜第５行に対応した各記憶エリアから最後の５ビッ
トが読み出される。
このようにして、ヘッダＨを構成する320個のビット
を、データD1およびD2を構成する1280ビットのビット列
に等間隔に分散配置させた1600ビットのビット列が得ら
れ、伝送路を介して受信側装置へ伝送される。
この伝送過程において、図17（ｂ）に示すように、バ
ースト符号誤りが生じたとする。この図17（ｂ）に示す
例では、ヘッダＨを構成する320ビットのうち９ビット
目から13ビット目までの５ビットと、データD1を構成し
ている連続した幾つかのビットがバースト符号誤りの影
響を受けている。
ここで、ヘッダＨに関しては、インタリーブによるラ
ンダム化が行われ、バースト符号誤りの影響がランダム
符号誤りとなって現れる。従って、この誤りビット数
（図17（ｂ）に示す例では４ビット）が誤り訂正能力以
内であれば、受信側装置において、その符号誤りを訂正
することができる。
一方、図17（ｂ）に示す例では、各バンドのスケール
ファクタSFを逐次求めるのに必要なRVLCを含むデータD1
がバースト誤りの影響を受けている。
ここで、受信側装置では、復元されたスケールファク
タSFとスペクトラルデータMLとに基づいて、各スケール
ファクタバンド毎にMDCT係数Ｘを生成する。従って、デ
ータD1とデータD2のうち一方にバースト符号誤りが生じ
ると、他方に誤りがなくとも、誤り部分に対応したスケ
ールファクタバンドが復号不能となる。
そして、図17（ｂ）に示す例では、データD1のビット
列、すなわち、各バンドのスケールファクタSFを求める
のに必要なRVLCのビット列のうち19ビット目から〜38ビ
ット目までの連続したビット列に誤りが発生している。
このため、符号誤りの生じたRVLCをスケールファクタSF
の復号に必要とする全てのスケールファクタバンドが復
号不能区間となる。図17（ｂ）に示すようにRVLCのビッ
ト列のうちの多くのビット列に誤りが発生した場合、図
17（ｃ）に示すように多くのバンドを含む復号不能期間
が生じてしまう。
次に、比較例２を挙げて説明する。この比較例２で
は、図15に示すようなインタリーブ装置によりフレーム
にインタリーブを施す。ただし、この比較例２によって
行われるインタリーブは、本実施形態によって行われる
インタリーブとは異なっている。
この比較例２において、処理部2003は、図18（ａ）に
示すように、スケールファクタSFの復号に必要なデータ
D1を構成する80ビットを、作業メモリの第１行および第
２行に40ビットずつ分けて書き込む。次いで処理部2003
は、作業メモリの第１列の第３行〜第32行までの各記憶
エリアにデータD2を構成する1200個のビットのうちの最
初の30ビットを書き込み、第２列の第３行〜第32行まで
の各記憶エリアに次の30ビットを書き込み、…、第40列
の第３行〜第32行までの各記憶エリアに最後の30ビット
を書き込む。そして、この書き込みが終わると、処理部
2003は、作業メモリの第１列の第１行〜第32行までの各
記憶エリアから32ビットを読み出し、第２列の第１行〜
第32行までの各記憶エリアから32ビットを読み出し、
…、第40列の第１行〜第32行までの各記憶エリアから最
後の30ビットを読み出す。そして、処理部2003は、この
ようにして読み出した1280ビットのビット列を処理部20
04へ送る。
次に、処理部2004では、ヘッダＨを構成する320個の
ビットを、処理部2003から出力された1280ビットのビッ
ト列内に等間隔に分散配置させるインタリーブを行う。
図18（ｂ）は、このインタリーブにより得られたビッ
ト列の構成を示すものである。
このビット列は、インタリーブ後のフレームとして、
受信側装置へ伝送される。
このフレームの伝送過程において、図18（ｂ）に示す
ようなバースト符号誤りが生じたとする。
この図18（ｂ）に示す例では、スケールファクタSFの
復号に必要なデータD1の第３ビット、第４ビット、第43
ビットおよび第44ビットがバースト符号誤りの影響を受
けている。従って、これらのビット誤りによりスケール
ファクタSFの復号をすることができないスケールファク
タバンドが復号不能区間になる。
ところで、スケールファクタSFの符号にはRVLCが使用
されており、また、最も低周波のバンド１に対応するス
ケールファクタSFと最も高周波ｎのバンドに対応するス
ケールファクタSFは、初期スペクトルゲイン情報として
ヘッダＨに含まれている。従って、周波数の高いバンド
に対応したRVLCに符号誤りが生じているときには低周波
から高周波に向けての復号を行い、逆に周波数の低いバ
ンドに対応したRVLCに符号誤りが生じている場合には、
高周波から低周波に向けての復号を行うことで、極力広
範囲のバンドのスケールファクタSFを復元することが可
能である。
しかしながら、上述したようにデータD1を構成する各
ビットを作業メモリにおける複数行に対応した各記憶エ
リアに書き込んでインタリーブを行うと、インタリーブ
後のフレームにおいてスケールファクタSFの復号に必要
な各RVLCの構成ビットが２個連続して現れることとなる
（図18（ｂ）参照）。このため、スケールファクタSFの
復号に必要な各ビットのうちバースト符号誤りの影響を
受けるビットの個数が増加することとなる。しかも、ス
ケールファクタSFの復号に必要な各RVLCの構成ビットの
うち周波数軸上において離れた２またはそれ以上のバン
ドに対応した各RVLCの構成ビットがバースト符号誤りの
影響を受ける可能性が高い。
そして、周波数軸上において離れた複数のバンドに対
応した各RVLCの構成ビットに符号誤りが生じると、図18
（ｃ）に示すように、それらのバンドのうち最も周波数
の低いバンドから最も周波数の高いバンドまでの区間が
復号不能区間となる。
これらの比較例１および２に対し、本実施形態では、
処理部2003においてインタリーブを行う際に、スケール
ファクタSFに対応したデータD1を構成する全ビットを作
業メモリの第１行に書き込むようにしたので、スケール
ファクタSFに復号に必要なRVLCの構成ビットをフレーム
内に等間隔に分散配置させることができる。また、各バ
ンドのスケールファクタSFの復号に必要なRVLCの構成ビ
ットは、周波数軸上における各バンドの順序と同じ順序
で、インタリーブ後のビット列中に現れる。従って、伝
送中のフレームに図19（ａ）に示すようなバースト符号
誤りが生じたとしても、周波数軸上において接近したバ
ンドに対応したスケールファクタSFの復号が不可能にな
るに過ぎない。従って、スケールファクタSFの喪失に伴
う復号不能区間を図19（ｂ）に示すように短くすること
ができる。
このように本実施形態によれば、誤り訂正符号化がな
されたヘッダＨと、誤り訂正符号化が行われていないデ
ータD1およびD2とがある場合に、データD2中にデータD1
に含まれるスケールファクタSFの復号のための各ビット
を分散配置し、さらに、この結果得られるビット列にヘ
ッダＨを構成する各ビットを分散配置するようにしたの
で、バースト誤りが発生してもスケールファクタSFが復
号不能となる確率を低減させることができる。このた
め、再生されるオーディオ信号の品質を向上させること
ができる。
さらに、スケールファクタSFの復号に必要な各ビット
の分散配置を行う際に、各ビットを作業メモリの第１行
のみに書き込むようにしたので、周波数軸上における各
バンドの順序と同じ順序で、各バンドのスケールファク
タSFの復号に必要な各ビットがフレーム内に分散配置さ
れることとなる。
このため、バースト誤りが発生しても、これにより失
われるスケールファクタSFを周波数軸上において集中さ
せることができる。従って、復号不能となるバンドをご
く狭い範囲に集中させることができる。この結果、再生
されるオーディオ信号の品質を向上させることができ
る。
D.以上説明した各実施形態の変形例 第１〜第３の実施形態に係るインタリーブ装置および
デ・インタリーブ装置については、図示されたハードウ
ェア的な構成のほか、上述した動作と同等なプログラム
を実行するようなソフトウェア的な構成でも実現可能で
ある。
また、上記各実施形態では、誤り訂正符号化されたヘ
ッダＨを構成する各ビットをそうでないデータのビット
列中に分散配置させるようにしたが、本発明はこれに限
定されるものではなく、誤り訂正符号化されていない部
分に上述したインタリーブとデ・インタリーブを適用し
てもよいことは勿論である。
また、第３実施形態では、１つの信号を表す３種類の
パラメータに本発明を適用した場合を例に挙げたが、本
発明はこれに限定されるものではなく、１つの信号を４
種類以上のパラメータによって表すものに適用してもよ
いことは勿論である。この場合には、あるパラメータに
対応する各ビットを、残りのパラメータのうち１つのパ
ラメータに対応するビット列中に分散配置し、この分散
処理をパラメータの種類の数に対応して複数回繰返して
実行することにより、インタリーブを実行すればよい。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 敬 神奈川県横須賀市野比４―18―４―104 (56)参考文献 特開 平５−316053（ＪＰ，Ａ) 特開 平９−116440（ＪＰ，Ａ) 特開 平11−127138（ＪＰ，Ａ) 特開 平11−196072（ＪＰ，Ａ) 特開 平11−317675（ＪＰ，Ａ) Ｂ−５−102ＭＰＥＧ４オーディオ符 号化における誤り耐性改善技術の検討〜 階層構造インタリーバの検討〜，電子情 報通信学会1998年通信ソサエティ大会講 演論文集１，日本，1998年，ｐ．352 (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 13/00 H04L 1/00

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】伝送または記録すべきフレームに含まれる
    第１の情報に対応したビット列内に当該フレームに含ま
    れる第２の情報に対応したビット列を構成する各ビット
    を分散配置することを特徴とするインタリーブ方法。
  2. 【請求項２】一定個数の前記第１の情報に対応したビッ
    トを間に挟むように、前記第２の情報に対応したビット
    列を構成する各ビットを等間隔に前記第１の情報に対応
    したビット列内に分散配置することを特徴とする請求項
    １に記載のインタリーブ方法。
  3. 【請求項３】前記第２の情報に対応したビット列を構成
    する各ビットを１ビットずつ前記第１の情報に対応した
    ビット列内に分散配置することを特徴とする請求項１に
    記載のインタリーブ方法。
  4. 【請求項４】前記第２の情報に対応したビット列を構成
    する各ビットを複数ビットずつ前記第１の情報に対応し
    たビット列内に分散配置することを特徴とする請求項１
    に記載のインタリーブ方法。
  5. 【請求項５】前記第２の情報に対応したビット列が誤り
    訂正符号化されたビット列であり、前記第１の情報に対
    応したビット列が誤り訂正符号化されていないビット列
    であることを特徴とするインタリーブ方法。
  6. 【請求項６】前記第１の情報に対応したビット列および
    前記第２の情報に対応したビット列がいずれも誤り訂正
    符号化されていないビット列であることを特徴とする請
    求項１に記載のインタリーブ方法。
  7. 【請求項７】前記分散配置のなされたビット列に対し、
    当該ビット列に含まれていない別の情報に対応したビッ
    ト列を構成する各ビットを分散配置する処理を当該別の
    情報を追加しながら再帰的に繰り返すことを特徴とする
    請求項１に記載のインタリーブ方法。
  8. 【請求項８】前記分散配置のなされたビット列に対し、
    既に当該ビット列に含まれている情報とは異なる符号長
    で誤り訂正符号符号化された符号語を構成する各ビット
    を分散配置する処理を当該符号語を追加しながら再帰的
    に繰り返すことを特徴とする請求項１に記載のインタリ
    ーブ方法。
  9. 【請求項９】前記第１の情報は伝送過程において符号誤
    りが生じた場合にコンシールメント処理の対象となる情
    報であり、前記第１の情報に対応したビット列を構成す
    る各ビットは、他の情報に対応したビット列内に分散配
    置されないことを特徴とする請求項１に記載のインタリ
    ーブ方法。
  10. 【請求項１０】前記第１の情報は、伝送または記録すべ
    き信号を差分符号化したときの差分に対応した情報であ
    り、前記第２の情報は、前記差分を逐次用いて前記信号
    を復号するときに初期値として用いられる情報であるこ
    とを特徴とする請求項１に記載のインタリーブ方法。
  11. 【請求項１１】デ・インタリーブの対象であるビット列
    の中に分散配置された各ビットを当該ビット列から取り
    出し、異なる情報に対応した２つのビット列を復元する
    ことを特徴とするデ・インタリーブ方法。
  12. 【請求項１２】前記分散配置された各ビットを前記ビッ
    ト列から取り出す処理を逐次繰り返すことにより、異な
    る情報に対応した３以上のビット列を復元することを特
    徴とする請求項11に記載のデ・インタリーブ方法。
  13. 【請求項１３】伝送または記録すべきフレームに含まれ
    る第１の情報に対応したビット列内に当該フレームに含
    まれる第２の情報に対応したビット列を構成する各ビッ
    トを分散配置することを特徴とするインタリーブ装置。
  14. 【請求項１４】作業メモリと、 伝送または記録すべきフレームに含まれる第１の情報に
    対応したビット列および当該フレームに含まれる第２の
    情報に対応したビット列を構成する各ビットを前記作業
    メモリに書き込むための書込アドレスを前記作業メモリ
    に供給する書込アドレス供給部と、 前記第１の情報に対応した複数の連続したビットを前記
    作業メモリから読み出すための複数のアドレスと、前記
    第２の情報に対応した１個または２個以上のビットを前
    記作業メモリから読み出すための複数のアドレスとを交
    互に前記作業メモリに供給し、前記第２の情報に対応し
    たビット列を構成する各ビットが前記第１の情報を構成
    するビット列内に分散配置したビット列を前記作業メモ
    リから読み出す読出アドレス供給部と を具備することを特徴とするインタリーブ装置。
  15. 【請求項１５】デ・インタリーブの対象であるビット列
    の中に分散配置された各ビットを当該ビット列から取り
    出し、異なる情報に対応した２つのビット列を復元する
    ことを特徴とするデ・インタリーブ装置。
JP54238499A 1998-05-27 1999-05-27 インタリーブを行うための方法および装置並びにデ・インタリーブを行うための方法および装置 Expired - Lifetime JP3362051B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP10-146191 1998-05-27
JP14619198 1998-05-27
JP10-346016 1998-12-04
JP34601698 1998-12-04
PCT/JP1999/002799 WO1999062184A1 (fr) 1998-05-27 1999-05-27 Procede et dispositif d'intercalage, et procede et dispositif de desintercalage

Publications (1)

Publication Number Publication Date
JP3362051B2 true JP3362051B2 (ja) 2003-01-07

Family

ID=26477080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54238499A Expired - Lifetime JP3362051B2 (ja) 1998-05-27 1999-05-27 インタリーブを行うための方法および装置並びにデ・インタリーブを行うための方法および装置

Country Status (9)

Country Link
US (4) US6871302B1 (ja)
EP (3) EP1841077B1 (ja)
JP (1) JP3362051B2 (ja)
KR (2) KR100493263B1 (ja)
CN (1) CN1147052C (ja)
AU (1) AU742455C (ja)
CA (1) CA2297770C (ja)
DE (3) DE69942595D1 (ja)
WO (1) WO1999062184A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1147052C (zh) * 1998-05-27 2004-04-21 Ntt移动通信网株式会社 ***方法与设备和去***方法与设备
DE10219700C1 (de) * 2002-05-02 2003-09-18 Astrium Gmbh Verfahren zum Interleaving von Daten
US7269149B2 (en) * 2002-09-24 2007-09-11 Telefonaktiebolaget Lm Ericsson (Publ) Interleaving for mobile communications
US8077743B2 (en) * 2003-11-18 2011-12-13 Qualcomm Incorporated Method and apparatus for offset interleaving of vocoder frames
JP4349183B2 (ja) * 2004-04-01 2009-10-21 富士ゼロックス株式会社 画像処理装置および画像処理方法
US8340098B2 (en) * 2005-12-07 2012-12-25 General Instrument Corporation Method and apparatus for delivering compressed video to subscriber terminals
US8214697B2 (en) * 2006-09-12 2012-07-03 Nxp B.V. Deinterleaver for a communication device
US7688908B2 (en) * 2007-03-12 2010-03-30 Samsung Electronics Co., Ltd. System and method for processing wireless high definition video data using a shortened last codeword
US7779216B2 (en) * 2007-04-11 2010-08-17 Honeywell International Inc. Method and system of randomizing memory locations
US7843980B2 (en) * 2007-05-16 2010-11-30 Rohm Co., Ltd. Semiconductor laser diode
US8700792B2 (en) 2008-01-31 2014-04-15 General Instrument Corporation Method and apparatus for expediting delivery of programming content over a broadband network
US8752092B2 (en) 2008-06-27 2014-06-10 General Instrument Corporation Method and apparatus for providing low resolution images in a broadcast system
RU2543954C2 (ru) * 2009-01-26 2015-03-10 Томсон Лайсенсинг Упаковка кадров для кодирования видео
US8189408B2 (en) * 2009-11-17 2012-05-29 Freescale Semiconductor, Inc. Memory device having shifting capability and method thereof
JP4734450B2 (ja) * 2009-12-22 2011-07-27 株式会社東芝 認証モジュール、電子機器及びインタリーブ信号の復元方法
US9357244B2 (en) 2010-03-11 2016-05-31 Arris Enterprises, Inc. Method and system for inhibiting audio-video synchronization delay
CN102939590B (zh) 2010-06-11 2016-09-14 飞思卡尔半导体公司 为在存储器元件内存储的数据提供数据保护的方法及其集成电路器件
EP2490355A1 (en) * 2011-02-18 2012-08-22 Fraunhofer-Gesellschaft zur Förderung der Angewandten Forschung e.V. Digital receiver and digital transmitter having a variable interleaver functionality
EP2863566B1 (en) 2013-10-18 2020-09-02 Université de Nantes Method and apparatus for reconstructing a data block
US9876606B2 (en) 2015-01-20 2018-01-23 Telefonaktiebolaget L M Ericsson (Publ) Transmitting device, receiving device, and methods performed therein
WO2018187902A1 (en) 2017-04-10 2018-10-18 Qualcomm Incorporated An efficient interleaver design for polar codes
CN113688067A (zh) * 2021-08-30 2021-11-23 上海汉图科技有限公司 数据写入、数据读取方法及装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4559625A (en) * 1983-07-28 1985-12-17 Cyclotomics, Inc. Interleavers for digital communications
JPS63182977A (ja) * 1987-01-23 1988-07-28 Pioneer Electronic Corp デイジタル音声信号多重方式
FR2627650B1 (fr) * 1988-02-24 1990-07-06 Crouzet Sa Procede et dispositif de transmission de donnees
EP0519669A3 (en) * 1991-06-21 1994-07-06 Ibm Encoding and rebuilding data for a dasd array
US5255343A (en) * 1992-06-26 1993-10-19 Northern Telecom Limited Method for detecting and masking bad frames in coded speech signals
JP2900719B2 (ja) 1992-08-24 1999-06-02 日本電気株式会社 音声コーデック処理方法
US5517511A (en) * 1992-11-30 1996-05-14 Digital Voice Systems, Inc. Digital transmission of acoustic signals over a noisy communication channel
DE69317867T2 (de) * 1992-12-14 1998-10-22 Koninkl Philips Electronics Nv Verfahren und Vorrichtung zur Realisierung eines Quasiproduktkodes mit verschiedenen Fehlerschutzstufen
EP0603932B1 (en) * 1992-12-14 1998-04-08 Koninklijke Philips Electronics N.V. Method and apparatus for implementing a quasi-product code with different degrees of protection against errors
AU665716B2 (en) * 1993-07-05 1996-01-11 Mitsubishi Denki Kabushiki Kaisha A transmitter for encoding error correction codes and a receiver for decoding error correction codes on a transmission frame
CA2131674A1 (en) 1993-09-10 1995-03-11 Kalyan Ganesan High performance error control coding in channel encoders and decoders
FR2713845B1 (fr) * 1993-12-07 1996-01-19 Thomson Consumer Electronics Procédé d'entrelacement et de désentrelacement en bloc et dispositif de mise en Óoeuvre.
JP3304632B2 (ja) * 1994-09-21 2002-07-22 ソニー株式会社 インターリーブ方法およびインターリーブ回路
WO1996027962A2 (en) * 1995-03-03 1996-09-12 Philips Electronics N.V. Error protected multichannel digital data transmission system and method having graceful degration quality through multi-resolution, and transmitter station and receiver station for use in such system
DE59610391D1 (de) 1995-06-12 2003-06-05 Siemens Ag Verfahren und Codiereinrichtung zur gesicherten Übertragung von Daten mittels Mehrkomponenten-Codierung
FR2737363B1 (fr) * 1995-07-27 1997-09-05 France Telecom Entrelacement/desentrelacement d'elements de donnees
EP0759665B1 (en) * 1995-08-21 2002-07-24 Alcatel Method for interleaving data frames, forward error correcting device and modulator including such a device
US5757822A (en) 1995-08-24 1998-05-26 Quantum Corporation Bit-interleaved rate 16/17 modulation code with three-way byte-interleaved ECC
JPH09130269A (ja) 1995-11-06 1997-05-16 Oki Electric Ind Co Ltd 誤り訂正符号フレーム構成装置
JPH09153918A (ja) * 1995-11-30 1997-06-10 Nippon Telegr & Teleph Corp <Ntt> ディジタル伝送装置
JP3572769B2 (ja) * 1995-11-30 2004-10-06 ソニー株式会社 ディジタルオーディオ信号処理装置および方法
US5764649A (en) * 1996-03-29 1998-06-09 Amati Communications Corporation Efficient address generation for convolutional interleaving using a minimal amount of memory
JP3854662B2 (ja) * 1996-06-12 2006-12-06 キヤノン株式会社 撮像装置
US5898698A (en) * 1996-09-24 1999-04-27 Orckit Communications Ltd. Multiple codeword interleaver method and apparatus
US5751741A (en) * 1996-11-20 1998-05-12 Motorola, Inc. Rate-adapted communication system and method for efficient buffer utilization thereof
US5978833A (en) * 1996-12-31 1999-11-02 Intel Corporation Method and apparatus for accessing and downloading information from the internet
US5946357A (en) * 1997-01-17 1999-08-31 Telefonaktiebolaget L M Ericsson Apparatus, and associated method, for transmitting and receiving a multi-stage, encoded and interleaved digital communication signal
ES2236784T3 (es) * 1997-01-31 2005-07-16 Alcatel Metodo y dispositivo para intercalar y desintercalar datos digitales y sistema de comunicacion.
DE69829736T2 (de) * 1997-05-13 2006-02-09 Matsushita Electric Industrial Co., Ltd., Kadoma Paketsender
US6154661A (en) * 1997-12-10 2000-11-28 Arraycomm, Inc. Transmitting on the downlink using one or more weight vectors determined to achieve a desired radiation pattern
CN1147052C (zh) 1998-05-27 2004-04-21 Ntt移动通信网株式会社 ***方法与设备和去***方法与设备
DE69910965T2 (de) * 1998-05-27 2004-07-22 Ntt Mobile Communications Network Inc. Verfahren und gerät zum schutz gegen fehler
JP2000124816A (ja) * 1998-10-14 2000-04-28 Oki Electric Ind Co Ltd 符号化インタリーブ装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ｂ−５−１０２ＭＰＥＧ４オーディオ符号化における誤り耐性改善技術の検討〜階層構造インタリーバの検討〜，電子情報通信学会１９９８年通信ソサエティ大会講演論文集１，日本，１９９８年，ｐ．３５２

Also Published As

Publication number Publication date
CA2297770C (en) 2007-10-30
US20070038902A1 (en) 2007-02-15
EP1017175A4 (en) 2005-11-16
US7428667B2 (en) 2008-09-23
EP1017175A1 (en) 2000-07-05
DE69942595D1 (de) 2010-08-26
KR20010022350A (ko) 2001-03-15
EP1843474A1 (en) 2007-10-10
US20050005223A1 (en) 2005-01-06
US7191369B2 (en) 2007-03-13
AU742455C (en) 2003-01-09
KR100493261B1 (ko) 2005-06-02
KR20040097276A (ko) 2004-11-17
CA2297770A1 (en) 1999-12-02
EP1841077A1 (en) 2007-10-03
US6871302B1 (en) 2005-03-22
AU3954499A (en) 1999-12-13
KR100493263B1 (ko) 2005-06-02
CN1272978A (zh) 2000-11-08
US7469365B2 (en) 2008-12-23
DE69936568D1 (de) 2007-08-30
DE69936568T2 (de) 2008-04-30
US20070038903A1 (en) 2007-02-15
DE69940134D1 (de) 2009-01-29
EP1843474B1 (en) 2008-12-17
CN1147052C (zh) 2004-04-21
AU742455B2 (en) 2002-01-03
EP1017175B1 (en) 2007-07-18
EP1841077B1 (en) 2010-07-14
WO1999062184A1 (fr) 1999-12-02

Similar Documents

Publication Publication Date Title
JP3362051B2 (ja) インタリーブを行うための方法および装置並びにデ・インタリーブを行うための方法および装置
JP4788650B2 (ja) Ｌｄｐｃ復号装置およびその復号方法、並びにプログラム
EP1018232B1 (en) Unequal error protection in coded modulation schemes
US9231621B2 (en) Computationally efficient convolutional coding with rate-matching
JP2001510007A (ja) サービス品質に応じたフレーム処理を行うターボチャネル符号化／復号化装置及びその方法
JP2004515960A (ja) インターリーバ・メモリ内の復調データのスケーリング
KR20030070135A (ko) 에러 정정 코드를 디코딩하는 방법 및 장치
JP4166742B2 (ja) 無線通信装置およびそのインタリーブ方法ならびにデインタリーブ方法
KR20030044065A (ko) 전송오류에 대항하여 최적 비트 보호를 제공하기 위한방법 및 장치
JP3540154B2 (ja) 多重化送信装置および多重化送信方法
JPH03242027A (ja) インターリーブを付加した並列誤り訂正方式
KR100832535B1 (ko) 단일 네트워크 채널에서의 패킷 손실을 줄이기 위한 데이터송/수신 처리 방법 및 장치
CA2600569C (en) Interleaving system
KR20000041883A (ko) 통신 시스템에서 연집 에러 감소 시스템
Guy et al. Error Control and Data Compression Codes
JPH01185038A (ja) 誤り制御装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071018

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091018

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101018

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121018

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131018

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term