JPH03242027A - インターリーブを付加した並列誤り訂正方式 - Google Patents
インターリーブを付加した並列誤り訂正方式Info
- Publication number
- JPH03242027A JPH03242027A JP3949090A JP3949090A JPH03242027A JP H03242027 A JPH03242027 A JP H03242027A JP 3949090 A JP3949090 A JP 3949090A JP 3949090 A JP3949090 A JP 3949090A JP H03242027 A JPH03242027 A JP H03242027A
- Authority
- JP
- Japan
- Prior art keywords
- parallel
- error correction
- data
- data sequence
- transmitting side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 abstract description 21
- 238000000034 method Methods 0.000 description 37
- 230000015654 memory Effects 0.000 description 29
- 238000004891 communication Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 2
- 238000005562 fading Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数の誤り訂正符号器および復号器を並列化
し、通信路で生じたバースト誤りを少ない遅延時間で訂
正する並列誤り訂正方式に関する。
し、通信路で生じたバースト誤りを少ない遅延時間で訂
正する並列誤り訂正方式に関する。
特に、バースト誤りをランダム化するインターリーブ方
式を組み合わせることにより、誤り訂正能力を向上させ
た並列誤り訂正方式に関する。
式を組み合わせることにより、誤り訂正能力を向上させ
た並列誤り訂正方式に関する。
たとえば、フェージングにより長いバースト誤りが発生
する場合には、バースト誤りをランダム化する技術とし
てインターリーブ方式が用いられている。
する場合には、バースト誤りをランダム化する技術とし
てインターリーブ方式が用いられている。
第5図は、インターリーブ方式として代表的なN列B行
ブロックインターリーブ方式を示す図である。
ブロックインターリーブ方式を示す図である。
なお、ここでは送信側のインターリーバおよび受信側の
デインターリーバともに、書き込み方向と読み出し方向
が異なる2面メモリを備え、それらを交互に切り替える
構成である。
デインターリーバともに、書き込み方向と読み出し方向
が異なる2面メモリを備え、それらを交互に切り替える
構成である。
送信側では、符号器51により符号化されたデータ系列
(1,2,3、・・・)は、N列B行ブロンクインター
リーハ52の書き込み用になっているメモリ531に行
方向(→)に書き込まれる。
(1,2,3、・・・)は、N列B行ブロンクインター
リーハ52の書き込み用になっているメモリ531に行
方向(→)に書き込まれる。
方、読み出し用になっているメモリ53□から列方向(
↓)に読み出されたデータ系列(1、N+1.2+1+
1、・・・)は、通信路(バーストエラー回線)54に
送出される。
↓)に読み出されたデータ系列(1、N+1.2+1+
1、・・・)は、通信路(バーストエラー回線)54に
送出される。
受信側では送信側と逆の動作を行う。すなわち、N列B
行ブロックデインターリーバ55の書き込み用になって
いるメモリ56.に、受信データ系列(1、Ni1.2
N+1、・・・)が列方向(↓)に書き込まれる。一方
、読み出し用になっているメモリ56□から行方向(→
)に読み出されたデータ系列(1,2,3、・・・)は
復号器57に送られる。
行ブロックデインターリーバ55の書き込み用になって
いるメモリ56.に、受信データ系列(1、Ni1.2
N+1、・・・)が列方向(↓)に書き込まれる。一方
、読み出し用になっているメモリ56□から行方向(→
)に読み出されたデータ系列(1,2,3、・・・)は
復号器57に送られる。
なお、次の送受信タイミングでは、N列B行ブロックイ
ンターリーバ52のメモリ53..532は、それぞれ
列方向(↓)の読み出し用、行方向(→)の書き込み用
に切り替えられ、N列B行ブロックデインターリーバ5
5のメモリ56..56□は、それぞれ行方向(→)の
読み出し用、列方向(↓)の書き込み用に切り替えられ
る。
ンターリーバ52のメモリ53..532は、それぞれ
列方向(↓)の読み出し用、行方向(→)の書き込み用
に切り替えられ、N列B行ブロックデインターリーバ5
5のメモリ56..56□は、それぞれ行方向(→)の
読み出し用、列方向(↓)の書き込み用に切り替えられ
る。
このように、N列B行ブロックインターリーバ52およ
びN列B行ブロックデインターリーバ55で、各2面メ
モリの書き込み方向と読み出し方向とを相違させること
により、通信路54上のバースト誤りはNビット間隔に
分離され、バースト誤りをランダム化することができる
。
びN列B行ブロックデインターリーバ55で、各2面メ
モリの書き込み方向と読み出し方向とを相違させること
により、通信路54上のバースト誤りはNビット間隔に
分離され、バースト誤りをランダム化することができる
。
一方、送信側および受信側において、n組の符号器およ
び復号器を並列化することにより、n列n行ブロックイ
ンターリーブ方式と同等のランダム化効果を得る並列誤
り訂正方式がある。
び復号器を並列化することにより、n列n行ブロックイ
ンターリーブ方式と同等のランダム化効果を得る並列誤
り訂正方式がある。
第6図は、並列誤り訂正方式を示す図である。
図において、入力データ系列は、スイッチ61を切り替
えてn&lの並列データ系列に分離され、n組の符号器
62.〜62.に送出される。なお、n組の並列データ
系列に分離する方法としては、入力データ系列(第6図
(2)の■、以下同様)の符号形式が(M、 m)符号
(Mは符号長、mは情報ビット長)であるとすると、m
ビットごとにスイッチ61を切り替える方法(■)、あ
るいは1ビツトごとに切り替える方法(■)がある。
えてn&lの並列データ系列に分離され、n組の符号器
62.〜62.に送出される。なお、n組の並列データ
系列に分離する方法としては、入力データ系列(第6図
(2)の■、以下同様)の符号形式が(M、 m)符号
(Mは符号長、mは情報ビット長)であるとすると、m
ビットごとにスイッチ61を切り替える方法(■)、あ
るいは1ビツトごとに切り替える方法(■)がある。
各符号器62+〜62fiでは、並列化された各データ
系列に対して独立に符号化を行う。ここで、各データ系
列をブロック符号として符号化した場合には、mビット
ごとにn系列それぞれにパリティビットが付加される(
■)。また、たたみ込み符号を用いた場合には、各符号
化データそれぞれが冗長度をもつ形となる(■)。
系列に対して独立に符号化を行う。ここで、各データ系
列をブロック符号として符号化した場合には、mビット
ごとにn系列それぞれにパリティビットが付加される(
■)。また、たたみ込み符号を用いた場合には、各符号
化データそれぞれが冗長度をもつ形となる(■)。
各符号器62.〜627からの出力データは、ここでは
1ビツトごとにスイッチ63を切り替えることにより順
次読み出され、直列データ系列(■、■、■、■)とし
て通信路64に送出される。
1ビツトごとにスイッチ63を切り替えることにより順
次読み出され、直列データ系列(■、■、■、■)とし
て通信路64に送出される。
受信側では送信側と逆の動作を行う。すなわち、スイ・
ンチ65は直列の受信データを1ビツトごとに切り替え
てn&llの並列データ系列に分離され、送信側の符号
化後のデータ系列(■、■)と同様のデータ系列に変換
されてn組の復号器661〜66、に送出される。
ンチ65は直列の受信データを1ビツトごとに切り替え
てn&llの並列データ系列に分離され、送信側の符号
化後のデータ系列(■、■)と同様のデータ系列に変換
されてn組の復号器661〜66、に送出される。
各復号器66、〜66、は、送信側の符号器62、〜6
2.に対応した方式で復号化を行うことにより、符号化
前のデータ系列(■、■)に変換することができる。
2.に対応した方式で復号化を行うことにより、符号化
前のデータ系列(■、■)に変換することができる。
各復号器から出力されるn組の復号データ系列は、スイ
ッチ67を送信側のスイッチ61と対等に、1ビツトご
とあるいはmビットごとに切り替えることにより順次読
み出され、送信側の入力データ系列に対応する出力デー
タ系列として再生される。
ッチ67を送信側のスイッチ61と対等に、1ビツトご
とあるいはmビットごとに切り替えることにより順次読
み出され、送信側の入力データ系列に対応する出力デー
タ系列として再生される。
このような並列誤り訂正方式をとることにより、n列n
行ブロックインターリーブ方式と同等のランダム化効果
を得ることができる。
行ブロックインターリーブ方式と同等のランダム化効果
を得ることができる。
ところで、インターリーブ方式は、送信側では一旦BN
個のデータをメモリに書き込んでから方向を替えて読み
出すので、BNビットの時間がかかる。また、受信側で
も同様であるので、送受信を行う間に28Nビツトの遅
延が生じることになる。
個のデータをメモリに書き込んでから方向を替えて読み
出すので、BNビットの時間がかかる。また、受信側で
も同様であるので、送受信を行う間に28Nビツトの遅
延が生じることになる。
一方、十分なランダム化効果を得るためには、Nおよび
Bの値を大きくとる必要があるが、遅延時間をさらに増
大させる問題点があった。特に、音声通信のような実時
間通信においては、この遅延時間の増大は重要な問題点
になっている。
Bの値を大きくとる必要があるが、遅延時間をさらに増
大させる問題点があった。特に、音声通信のような実時
間通信においては、この遅延時間の増大は重要な問題点
になっている。
また、並列誤り訂正方式は、符号器および復号器の処理
における遅延時間のみでランダム化の効果が得られるが
、大きなランダム化効果を得るためには、多数の符号器
および復号器を並列化する必要があり、ハードウェア規
模が大きくなる問題点があった。
における遅延時間のみでランダム化の効果が得られるが
、大きなランダム化効果を得るためには、多数の符号器
および復号器を並列化する必要があり、ハードウェア規
模が大きくなる問題点があった。
本発明は、インターリーブ方式と並列誤り訂正方式とを
組み合わせ、少ない遅延時間で大きなランダム化効果を
実現し、高速にバースト誤りを訂正することができるイ
ンターリーブを付加した並列誤り訂正方式を提供するこ
とを目的とする。
組み合わせ、少ない遅延時間で大きなランダム化効果を
実現し、高速にバースト誤りを訂正することができるイ
ンターリーブを付加した並列誤り訂正方式を提供するこ
とを目的とする。
第1図は、本発明方式の原理構成を示すブロック図であ
る。
る。
本発明は、送信側では、人力データ系列をn(nは2以
上の整数)組の並列データ系列に分離し、各並列化デー
タ系列ごとに符号化してから直列データ系列に戻して送
信する並列符号化手段を有し、受信側では、受信データ
系列をn組の並列データ系列に分離し、各並列化データ
系列ごとに復号化して誤り訂正を行い、送信側の入力デ
ータ系列に対応する出力データ系列を再生する並列復号
化手段を有する並列誤り訂正方式において、送信側では
、並列符号化手段が出力する直列データ系列について、
連続する誤りをN(Nはnと異なる2以上の整数)ピン
ト間隔に分離するためのインターリーバを備え、受信側
では、受信データ系列について、送信側のインターリー
バに対応するデインターリーブ処理を行い、並列復号化
手段に送出するデインターリーバを備えて構成する。
上の整数)組の並列データ系列に分離し、各並列化デー
タ系列ごとに符号化してから直列データ系列に戻して送
信する並列符号化手段を有し、受信側では、受信データ
系列をn組の並列データ系列に分離し、各並列化データ
系列ごとに復号化して誤り訂正を行い、送信側の入力デ
ータ系列に対応する出力データ系列を再生する並列復号
化手段を有する並列誤り訂正方式において、送信側では
、並列符号化手段が出力する直列データ系列について、
連続する誤りをN(Nはnと異なる2以上の整数)ピン
ト間隔に分離するためのインターリーバを備え、受信側
では、受信データ系列について、送信側のインターリー
バに対応するデインターリーブ処理を行い、並列復号化
手段に送出するデインターリーバを備えて構成する。
符号器および復号器をn個並列化してそれぞれ並列符号
化手段および並列復号化手段を構成することにより、n
Xnビットのインターリーブ処理と同等のランダム化効
果を得ることができる。
化手段および並列復号化手段を構成することにより、n
Xnビットのインターリーブ処理と同等のランダム化効
果を得ることができる。
本発明では、さらにその内側に、並列数nとは異なる値
のNピント間隔で、連続する誤りを分散するインターリ
ーバおよびデインターリーバを備えることにより、分散
された誤りをさらに分散させることが可能となる。
のNピント間隔で、連続する誤りを分散するインターリ
ーバおよびデインターリーバを備えることにより、分散
された誤りをさらに分散させることが可能となる。
すなわち、受信側では、インターリーブ方式によりラン
ダム化された信号について、さらにランダム化効果を有
する並列誤り訂正方式によりそれぞれ独立に復号化され
ることにより、各方式をそれぞれ独立して用いている従
来構成に比べて、遅延時間を同一とした場合のランダム
化効果が太きく、誤り率特性を改善することができる。
ダム化された信号について、さらにランダム化効果を有
する並列誤り訂正方式によりそれぞれ独立に復号化され
ることにより、各方式をそれぞれ独立して用いている従
来構成に比べて、遅延時間を同一とした場合のランダム
化効果が太きく、誤り率特性を改善することができる。
C実施例〕
以下、図面に基づいて本発明の実施例について詳細に説
明する。
明する。
なお、本発明方式の特徴とするところは、従来技術では
個々に用いられていた並列誤り訂正方式とインターリー
ブ方式とを組み合わせ、さらに並列数とインターリーブ
サイズに所定の条件をつけることにより、相乗的なラン
ダム化効果を得るものである。
個々に用いられていた並列誤り訂正方式とインターリー
ブ方式とを組み合わせ、さらに並列数とインターリーブ
サイズに所定の条件をつけることにより、相乗的なラン
ダム化効果を得るものである。
第2図は、本発明方式の一実施例構成を示すブロック図
である。
である。
なお、インターリーバおよびデインターリーバは、送信
側の符号器と受信側の復号器との間に、通信路(バース
トエラー回!1)を挟んで対向配置される。
側の符号器と受信側の復号器との間に、通信路(バース
トエラー回!1)を挟んで対向配置される。
図において、送信側で入力される人力データ系列は、ス
イッチ11を切り替えてn組の並列データ系列に分離さ
れ、n組のたたみ込み符号器12+〜12.に送出され
る。各たたみ込み符号器121〜12.では、各データ
系列に対して独立に符号化を行い、その出力データは、
スイッチ13を切り替えることにより順次読み出され、
直列データ系列としてN列B行ブロックインターリーバ
15に入力される。
イッチ11を切り替えてn組の並列データ系列に分離さ
れ、n組のたたみ込み符号器12+〜12.に送出され
る。各たたみ込み符号器121〜12.では、各データ
系列に対して独立に符号化を行い、その出力データは、
スイッチ13を切り替えることにより順次読み出され、
直列データ系列としてN列B行ブロックインターリーバ
15に入力される。
符号化された直列データ系列は、N列B行ブロンクイン
ターリーハ15の書き込み用になっているメモリ16.
に行方向(−)に書き込まれる。
ターリーハ15の書き込み用になっているメモリ16.
に行方向(−)に書き込まれる。
一方、読み出し用になっているメモリ16□から列方向
(↓)に読み出され、ランダム化された直列データ系列
は、通信路(バーストエラー回線)18に送出される。
(↓)に読み出され、ランダム化された直列データ系列
は、通信路(バーストエラー回線)18に送出される。
受信側のN列B行プロンクデインターリーバ21では送
信側と逆の動作を行う。すなわち、N列B行ブロックデ
インターリーバ21の書き込み用になっているメモリ2
2.に、受信データ系列が列方向(↓)に書き込まれる
。一方、読み出し用になっているメモリ22□から行方
向(→)に読み出され、元のデータ系列に復元される。
信側と逆の動作を行う。すなわち、N列B行ブロックデ
インターリーバ21の書き込み用になっているメモリ2
2.に、受信データ系列が列方向(↓)に書き込まれる
。一方、読み出し用になっているメモリ22□から行方
向(→)に読み出され、元のデータ系列に復元される。
N列B行ブロックデインターリーバ21から出力される
直列データ系列は、スイッチ25を切り替えてn組の並
列データ系列に分離され、送信側の符号化後のデータ系
列と同様のデータ系列に変換されてn組のビタビ復号器
26.〜261に送出される。
直列データ系列は、スイッチ25を切り替えてn組の並
列データ系列に分離され、送信側の符号化後のデータ系
列と同様のデータ系列に変換されてn組のビタビ復号器
26.〜261に送出される。
各ビタビ復号器26.〜26nでは、送信側のたたみ込
み符号器t2t〜12..に対応した方式で、各データ
系列に対して独立に復号化を行い、その出力データは、
スイッチ27を切り替えることにより順次読み出され、
送信側の人力データ系列に対応する出力データ系列とし
て再生される。
み符号器t2t〜12..に対応した方式で、各データ
系列に対して独立に復号化を行い、その出力データは、
スイッチ27を切り替えることにより順次読み出され、
送信側の人力データ系列に対応する出力データ系列とし
て再生される。
ところで、N列B行ブロックインターリーブ方式を用い
た場合には、通信路上のバースト誤り長すがb≦Bの関
係にあればバースト誤りはNピント間隔となる。したが
って、デインターリーブ後の誤りの発生確率はNビット
周期で高くなるので、たたみ込み符号器およびビタビ復
号器の並列数nに対してn=Hの関係の場合には、−見
回線上でバースト誤りが発生すると一つの復号器に誤り
が集中して誤り率特性を劣化させる。
た場合には、通信路上のバースト誤り長すがb≦Bの関
係にあればバースト誤りはNピント間隔となる。したが
って、デインターリーブ後の誤りの発生確率はNビット
周期で高くなるので、たたみ込み符号器およびビタビ復
号器の並列数nに対してn=Hの関係の場合には、−見
回線上でバースト誤りが発生すると一つの復号器に誤り
が集中して誤り率特性を劣化させる。
一般に、誤りの発生がランダムであるほど誤り訂正能力
は高くなるので、通信路に適した並列数nを選択し、バ
ースト誤りをできるだけ分散させることが望ましい。す
なわち、少なくともn≠Nとすることが必要であり、さ
らにnとNが互いに素の関係に選ぶことにより、大きな
ランダム化効果を得ることができる。
は高くなるので、通信路に適した並列数nを選択し、バ
ースト誤りをできるだけ分散させることが望ましい。す
なわち、少なくともn≠Nとすることが必要であり、さ
らにnとNが互いに素の関係に選ぶことにより、大きな
ランダム化効果を得ることができる。
ここで、第3図に本実施例における誤り率改善効果につ
いて示す、ここに示す遅延時間に対する誤り率特性は、
並列誤り訂正方式において、R=7/8N8.7)符号
)、K=7のたたみ込み符号−ビタビ復号法を用い、通
信路としてランダム誤り回線(回線誤り率8.5X10
−”)を用いた場合におけるビタビ復号器(R=1/2
、K=7)の復号結果である。
いて示す、ここに示す遅延時間に対する誤り率特性は、
並列誤り訂正方式において、R=7/8N8.7)符号
)、K=7のたたみ込み符号−ビタビ復号法を用い、通
信路としてランダム誤り回線(回線誤り率8.5X10
−”)を用いた場合におけるビタビ復号器(R=1/2
、K=7)の復号結果である。
なお、この場合の遅延時間りは、一つの復号器による遅
延(バスメモリ長)をTとした場合に、D=28N+n
T として求めることができる。すなわち、N列B行のイン
ターリーブ操作によりBNNピッ分の遅延を生し、送受
信双方において2BNビツトの遅延となる。また、n個
の並列復号器によりnTがさらに加算される。
延(バスメモリ長)をTとした場合に、D=28N+n
T として求めることができる。すなわち、N列B行のイン
ターリーブ操作によりBNNピッ分の遅延を生し、送受
信双方において2BNビツトの遅延となる。また、n個
の並列復号器によりnTがさらに加算される。
図に示すように、並列数17の並列誤り訂正と16×1
6ビツトのインターリーバとを組み合わせて用いた場合
には、インターリーバのみに比べて遅延時間で約1/4
、誤り率で約115に改善できる。
6ビツトのインターリーバとを組み合わせて用いた場合
には、インターリーバのみに比べて遅延時間で約1/4
、誤り率で約115に改善できる。
また、遅延時間を一定にして(インターリーブビット数
を抑えて)ランダム化効果を上げるには、従来と同様に
多くの符号器および復号器を並列化する必要があるが、
低速領域では一つの符号器(あるいは復号器)を時分割
処理する方式をとることにより、ハードウェア規模の削
減を図ることが可能である。
を抑えて)ランダム化効果を上げるには、従来と同様に
多くの符号器および復号器を並列化する必要があるが、
低速領域では一つの符号器(あるいは復号器)を時分割
処理する方式をとることにより、ハードウェア規模の削
減を図ることが可能である。
第4図は、本発明方式の他の実施例構成を示すブロック
図である。
図である。
本実施例の特徴とするところは、n個のたたみ込み符号
器およびビタビ復号器の代わりに、それぞれ一つのたた
み込み符号器およびビタビ復号器を時分割処理して用い
る構成である。なお、送信側あるいは受信側の一方のみ
について、一つのたたみ込み符号器あるいはビタビ復号
器を時分割処理する構成であってもよい。
器およびビタビ復号器の代わりに、それぞれ一つのたた
み込み符号器およびビタビ復号器を時分割処理して用い
る構成である。なお、送信側あるいは受信側の一方のみ
について、一つのたたみ込み符号器あるいはビタビ復号
器を時分割処理する構成であってもよい。
図において、たたみ込み符号器41は、1ビット人力さ
れるごとにメモリアドレスコントローラ42の制御によ
り、外部の送信データメモリ43からたたみ込み符号器
の前の状態を読み出して符号化を行い、そのときの状態
をメモリアドレスコントローラ42の制御により、送信
データメモリ43に書き込む操作を繰り返す。
れるごとにメモリアドレスコントローラ42の制御によ
り、外部の送信データメモリ43からたたみ込み符号器
の前の状態を読み出して符号化を行い、そのときの状態
をメモリアドレスコントローラ42の制御により、送信
データメモリ43に書き込む操作を繰り返す。
また、ビタビ復号器45は、1ビット人力されるごとに
メモリアドレスコントローラ46の制御により、外部の
復号情報メモリ47からビタビ復号器の前の状態を読み
出して復号化を行い、そのときの状態をメモリアドレス
コントローラ46の制御により、復号情報メモリ47に
書き込む操作を繰り返す。
メモリアドレスコントローラ46の制御により、外部の
復号情報メモリ47からビタビ復号器の前の状態を読み
出して復号化を行い、そのときの状態をメモリアドレス
コントローラ46の制御により、復号情報メモリ47に
書き込む操作を繰り返す。
このように、一つのたたみ込み符号器41あるいはビタ
ビ復号器45を時分割処理することにより、低速領域で
は小さなハードウェア規模で、並列化構成と同等のラン
ダム化効果を得ることができる。
ビ復号器45を時分割処理することにより、低速領域で
は小さなハードウェア規模で、並列化構成と同等のラン
ダム化効果を得ることができる。
〔発明の効果]
上述したように、本発明は、並列誤り訂正方式にインタ
ーリーブ方式を組み合わせることにより、遅延時間およ
びハードウェア規模の増大を抑えてランダム化効果を高
めることができ、誤り率特性を大幅に改善することがで
きる。
ーリーブ方式を組み合わせることにより、遅延時間およ
びハードウェア規模の増大を抑えてランダム化効果を高
めることができ、誤り率特性を大幅に改善することがで
きる。
特に、例えば移動通信のように、実時間通信が必要でか
つ装置の小型化が望まれているシステムでは、通信路の
フェージングその他による通信品質劣化に対して、本発
明方式はその改善に大きく寄与することができる。
つ装置の小型化が望まれているシステムでは、通信路の
フェージングその他による通信品質劣化に対して、本発
明方式はその改善に大きく寄与することができる。
第1図は本発明方式の原理構成を示すブロック図。
第2図は本発明方式の一実施例構成を示すブロック図。
第3図は本実施例における誤り率改善効果について示す
図。 第4図は本発明方式の他の実施例構成を示すブロック図
。 第5図はN列B行ブロックインターリーブ方式第6図は
並列誤り訂正方式を示す図。 11・・・スイッチ、12・・・たたみ込み符号器、1
3・・・スイッチ、15・・・N列B行ブロックインタ
ーリーバ、16・・・メモリ、18・・・通信路(バー
ストエラー回線)、21・・・N列B行ブロックデイン
ターリーバ、22・・・メモリ、25・・・スイッチ、
26・・・ビタビ復号器、27・・・スイッチ、4工・
・・たたみ込み符号器、42・・・メモリアドレスコン
トローラ、43・・・送信データメモリ、45・・・ビ
タビ復号器、46・・・メモリアドレスコントローラ、
47・・・復号情報メモリ47.51・・・符号器、5
2・・・インターリーバ、53・・・メモリ、54・・
・通信路(バーストエラー回線)、55・・・デインタ
ーリーバ、56・・・メモリ、57・・・復号器、61
.63.65.67・・・スイッチ、62・・・符号器
、64・・・通信路、66・・・復号器。 第 1 図 第 図
図。 第4図は本発明方式の他の実施例構成を示すブロック図
。 第5図はN列B行ブロックインターリーブ方式第6図は
並列誤り訂正方式を示す図。 11・・・スイッチ、12・・・たたみ込み符号器、1
3・・・スイッチ、15・・・N列B行ブロックインタ
ーリーバ、16・・・メモリ、18・・・通信路(バー
ストエラー回線)、21・・・N列B行ブロックデイン
ターリーバ、22・・・メモリ、25・・・スイッチ、
26・・・ビタビ復号器、27・・・スイッチ、4工・
・・たたみ込み符号器、42・・・メモリアドレスコン
トローラ、43・・・送信データメモリ、45・・・ビ
タビ復号器、46・・・メモリアドレスコントローラ、
47・・・復号情報メモリ47.51・・・符号器、5
2・・・インターリーバ、53・・・メモリ、54・・
・通信路(バーストエラー回線)、55・・・デインタ
ーリーバ、56・・・メモリ、57・・・復号器、61
.63.65.67・・・スイッチ、62・・・符号器
、64・・・通信路、66・・・復号器。 第 1 図 第 図
Claims (1)
- (1)送信側では、入力データ系列をn(nは2以上の
整数)組の並列データ系列に分離し、各並列化データ系
列ごとに符号化してから直列データ系列に戻して送信す
る並列符号化手段を有し、受信側では、受信データ系列
をn組の並列データ系列に分離し、各並列化データ系列
ごとに復号化して誤り訂正を行い、送信側の入力データ
系列に対応する出力データ系列を再生する並列復号化手
段を有する並列誤り訂正方式において、 送信側では、前記並列符号化手段が出力する直列データ
系列について、連続する誤りをN(Nはnと異なる2以
上の整数)ビット間隔に分離するためのインターリーバ
を備え、 受信側では、前記受信データ系列について、送信側のイ
ンターリーバに対応するデインターリーブ処理を行い、
前記並列復号化手段に送出するデインターリーバを備え
た ことを特徴とするインターリーブを付加した並列誤り訂
正方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3949090A JPH03242027A (ja) | 1990-02-20 | 1990-02-20 | インターリーブを付加した並列誤り訂正方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3949090A JPH03242027A (ja) | 1990-02-20 | 1990-02-20 | インターリーブを付加した並列誤り訂正方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03242027A true JPH03242027A (ja) | 1991-10-29 |
Family
ID=12554494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3949090A Pending JPH03242027A (ja) | 1990-02-20 | 1990-02-20 | インターリーブを付加した並列誤り訂正方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03242027A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0697908A (ja) * | 1992-09-11 | 1994-04-08 | Oki Electric Ind Co Ltd | スペクトル拡散装置及びスペクトル逆拡散装置 |
KR100689039B1 (ko) * | 2005-02-01 | 2007-03-09 | 삼성전자주식회사 | 순환형 디코딩부를 병렬 연결하여 사용하는 아날로그비터비 디코더 |
WO2008087603A2 (en) | 2007-01-19 | 2008-07-24 | Koninklijke Philips Electronics, N.V. | Method and system of single carrier block transmission with parallel encoding and decoding |
JP2008533875A (ja) * | 2005-03-11 | 2008-08-21 | クゥアルコム・インコーポレイテッド | 多重化出力をもつ並列ターボ復号器 |
JP2010536222A (ja) * | 2007-08-07 | 2010-11-25 | サムスン エレクトロニクス カンパニー リミテッド | 均等エラー防止及び差等エラー防止のための循環ビット・インターリーバを含むデジタル通信システム及びその方法 |
EP2269354A2 (en) * | 2008-03-10 | 2011-01-05 | Koninklijke Philips Electronics N.V. | An efficient multi-band communication system |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6040573A (ja) * | 1983-08-15 | 1985-03-02 | Sony Corp | 情報信号記録方式 |
JPS63108829A (ja) * | 1986-10-27 | 1988-05-13 | Kokusai Denshin Denwa Co Ltd <Kdd> | 並列接続型誤り訂正方式 |
JPS63240227A (ja) * | 1987-03-27 | 1988-10-05 | Fujitsu Ltd | デ−タ符号誤り訂正装置 |
JPH01208925A (ja) * | 1988-02-16 | 1989-08-22 | Nec Corp | ディジタル通信装置 |
-
1990
- 1990-02-20 JP JP3949090A patent/JPH03242027A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6040573A (ja) * | 1983-08-15 | 1985-03-02 | Sony Corp | 情報信号記録方式 |
JPS63108829A (ja) * | 1986-10-27 | 1988-05-13 | Kokusai Denshin Denwa Co Ltd <Kdd> | 並列接続型誤り訂正方式 |
JPS63240227A (ja) * | 1987-03-27 | 1988-10-05 | Fujitsu Ltd | デ−タ符号誤り訂正装置 |
JPH01208925A (ja) * | 1988-02-16 | 1989-08-22 | Nec Corp | ディジタル通信装置 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0697908A (ja) * | 1992-09-11 | 1994-04-08 | Oki Electric Ind Co Ltd | スペクトル拡散装置及びスペクトル逆拡散装置 |
KR100689039B1 (ko) * | 2005-02-01 | 2007-03-09 | 삼성전자주식회사 | 순환형 디코딩부를 병렬 연결하여 사용하는 아날로그비터비 디코더 |
US7606336B2 (en) | 2005-02-01 | 2009-10-20 | Samsung Electronics Co., Ltd. | Viterbi decoder using circulation type decoding units connected in parallel |
JP2008533875A (ja) * | 2005-03-11 | 2008-08-21 | クゥアルコム・インコーポレイテッド | 多重化出力をもつ並列ターボ復号器 |
WO2008087603A2 (en) | 2007-01-19 | 2008-07-24 | Koninklijke Philips Electronics, N.V. | Method and system of single carrier block transmission with parallel encoding and decoding |
WO2008087603A3 (en) * | 2007-01-19 | 2008-12-31 | Koninkl Philips Electronics Nv | Method and system of single carrier block transmission with parallel encoding and decoding |
JP2010517356A (ja) * | 2007-01-19 | 2010-05-20 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 並列符号化と並列復号化とを伴う、シングル・キャリア・ブロック伝送の方法及びシステム |
US8418035B2 (en) | 2007-01-19 | 2013-04-09 | Koninklijke Philips Electronics N.V. | Method and system of single carrier block transmission with parallel encoding and decoding |
JP2010536222A (ja) * | 2007-08-07 | 2010-11-25 | サムスン エレクトロニクス カンパニー リミテッド | 均等エラー防止及び差等エラー防止のための循環ビット・インターリーバを含むデジタル通信システム及びその方法 |
EP2269354A2 (en) * | 2008-03-10 | 2011-01-05 | Koninklijke Philips Electronics N.V. | An efficient multi-band communication system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100803957B1 (ko) | 고도의 병렬식 맵 디코더 | |
US6658605B1 (en) | Multiple coding method and apparatus, multiple decoding method and apparatus, and information transmission system | |
KR100493263B1 (ko) | 인터리빙을 행하기 위한 방법 및 장치와, 디인터리빙을행하기 위한 방법 및 장치 | |
US5537429A (en) | Error-correcting method and decoder using the same | |
US7530011B2 (en) | Turbo decoding method and turbo decoding apparatus | |
JPH0927753A (ja) | 暗黙のインタリーブ、システマティックなインタリーバおよびデインタリーバのファミリ | |
KR100754077B1 (ko) | 코딩된 저장 심벌 및 부가적인 정보를 사용하여 입력데이터 비트 시퀀스를 인터리빙하는 인터리버 및 방법 | |
JP2008135813A (ja) | ターボ復号器及びターボ復号方法 | |
US20040117715A1 (en) | Method and apparatus for controlling turbo decoder input | |
US6192493B1 (en) | Data element interleaving/deinterleaving | |
JP3891568B2 (ja) | 誤り訂正符号を復号化する方法及び装置 | |
JPH03242027A (ja) | インターリーブを付加した並列誤り訂正方式 | |
KR100628201B1 (ko) | 터보 디코딩 방법 | |
US4159469A (en) | Method and apparatus for the coding and decoding of digital information | |
JP4166742B2 (ja) | 無線通信装置およびそのインタリーブ方法ならびにデインタリーブ方法 | |
CA2303630A1 (en) | A system and method for forward error correction | |
KR20010080700A (ko) | 인터리브 어드레스 생성 장치, 인터리브 장치, 터보 부호화 장치, 터보 복호화 장치, 통신 단말 장치, 기지국 장치 및 인터리브 어드레스 생성 방법 | |
JPS60170330A (ja) | 復号化システム | |
CN110034846B (zh) | 一种编码方法及装置 | |
EP1111800A1 (en) | Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM | |
JP2002271209A (ja) | ターボ符号器およびターボ復号器 | |
KR20030047100A (ko) | 터보 복호화 장치에서 인터리버와 디인터리버간 메모리공유 장치 및 방법 | |
JPS61242426A (ja) | 鎖状符号化誤り訂正回路 | |
EP1111799B1 (en) | Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM | |
KR100832535B1 (ko) | 단일 네트워크 채널에서의 패킷 손실을 줄이기 위한 데이터송/수신 처리 방법 및 장치 |