JP3361480B2 - ホール素子を用いた電力量計 - Google Patents
ホール素子を用いた電力量計Info
- Publication number
- JP3361480B2 JP3361480B2 JP14266899A JP14266899A JP3361480B2 JP 3361480 B2 JP3361480 B2 JP 3361480B2 JP 14266899 A JP14266899 A JP 14266899A JP 14266899 A JP14266899 A JP 14266899A JP 3361480 B2 JP3361480 B2 JP 3361480B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- hall element
- output
- circuit
- operational amplifiers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】 本発明は、ホール素子を用
いた電力量計の改良に関するものである。【０００２】 【従来の技術】電力量計において、電力（計測電圧Ｖ×
計測電流Ｉ）を計測する１つの手段としてホール素子が
用いられている。図７に示されるように、ホール素子１
の入力端子に計測電圧Ｖに相当するホール電流Ｉｃを流
し、ホール素子１の表面に計測電流Ｉに相当する磁界Ｂ
を与えると、ホール素子１から出力されるホール電圧Ｖ
ｈは（Ｋ×Ｂ×Ｉｃ）となり、このホール電圧Ｖｈから
電力値を計測することができる。積感度Ｋはホール素子
１が持つ定数である。但し、ホール素子１からの出力に
は、電力計測には不要な同相電圧Ｖcmと不平衡電圧Ｖho
が含まれる。同相電圧Ｖcmは、ホール電流Ｉｃにホール
素子１の入力抵抗Ｒinの半分を掛けたものであり、ホー
ル素子１の出力端子（Ｖ＋）にも出力端子（Ｖ−）にも
含まれる。不平衡電圧Ｖhoは、ホール電流Ｉｃに不平衡
抵抗Ｒhoを掛けたものであり、ホール電圧Ｖｈと同様、
出力端子（Ｖ＋）と出力端子（Ｖ−）の間に発生する。
なお、Ｐ１，Ｐ２は計測電圧Ｖが印加される電圧入力端
子である。【０００３】 ホール素子１を用いて電力量を計測する場
合、ホール電圧Ｖｈの増幅回路としては、同相電圧Ｖcm
を除去するための差動増幅回路２（増幅率Ａ）を用い、
後段に不平衡電圧Ｖhoを除去するためと電力値を電力量
に積算するための積分回路３を使用する。不平衡電圧Ｖ
hoは計測電圧Ｖと同じ周波数の交流電圧であるので、積
分されることにより正負が相殺されて零となる。この結
果、下記の（１）式に示す積分回路３の出力電圧Ｖout'
により電力量に相当するホール電圧Ｖｈを検出すること
ができる。【０００４】 Ｖout'＝∫（Ａ×Ｖｈ） ……（１） ホール素子出力の増幅回路として使用する差動増幅回路
の種類はいくつかあるが、図８に示されるように１個の
オペアンプ（演算増幅器）ＯＰによる差動増幅回路の場
合、ホール素子１の出力抵抗の影響を抑えるため、オペ
アンプＯＰの入力抵抗Ｒ１をホール素子の出力抵抗より
大きくし、さらに増幅率Ａを得るために帰還抵抗Ｒ２を
入力抵抗Ｒ１より大きくする必要がある。また、下記の
（２）式に示すオペアンプＯＰ（差動増幅回路）の出力
電圧Ｖout には、ホール電圧Ｖｈと不平衡電圧Ｖho以外
にオペアンプＯＰの入力オフセット電圧Ｖioや入力バイ
アス電流Ｉｂ＋，Ｉｂ−によるオフセット電圧Ｖibから
なる合計のオフセット電圧Ｖosが重畳される。【０００５】 Ｖout ＝（Ｒ２／Ｒ１）（Ｖｈ＋Ｖho）＋Ｖos ……（２） したがって、積分回路３の出力電圧Ｖout'は∫｛（Ｒ２
／Ｒ１）Ｖｈ＋Ｖos｝となる。【０００６】 【発明が解決しようとする課題】電力量計として軽負荷
を測定する際には、ホール電圧Ｖｈが微小電圧になるた
め、オフセット電圧Ｖosの影響が大きく、誤差要因とな
る。よって、高インピーダンスなオペアンプの入力端子
で受けるため、オペアンプ３個により差動増幅回路を構
成する方法もあるが、オペアンプの数が増えると、その
分オフセット電圧の影響も大きくなることから、図９に
示されるように必要最小限のオペアンプ２個による差動
増幅回路を使用することが好ましい。この場合、高イン
ピーダンスなオペアンプＯＰ１，ＯＰ２の入力端子で受
けることができるため、ホール素子１の出力抵抗の影響
が抑えられる。また、オペアンプのオフセット電圧のド
リフト低減法として、同一ペレット上で作られ、トラッ
キング特性を保証したデュアルのオペアンプを使用する
と良い。【０００７】 但し、オフセット電圧への対応としてオペ
アンプの選択に頼るこの方法は、あくまでドリフト低減
法であり、トラッキング特性を保証したデュアルのオペ
アンプを使用したとしても、２個のオペアンプＯＰ１，
ＯＰ２の入力オフセット電圧Ｖio1 ，Ｖio2 と入力バイ
アス電流Ｉb1，Ｉb2は完全には同値とならないため、オ
ペアンプＯＰ１，ＯＰ２によるオフセット電圧は下記の
（３）式に示されるように残ることになる。【０００８】 Ｖout ＝（１＋Ｒ２／Ｒ１）（Ｖｈ＋Ｖho−Ｖio1 ＋Ｖio2 ） −Ｒ２（Ｉb1−Ｉb2） ……（３） したがって、積分回路３の出力電圧Ｖout'は∫｛（１＋
Ｒ２／Ｒ１）（Ｖｈ−Ｖio1 ＋Ｖio2 ）−Ｒ２（Ｉb1−
Ｉb2）｝となる。 【０００９】 また、使用するオペアンプＯＰ１，ＯＰ
２は、同一ペレット上で作られ、トラッキング特性を保
証したデュアルのオペアンプという条件があり、オペア
ンプ全般に適用できないことになる。 （発明の目的） 本発明の目的は、差動増幅回路に使用される２個のオペ
アンプのオフセット電圧を除去することができ、しか
も、この２個のオペアンプを条件なしに選択使用するこ
とができるホール素子を用いた電力量計を提供すること
である。 【００１０】 【課題を解決するための手段】 上記目的を達成する
ために、本発明は、計測電圧と計測電流を乗算する手段
として用いられるホール素子と、該ホール素子の２つの
出力端子間の出力電圧を差動増幅する差動増幅回路と、
該差動増幅回路の出力を積分する積分回路とを有するホ
ール素子を用いた電力量計において、前記差動増幅回路
を、前記ホール素子の一方の出力端子に接続される第２
のオペアンプの反転入力側に、前記ホール素子の他方の
出力端子に接続される第１のオペアンプの出力側を接続
することによって構成すると共に、前記積分回路にて前
記第１及び第２のオペアンプのオフセット電圧が相殺さ
れるように、前記ホール素子の出力電圧に含まれる不平
衡電圧の周期に同期して、前記第１のオペアンプと第２
のオペアンプの位置を入れ換えるようにしたことを特徴
とするものである。【００１１】 【発明の実施の形態】図１は、本発明の実施の一形態で
ある、ホール素子を用いた電力量計の要部の構成を示す
図である。【００１２】 図１において、ホール素子１及び積分回路
３は図７〜９で説明したものと全く同様のものである。
ホール素子１が出力するホール電圧Ｖｈを差動増幅する
差動増幅回路として、図９で説明したものと同様に、２
個の非反転増幅形のオペアンプＯＰ１，ＯＰ２が用いら
れる。ホール素子１の一方の出力端子Ｖ（＋）（＝差動
増幅回路の一方の信号入力端子）にはオペアンプＯＰ２
の非反転入力端が接続され、ホール素子１の他方の出力
端子（＝差動増幅回路の他方の信号入力端子）にはオペ
アンプＯＰ１の非反転入力端が接続され、オペアンプＯ
Ｐ２の反転入力側にオペアンプＯＰ１の出力側が接続さ
れる。そして、オペアンプＯＰ１，ＯＰ２の入力側と出
力側にそれぞれ設けられたアナログスイッチＡＳによっ
て計測電圧Ｖの半周期毎にオペアンプＯＰ１，ＯＰ２の
位置が図１（ａ）と図１（ｂ）のように入れ換えられ
る。【００１３】 図９に示される差動増幅回路の出力電圧Ｖ
out は（３）式より（１＋Ｒ２／Ｒ１）（Ｖｈ＋Ｖho−
Ｖio1 ＋Ｖio2 ）−Ｒ２（Ｉb1−Ｉb2）であって、前段
のオペアンプＯＰ１の入力オフセンット電圧Ｖio1 はマ
イナス、後段のオペアンプＯＰ２の入力オフセンット電
圧Ｖio2 はプラスとなり、同様に入力バイアス電流につ
いてもＩb1とＩb2では正負極性が反対に現れる。よっ
て、２個のオペアンプＯＰ１，ＯＰ２の位置をアナログ
スイッチＡＳにより計測電圧Ｖの半周期毎に入れ換え、
図１（ａ）と図１（ｂ）の状態を繰り返すと、計測電圧
Ｖの１周期で見た場合に各々の入力オフセット電圧Ｖio
1 ，Ｖio2 と入力バイアス電流Ｉb1，Ｉb2は半周期毎に
正負に振り分けられ、積分回路３を通すと、除去され
る。この時の差動増幅回路の出力電圧Ｖout は（４）式
及び（５）式で示され、積分回路３の出力電圧Ｖout'は
（６）式で示される。なお、Ｒ１＝Ｒ３，Ｒ２＝Ｒ４で
ある。【００１４】 Ｖout ＝（１＋Ｒ２／Ｒ１）（Ｖｈ＋Ｖho−Ｖio1 ＋Ｖio2 ） −Ｒ２（Ｉb1−Ｉb2） ……（４） Ｖout ＝（１＋Ｒ２／Ｒ１）（Ｖｈ＋Ｖho＋Ｖio1 −Ｖio2 ） ＋Ｒ２（Ｉb1−Ｉb2） ……（５） Ｖout'＝∫｛（１＋Ｒ２／Ｒ１）Ｖｈ｝ ……（６） アナログスイッチＡＳの具体的な回路は、図２に示され
る通りである。アナログスイッチＡＳ１によってホール
素子１の出力端子Ｖ（＋）とオペアンプＯＰ１，ＯＰ２
のいずれか一方の非反転入力端との接続が切り換えられ
ると共に、ホール素子１の出力端子Ｖ（−）とオペアン
プＯＰ１，ＯＰ２のいずれか他方の非反転入力端との接
続が切り換えられる。アナログスイッチＡＳ２によって
オペアンプＯＰ１，ＯＰ２のいずれか一方の出力端と積
分回路３との接続が切り換えられると共に、オペアンプ
ＯＰ１，ＯＰ２のいずれか一方の反転入力端と抵抗Ｒ
３，Ｒ４の接続点との接続が切り換えられる。アナログ
スイッチＡＳ３によってオペアンプＯＰ１，ＯＰ２のい
ずれか他方の出力端と抵抗Ｒ１，Ｒ３の接続点との接続
が切り換えられると共に、オペアンプＯＰ１，ＯＰ２の
いずれか他方の反転入力端と抵抗Ｒ１，Ｒ２の接続点と
の接続が切り換えられる。【００１５】 アナログスイッチＡＳ１〜ＡＳ３を制御す
るためのクロックＣＫを不平衡電圧Ｖhoと同期させる必
要があるので、不平衡電圧Ｖhoと同じ周波数の計測電圧
ＶからコンパレータＯＰ３を用いてゼロクロス信号を検
出し、ゼロクロス信号をそのままクロックＣＫとして使
用しても良いし、分周回路により分周したものをクロッ
クＣＫとして使用しても良い。ゼロクロス信号をそのま
まクロックＣＫとして使用した場合の図１の各部の波形
を図３に示す。アナログスイッチＡＳ１〜ＡＳ３を制御
するためには、反転したクロックＣＫも必要となるた
め、コンパレータＯＰ３或いは分周回路後段にインバー
タＩＶとバッファＢＵを配置する。ツェナーダイオード
ＺＤ１，ＺＤ２はホール素子１とコンパレータＯＰ３の
保護用に接続される。【００１６】 図３の各部の波形を参照しながら、動作に
ついて説明する。ホール素子１の入力端子に計測電圧Ｖ
に相当するホール電流Ｉｃを流し、ホール素子１の表面
に計測電流Ｉに相当する磁界Ｂを与えると、ホール素子
１から出力されるホール電圧Ｖｈは（Ｋ×Ｂ×Ｉｃ）と
なり、このホール電圧Ｖｈから電力値を計測することが
できる。積感度Ｋはホール素子１が持つ定数である。但
し、ホール素子１からの出力には、電力計測には不要な
同相電圧Ｖcmと不平衡電圧Ｖhoが含まれ、これらは計測
電圧Ｖと同じ周波数のものである。同相電圧Ｖcmは、ホ
ール電流Ｉｃにホール素子１の入力抵抗Ｒinの半分を掛
けたものであり、ホール素子１の出力端子（Ｖ＋）にも
出力端子（Ｖ−）にも含まれる。このため、差動増幅す
ることによって除去される。不平衡電圧Ｖhoは、ホール
電流Ｉｃに不平衡抵抗Ｒhoを掛けたものであり、ホール
電圧Ｖｈと同様、出力端子（Ｖ＋）と出力端子（Ｖ−）
の間に発生する。【００１７】 不平衡電圧Ｖhoは、計測電圧Ｖと同じ周波
数の交流信号であるため、正負の面積が等しくなる１周
期が終了した時に積分回路３で除去される。同じく、オ
ペアンプＯＰ１，ＯＰ２の入力オフセット電圧Ｖio1 ，
Ｖio2 と入力バイアス電流Ｉb1，Ｉb2によるオフセット
電圧からなる合計のオフセット電圧Ｖos1 ，Ｖos2 につ
いても、オフセット電圧Ｖos1 は、｛−（１＋Ｒ２／Ｒ
１）Ｖio1 −Ｒ２×Ｉb1｝の値と｛（１＋Ｒ２／Ｒ１）
Ｖio1 ＋Ｒ２×Ｉb1｝の値を半周期毎に交互にとり、オ
フセット電圧Ｖos2 は、｛（１＋Ｒ２／Ｒ１）Ｖio2 ＋
Ｒ２×Ｉb2｝の値と｛−（１＋Ｒ２／Ｒ１）Ｖio2 −Ｒ
２×Ｉb2｝の値を半周期毎に交互にとるので、オペアン
プＯＰ１，ＯＰ２を入れ換えるクロックＣＫの１周期が
終了した時に積分回路３で除去される。よって、積分回
路３の出力で電力量を検出（サンプリング）するタイミ
ングは、不平衡電圧Ｖhoの周期とオペアンプＯＰ１，Ｏ
Ｐ２を入れ換えるクロックＣＫの周期が同期した時とな
り、同期さえしていれば、１周期毎に検出しても、何周
期かまとめて検出しても良い。また、オペアンプＯＰ
１，ＯＰ２を入れ換えるクロックＣＫはデューティ比が
等しいことが条件であり、電力量を検出（サンプリン
グ）するタイミングと不平衡電圧Ｖhoとに同期していれ
ば、周波数は速くても遅くても良い。但し、速や過ぎる
場合は、オペアンプＯＰ１，ＯＰ２が対応できないこと
や、不安定になることがあるため、注意する必要があ
る。【００１８】 図１及び図２の実施形態によれば、２個の
オペアンプＯＰ１，ＯＰ２による差動増幅回路の入力イ
ンピーダンスが高いため、センシング部となるホール素
子１の出力インピーダンスの影響を受けない他、オフセ
ット電圧のゼロ調整を行う必要がなく、ドリフトにも対
応し、オフセット電圧を除去することができる。使用す
るオペアンプの条件としても、オフセット電圧を正負に
振り分けてキャンセルするため、オフセット電圧が信号
電圧よりも大きくても構わず、また、同一ペレット上で
作られ、トラッキング特性を保証したオペアンプといっ
た条件のないため、オペアンプ全般に適用することがで
きる。 【００１９】 図４は、本発明に係る参考技術例であ
る、直流電位差信号検出装置の構成を示す図である。 【００２０】 本参考技術例は、直流電圧Ｖ１とＶ２の
電位差を計測する場合に図１に示される差動増幅回路と
積分回路を使用するものである。【００２１】 直流電圧Ｖ２が入力される差動増幅回路の
一方の信号入力端子にはオペアンプＯＰ２の非反転入力
端が接続され、直流電圧Ｖ１が入力される差動増幅回路
の他方の信号入力端子にはオペアンプＯＰ１の非反転入
力端が接続され、オペアンプＯＰ２の反転入力側にオペ
アンプＯＰ１の出力側が接続される。そして、オペアン
プＯＰ１，ＯＰ２の入力側と出力側にそれぞれ設けられ
たアナログスイッチＡＳによって所定の周波数のクロッ
クの半周期毎にオペアンプＯＰ１，ＯＰ２の位置が図４
（ａ）と図４（ｂ）のように入れ換えられる。【００２２】 ２個のオペアンプＯＰ１，ＯＰ２の位置を
アナログスイッチＡＳによりクロックの半周期毎に入れ
換え、図４（ａ）と図４（ｂ）の状態を繰り返すと、１
周期で見た場合に各々の入力オフセット電圧Ｖio1 ，Ｖ
io2 と入力バイアス電流Ｉb1，Ｉb2は半周期毎に正負に
振り分けられ、積分回路３を通すと、除去される。この
時の差動増幅回路の出力電圧Ｖout は（７）式及び
（８）式で示され、この周期に合わせて積分回路３の出
力電圧を検出（サンプリング）すると、積分回路３の出
力電圧Ｖout'は（９）式で示される。なお、Ｒ１＝Ｒ
３，Ｒ２＝Ｒ４である。【００２３】 Ｖout ＝−（１＋Ｒ２／Ｒ１）（Ｖ１−Ｖ２＋Ｖio1 −Ｖio2 ） −Ｒ２（Ｉb1−Ｉb2） ……（７） Ｖout ＝−（１＋Ｒ２／Ｒ１）（Ｖ１−Ｖ２−Ｖio1 ＋Ｖio2 ） ＋Ｒ２（Ｉb1−Ｉb2） ……（８） Ｖout'＝∫｛−（１＋Ｒ２／Ｒ１）（Ｖ１−Ｖ２）｝ ……（９） 直流電圧Ｖ１またはＶ２を接地すると、グランドに対す
る電圧を検出することも可能である。【００２４】 アナログスイッチＡＳの具体的な回路は、
図５に示される通りである。大部分は図２と同様である
が、アナログスイッチＡＳ１〜ＡＳ３を制御するクロッ
クＣＫとして、水晶発振器４からのクロックを分周回路
５で分周したものを使用する。分周を行うのは、速いク
ロックＣＫでオペアンプＯＰ１，ＯＰ２を入れ換える
と、オペアンプＯＰ１，ＯＰ２が対応できないことや、
不安定になることがあるためである。【００２５】 図６の各部の波形を参照しながら、動作に
ついて説明する。直流電圧Ｖ１がオペアンプＯＰ１，Ｏ
Ｐ２のうちのいずれか一方の非反転入力端に印加され、
直流電圧Ｖ２がオペアンプＯＰ１，ＯＰ２のうちの他方
の非反転入力端に印加されると、この差動増幅回路から
は、電位差（Ｖ１−Ｖ２）に関して｛−（１＋Ｒ２／Ｒ
１）（Ｖ１−Ｖ２）｝が出力される。オペアンプＯＰ
１，ＯＰ２のオフセット電圧Ｖos1 ，Ｖos2 について
も、オフセット電圧Ｖos1 は、｛−（１＋Ｒ２／Ｒ１）
Ｖio1 −Ｒ２×Ｉb1｝の値と｛（１＋Ｒ２／Ｒ１）Ｖio
1 ＋Ｒ２×Ｉb1｝の値をクロックＣＫの半周期毎に交互
にとり、オフセット電圧Ｖos2 は、｛（１＋Ｒ２／Ｒ
１）Ｖio2 ＋Ｒ２×Ｉb2｝の値と｛−（１＋Ｒ２／Ｒ
１）Ｖio2 −Ｒ２×Ｉb2｝の値をクロックＣＫの半周期
毎に交互にとるので、オペアンプＯＰ１，ＯＰ２を入れ
換えるクロックＣＫの１周期が終了した時に積分回路３
で除去される。 【００２６】 【発明の効果】 以上説明したように、本発明によれ
ば、ホール素子の２つの出力端子間の出力電圧を差動増
幅する差動増幅回路を、前記ホール素子の一方の出力端
子に接続される第２のオペアンプの反転入力側に、前記
ホール素子の他方の出力端子に接続される第１のオペア
ンプの出力側を接続することによって構成すると共に、
前記差動増幅回路の出力を積分する積分回路にて前記第
１及び第２のオペアンプのオフセット電圧が相殺される
ように、前記ホール素子の出力電圧に含まれる不平衡電
圧の周期に同期して、前記第１のオペアンプと第２のオ
ペアンプの位置を入れ換えるようにしたことによって、
差動増幅回路に使用される２個のオペアンプのオフセッ
ト電圧を除去することができ、しかも、この２個のオペ
アンプを条件なしに選択使用することができる。
いた電力量計の改良に関するものである。【０００２】 【従来の技術】電力量計において、電力（計測電圧Ｖ×
計測電流Ｉ）を計測する１つの手段としてホール素子が
用いられている。図７に示されるように、ホール素子１
の入力端子に計測電圧Ｖに相当するホール電流Ｉｃを流
し、ホール素子１の表面に計測電流Ｉに相当する磁界Ｂ
を与えると、ホール素子１から出力されるホール電圧Ｖ
ｈは（Ｋ×Ｂ×Ｉｃ）となり、このホール電圧Ｖｈから
電力値を計測することができる。積感度Ｋはホール素子
１が持つ定数である。但し、ホール素子１からの出力に
は、電力計測には不要な同相電圧Ｖcmと不平衡電圧Ｖho
が含まれる。同相電圧Ｖcmは、ホール電流Ｉｃにホール
素子１の入力抵抗Ｒinの半分を掛けたものであり、ホー
ル素子１の出力端子（Ｖ＋）にも出力端子（Ｖ−）にも
含まれる。不平衡電圧Ｖhoは、ホール電流Ｉｃに不平衡
抵抗Ｒhoを掛けたものであり、ホール電圧Ｖｈと同様、
出力端子（Ｖ＋）と出力端子（Ｖ−）の間に発生する。
なお、Ｐ１，Ｐ２は計測電圧Ｖが印加される電圧入力端
子である。【０００３】 ホール素子１を用いて電力量を計測する場
合、ホール電圧Ｖｈの増幅回路としては、同相電圧Ｖcm
を除去するための差動増幅回路２（増幅率Ａ）を用い、
後段に不平衡電圧Ｖhoを除去するためと電力値を電力量
に積算するための積分回路３を使用する。不平衡電圧Ｖ
hoは計測電圧Ｖと同じ周波数の交流電圧であるので、積
分されることにより正負が相殺されて零となる。この結
果、下記の（１）式に示す積分回路３の出力電圧Ｖout'
により電力量に相当するホール電圧Ｖｈを検出すること
ができる。【０００４】 Ｖout'＝∫（Ａ×Ｖｈ） ……（１） ホール素子出力の増幅回路として使用する差動増幅回路
の種類はいくつかあるが、図８に示されるように１個の
オペアンプ（演算増幅器）ＯＰによる差動増幅回路の場
合、ホール素子１の出力抵抗の影響を抑えるため、オペ
アンプＯＰの入力抵抗Ｒ１をホール素子の出力抵抗より
大きくし、さらに増幅率Ａを得るために帰還抵抗Ｒ２を
入力抵抗Ｒ１より大きくする必要がある。また、下記の
（２）式に示すオペアンプＯＰ（差動増幅回路）の出力
電圧Ｖout には、ホール電圧Ｖｈと不平衡電圧Ｖho以外
にオペアンプＯＰの入力オフセット電圧Ｖioや入力バイ
アス電流Ｉｂ＋，Ｉｂ−によるオフセット電圧Ｖibから
なる合計のオフセット電圧Ｖosが重畳される。【０００５】 Ｖout ＝（Ｒ２／Ｒ１）（Ｖｈ＋Ｖho）＋Ｖos ……（２） したがって、積分回路３の出力電圧Ｖout'は∫｛（Ｒ２
／Ｒ１）Ｖｈ＋Ｖos｝となる。【０００６】 【発明が解決しようとする課題】電力量計として軽負荷
を測定する際には、ホール電圧Ｖｈが微小電圧になるた
め、オフセット電圧Ｖosの影響が大きく、誤差要因とな
る。よって、高インピーダンスなオペアンプの入力端子
で受けるため、オペアンプ３個により差動増幅回路を構
成する方法もあるが、オペアンプの数が増えると、その
分オフセット電圧の影響も大きくなることから、図９に
示されるように必要最小限のオペアンプ２個による差動
増幅回路を使用することが好ましい。この場合、高イン
ピーダンスなオペアンプＯＰ１，ＯＰ２の入力端子で受
けることができるため、ホール素子１の出力抵抗の影響
が抑えられる。また、オペアンプのオフセット電圧のド
リフト低減法として、同一ペレット上で作られ、トラッ
キング特性を保証したデュアルのオペアンプを使用する
と良い。【０００７】 但し、オフセット電圧への対応としてオペ
アンプの選択に頼るこの方法は、あくまでドリフト低減
法であり、トラッキング特性を保証したデュアルのオペ
アンプを使用したとしても、２個のオペアンプＯＰ１，
ＯＰ２の入力オフセット電圧Ｖio1 ，Ｖio2 と入力バイ
アス電流Ｉb1，Ｉb2は完全には同値とならないため、オ
ペアンプＯＰ１，ＯＰ２によるオフセット電圧は下記の
（３）式に示されるように残ることになる。【０００８】 Ｖout ＝（１＋Ｒ２／Ｒ１）（Ｖｈ＋Ｖho−Ｖio1 ＋Ｖio2 ） −Ｒ２（Ｉb1−Ｉb2） ……（３） したがって、積分回路３の出力電圧Ｖout'は∫｛（１＋
Ｒ２／Ｒ１）（Ｖｈ−Ｖio1 ＋Ｖio2 ）−Ｒ２（Ｉb1−
Ｉb2）｝となる。 【０００９】 また、使用するオペアンプＯＰ１，ＯＰ
２は、同一ペレット上で作られ、トラッキング特性を保
証したデュアルのオペアンプという条件があり、オペア
ンプ全般に適用できないことになる。 （発明の目的） 本発明の目的は、差動増幅回路に使用される２個のオペ
アンプのオフセット電圧を除去することができ、しか
も、この２個のオペアンプを条件なしに選択使用するこ
とができるホール素子を用いた電力量計を提供すること
である。 【００１０】 【課題を解決するための手段】 上記目的を達成する
ために、本発明は、計測電圧と計測電流を乗算する手段
として用いられるホール素子と、該ホール素子の２つの
出力端子間の出力電圧を差動増幅する差動増幅回路と、
該差動増幅回路の出力を積分する積分回路とを有するホ
ール素子を用いた電力量計において、前記差動増幅回路
を、前記ホール素子の一方の出力端子に接続される第２
のオペアンプの反転入力側に、前記ホール素子の他方の
出力端子に接続される第１のオペアンプの出力側を接続
することによって構成すると共に、前記積分回路にて前
記第１及び第２のオペアンプのオフセット電圧が相殺さ
れるように、前記ホール素子の出力電圧に含まれる不平
衡電圧の周期に同期して、前記第１のオペアンプと第２
のオペアンプの位置を入れ換えるようにしたことを特徴
とするものである。【００１１】 【発明の実施の形態】図１は、本発明の実施の一形態で
ある、ホール素子を用いた電力量計の要部の構成を示す
図である。【００１２】 図１において、ホール素子１及び積分回路
３は図７〜９で説明したものと全く同様のものである。
ホール素子１が出力するホール電圧Ｖｈを差動増幅する
差動増幅回路として、図９で説明したものと同様に、２
個の非反転増幅形のオペアンプＯＰ１，ＯＰ２が用いら
れる。ホール素子１の一方の出力端子Ｖ（＋）（＝差動
増幅回路の一方の信号入力端子）にはオペアンプＯＰ２
の非反転入力端が接続され、ホール素子１の他方の出力
端子（＝差動増幅回路の他方の信号入力端子）にはオペ
アンプＯＰ１の非反転入力端が接続され、オペアンプＯ
Ｐ２の反転入力側にオペアンプＯＰ１の出力側が接続さ
れる。そして、オペアンプＯＰ１，ＯＰ２の入力側と出
力側にそれぞれ設けられたアナログスイッチＡＳによっ
て計測電圧Ｖの半周期毎にオペアンプＯＰ１，ＯＰ２の
位置が図１（ａ）と図１（ｂ）のように入れ換えられ
る。【００１３】 図９に示される差動増幅回路の出力電圧Ｖ
out は（３）式より（１＋Ｒ２／Ｒ１）（Ｖｈ＋Ｖho−
Ｖio1 ＋Ｖio2 ）−Ｒ２（Ｉb1−Ｉb2）であって、前段
のオペアンプＯＰ１の入力オフセンット電圧Ｖio1 はマ
イナス、後段のオペアンプＯＰ２の入力オフセンット電
圧Ｖio2 はプラスとなり、同様に入力バイアス電流につ
いてもＩb1とＩb2では正負極性が反対に現れる。よっ
て、２個のオペアンプＯＰ１，ＯＰ２の位置をアナログ
スイッチＡＳにより計測電圧Ｖの半周期毎に入れ換え、
図１（ａ）と図１（ｂ）の状態を繰り返すと、計測電圧
Ｖの１周期で見た場合に各々の入力オフセット電圧Ｖio
1 ，Ｖio2 と入力バイアス電流Ｉb1，Ｉb2は半周期毎に
正負に振り分けられ、積分回路３を通すと、除去され
る。この時の差動増幅回路の出力電圧Ｖout は（４）式
及び（５）式で示され、積分回路３の出力電圧Ｖout'は
（６）式で示される。なお、Ｒ１＝Ｒ３，Ｒ２＝Ｒ４で
ある。【００１４】 Ｖout ＝（１＋Ｒ２／Ｒ１）（Ｖｈ＋Ｖho−Ｖio1 ＋Ｖio2 ） −Ｒ２（Ｉb1−Ｉb2） ……（４） Ｖout ＝（１＋Ｒ２／Ｒ１）（Ｖｈ＋Ｖho＋Ｖio1 −Ｖio2 ） ＋Ｒ２（Ｉb1−Ｉb2） ……（５） Ｖout'＝∫｛（１＋Ｒ２／Ｒ１）Ｖｈ｝ ……（６） アナログスイッチＡＳの具体的な回路は、図２に示され
る通りである。アナログスイッチＡＳ１によってホール
素子１の出力端子Ｖ（＋）とオペアンプＯＰ１，ＯＰ２
のいずれか一方の非反転入力端との接続が切り換えられ
ると共に、ホール素子１の出力端子Ｖ（−）とオペアン
プＯＰ１，ＯＰ２のいずれか他方の非反転入力端との接
続が切り換えられる。アナログスイッチＡＳ２によって
オペアンプＯＰ１，ＯＰ２のいずれか一方の出力端と積
分回路３との接続が切り換えられると共に、オペアンプ
ＯＰ１，ＯＰ２のいずれか一方の反転入力端と抵抗Ｒ
３，Ｒ４の接続点との接続が切り換えられる。アナログ
スイッチＡＳ３によってオペアンプＯＰ１，ＯＰ２のい
ずれか他方の出力端と抵抗Ｒ１，Ｒ３の接続点との接続
が切り換えられると共に、オペアンプＯＰ１，ＯＰ２の
いずれか他方の反転入力端と抵抗Ｒ１，Ｒ２の接続点と
の接続が切り換えられる。【００１５】 アナログスイッチＡＳ１〜ＡＳ３を制御す
るためのクロックＣＫを不平衡電圧Ｖhoと同期させる必
要があるので、不平衡電圧Ｖhoと同じ周波数の計測電圧
ＶからコンパレータＯＰ３を用いてゼロクロス信号を検
出し、ゼロクロス信号をそのままクロックＣＫとして使
用しても良いし、分周回路により分周したものをクロッ
クＣＫとして使用しても良い。ゼロクロス信号をそのま
まクロックＣＫとして使用した場合の図１の各部の波形
を図３に示す。アナログスイッチＡＳ１〜ＡＳ３を制御
するためには、反転したクロックＣＫも必要となるた
め、コンパレータＯＰ３或いは分周回路後段にインバー
タＩＶとバッファＢＵを配置する。ツェナーダイオード
ＺＤ１，ＺＤ２はホール素子１とコンパレータＯＰ３の
保護用に接続される。【００１６】 図３の各部の波形を参照しながら、動作に
ついて説明する。ホール素子１の入力端子に計測電圧Ｖ
に相当するホール電流Ｉｃを流し、ホール素子１の表面
に計測電流Ｉに相当する磁界Ｂを与えると、ホール素子
１から出力されるホール電圧Ｖｈは（Ｋ×Ｂ×Ｉｃ）と
なり、このホール電圧Ｖｈから電力値を計測することが
できる。積感度Ｋはホール素子１が持つ定数である。但
し、ホール素子１からの出力には、電力計測には不要な
同相電圧Ｖcmと不平衡電圧Ｖhoが含まれ、これらは計測
電圧Ｖと同じ周波数のものである。同相電圧Ｖcmは、ホ
ール電流Ｉｃにホール素子１の入力抵抗Ｒinの半分を掛
けたものであり、ホール素子１の出力端子（Ｖ＋）にも
出力端子（Ｖ−）にも含まれる。このため、差動増幅す
ることによって除去される。不平衡電圧Ｖhoは、ホール
電流Ｉｃに不平衡抵抗Ｒhoを掛けたものであり、ホール
電圧Ｖｈと同様、出力端子（Ｖ＋）と出力端子（Ｖ−）
の間に発生する。【００１７】 不平衡電圧Ｖhoは、計測電圧Ｖと同じ周波
数の交流信号であるため、正負の面積が等しくなる１周
期が終了した時に積分回路３で除去される。同じく、オ
ペアンプＯＰ１，ＯＰ２の入力オフセット電圧Ｖio1 ，
Ｖio2 と入力バイアス電流Ｉb1，Ｉb2によるオフセット
電圧からなる合計のオフセット電圧Ｖos1 ，Ｖos2 につ
いても、オフセット電圧Ｖos1 は、｛−（１＋Ｒ２／Ｒ
１）Ｖio1 −Ｒ２×Ｉb1｝の値と｛（１＋Ｒ２／Ｒ１）
Ｖio1 ＋Ｒ２×Ｉb1｝の値を半周期毎に交互にとり、オ
フセット電圧Ｖos2 は、｛（１＋Ｒ２／Ｒ１）Ｖio2 ＋
Ｒ２×Ｉb2｝の値と｛−（１＋Ｒ２／Ｒ１）Ｖio2 −Ｒ
２×Ｉb2｝の値を半周期毎に交互にとるので、オペアン
プＯＰ１，ＯＰ２を入れ換えるクロックＣＫの１周期が
終了した時に積分回路３で除去される。よって、積分回
路３の出力で電力量を検出（サンプリング）するタイミ
ングは、不平衡電圧Ｖhoの周期とオペアンプＯＰ１，Ｏ
Ｐ２を入れ換えるクロックＣＫの周期が同期した時とな
り、同期さえしていれば、１周期毎に検出しても、何周
期かまとめて検出しても良い。また、オペアンプＯＰ
１，ＯＰ２を入れ換えるクロックＣＫはデューティ比が
等しいことが条件であり、電力量を検出（サンプリン
グ）するタイミングと不平衡電圧Ｖhoとに同期していれ
ば、周波数は速くても遅くても良い。但し、速や過ぎる
場合は、オペアンプＯＰ１，ＯＰ２が対応できないこと
や、不安定になることがあるため、注意する必要があ
る。【００１８】 図１及び図２の実施形態によれば、２個の
オペアンプＯＰ１，ＯＰ２による差動増幅回路の入力イ
ンピーダンスが高いため、センシング部となるホール素
子１の出力インピーダンスの影響を受けない他、オフセ
ット電圧のゼロ調整を行う必要がなく、ドリフトにも対
応し、オフセット電圧を除去することができる。使用す
るオペアンプの条件としても、オフセット電圧を正負に
振り分けてキャンセルするため、オフセット電圧が信号
電圧よりも大きくても構わず、また、同一ペレット上で
作られ、トラッキング特性を保証したオペアンプといっ
た条件のないため、オペアンプ全般に適用することがで
きる。 【００１９】 図４は、本発明に係る参考技術例であ
る、直流電位差信号検出装置の構成を示す図である。 【００２０】 本参考技術例は、直流電圧Ｖ１とＶ２の
電位差を計測する場合に図１に示される差動増幅回路と
積分回路を使用するものである。【００２１】 直流電圧Ｖ２が入力される差動増幅回路の
一方の信号入力端子にはオペアンプＯＰ２の非反転入力
端が接続され、直流電圧Ｖ１が入力される差動増幅回路
の他方の信号入力端子にはオペアンプＯＰ１の非反転入
力端が接続され、オペアンプＯＰ２の反転入力側にオペ
アンプＯＰ１の出力側が接続される。そして、オペアン
プＯＰ１，ＯＰ２の入力側と出力側にそれぞれ設けられ
たアナログスイッチＡＳによって所定の周波数のクロッ
クの半周期毎にオペアンプＯＰ１，ＯＰ２の位置が図４
（ａ）と図４（ｂ）のように入れ換えられる。【００２２】 ２個のオペアンプＯＰ１，ＯＰ２の位置を
アナログスイッチＡＳによりクロックの半周期毎に入れ
換え、図４（ａ）と図４（ｂ）の状態を繰り返すと、１
周期で見た場合に各々の入力オフセット電圧Ｖio1 ，Ｖ
io2 と入力バイアス電流Ｉb1，Ｉb2は半周期毎に正負に
振り分けられ、積分回路３を通すと、除去される。この
時の差動増幅回路の出力電圧Ｖout は（７）式及び
（８）式で示され、この周期に合わせて積分回路３の出
力電圧を検出（サンプリング）すると、積分回路３の出
力電圧Ｖout'は（９）式で示される。なお、Ｒ１＝Ｒ
３，Ｒ２＝Ｒ４である。【００２３】 Ｖout ＝−（１＋Ｒ２／Ｒ１）（Ｖ１−Ｖ２＋Ｖio1 −Ｖio2 ） −Ｒ２（Ｉb1−Ｉb2） ……（７） Ｖout ＝−（１＋Ｒ２／Ｒ１）（Ｖ１−Ｖ２−Ｖio1 ＋Ｖio2 ） ＋Ｒ２（Ｉb1−Ｉb2） ……（８） Ｖout'＝∫｛−（１＋Ｒ２／Ｒ１）（Ｖ１−Ｖ２）｝ ……（９） 直流電圧Ｖ１またはＶ２を接地すると、グランドに対す
る電圧を検出することも可能である。【００２４】 アナログスイッチＡＳの具体的な回路は、
図５に示される通りである。大部分は図２と同様である
が、アナログスイッチＡＳ１〜ＡＳ３を制御するクロッ
クＣＫとして、水晶発振器４からのクロックを分周回路
５で分周したものを使用する。分周を行うのは、速いク
ロックＣＫでオペアンプＯＰ１，ＯＰ２を入れ換える
と、オペアンプＯＰ１，ＯＰ２が対応できないことや、
不安定になることがあるためである。【００２５】 図６の各部の波形を参照しながら、動作に
ついて説明する。直流電圧Ｖ１がオペアンプＯＰ１，Ｏ
Ｐ２のうちのいずれか一方の非反転入力端に印加され、
直流電圧Ｖ２がオペアンプＯＰ１，ＯＰ２のうちの他方
の非反転入力端に印加されると、この差動増幅回路から
は、電位差（Ｖ１−Ｖ２）に関して｛−（１＋Ｒ２／Ｒ
１）（Ｖ１−Ｖ２）｝が出力される。オペアンプＯＰ
１，ＯＰ２のオフセット電圧Ｖos1 ，Ｖos2 について
も、オフセット電圧Ｖos1 は、｛−（１＋Ｒ２／Ｒ１）
Ｖio1 −Ｒ２×Ｉb1｝の値と｛（１＋Ｒ２／Ｒ１）Ｖio
1 ＋Ｒ２×Ｉb1｝の値をクロックＣＫの半周期毎に交互
にとり、オフセット電圧Ｖos2 は、｛（１＋Ｒ２／Ｒ
１）Ｖio2 ＋Ｒ２×Ｉb2｝の値と｛−（１＋Ｒ２／Ｒ
１）Ｖio2 −Ｒ２×Ｉb2｝の値をクロックＣＫの半周期
毎に交互にとるので、オペアンプＯＰ１，ＯＰ２を入れ
換えるクロックＣＫの１周期が終了した時に積分回路３
で除去される。 【００２６】 【発明の効果】 以上説明したように、本発明によれ
ば、ホール素子の２つの出力端子間の出力電圧を差動増
幅する差動増幅回路を、前記ホール素子の一方の出力端
子に接続される第２のオペアンプの反転入力側に、前記
ホール素子の他方の出力端子に接続される第１のオペア
ンプの出力側を接続することによって構成すると共に、
前記差動増幅回路の出力を積分する積分回路にて前記第
１及び第２のオペアンプのオフセット電圧が相殺される
ように、前記ホール素子の出力電圧に含まれる不平衡電
圧の周期に同期して、前記第１のオペアンプと第２のオ
ペアンプの位置を入れ換えるようにしたことによって、
差動増幅回路に使用される２個のオペアンプのオフセッ
ト電圧を除去することができ、しかも、この２個のオペ
アンプを条件なしに選択使用することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態である、ホール素子を用
いた電力量計の要部の構成を示す図である。 【図２】図１におけるアナログスイッチの具体的な回路
を示す図である。 【図３】図１の各部の波形を示す図である。 【図４】 本発明に係る参考技術例である、直流電位差
信号検出装置の構成を示す図である。 【図５】図４におけるアナログスイッチの具体的な回路
を示す図である。 【図６】図４の各部の波形を示す図である。 【図７】従来のホール素子を用いた電力量計の要部の構
成を示す図である。 【図８】図７における差動増幅回路の一例を示す図であ
る。 【図９】図７における差動増幅回路の他の例を示す図で
ある。 【符号の説明】 １ ホール素子 ２ 差動増幅回路 ３ 積分回路 ４ 水晶発振器 ５ 分周回路 ＯＰ１，ＯＰ２ オペアンプ ＡＳ，ＡＳ１，ＡＳ２，ＡＳ３ アナログスイッチ Ｒ１，Ｒ２，Ｒ３，Ｒ４ 抵抗 Ｖ 計測電圧 Ｉ 計測電流 Ｖｈ ホール電圧 Ｖio1 ，Ｖio2 入力オフセット電圧 Ｉb1，Ｉb2 入力バイアス電流 Ｖ１，Ｖ２ 直流電圧
いた電力量計の要部の構成を示す図である。 【図２】図１におけるアナログスイッチの具体的な回路
を示す図である。 【図３】図１の各部の波形を示す図である。 【図４】 本発明に係る参考技術例である、直流電位差
信号検出装置の構成を示す図である。 【図５】図４におけるアナログスイッチの具体的な回路
を示す図である。 【図６】図４の各部の波形を示す図である。 【図７】従来のホール素子を用いた電力量計の要部の構
成を示す図である。 【図８】図７における差動増幅回路の一例を示す図であ
る。 【図９】図７における差動増幅回路の他の例を示す図で
ある。 【符号の説明】 １ ホール素子 ２ 差動増幅回路 ３ 積分回路 ４ 水晶発振器 ５ 分周回路 ＯＰ１，ＯＰ２ オペアンプ ＡＳ，ＡＳ１，ＡＳ２，ＡＳ３ アナログスイッチ Ｒ１，Ｒ２，Ｒ３，Ｒ４ 抵抗 Ｖ 計測電圧 Ｉ 計測電流 Ｖｈ ホール電圧 Ｖio1 ，Ｖio2 入力オフセット電圧 Ｉb1，Ｉb2 入力バイアス電流 Ｖ１，Ｖ２ 直流電圧
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01R 21/08
G01R 22/00 120
G01R 19/00
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 計測電圧と計測電流を乗算する手段とし
て用いられるホール素子と、該ホール素子の２つの出力
端子間の出力電圧を差動増幅する差動増幅回路と、該差
動増幅回路の出力を積分する積分回路とを有するホール
素子を用いた電力量計において、前記差動増幅回路を、
前記ホール素子の一方の出力端子に接続される第２のオ
ペアンプの反転入力側に、前記ホール素子の他方の出力
端子に接続される第１のオペアンプの出力側を接続する
ことによって構成すると共に、前記積分回路にて前記第
１及び第２のオペアンプのオフセット電圧が相殺される
ように、前記ホール素子の出力電圧に含まれる不平衡電
圧の周期に同期して、前記第１のオペアンプと第２のオ
ペアンプの位置を入れ換えるようにしたことを特徴とす
るホール素子を用いた電力量計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14266899A JP3361480B2 (ja) | 1999-05-24 | 1999-05-24 | ホール素子を用いた電力量計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14266899A JP3361480B2 (ja) | 1999-05-24 | 1999-05-24 | ホール素子を用いた電力量計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000329801A JP2000329801A (ja) | 2000-11-30 |
| JP3361480B2 true JP3361480B2 (ja) | 2003-01-07 |
Family
ID=15320728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14266899A Expired - Fee Related JP3361480B2 (ja) | 1999-05-24 | 1999-05-24 | ホール素子を用いた電力量計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3361480B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4579523B2 (ja) * | 2003-09-30 | 2010-11-10 | 株式会社エルポート | 磁気ブリッジ型電力センサー |
| JP4673698B2 (ja) * | 2005-08-08 | 2011-04-20 | 日立電線株式会社 | 電線・ケーブルの断線検出方法及びその装置 |
-
1999
- 1999-05-24 JP JP14266899A patent/JP3361480B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000329801A (ja) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3398664B2 (ja) | 磁気抵抗センサの信号を評価する方法及びこの方法を実施する装置 | |
| JP2568620B2 (ja) | 電磁流量計 | |
| JP4037481B2 (ja) | モノリシック集積センサ回路 | |
| US4246497A (en) | Phase measuring circuit | |
| EP2728369A1 (en) | Hall electromotive force signal detection circuit and current sensor thereof | |
| US5877637A (en) | Resistance bridge and its use in conversion systems | |
| JPH04351969A (ja) | 電流測定回路 | |
| US20140021939A1 (en) | Current-measuring device | |
| JP3392029B2 (ja) | Ｉｃテスタの電圧印加電流測定回路 | |
| KR870003391A (ko) | 박막 강자성 전류 감지기를 갖고 있는 저렴한 자체 내장 무변압기 고상 전자 적산전력계 | |
| JP3361480B2 (ja) | ホール素子を用いた電力量計 | |
| JPH08327677A (ja) | 容量型センサ用検出回路および検出方法 | |
| JP3323446B2 (ja) | 磁気センサ回路 | |
| JP2008249351A (ja) | 温度測定回路 | |
| JP3462133B2 (ja) | ホール素子を用いた電力量計 | |
| JP2856521B2 (ja) | 電磁流量計 | |
| JPS5868615A (ja) | 磁気式ロ−タリ・エンコ−ダの出力回路 | |
| JPH0569631U (ja) | 容量式電磁流量計 | |
| JPH0933257A (ja) | 磁気方位センサ | |
| JPH0351748Y2 (ja) | ||
| JPS6324268B2 (ja) | ||
| JP5557181B2 (ja) | 同期検波回路、フラックスゲートセンサ、及びｆｍ復調装置 | |
| RU2229141C1 (ru) | Измеритель параметров двухполюсников | |
| JPS63133069A (ja) | 直流差電圧の測定装置 | |
| JP3396092B2 (ja) | 磁気検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121018 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131018 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |