JP3361480B2 - Watt hour meter using Hall element - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】 本発明は、ホール素子を用
いた電力量計の改良に関するものである。【０００２】 【従来の技術】電力量計において、電力（計測電圧Ｖ×
計測電流Ｉ）を計測する１つの手段としてホール素子が
用いられている。図７に示されるように、ホール素子１
の入力端子に計測電圧Ｖに相当するホール電流Ｉｃを流
し、ホール素子１の表面に計測電流Ｉに相当する磁界Ｂ
を与えると、ホール素子１から出力されるホール電圧Ｖ
ｈは（Ｋ×Ｂ×Ｉｃ）となり、このホール電圧Ｖｈから
電力値を計測することができる。積感度Ｋはホール素子
１が持つ定数である。但し、ホール素子１からの出力に
は、電力計測には不要な同相電圧Ｖcmと不平衡電圧Ｖho
が含まれる。同相電圧Ｖcmは、ホール電流Ｉｃにホール
素子１の入力抵抗Ｒinの半分を掛けたものであり、ホー
ル素子１の出力端子（Ｖ＋）にも出力端子（Ｖ−）にも
含まれる。不平衡電圧Ｖhoは、ホール電流Ｉｃに不平衡
抵抗Ｒhoを掛けたものであり、ホール電圧Ｖｈと同様、
出力端子（Ｖ＋）と出力端子（Ｖ−）の間に発生する。
なお、Ｐ１，Ｐ２は計測電圧Ｖが印加される電圧入力端
子である。【０００３】 ホール素子１を用いて電力量を計測する場
合、ホール電圧Ｖｈの増幅回路としては、同相電圧Ｖcm
を除去するための差動増幅回路２（増幅率Ａ）を用い、
後段に不平衡電圧Ｖhoを除去するためと電力値を電力量
に積算するための積分回路３を使用する。不平衡電圧Ｖ
hoは計測電圧Ｖと同じ周波数の交流電圧であるので、積
分されることにより正負が相殺されて零となる。この結
果、下記の（１）式に示す積分回路３の出力電圧Ｖout'
により電力量に相当するホール電圧Ｖｈを検出すること
ができる。【０００４】 Ｖout'＝∫（Ａ×Ｖｈ） ……（１） ホール素子出力の増幅回路として使用する差動増幅回路
の種類はいくつかあるが、図８に示されるように１個の
オペアンプ（演算増幅器）ＯＰによる差動増幅回路の場
合、ホール素子１の出力抵抗の影響を抑えるため、オペ
アンプＯＰの入力抵抗Ｒ１をホール素子の出力抵抗より
大きくし、さらに増幅率Ａを得るために帰還抵抗Ｒ２を
入力抵抗Ｒ１より大きくする必要がある。また、下記の
（２）式に示すオペアンプＯＰ（差動増幅回路）の出力
電圧Ｖout には、ホール電圧Ｖｈと不平衡電圧Ｖho以外
にオペアンプＯＰの入力オフセット電圧Ｖioや入力バイ
アス電流Ｉｂ＋，Ｉｂ−によるオフセット電圧Ｖibから
なる合計のオフセット電圧Ｖosが重畳される。【０００５】 Ｖout ＝（Ｒ２／Ｒ１）（Ｖｈ＋Ｖho）＋Ｖos ……（２） したがって、積分回路３の出力電圧Ｖout'は∫｛（Ｒ２
／Ｒ１）Ｖｈ＋Ｖos｝となる。【０００６】 【発明が解決しようとする課題】電力量計として軽負荷
を測定する際には、ホール電圧Ｖｈが微小電圧になるた
め、オフセット電圧Ｖosの影響が大きく、誤差要因とな
る。よって、高インピーダンスなオペアンプの入力端子
で受けるため、オペアンプ３個により差動増幅回路を構
成する方法もあるが、オペアンプの数が増えると、その
分オフセット電圧の影響も大きくなることから、図９に
示されるように必要最小限のオペアンプ２個による差動
増幅回路を使用することが好ましい。この場合、高イン
ピーダンスなオペアンプＯＰ１，ＯＰ２の入力端子で受
けることができるため、ホール素子１の出力抵抗の影響
が抑えられる。また、オペアンプのオフセット電圧のド
リフト低減法として、同一ペレット上で作られ、トラッ
キング特性を保証したデュアルのオペアンプを使用する
と良い。【０００７】 但し、オフセット電圧への対応としてオペ
アンプの選択に頼るこの方法は、あくまでドリフト低減
法であり、トラッキング特性を保証したデュアルのオペ
アンプを使用したとしても、２個のオペアンプＯＰ１，
ＯＰ２の入力オフセット電圧Ｖio1 ，Ｖio2 と入力バイ
アス電流Ｉb1，Ｉb2は完全には同値とならないため、オ
ペアンプＯＰ１，ＯＰ２によるオフセット電圧は下記の
（３）式に示されるように残ることになる。【０００８】 Ｖout ＝（１＋Ｒ２／Ｒ１）（Ｖｈ＋Ｖho−Ｖio1 ＋Ｖio2 ） −Ｒ２（Ｉb1−Ｉb2） ……（３） したがって、積分回路３の出力電圧Ｖout'は∫｛（１＋
Ｒ２／Ｒ１）（Ｖｈ−Ｖio1 ＋Ｖio2 ）−Ｒ２（Ｉb1−
Ｉb2）｝となる。 【０００９】 また、使用するオペアンプＯＰ１，ＯＰ
２は、同一ペレット上で作られ、トラッキング特性を保
証したデュアルのオペアンプという条件があり、オペア
ンプ全般に適用できないことになる。 （発明の目的） 本発明の目的は、差動増幅回路に使用される２個のオペ
アンプのオフセット電圧を除去することができ、しか
も、この２個のオペアンプを条件なしに選択使用するこ
とができるホール素子を用いた電力量計を提供すること
である。 【００１０】 【課題を解決するための手段】 上記目的を達成する
ために、本発明は、計測電圧と計測電流を乗算する手段
として用いられるホール素子と、該ホール素子の２つの
出力端子間の出力電圧を差動増幅する差動増幅回路と、
該差動増幅回路の出力を積分する積分回路とを有するホ
ール素子を用いた電力量計において、前記差動増幅回路
を、前記ホール素子の一方の出力端子に接続される第２
のオペアンプの反転入力側に、前記ホール素子の他方の
出力端子に接続される第１のオペアンプの出力側を接続
することによって構成すると共に、前記積分回路にて前
記第１及び第２のオペアンプのオフセット電圧が相殺さ
れるように、前記ホール素子の出力電圧に含まれる不平
衡電圧の周期に同期して、前記第１のオペアンプと第２
のオペアンプの位置を入れ換えるようにしたことを特徴
とするものである。【００１１】 【発明の実施の形態】図１は、本発明の実施の一形態で
ある、ホール素子を用いた電力量計の要部の構成を示す
図である。【００１２】 図１において、ホール素子１及び積分回路
３は図７〜９で説明したものと全く同様のものである。
ホール素子１が出力するホール電圧Ｖｈを差動増幅する
差動増幅回路として、図９で説明したものと同様に、２
個の非反転増幅形のオペアンプＯＰ１，ＯＰ２が用いら
れる。ホール素子１の一方の出力端子Ｖ（＋）（＝差動
増幅回路の一方の信号入力端子）にはオペアンプＯＰ２
の非反転入力端が接続され、ホール素子１の他方の出力
端子（＝差動増幅回路の他方の信号入力端子）にはオペ
アンプＯＰ１の非反転入力端が接続され、オペアンプＯ
Ｐ２の反転入力側にオペアンプＯＰ１の出力側が接続さ
れる。そして、オペアンプＯＰ１，ＯＰ２の入力側と出
力側にそれぞれ設けられたアナログスイッチＡＳによっ
て計測電圧Ｖの半周期毎にオペアンプＯＰ１，ＯＰ２の
位置が図１（ａ）と図１（ｂ）のように入れ換えられ
る。【００１３】 図９に示される差動増幅回路の出力電圧Ｖ
out は（３）式より（１＋Ｒ２／Ｒ１）（Ｖｈ＋Ｖho−
Ｖio1 ＋Ｖio2 ）−Ｒ２（Ｉb1−Ｉb2）であって、前段
のオペアンプＯＰ１の入力オフセンット電圧Ｖio1 はマ
イナス、後段のオペアンプＯＰ２の入力オフセンット電
圧Ｖio2 はプラスとなり、同様に入力バイアス電流につ
いてもＩb1とＩb2では正負極性が反対に現れる。よっ
て、２個のオペアンプＯＰ１，ＯＰ２の位置をアナログ
スイッチＡＳにより計測電圧Ｖの半周期毎に入れ換え、
図１（ａ）と図１（ｂ）の状態を繰り返すと、計測電圧
Ｖの１周期で見た場合に各々の入力オフセット電圧Ｖio
1 ，Ｖio2 と入力バイアス電流Ｉb1，Ｉb2は半周期毎に
正負に振り分けられ、積分回路３を通すと、除去され
る。この時の差動増幅回路の出力電圧Ｖout は（４）式
及び（５）式で示され、積分回路３の出力電圧Ｖout'は
（６）式で示される。なお、Ｒ１＝Ｒ３，Ｒ２＝Ｒ４で
ある。【００１４】 Ｖout ＝（１＋Ｒ２／Ｒ１）（Ｖｈ＋Ｖho−Ｖio1 ＋Ｖio2 ） −Ｒ２（Ｉb1−Ｉb2） ……（４） Ｖout ＝（１＋Ｒ２／Ｒ１）（Ｖｈ＋Ｖho＋Ｖio1 −Ｖio2 ） ＋Ｒ２（Ｉb1−Ｉb2） ……（５） Ｖout'＝∫｛（１＋Ｒ２／Ｒ１）Ｖｈ｝ ……（６） アナログスイッチＡＳの具体的な回路は、図２に示され
る通りである。アナログスイッチＡＳ１によってホール
素子１の出力端子Ｖ（＋）とオペアンプＯＰ１，ＯＰ２
のいずれか一方の非反転入力端との接続が切り換えられ
ると共に、ホール素子１の出力端子Ｖ（−）とオペアン
プＯＰ１，ＯＰ２のいずれか他方の非反転入力端との接
続が切り換えられる。アナログスイッチＡＳ２によって
オペアンプＯＰ１，ＯＰ２のいずれか一方の出力端と積
分回路３との接続が切り換えられると共に、オペアンプ
ＯＰ１，ＯＰ２のいずれか一方の反転入力端と抵抗Ｒ
３，Ｒ４の接続点との接続が切り換えられる。アナログ
スイッチＡＳ３によってオペアンプＯＰ１，ＯＰ２のい
ずれか他方の出力端と抵抗Ｒ１，Ｒ３の接続点との接続
が切り換えられると共に、オペアンプＯＰ１，ＯＰ２の
いずれか他方の反転入力端と抵抗Ｒ１，Ｒ２の接続点と
の接続が切り換えられる。【００１５】 アナログスイッチＡＳ１〜ＡＳ３を制御す
るためのクロックＣＫを不平衡電圧Ｖhoと同期させる必
要があるので、不平衡電圧Ｖhoと同じ周波数の計測電圧
ＶからコンパレータＯＰ３を用いてゼロクロス信号を検
出し、ゼロクロス信号をそのままクロックＣＫとして使
用しても良いし、分周回路により分周したものをクロッ
クＣＫとして使用しても良い。ゼロクロス信号をそのま
まクロックＣＫとして使用した場合の図１の各部の波形
を図３に示す。アナログスイッチＡＳ１〜ＡＳ３を制御
するためには、反転したクロックＣＫも必要となるた
め、コンパレータＯＰ３或いは分周回路後段にインバー
タＩＶとバッファＢＵを配置する。ツェナーダイオード
ＺＤ１，ＺＤ２はホール素子１とコンパレータＯＰ３の
保護用に接続される。【００１６】 図３の各部の波形を参照しながら、動作に
ついて説明する。ホール素子１の入力端子に計測電圧Ｖ
に相当するホール電流Ｉｃを流し、ホール素子１の表面
に計測電流Ｉに相当する磁界Ｂを与えると、ホール素子
１から出力されるホール電圧Ｖｈは（Ｋ×Ｂ×Ｉｃ）と
なり、このホール電圧Ｖｈから電力値を計測することが
できる。積感度Ｋはホール素子１が持つ定数である。但
し、ホール素子１からの出力には、電力計測には不要な
同相電圧Ｖcmと不平衡電圧Ｖhoが含まれ、これらは計測
電圧Ｖと同じ周波数のものである。同相電圧Ｖcmは、ホ
ール電流Ｉｃにホール素子１の入力抵抗Ｒinの半分を掛
けたものであり、ホール素子１の出力端子（Ｖ＋）にも
出力端子（Ｖ−）にも含まれる。このため、差動増幅す
ることによって除去される。不平衡電圧Ｖhoは、ホール
電流Ｉｃに不平衡抵抗Ｒhoを掛けたものであり、ホール
電圧Ｖｈと同様、出力端子（Ｖ＋）と出力端子（Ｖ−）
の間に発生する。【００１７】 不平衡電圧Ｖhoは、計測電圧Ｖと同じ周波
数の交流信号であるため、正負の面積が等しくなる１周
期が終了した時に積分回路３で除去される。同じく、オ
ペアンプＯＰ１，ＯＰ２の入力オフセット電圧Ｖio1 ，
Ｖio2 と入力バイアス電流Ｉb1，Ｉb2によるオフセット
電圧からなる合計のオフセット電圧Ｖos1 ，Ｖos2 につ
いても、オフセット電圧Ｖos1 は、｛−（１＋Ｒ２／Ｒ
１）Ｖio1 −Ｒ２×Ｉb1｝の値と｛（１＋Ｒ２／Ｒ１）
Ｖio1 ＋Ｒ２×Ｉb1｝の値を半周期毎に交互にとり、オ
フセット電圧Ｖos2 は、｛（１＋Ｒ２／Ｒ１）Ｖio2 ＋
Ｒ２×Ｉb2｝の値と｛−（１＋Ｒ２／Ｒ１）Ｖio2 −Ｒ
２×Ｉb2｝の値を半周期毎に交互にとるので、オペアン
プＯＰ１，ＯＰ２を入れ換えるクロックＣＫの１周期が
終了した時に積分回路３で除去される。よって、積分回
路３の出力で電力量を検出（サンプリング）するタイミ
ングは、不平衡電圧Ｖhoの周期とオペアンプＯＰ１，Ｏ
Ｐ２を入れ換えるクロックＣＫの周期が同期した時とな
り、同期さえしていれば、１周期毎に検出しても、何周
期かまとめて検出しても良い。また、オペアンプＯＰ
１，ＯＰ２を入れ換えるクロックＣＫはデューティ比が
等しいことが条件であり、電力量を検出（サンプリン
グ）するタイミングと不平衡電圧Ｖhoとに同期していれ
ば、周波数は速くても遅くても良い。但し、速や過ぎる
場合は、オペアンプＯＰ１，ＯＰ２が対応できないこと
や、不安定になることがあるため、注意する必要があ
る。【００１８】 図１及び図２の実施形態によれば、２個の
オペアンプＯＰ１，ＯＰ２による差動増幅回路の入力イ
ンピーダンスが高いため、センシング部となるホール素
子１の出力インピーダンスの影響を受けない他、オフセ
ット電圧のゼロ調整を行う必要がなく、ドリフトにも対
応し、オフセット電圧を除去することができる。使用す
るオペアンプの条件としても、オフセット電圧を正負に
振り分けてキャンセルするため、オフセット電圧が信号
電圧よりも大きくても構わず、また、同一ペレット上で
作られ、トラッキング特性を保証したオペアンプといっ
た条件のないため、オペアンプ全般に適用することがで
きる。 【００１９】 図４は、本発明に係る参考技術例であ
る、直流電位差信号検出装置の構成を示す図である。 【００２０】 本参考技術例は、直流電圧Ｖ１とＶ２の
電位差を計測する場合に図１に示される差動増幅回路と
積分回路を使用するものである。【００２１】 直流電圧Ｖ２が入力される差動増幅回路の
一方の信号入力端子にはオペアンプＯＰ２の非反転入力
端が接続され、直流電圧Ｖ１が入力される差動増幅回路
の他方の信号入力端子にはオペアンプＯＰ１の非反転入
力端が接続され、オペアンプＯＰ２の反転入力側にオペ
アンプＯＰ１の出力側が接続される。そして、オペアン
プＯＰ１，ＯＰ２の入力側と出力側にそれぞれ設けられ
たアナログスイッチＡＳによって所定の周波数のクロッ
クの半周期毎にオペアンプＯＰ１，ＯＰ２の位置が図４
（ａ）と図４（ｂ）のように入れ換えられる。【００２２】 ２個のオペアンプＯＰ１，ＯＰ２の位置を
アナログスイッチＡＳによりクロックの半周期毎に入れ
換え、図４（ａ）と図４（ｂ）の状態を繰り返すと、１
周期で見た場合に各々の入力オフセット電圧Ｖio1 ，Ｖ
io2 と入力バイアス電流Ｉb1，Ｉb2は半周期毎に正負に
振り分けられ、積分回路３を通すと、除去される。この
時の差動増幅回路の出力電圧Ｖout は（７）式及び
（８）式で示され、この周期に合わせて積分回路３の出
力電圧を検出（サンプリング）すると、積分回路３の出
力電圧Ｖout'は（９）式で示される。なお、Ｒ１＝Ｒ
３，Ｒ２＝Ｒ４である。【００２３】 Ｖout ＝−（１＋Ｒ２／Ｒ１）（Ｖ１−Ｖ２＋Ｖio1 −Ｖio2 ） −Ｒ２（Ｉb1−Ｉb2） ……（７） Ｖout ＝−（１＋Ｒ２／Ｒ１）（Ｖ１−Ｖ２−Ｖio1 ＋Ｖio2 ） ＋Ｒ２（Ｉb1−Ｉb2） ……（８） Ｖout'＝∫｛−（１＋Ｒ２／Ｒ１）（Ｖ１−Ｖ２）｝ ……（９） 直流電圧Ｖ１またはＶ２を接地すると、グランドに対す
る電圧を検出することも可能である。【００２４】 アナログスイッチＡＳの具体的な回路は、
図５に示される通りである。大部分は図２と同様である
が、アナログスイッチＡＳ１〜ＡＳ３を制御するクロッ
クＣＫとして、水晶発振器４からのクロックを分周回路
５で分周したものを使用する。分周を行うのは、速いク
ロックＣＫでオペアンプＯＰ１，ＯＰ２を入れ換える
と、オペアンプＯＰ１，ＯＰ２が対応できないことや、
不安定になることがあるためである。【００２５】 図６の各部の波形を参照しながら、動作に
ついて説明する。直流電圧Ｖ１がオペアンプＯＰ１，Ｏ
Ｐ２のうちのいずれか一方の非反転入力端に印加され、
直流電圧Ｖ２がオペアンプＯＰ１，ＯＰ２のうちの他方
の非反転入力端に印加されると、この差動増幅回路から
は、電位差（Ｖ１−Ｖ２）に関して｛−（１＋Ｒ２／Ｒ
１）（Ｖ１−Ｖ２）｝が出力される。オペアンプＯＰ
１，ＯＰ２のオフセット電圧Ｖos1 ，Ｖos2 について
も、オフセット電圧Ｖos1 は、｛−（１＋Ｒ２／Ｒ１）
Ｖio1 −Ｒ２×Ｉb1｝の値と｛（１＋Ｒ２／Ｒ１）Ｖio
1 ＋Ｒ２×Ｉb1｝の値をクロックＣＫの半周期毎に交互
にとり、オフセット電圧Ｖos2 は、｛（１＋Ｒ２／Ｒ
１）Ｖio2 ＋Ｒ２×Ｉb2｝の値と｛−（１＋Ｒ２／Ｒ
１）Ｖio2 −Ｒ２×Ｉb2｝の値をクロックＣＫの半周期
毎に交互にとるので、オペアンプＯＰ１，ＯＰ２を入れ
換えるクロックＣＫの１周期が終了した時に積分回路３
で除去される。 【００２６】 【発明の効果】 以上説明したように、本発明によれ
ば、ホール素子の２つの出力端子間の出力電圧を差動増
幅する差動増幅回路を、前記ホール素子の一方の出力端
子に接続される第２のオペアンプの反転入力側に、前記
ホール素子の他方の出力端子に接続される第１のオペア
ンプの出力側を接続することによって構成すると共に、
前記差動増幅回路の出力を積分する積分回路にて前記第
１及び第２のオペアンプのオフセット電圧が相殺される
ように、前記ホール素子の出力電圧に含まれる不平衡電
圧の周期に同期して、前記第１のオペアンプと第２のオ
ペアンプの位置を入れ換えるようにしたことによって、
差動増幅回路に使用される２個のオペアンプのオフセッ
ト電圧を除去することができ、しかも、この２個のオペ
アンプを条件なしに選択使用することができる。Description: BACKGROUND OF THE INVENTION [0001] 1. Field of the Invention [0002] The present invention uses a Hall element .
The improvement of the watt hour meter . 2. Description of the Related Art In a watt-hour meter, electric power (measured voltage V ×
As one means for measuring the measurement current I), a Hall element is used. As shown in FIG.
A Hall current Ic corresponding to the measurement voltage V flows through the input terminal of the Hall element 1, and a magnetic field B corresponding to the measurement current I flows on the surface of the Hall element 1.
, The Hall voltage V output from the Hall element 1
h is (K × B × Ic), and the power value can be measured from the Hall voltage Vh. The product sensitivity K is a constant of the Hall element 1. However, the output from the Hall element 1 includes the common-mode voltage Vcm and the unbalanced voltage Vho, which are unnecessary for power measurement.
Is included. The common-mode voltage Vcm is obtained by multiplying the Hall current Ic by half of the input resistance Rin of the Hall element 1, and is included in the output terminal (V +) and the output terminal (V-) of the Hall element 1. The unbalanced voltage Vho is obtained by multiplying the hall current Ic by the unbalanced resistance Rho.
It occurs between the output terminal (V +) and the output terminal (V-).
P1 and P2 are voltage input terminals to which the measurement voltage V is applied. When measuring the electric energy using the Hall element 1, the common mode voltage Vcm is used as an amplifier circuit for the Hall voltage Vh.
Using a differential amplifier circuit 2 (amplification factor A) for removing
An integration circuit 3 for removing the unbalanced voltage Vho and integrating a power value into a power amount is used in a subsequent stage. Unbalanced voltage V
Since ho is an AC voltage having the same frequency as the measurement voltage V, the integration cancels out the positive and negative and becomes zero. As a result, the output voltage Vout ′ of the integrating circuit 3 shown in the following equation (1)
Thus, the Hall voltage Vh corresponding to the electric energy can be detected. [0004] Vout '= ∫ (A × Vh ) ...... (1) kind of differential amplifier circuit used as an amplifier circuit of the Hall element output is there some one operational amplifier as shown in FIG. 8 ( In the case of a differential amplifier circuit using an operational amplifier (OP), the input resistance R1 of the operational amplifier OP is made larger than the output resistance of the Hall element in order to suppress the influence of the output resistance of the Hall element 1, and the feedback resistance is obtained in order to obtain the amplification factor A. R2 must be larger than input resistance R1. In addition to the Hall voltage Vh and the unbalanced voltage Vho, the output voltage Vout of the operational amplifier OP (differential amplifier circuit) shown in the following equation (2) includes an input offset voltage Vio of the operational amplifier OP and input bias currents Ib + and Ib−. Is superimposed on the total offset voltage Vos. [0005] Vout = (R2 / R1) ( Vh + Vho) + Vos ...... (2) Therefore, the output voltage Vout of the integrator circuit 3 'is ∫ {(R2
/ R1) Vh + Vos｝. [0006] When a light load is measured as a watt-hour meter, the Hall voltage Vh becomes a very small voltage, so that the offset voltage Vos has a large effect and causes an error. Therefore, there is a method of forming a differential amplifier circuit with three operational amplifiers in order to receive the signal at the input terminal of the high-impedance operational amplifier. However, as the number of operational amplifiers increases, the influence of the offset voltage increases. It is preferable to use a differential amplifier circuit composed of two minimum necessary operational amplifiers as shown in FIG. In this case, since the signal can be received at the input terminals of the high-impedance operational amplifiers OP1 and OP2, the effect of the output resistance of the Hall element 1 can be suppressed. As a method for reducing the drift of the offset voltage of the operational amplifier, it is preferable to use a dual operational amplifier made on the same pellet and having guaranteed tracking characteristics. [0007] However, this method relies on the selection of the operational amplifier as a response to the offset voltage is merely drift reduction method, even when using a dual op amp with guaranteed tracking characteristics, two operational amplifiers OP1,
Since the input offset voltages Vio1 and Vio2 of OP2 and the input bias currents Ib1 and Ib2 are not completely the same, the offset voltage by the operational amplifiers OP1 and OP2 remains as shown in the following equation (3). [0008] Vout = (1 + R2 / R1 ) (Vh + Vho-Vio1 + Vio2) -R2 (Ib1-Ib2) ...... (3) Therefore, the output voltage Vout of the integrator circuit 3 'is ∫ {(1+
R2 / R1) (Vh-Vio1 + Vio2) -R2 (Ib1-
Ib2)｝. The operational amplifiers OP1 and OP used
No. 2 is made on the same pellet and has a condition of a dual operational amplifier that guarantees tracking characteristics, and cannot be applied to all operational amplifiers. (Object of the Invention) An object of the present invention is to eliminate the offset voltages of two operational amplifiers used in a differential amplifier circuit, and to select and use these two operational amplifiers without any condition. An object of the present invention is to provide a watt hour meter using a Hall element . [0010] In order to achieve the above object, the present invention provides a means for multiplying a measured voltage by a measured current.
And a Hall element used as
A differential amplifier circuit for differentially amplifying an output voltage between output terminals ,
E having an integrating circuit for integrating an output of the differential amplifier circuit
In a watt hour meter using a Hall element , the differential amplifier circuit is connected to a second output terminal connected to one output terminal of the Hall element .
Of the inverting input of the operational amplifier, the other of said Hall element
An output terminal of the first operational amplifier is connected to an output terminal. The output of the Hall element is connected so that offset voltages of the first and second operational amplifiers are offset by the integration circuit. Complaints included in voltage
The first operational amplifier and the second operational amplifier are synchronized with the cycle of the balanced voltage .
The positions of the operational amplifiers are interchanged. [0011] Figure 1 DETAILED DESCRIPTION OF THE INVENTION, which is an embodiment of the present invention, is a diagram showing a structure of a main portion of a watt hour meter using a Hall element. In FIG . 1, a Hall element 1 and an integrating circuit 3 are exactly the same as those described with reference to FIGS.
As a differential amplifier circuit for differentially amplifying the Hall voltage Vh output from the Hall element 1 as in FIG.
The non-inverting amplification type operational amplifiers OP1 and OP2 are used. One output terminal V (+) of the Hall element 1 (= one signal input terminal of the differential amplifier circuit) is connected to an operational amplifier OP2.
And the other output terminal of the Hall element 1 (= the other signal input terminal of the differential amplifier circuit) is connected to the non-inverted input terminal of the operational amplifier OP1.
The output side of the operational amplifier OP1 is connected to the inverting input side of P2. The positions of the operational amplifiers OP1 and OP2 are changed every half cycle of the measurement voltage V by the analog switches AS provided on the input side and the output side of the operational amplifiers OP1 and OP2 as shown in FIGS. 1A and 1B. Be replaced. The output voltage V of the differential amplifier circuit shown in FIG .
out is (1 + R2 / R1) (Vh + Vho-
Vio1 + Vio2) -R2 (Ib1-Ib2), where the input off-centre voltage Vio1 of the operational amplifier OP1 at the preceding stage is minus, and the input off-centre voltage Vio2 of the operational amplifier OP2 at the subsequent stage is plus. Positive and negative polarities appear oppositely. Therefore, the positions of the two operational amplifiers OP1 and OP2 are switched by the analog switch AS every half cycle of the measurement voltage V,
When the states of FIG. 1A and FIG. 1B are repeated, each input offset voltage Vio when viewed in one cycle of the measurement voltage V
1 and Vio2 and the input bias currents Ib1 and Ib2 are distributed positively and negatively every half cycle. At this time, the output voltage Vout of the differential amplifier circuit is expressed by equations (4) and (5), and the output voltage Vout ′ of the integration circuit 3 is expressed by equation (6). Note that R1 = R3 and R2 = R4. [0014] Vout = (1 + R2 / R1 ) (Vh + Vho-Vio1 + Vio2) -R2 (Ib1-Ib2) ...... (4) Vout = (1 + R2 / R1) (Vh + Vho + Vio1 -Vio2) + R2 (Ib1-Ib2) ...... (5 Vout ′ = {(1 + R2 / R1) Vh} (6) A specific circuit of the analog switch AS is as shown in FIG. The output terminal V (+) of the Hall element 1 is connected to the operational amplifiers OP1 and OP2 by the analog switch AS1.
And the connection between the output terminal V (−) of the Hall element 1 and one of the other non-inverting input terminals of the operational amplifiers OP1 and OP2 is switched. The connection between the output terminal of one of the operational amplifiers OP1 and OP2 and the integration circuit 3 is switched by the analog switch AS2, and the inverting input terminal of one of the operational amplifiers OP1 and OP2 and the resistor R
The connection with the connection point of R3 and R4 is switched. The connection between the other output terminal of the operational amplifiers OP1 and OP2 and the connection point of the resistors R1 and R3 is switched by the analog switch AS3, and the connection between the other inverting input terminal of the operational amplifiers OP1 and OP2 and the resistors R1 and R2. The connection with the point is switched. Since it is necessary to synchronize the clock CK for controlling the analog switches AS1 to AS3 with the unbalanced voltage Vho, a zero-cross signal is detected from the measured voltage V having the same frequency as the unbalanced voltage Vho using the comparator OP3. Alternatively, the zero-cross signal may be used as it is as the clock CK, or a frequency-divided signal may be used as the clock CK. FIG. 3 shows waveforms at various parts in FIG. 1 when the zero-cross signal is used as it is as the clock CK. In order to control the analog switches AS1 to AS3, an inverted clock CK is also required. Therefore, the inverter IV and the buffer BU are arranged at the stage after the comparator OP3 or the frequency dividing circuit. Zener diodes ZD1 and ZD2 are connected for protection of Hall element 1 and comparator OP3. The operation will be described with reference to the waveforms at various parts in FIG. The measured voltage V is applied to the input terminal of the Hall element 1.
When a magnetic field B corresponding to the measured current I is applied to the surface of the Hall element 1, the Hall voltage Vh output from the Hall element 1 becomes (K × B × Ic). The power value can be measured from Vh. The product sensitivity K is a constant of the Hall element 1. However, the output from the Hall element 1 includes a common mode voltage Vcm and an unbalanced voltage Vho which are unnecessary for power measurement, and these have the same frequency as the measurement voltage V. The common-mode voltage Vcm is obtained by multiplying the Hall current Ic by half of the input resistance Rin of the Hall element 1, and is included in the output terminal (V +) and the output terminal (V-) of the Hall element 1. Therefore, they are removed by differential amplification. The unbalanced voltage Vho is obtained by multiplying the hall current Ic by the unbalanced resistance Rho, and like the Hall voltage Vh, the output terminal (V +) and the output terminal (V−).
Occurs during Since the unbalanced voltage Vho is an AC signal having the same frequency as the measured voltage V, the unbalanced voltage Vho is removed by the integrating circuit 3 when one cycle in which the positive and negative areas are equal is completed. Similarly, the input offset voltage Vio1 of the operational amplifiers OP1 and OP2,
As for the total offset voltages Vos1 and Vos2 composed of Vio2 and the offset voltages due to the input bias currents Ib1 and Ib2, the offset voltage Vos1 is also represented by the equation:
1) The value of Vio1−R2 × Ib1} and {(1 + R2 / R1)}
The value of Vio1 + R2 × Ib1} is alternately taken every half cycle, and the offset voltage Vos2 is {(1 + R2 / R1) Vio2 +
R2 × Ib2} value and {− (1 + R2 / R1) Vio2−R
Since the value of 2 × Ib2} is alternately taken every half cycle, it is removed by the integrating circuit 3 when one cycle of the clock CK for replacing the operational amplifiers OP1 and OP2 is completed. Therefore, the timing of detecting (sampling) the electric energy from the output of the integrating circuit 3 is determined by the period of the unbalanced voltage Vho and the operational amplifiers OP1 and OP
When the cycles of the clocks CK for exchanging P2 are synchronized, and as long as the clocks CK are synchronized, detection may be performed for each cycle or may be performed for several cycles at a time. Also, the operational amplifier OP
The clock CK for replacing 1 and OP2 must have the same duty ratio, and the frequency may be fast or slow as long as it is synchronized with the timing of detecting (sampling) the electric energy and the unbalanced voltage Vho. However, if the speed is too high, the operational amplifiers OP1 and OP2 may not be able to cope or may become unstable. According to the embodiment of FIGS. 1 and 2, since the input impedance of the differential amplifier circuit according to two operational amplifiers OP1, OP2 is high, not affected by the output impedance of the Hall element 1 comprising a sensing portion other In addition, it is not necessary to perform zero adjustment of the offset voltage, it is possible to cope with drift, and the offset voltage can be removed. As for the conditions of the operational amplifier to be used, the offset voltage can be positively or negatively canceled to cancel, so that the offset voltage can be higher than the signal voltage, or the operational amplifier must be made on the same pellet and guarantee the tracking characteristics. Therefore, it can be applied to operational amplifiers in general. FIG. 4 is a diagram showing a configuration of a DC potential difference signal detecting device, which is a reference technology example according to the present invention. In this embodiment , the differential amplifier and the integrating circuit shown in FIG. 1 are used to measure the potential difference between the DC voltages V1 and V2. [0021] to one signal input terminal of the differential amplifier circuit to which a DC voltage V2 is input is connected to the non-inverting input terminal of the operational amplifier OP2, the other signal input terminal of the differential amplifier circuit to which a DC voltage V1 is input Is connected to the non-inverting input terminal of the operational amplifier OP1, and the inverting input terminal of the operational amplifier OP2 is connected to the output side of the operational amplifier OP1. Then, the positions of the operational amplifiers OP1 and OP2 are changed by the analog switches AS provided on the input side and the output side of the operational amplifiers OP1 and OP2 every half cycle of the clock having the predetermined frequency.
(A) is exchanged as shown in FIG. 4 (b). [0022] The position of the two operational amplifiers OP1, OP2 replaced every half cycle of the clock by the analog switches AS, repeating the state of FIG. 4 (b) 4 and (a), 1
The input offset voltage Vio1, Vio
io2 and the input bias currents Ib1 and Ib2 are divided into positive and negative in every half cycle, and are removed when passing through the integration circuit 3. The output voltage Vout of the differential amplifier circuit at this time is expressed by the equations (7) and (8). When the output voltage of the integration circuit 3 is detected (sampled) in accordance with this cycle, the output voltage Vout of the integration circuit 3 is obtained. 'Is represented by equation (9). Note that R1 = R
3, R2 = R4. [0023] Vout = - (1 + R2 / R1) (V1-V2 + Vio1 -Vio2) -R2 (Ib1-Ib2) ...... (7) Vout = - (1 + R2 / R1) (V1-V2-Vio1 + Vio2) + R2 (Ib1- Ib2) (8) Vout '= {-(1 + R2 / R1) (V1-V2)} (9) When the DC voltage V1 or V2 is grounded, the voltage with respect to the ground can be detected. [0024] The specific circuit of the analog switch AS is,
As shown in FIG. Most of the configuration is the same as that shown in FIG. 2, but a clock obtained by dividing the clock from the crystal oscillator 4 by the frequency dividing circuit 5 is used as the clock CK for controlling the analog switches AS1 to AS3. The frequency division is performed when the operational amplifiers OP1 and OP2 are replaced by the fast clock CK,
This is because it may become unstable. The operation will be described with reference to the waveforms at various points in FIG . DC voltage V1 is applied to operational amplifiers OP1 and O
P2 is applied to one of the non-inverting input terminals,
When the DC voltage V2 is applied to the other non-inverting input terminal of the operational amplifiers OP1 and OP2, the differential amplifying circuit outputs ｛− (1 + R2 / R) with respect to the potential difference (V1−V2).
1) (V1-V2)} is output. Operational amplifier OP
Also for the offset voltages Vos1 and Vos2 of OP1 and OP2, the offset voltage Vos1 is given by:-(1 + R2 / R1)
Vio1−R2 × Ib1} value and {(1 + R2 / R1) Vio
The value of 1 + R2 × Ib1} is alternately taken every half cycle of the clock CK, and the offset voltage Vos2 becomes {(1 + R2 / R
1) The value of Vio2 + R2 × Ib2} and {− (1 + R2 / R)
1) Since the value of Vio2−R2 × Ib2} is alternately taken every half cycle of the clock CK, when one cycle of the clock CK for replacing the operational amplifiers OP1 and OP2 ends, the integration circuit 3
Is removed by As described above, according to the present invention, the output voltage between the two output terminals of the Hall element is differentially increased.
Width of the differential amplifier circuit to one output terminal of the Hall element.
Is connected to the inverting input of a second operational amplifier connected to the
A first opera connected to the other output terminal of the Hall element
And by connecting the output side of the
The integration circuit integrating the output of the differential amplifier circuit
Offset voltages of the first and second operational amplifiers are offset
As described above, the unbalanced voltage included in the output voltage of the Hall element
The first operational amplifier and the second operational amplifier are synchronized with the cycle of the pressure.
By changing the position of the pair amp,
The offset voltages of the two operational amplifiers used in the differential amplifier circuit can be removed, and the two operational amplifiers can be selectively used without any condition.

【図面の簡単な説明】 【図１】本発明の実施の一形態である、ホール素子を用
いた電力量計の要部の構成を示す図である。 【図２】図１におけるアナログスイッチの具体的な回路
を示す図である。 【図３】図１の各部の波形を示す図である。 【図４】 本発明に係る参考技術例である、直流電位差
信号検出装置の構成を示す図である。 【図５】図４におけるアナログスイッチの具体的な回路
を示す図である。 【図６】図４の各部の波形を示す図である。 【図７】従来のホール素子を用いた電力量計の要部の構
成を示す図である。 【図８】図７における差動増幅回路の一例を示す図であ
る。 【図９】図７における差動増幅回路の他の例を示す図で
ある。 【符号の説明】 １ ホール素子 ２ 差動増幅回路 ３ 積分回路 ４ 水晶発振器 ５ 分周回路 ＯＰ１，ＯＰ２ オペアンプ ＡＳ，ＡＳ１，ＡＳ２，ＡＳ３ アナログスイッチ Ｒ１，Ｒ２，Ｒ３，Ｒ４ 抵抗 Ｖ 計測電圧 Ｉ 計測電流 Ｖｈ ホール電圧 Ｖio1 ，Ｖio2 入力オフセット電圧 Ｉb1，Ｉb2 入力バイアス電流 Ｖ１，Ｖ２ 直流電圧BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram showing a configuration of a main part of a watt hour meter using a Hall element, which is one embodiment of the present invention. FIG. 2 is a diagram showing a specific circuit of the analog switch in FIG. 1; FIG. 3 is a diagram showing waveforms at various parts in FIG. 1; FIG. 4 is a diagram showing a configuration of a DC potential difference signal detection device, which is a reference technology example according to the present invention. FIG. 5 is a diagram showing a specific circuit of the analog switch in FIG. 4; FIG. 6 is a diagram showing waveforms at various parts in FIG. 4; FIG. 7 is a diagram showing a configuration of a main part of a watt hour meter using a conventional Hall element. FIG. 8 is a diagram illustrating an example of a differential amplifier circuit in FIG. 7; FIG. 9 is a diagram illustrating another example of the differential amplifier circuit in FIG. 7; [Description of Signs] 1 Hall element 2 Differential amplifier circuit 3 Integrator circuit 4 Crystal oscillator 5 Divider circuit OP1, OP2 Operational amplifiers AS, AS1, AS2, AS3 Analog switches R1, R2, R3, R4 Resistance V Measurement voltage I Measurement current Vh Hall voltage Vio1, Vio2 Input offset voltage Ib1, Ib2 Input bias current V1, V2 DC voltage

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 21/08 G01R 22/00 120 G01R 19/00 ──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int. Cl. ⁷ , DB name) G01R 21/08 G01R 22/00 120 G01R 19/00

Claims (1)

(57)【特許請求の範囲】 【請求項１】 計測電圧と計測電流を乗算する手段とし
て用いられるホール素子と、該ホール素子の２つの出力
端子間の出力電圧を差動増幅する差動増幅回路と、該差
動増幅回路の出力を積分する積分回路とを有するホール
素子を用いた電力量計において、前記差動増幅回路を、
前記ホール素子の一方の出力端子に接続される第２のオ
ペアンプの反転入力側に、前記ホール素子の他方の出力
端子に接続される第１のオペアンプの出力側を接続する
ことによって構成すると共に、前記積分回路にて前記第
１及び第２のオペアンプのオフセット電圧が相殺される
ように、前記ホール素子の出力電圧に含まれる不平衡電
圧の周期に同期して、前記第１のオペアンプと第２のオ
ペアンプの位置を入れ換えるようにしたことを特徴とす
るホール素子を用いた電力量計。(57) [Claims] [Claim 1] A means for multiplying a measured voltage and a measured current.
Element and two outputs of the Hall element
A hall having a differential amplifier circuit for differentially amplifying an output voltage between terminals and an integrating circuit for integrating the output of the differential amplifier circuit
In a watt hour meter using an element, the differential amplifier circuit
The other output of the Hall element is connected to the inverting input of a second operational amplifier connected to one output terminal of the Hall element.
The output voltage of the Hall element is configured such that the output side of the first operational amplifier connected to the terminal is connected, and the offset voltage of the first and second operational amplifiers is offset by the integration circuit. Unbalanced electricity contained in
A watt-hour meter using a Hall element , wherein the positions of the first operational amplifier and the second operational amplifier are switched in synchronization with a cycle of a pressure .