JP3360298B2 - D/aコンバータ - Google Patents
D/aコンバータInfo
- Publication number
- JP3360298B2 JP3360298B2 JP27560595A JP27560595A JP3360298B2 JP 3360298 B2 JP3360298 B2 JP 3360298B2 JP 27560595 A JP27560595 A JP 27560595A JP 27560595 A JP27560595 A JP 27560595A JP 3360298 B2 JP3360298 B2 JP 3360298B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- resistance
- resistance value
- digital input
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
抵抗及び抵抗値2Rの複数の抵抗を有した、抵抗値Rの
前記抵抗を直列接続し、該直列接続の両端及び抵抗間の
それぞれの接続点に対して、抵抗値2Rの抵抗の一端が
1つずつ接続され、該直列接続の一方の端に接続された
抵抗値2Rの抵抗の他端がグランド電位に接続されたR
−2R型ラダー抵抗と、前記他端がグランド電位に接続
された抵抗値2Rの前記抵抗を除く抵抗値2Rの前記抵
抗の、前記接続点とは反対端に対して接続される、入力
されるデジタル入力信号に応じて、基準電圧又はグラン
ド電位を選択的に接続切換えするための複数のトランジ
スタスイッチ回路とを用い、前記デジタル入力信号に応
じたアナログ出力信号を、前記直列接続の前記他端がグ
ランド電位に接続された抵抗値2Rの前記抵抗が接続さ
れた方とは異なる方の端から得るようにしたD/Aコン
バータに係り、特に、R−2R型ラダー抵抗に対して接
続されて用いられるトランジスタスイッチ回路のオン抵
抗の影響による、デジタル入力信号に対するアナログ出
力信号の直線性の誤差や偏差を低減することで、D/A
変換精度の向上や、ビット精度の向上を図ることができ
るD/Aコンバータに関する。
R型ラダー抵抗を用いるD/Aコンバータの回路図であ
る。
−1)のデジタル入力信号をアナログ出力信号Voに変
換するものと仮定する。又、D0がLSB(least sign
ificant bit )であり、D(n−1)がMSB(most s
ignificant bit)であるとする。
は、合計(n−1)個の、抵抗値がRの抵抗が用いられ
ている。なお、該抵抗を、以降、抵抗Rと称する。又、
合計(n+1)個の抵抗値が2R(=R×2)の抵抗が
用いられている。なお、該抵抗を、以降、抵抗2Rと称
する。このようなR−2R型ラダー抵抗では、抵抗Rが
直列接続され、該直列接続の抵抗R間のそれぞれの接続
点に対して、抵抗2Rが1つずつ、該抵抗2Rの一端が
接続された構造が基本となっている。
合計n個の抵抗2Rそれぞれに対して、1つずつ、スイ
ッチ回路S0〜S(n−1)が接続されている。該スイ
ッチ回路は、抵抗2Rの、直列接続の抵抗R間の接続点
への接続端とは反対端に対して接続されている。
は、該当する抵抗2R側に対して、基準電圧Vref又
はグランドGNDを選択的に接続切換えする。これらス
イッチ回路のこのような接続切換えは、該当するデジタ
ル入力信号D0〜D(n−1)の論理状態に従って行わ
れる。又、このような接続切換えの際、スイッチコント
ロール12は、スイッチ回路S0〜S(n−1)をそれ
ぞれオンオフする信号を、入力するデジタル入力信号D
0〜D(n−1)に従って出力する。
tal oxide semiconductor )プロセスで製造される、R
−2R型ラダー抵抗を用いるD/Aコンバータの回路図
である。
バータはnビットのデジタル入力信号D0〜D(n−
1)をアナログ出力信号Voへと変換するものである。
ただし、入力されるデジタル信号は負論理であり、デジ
タル信号(D0バー)〜(D(n−1)バー)となって
いる。又、R−2R型ラダー抵抗についても、前述の図
3と同様に構成されており、合計(n−1)個の抵抗R
と、合計(n+1)個の抵抗2Rが用いられている。
D/Aコンバータでは、前述した図3のスイッチ回路S
0〜S(n−1)に対応するものが、PチャネルMOS
(metal oxide semiconductor )トランジスタTP、及
びNチャネルMOSトランジスタTNを用いる、トラン
ジスタスイッチ回路となっている。このトランジスタス
イッチ回路において、PチャネルMOSトランジスタT
Pと、NチャネルMOSトランジスタTNとは直列接続
され、これらPチャネルMOSトランジスタTP及びN
チャネルMOSトランジスタTNのドレインは該当する
抵抗2Rの一端に接続されている。又、PチャネルMO
SトランジスタTPのソースには基準電圧Vrefが接
続され、NチャネルMOSトランジスタTNのソースに
はグランドGNDが接続されている。
の入力へインバータ回路Iを接続した、R−2R型ラダ
ー抵抗を用いるD/Aコンバータの回路図である。
ダー抵抗を用いるD/Aコンバータは、前述の図4のD
/Aコンバータを2ビット構成(n=2)としたものと
考えることができるが、図示される如く、デジタル入力
信号D0、D1を入力するトランジスタスイッチ回路の
入力には、それぞれ、インバータ回路Iが設けられてい
る。PチャネルMOSトランジスタTP及びNチャネル
MOSトランジスタTNで構成されるトランジスタスイ
ッチ回路は基本的にインバータ回路として動作するが、
このようにインバータ回路Iを備えることで、R−2R
型ラダー抵抗を備える当該D/Aコンバータへ入力され
るデジタル入力信号D0、D1を正論理とすることがで
きる。
用いるD/Aコンバータでは、図5のノードA1とA4
との間の抵抗値(=R×2)と、ノードA1からA2、
オン状態のNチャネルMOSトランジスタTNを経てノ
ードA3に至る抵抗値(=R×2)とが等しくなること
を前提として設計されている。従って、例えばノードA
2とA3との間にあるNチャネルMOSトランジスタT
Nをも含め、トランジスタスイッチ回路として用いられ
るすべてのNチャネルMOSトランジスタTN、更に
は、同じくトランジスタスイッチ回路に用いられるPチ
ャネルMOSトランジスタTPの、いずれのトランジス
タのソースとドレインとの間のオン抵抗の抵抗値は、ゼ
ロとなることを理想としている。
イッチ回路に用いられるPチャネルMOSトランジスタ
TPやNチャネルMOSトランジスタTNには何らかの
オン抵抗の抵抗値が存在する。このようなPチャネルM
OSトランジスタTPやNチャネルMOSトランジスタ
のオン抵抗の抵抗値が存在すると、ノードA1からA4
までの回路と、ノードA1からA2を経てA3までの回
路との間に、抵抗値の大きさのアンバランスが生じてし
まう。すると、このようなオン抵抗の影響によって、入
力されるデジタル入力信号に対するD/A変換されたア
ナログ出力信号の直線性(積分直線性)の誤差(以降、
D/A変換の直線性の誤差とも称する)や偏差が生じて
しまい、オン抵抗の影響によってD/A変換の誤差を生
じてしまう。
のようなオン抵抗の影響を補正するため、抵抗値rのオ
ン抵抗を持つスイッチを、R−2R型ラダー抵抗内の随
所に配置するようにしている。該特開平2−13014
では、このような抵抗値rのオン抵抗を配置すること
で、前述のようなアンバランスを解消して、D/A変換
の直線性の誤差や偏差を低減するようにしている。
特開平2−13014では、トランジスタスイッチ回路
のトランジスタのオン抵抗による誤差を補正するために
用いる、抵抗値rのオン抵抗を持つスイッチは、D/A
コンバータの動作によって、その抵抗値rが変動してし
まうという問題がある。
つの実施例であるが、R−2R型ラダー抵抗中に、符号
Xで示されるオン抵抗の抵抗値がrのMOSトランジス
タを用いるスイッチが随所に配置されている。
位は、MOSスイッチ2のオンオフによって変動する。
このように電位が変動すると、このノードB1の図中左
側にある、あるいはこのノードB1の周辺にあるMOS
トランジスタを用いるスイッチXのソースやドレインに
かかる電圧、又ソースとドレインとの間の電圧が変動し
てしまい、これによって該スイッチXのオン抵抗の抵抗
値が変動してしまう。このようにスイッチXのオン抵抗
の抵抗値が変動してしまうと、トランジスタスイッチ回
路のオン抵抗の影響を正確に補正することができず、例
えば図6中のMOSスイッチ1〜3のオン抵抗の影響を
正確に補正することができない。
ても、R−2R型ラダー抵抗を用いるD/Aコンバータ
のトランジスタスイッチ回路のオン抵抗の影響による、
デジタル入力信号に対するアナログ出力信号の直線性の
誤差や偏差を十分に低減することができず、D/A変換
精度の向上や、ビット精度の向上には限界があるという
問題がある。
くなされたもので、R−2R型ラダー抵抗に対して接続
されて用いられるトランジスタスイッチ回路のオン抵抗
の影響による、デジタル入力信号に対するアナログ出力
信号の直線性の誤差や偏差を低減することで、D/A変
換精度の向上や、ビット精度の向上を図ることができる
D/Aコンバータを提供することを目的とする。
数の抵抗及び抵抗値2Rの複数の抵抗を有した、抵抗値
Rの前記抵抗を直列接続し、該直列接続の両端及び抵抗
間のそれぞれの接続点に対して、抵抗値2Rの抵抗の一
端が1つずつ接続され、該直列接続の一方の端に接続さ
れた抵抗値2Rの抵抗の他端がグランド電位に接続され
たR−2R型ラダー抵抗と、前記他端がグランド電位に
接続された抵抗値2Rの前記抵抗を除く抵抗値2Rの前
記抵抗の、前記接続点とは反対端に対して接続される、
入力されるデジタル入力信号に応じて、基準電圧又はグ
ランド電位を選択的に接続切換えするための複数のトラ
ンジスタスイッチ回路とを用い、前記デジタル入力信号
に応じたアナログ出力信号を、前記直列接続の前記他端
がグランド電位に接続された抵抗値2Rの前記抵抗が接
続された方とは異なる方の端から得るようにしたD/A
コンバータにおいて、前記他端がグランド電位に接続さ
れた抵抗値2Rの前記抵抗とグランド電位との間に、前
記デジタル入力信号に応じて抵抗値が変化するバランス
抵抗が挿入されていることにより、前記課題を解決した
ものである。
バランス抵抗が、前記トランジスタスイッチ回路を構成
するNチャネルMOSトランジスタのオン抵抗とほぼ同
一のオン抵抗をもつ2つのNチャネルMOSトランジス
タの並列接続で構成され、一方のゲートは電源電圧に接
続され、他方のゲートは前記デジタル入力信号に応じて
制御されていることにより、前記課題を解決したもので
ある。
態の形態を詳細に説明する。
のR−2R型ラダー抵抗を用いるD/Aコンバータの回
路図である。
型ラダー抵抗を用いる前述した図4の従来例のD/Aコ
ンバータに対して本発明を適用したものとも言える。こ
の図1のD/Aコンバータは、図4の従来例に対して、
NチャネルMOSトランジスタTNA1及びTNA2で
構成されるバランス抵抗を備えるようにしたことで、本
発明を適用したものである。本実施形態の該バランス抵
抗は、特にデジタル入力信号D0〜D(n−1)に応じ
て補正制御回路5が出力する制御信号SEによって抵抗
値が変化するものであり、又、デジタル入力信号D0〜
D(n−1)に応じて、特に2段階で抵抗値が変化す
る。
チ回路を構成するPチャネルMOSトランジスタTPの
オン抵抗の抵抗値をrpとし、NチャネルMOSトラン
ジスタTNのオン抵抗の抵抗値をrnとする。本実施形
態のバランス抵抗のオン抵抗の抵抗値の大きさは、オン
抵抗rpやrnに依存する、トランジスタスイッチ回路
のオン抵抗の抵抗値の大きさを考慮して抵抗値が定めら
れている。即ち、該バランス抵抗の抵抗値を決定する、
該バランス抵抗中のNチャネルMOSトランジスタTN
A1及びTNA2のオン抵抗の抵抗値が、トランジスタ
スイッチ回路中のNチャネルMOSトランジスタTNの
オン抵抗の抵抗値の大きさを配慮して定められており、
具体的には該NチャネルMOSトランジスタTNのオン
抵抗rnと同一とされている。NチャネルMOSトラン
ジスタTNA1及びTNA2のトランジスタサイズは、
NチャネルMOSトランジスタTNや、更にはPチャネ
ルMOSトランジスタTPと同じになっている。
5は、デジタル入力信号D0〜D(n−1)に応じて、
本実施形態のバランス抵抗の抵抗値を設定する制御信号
SEを生成する。制御信号SEがH状態となると、バラ
ンス抵抗のNチャネルMOSトランジスタTNA1及び
TNA2はいずれもオン状態となり、従ってノードA4
とA5との間の抵抗値は(rn/2)となる。一方、制
御信号SEがL状態となると、NチャネルMOSトラン
ジスタTNA1はオフ状態となり、NチャネルMOSト
ランジスタTNA2はオン状態となる。従って、このよ
うに制御信号SEがL状態となると、ノードA4とA5
との間の抵抗値はrnとなる。このように、本実施形態
のバランス抵抗は、制御信号SEがH状態であれば抵抗
値が(rn/2)となり、L状態であれば抵抗値がrn
となる。
ら見たノードA5までのインピーダンスを考える。制御
信号SEがH状態であれば、該インピーダンスは(2R
+rn/2)となる。一方、制御信号SEがL状態であ
れば、該インピーダンスは(2R+rn)となる。
トランジスタスイッチ回路の、D/A変換の直線性に対
するオン抵抗の影響は、デジタル入力信号D0〜D(n
−1)で示される値の大きさによって変化する。従っ
て、該影響の変化に対応すべく、デジタル入力信号D0
〜D(n−1)の値の大きさに応じて補正制御回路5に
おいて制御信号SEを選択的にH状態又はL状態とす
る。このようにすれば、このようなトランジスタスイッ
チ回路のオン抵抗の影響をより適切に補正することがで
きる、より適切なバランス抵抗の抵抗値を設定すること
ができ、より適切なノードA1から見たノードA5まで
のインピーダンスを設定することができる。この際、補
正制御回路5は、デジタル入力信号D0〜D(n−1)
の値の大きさに応じた制御信号SEを出力するものであ
り、一般的な組み合わせ回路で構成することができる。
して、R−2R型ラダー抵抗に対して接続されて用いら
れるトランジスタスイッチ回路のオン抵抗の影響によ
る、デジタル入力信号に対するアナログ出力信号の直線
性の誤差や偏差を低減することで、D/A変換精度の向
上や、ビット精度の向上を図ることができる。又、本実
施形態では前述のようにバランス抵抗の抵抗値がデジタ
ル入力信号D0〜D(n−1)に応じて変化されるた
め、該バランス抵抗による補正の度合をデジタル入力信
号D0〜D(n−1)に応じて変化させ、デジタル入力
信号D0〜D(n−1)に対するアナログ出力信号Vo
の直線性の誤差や偏差を更に低減することができる。
又、このようにバランス抵抗が可変抵抗であるものの、
抵抗値が2段階で変化するものとされているため、構成
や動作の単純化と、誤差や偏差低減及び精度向上とのバ
ランスを取りながら、いずれも向上することができる。
のR−2R型ラダー抵抗を用いるD/Aコンバータの回
路図である。
R−2R型ラダー抵抗を用いる前述した図5の従来例に
対して本発明を適用したものである。この図2のD/A
コンバータは、図5の従来例に対して、NチャネルMO
SトランジスタTNA1及びTNA2で構成されるバラ
ンス抵抗を備えたものである。該バランス抵抗は、抵抗
値が変化する可変抵抗とされているが、この抵抗値はA
ND論理ゲートG1が出力する制御信号SEによって設
定される。
理状態の組み合わせ(コード)に対して、AND論理ゲ
ートG1が出力する制御信号SEの論理状態は下記の表
の通りである。ここで、本実施形態のトランジスタスイ
ッチ回路のPチャネルMOSトランジスタTPのオン抵
抗の抵抗値をrpとし、NチャネルMOSトランジスタ
TNのオン抵抗の抵抗値をrnとする。又、前述のR−
2R型ラダー抵抗の構成で言及した抵抗値Rについて、
該抵抗値Rに対するオン抵抗の抵抗値の比αを定義し、
これらオン抵抗rp及びrnがいずれもαRにほぼ等し
いものとする。このとき、デジタル入力信号D0及びD
1の各コードにおける、実際のアナログ出力信号Vo
と、(rp=rn=0)とされる理想的な状態でのアナ
ログ出力信号Voとの格差ΔVを算出すると、図5の従
来例と本実施形態とはそれぞれ下記の表の通りとなる。
ただし、α2 ≒0と近似している。
よれば、格差ΔVは従来例より小さく抑えることができ
る。例えば、デジタル入力信号D1及びD0がそれぞれ
“1”及び“1”の場合、本実施形態の格差ΔVは従来
例に対して、約(1/3.5)となる。又、デジタル入
力信号D1及びD0がそれぞれ“1”及び“0”の場
合、本実施形態の格差ΔVは従来例に対して、約(1/
1.5)となる。又、デジタル入力信号D1及びD0が
それぞれ“0”及び“1”の場合、本実施形態の格差Δ
Vは従来例に対して、約(1/2)となる。このように
本実施形態では、従来例に対して格差ΔVを小さくする
ことができ、D/A変換精度を向上することができる。
適用して、2ビットのR−2R型ラダー抵抗を用いるD
/Aコンバータにおいて、R−2R型ラダー抵抗に対し
て接続されて用いられるトランジスタスイッチ回路のオ
ン抵抗の影響による、デジタル入力信号に対するアナロ
グ出力信号の直線性の誤差や偏差を低減することで、D
/A変換精度の向上や、ビット精度の向上を図ることが
できるという優れた効果を得ることができる。
−2R型ラダー抵抗に対して接続されて用いられるトラ
ンジスタスイッチ回路のオン抵抗の影響による、デジタ
ル入力信号に対するアナログ出力信号の直線性の誤差や
偏差を低減することで、D/A変換精度の向上や、ビッ
ト精度の向上を図ることができるという優れた効果を得
ることができる。
バータの回路図
バータの回路図
のD/Aコンバータの回路図
型ラダー抵抗を用いるnビットのD/Aコンバータの回
路図
型ラダー抵抗を用いる2ビットのD/Aコンバータの回
路図
たR−2R型ラダー抵抗を用いるD/Aコンバータの回
路図
抗 2R…R−2R型ラダー抵抗に用いられる抵抗値が(R
×2)の抵抗 TP…PチャネルMOSトランジスタ TN、TNA1、TNA2…NチャネルMOSトランジ
スタ I…インバータ回路 G1…AND論理ゲート 5…補正制御回路 12…スイッチコントロール D0〜D(n−1)…正論理のデジタル入力信号 (D0バー)〜(D(n−1)バー)…負論理のデジタ
ル入力信号 Vo…アナログ出力信号 Vref…基準電圧 GND…グランド SE…制御信号
Claims (2)
- 【請求項1】抵抗値Rの複数の抵抗及び抵抗値2Rの複
数の抵抗を有した、抵抗値Rの前記抵抗を直列接続し、
該直列接続の両端及び抵抗間のそれぞれの接続点に対し
て、抵抗値2Rの抵抗の一端が1つずつ接続され、該直
列接続の一方の端に接続された抵抗値2Rの抵抗の他端
がグランド電位に接続されたR−2R型ラダー抵抗と、
前記他端がグランド電位に接続された抵抗値2Rの前記
抵抗を除く抵抗値2Rの前記抵抗の、前記接続点とは反
対端に対して接続される、入力されるデジタル入力信号
に応じて、基準電圧又はグランド電位を選択的に接続切
換えするための複数のトランジスタスイッチ回路とを用
い、前記デジタル入力信号に応じたアナログ出力信号
を、前記直列接続の前記他端がグランド電位に接続され
た抵抗値2Rの前記抵抗が接続された方とは異なる方の
端から得るようにしたD/Aコンバータにおいて、前記他端がグランド電位に接続された抵抗値2Rの前記
抵抗とグランド電位との間に、前記デジタル入力信号に
応じて抵抗値が変化するバランス抵抗が挿入されている
ことを特徴とするD/Aコンバータ。 - 【請求項2】請求項1において、 前記バランス抵抗が、前記トランジスタスイッチ回路を
構成するNチャネルMOSトランジスタのオン抵抗とほ
ぼ同一のオン抵抗をもつ2つのNチャネルMOSトラン
ジスタの並列接続で構成され、一方のゲートは電源電圧
に接続され、他方のゲートは前記デジタル入力信号に応
じて制御されていることを特徴とするD/Aコンバー
タ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27560595A JP3360298B2 (ja) | 1995-10-24 | 1995-10-24 | D/aコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27560595A JP3360298B2 (ja) | 1995-10-24 | 1995-10-24 | D/aコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09121159A JPH09121159A (ja) | 1997-05-06 |
JP3360298B2 true JP3360298B2 (ja) | 2002-12-24 |
Family
ID=17557779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27560595A Expired - Fee Related JP3360298B2 (ja) | 1995-10-24 | 1995-10-24 | D/aコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3360298B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7333060B2 (ja) * | 2019-09-26 | 2023-08-24 | 株式会社テックイデア | イメージセンサ |
-
1995
- 1995-10-24 JP JP27560595A patent/JP3360298B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09121159A (ja) | 1997-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4638303A (en) | Digital-analog converter | |
KR100186679B1 (ko) | 디지탈-아날로그 변환회로 | |
US7304596B2 (en) | Folded multi-LSB decided resistor string digital to analog converter | |
JPH0222570B2 (ja) | ||
JPH0566774B2 (ja) | ||
US4935741A (en) | Digital-to-analog converter with cyclic control of current sources | |
US4635038A (en) | CMOS-transistor-based digital-to-analog converter | |
JPH0377430A (ja) | D/aコンバータ | |
US5214430A (en) | Ladderless true flash analog-to-digital converter with automatic calibration | |
JP2007019801A (ja) | ディジタル・アナログ変換器 | |
US5055847A (en) | Differential sensing current-steering analog-to-digital converter | |
JPH1028056A (ja) | D/aコンバータ | |
KR20020059803A (ko) | 디지털/아날로그 변환기 | |
JP3360298B2 (ja) | D/aコンバータ | |
US6642867B1 (en) | Replica compensated heterogeneous DACs and methods | |
JPH1065542A (ja) | アナログ/ディジタル変換回路 | |
US5298814A (en) | Active analog averaging circuit and ADC using same | |
US5629702A (en) | Analog to digital converter | |
JP3067903B2 (ja) | アナログ/ディジタル変換器 | |
US11362668B1 (en) | Leakage compensation for analog decoded thermometric digital-to-analog converter (DAC) | |
KR20020064321A (ko) | 디지털/아날로그 변환기 | |
US6150971A (en) | R/2R' ladder switch circuit and method for digital-to-analog converter | |
JPS6224713A (ja) | デイジタル/アナログ変換器 | |
JP3551200B2 (ja) | デジタル/アナログ変換回路 | |
JP2792891B2 (ja) | A/d変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |