JP3360087B2 - フェールセーフ信号送信装置及び電源装置 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、フェールセーフ信号送信装置及び定電圧電
源装置に関する。更に詳しくは、電源装置を含んで、信
号送信装置を構成する回路に、多重の故障が生じたと
き、送信出力信号に危険側の誤りを発生させないフェー
ルセーフな信号送信装置に関する。

背景技術 高度の安全性が要求される鉄道技術分野、プレス制御
分野、航空機制御技術分野または原子力技術分野等にお
いては、回路故障が生じた場合に、誤りを生じることな
く、安全側に動作するフェールセーフ性の高い信号送信
装置が必須である。フェールセーフな信号処理技術は、
米国特許第4,661,880号明細書、米国特許第5,027,114号
明細書，米国特許第5,345,138号明細書、日本国特公平
１−23006号公報及び日本国特公平５−2948号公報等に
開示されている。これらの先行技術文献に開示された技
術を適用することにより、得られた条件下であれば、信
号をフェールセーフに送信することができる。しかし、
これらの先行技術文献には、信号送信装置に回路故障が
生じ、更にこの信号送信装置に電力を供給する定電圧電
源装置に故障が生じた場合に、フェールセーフを確保し
得る手段が開示されていない。

通常、市販の定電圧電源装置の多くは過電流検出器を
備え、万一、過電流が負荷に供給される場合、出力電流
を遮断してしまうような保護回路を備えている。このよ
うな定電圧電源装置は、例えば、シリースレギュレータ
と呼ばれる定電圧回路を備える。しかし、過電流保護回
路を備えた定電圧電源装置では、過電流検出回路に故障
が生じた場合、過電流遮断の機能が失われてしまうよう
な故障モードは想定していない。現実に、過電流保護装
置に故障が生じた場合、定電圧電源装置の出力電流もし
くは、定電圧電源の出力を利用した処理装置の出力を遮
断するようなフェールセーフな電源監視装置は従来存在
しない。また、定電圧電源装置に故障が生じた場合、出
力を遮断するようなフェールセーフな電源監視装置も従
来存在しない。

このことは、信号送信装置自体がフェールセーフな回
路構成を有する場合であっても、電源装置の回路故障の
ために、電源装置を含む信号送信装置全体のフェールセ
ーフが損なわれてしまう可能性があることを示唆する。

発明の開示 本発明の課題は、電源装置が正常に動作しているとき
始めて送信出力信号を生成でき、従って、電源装置の故
障に対してフェールセーフな信号送信装置を提供するこ
とである。

本発明のもう一つの課題は、電源装置に故障が生じた
場合、出力を遮断するようなフェールセーフな電源監視
機能を有する信号送信装置を提供することである。

上記課題を解決するため、本発明に係るフェールセー
フ信号送信装置は、送信信号及び電源監視信号を入力信
号とし、前記送信信号に対応する出力信号を送信する。
本発明に係るフェールセーフ送信信号装置は、前記送信
信号及び前記電源監視信号が正常であることを示す信号
と、前記送信信号の搬送のためのキャリア信号との論理
積出力信号を送信し、故障時は前記出力信号が発生しな
い。

信号送信装置に回路故障がなく、かつ、送信信号及び
電源監視信号が正常であることを示す信号が入力された
場合、この信号と送信信号の搬送のためのキャリア信号
との論理積が取られ、キャリヤ信号によって送信信号が
搬送される。

信号送信装置には故障はないが、電源装置に回路故障
を生じた場合は、電源監視信号が正常であることを示す
信号が生成しない。従って、送信信号を搬送するための
論理積が成立しないから、出力信号が発生しない。ま
た、信号送信装置は、故障時は出力信号が発生しない。
結局、本発明に係る信号送信装置は、電源装置が正常に
動作しているとき始めて送信側出力信号を生成できる。

本発明に係る信号送信装置は、好ましくは、論理積演
算回路と、スイッチ回路とを含む。前記論理積演算回路
は、前記電源監視信号と、前記送信信号の論理積演算を
行い、故障時に出力信号を生じない。前記スイッチ回路
は、前記論理積演算回路の出力信号を電源入力とし、キ
ャリア信号でスイッチされて、前記送信のための出力信
号を生成する。

上記構成に係る信号送信装置は、スイッチ回路の出力
端子間にたとえ短絡故障が生じて、しかも、電源装置に
故障が生じてしまったような多重の故障が生じても誤り
の出力信号が送信されない。

更に好ましくは、本発明に係る信号送信装置は、電圧
安定化回路と、電源監視回路とを含む。前記電圧安定化
回路は、シリースレギュレータを含み、前記シリースレ
ギュレータは交流電源を整流平滑した入力電圧が供給さ
れ、安定化された直流の出力電圧を生じる。前記電源監
視回路は、レベル検定回路と、オン・ディレー回路とを
含む。前記レベル検定回路は、前記シリースレギュレー
タの出力電圧を電源とすると共に、前記シリースレギュ
レータの入力電圧を監視入力とし、故障時は出力信号が
発生しない。前記オン・ディレー回路は、前記レベル検
定回路の出力信号を入力信号とし、前記レベル検定回路
の出力電圧の立ち上がりに対して遅れ時間をもって前記
電源監視信号となる出力信号を発生し、故障時は前記出
力信号が生じない。

前記レベル検定回路及び前記論理積演算回路は、フェ
ールセーフ・ウインドウ・コンパレータで構成される。

図面の簡単な説明 本発明の他の利点及び特徴は添付図面を参照して以下
に更に詳しく説明する。

図１は従来の信号送信装置の例を示すブロック図で、
本発明のよりよい理解のために添付されている。

図２は従来の他の信号送信装置の例を示すブロック図
で、本発明のよりよい理解のために添付されている。

図３は本発明に係る信号送信装置を示すブロック図で
ある。

図４は図３に示した信号送信装置に用いられるフェー
ルセーフ・ウインドウ・コンパレータの具体的回路図で
ある。

図５は図３に示した信号送信装置に用いられるフェー
ルセーフオン．ディレー回路の構成を示すブロック図で
ある。

図６は本発明に係る信号送信装置の更に具体的な例を
示すブロック図である。

図７は図６に示した信号送信装置の動作を説明するた
めのタイムチャートである。

図８は本発明に係る信号送信装置の他の実施例を示す
回路図である。

発明を実施するための最良の形態 本発明のよりよい理解のために、本発明の説明に入る
前に、従来の信号送信装置について説明する。図１は従
来の信号送信装置の回路図である。図１に示された信号
送信装置は電源装置１と、送信回路２とを備える。電源
装置１は、電源トランスT0と、全波整流回路を構成する
ダイオードD1、D2、D3及びD4と、平滑コンデンサCoと、
通常はシリースレギュレータで構成される定電圧回路SR
とを備える。シリースレギュレータSRは、平滑コンデン
サCoの出力を定電圧出力Vccとして生成する機能をも
つ。シリースレギュレータSRの中に示したトランジスタ
Qoは、シリースレギュレータの入出力間を制御するトラ
ンジスタを意味している。このような電源装置におい
て、トランジスタQoのコレクタ／エミッタ間短絡の故障
によってコンデンサCoの出力電圧が直接電源電圧Vccと
なって生じたり、コンデンサCoのリード線に断線故障が
生じて脈流が電源Vccとなって出力される場合が存在す
る。

送信回路２は、トランスT2と、トランジスタQ1を含ん
でいる。トランスT2の二次側巻線は、受信回路を構成す
るトランスT3の一次側巻線と、線路b1、c1で接続されて
いる。トランジスタQ1は、入力信号I1に含まれる安全を
示す交番信号P1でスイッチされ、危険を示す信号Poでは
スイッチされない。トランジスタQ1のコレクタはトラン
スT2の一次側巻線に接続されているので、入力信号I1の
信号P1がトランジスタQ1に入力されているとき、トラン
スT2の二次側巻線には、この交番出力信号が出力され
る。入力信号I1の信号P1が入力されないとき、即ち、信
号P0が入力されているときは、トランスT2の二次側巻線
の出力には交番信号が生じない。トランスT2の出力信号
はトランスT3の一次巻線に供給され、トランスT3の二次
側巻線に、入力信号I1に対応する交番信号P1、Poが信号
Ou1として再生される。

図１の信号送信装置の故障時の特性を考察すると、ト
ランジスタQ1に故障が生じた場合、即ち、トランジスタ
Q1のコレクタ／エミッタ間に短絡故障が生じたり、コレ
クタ端子に断線故障が生じた場合、またはトランスT2、
T3の各々の一次側巻線もしくは二次側巻線に断線故障が
生じた場合は、入力信号I1はトランスT3の信号Ou1とし
て再生されない。この点で図１の装置はフェールセーフ
である。しかし、トランジスタQ1のコレクタ／エミッタ
間に短絡故障が生じた後、さらに、電源電圧Vccを生成
する電源装置の平滑コンデンサCoに断線故障が生じた場
合、この状態で電源トランスToを介してノイズ（例え
ば、外部のインバータ電源で発生する振幅の大きなノイ
ズ）が侵入すると、このノイズはシリースレギュレータ
を介してトランスT2に印加されることになる。このよう
なノイズは、例えば、外部のインバータ電源で発生する
振幅の大きなノイズ等が含まれる。そして、このノイズ
はトランスT2に伝達されて誤りの交番信号出力Ou1とし
て発生することになる。万一、上述の故障状態に、さら
に平滑コンデンサCoに断線故障が生じれば、電源トラン
スT0からのノイズがトランスT2に直接に印加されること
になる。このように、図１の装置は、トランジスタQ1に
短絡故障が起こって、さらに、この送信回路に電源を供
給する電源装置に故障が起こると、電源から侵入するノ
イズに直接晒される欠点をもつ。

図２は従来の別の信号送信装置の回路図で、伝送線路
b2、c2に信号を送る送信手段として光結合素子PI1を備
えている。送信すべき入力信号I1は図１と同様の信号P
1、Poからなる。この入力信号P1は図１と同様にトラン
ジスタQ2のベースに印加され、それによって光結合素子
PI1の発行素子PT1がスイッチされる。抵抗R1は減流抵
抗、Vccは電源装置１から供給される電源電圧である。
トランジスタQ2でスイッチされる信号は光結合素子PI1
で受光素子PD1に伝達される。この受光素子PD1には受信
側電源が減流抵抗と受信側発光素子を介して印加されて
いる。送信側受光素子PD1が発光素子PT1によってスイッ
チされると、受光側発光素子（図示しない）を流れる電
流がスイッチされる。

次に、図２の信号送信装置の故障時の動作を考察す
る。故障態様には、例えば、トランジスタQ2のコレクタ
／エミッタ間の短絡故障、トランジスタQ2のコレクタの
断線故障、抵抗R1の断線故障または発光素子PT1もしく
は受光素子PD1の断線故障等が含まれる。このような故
障が生じた場合は、受光素子PD1からスイッチ信号が生
成されない。また、発光素子PT1に短絡故障が起こった
場合、発光素子PT1は発光しないから、受光素子PD1はス
イッチされない。受光素子PD1に短絡故障が起こった場
合も、同様に、受光素子PD1がスイッチ動作をしない。
従って、この点で、図２の信号送信装置はフェールセー
フである。

しかし、図２の信号送信装置はトランジスタQ2のコレ
クタ／エミッタ間に短絡故障が生じた状態で、更に、電
源装置１の平滑コンデンサCoに断線故障が生じると、電
源トランスT0から侵入するノイズが発光素子PT1に印加
される。このように、図２の信号送信装置は装置自身に
故障が起こって、かつ、電源装置１に故障が起こっただ
けで、誤りの出力信号を生成してしまう危険がある。

本発明は上述した従来技術の問題点を解決し、電源装
置の故障を監視して電源装置が正常に動作しているとき
始めて送信側出力信号を生成できるようにしたものであ
る。

図３は本発明に係る信号送信装置の構成を示すブロッ
ク図である。図に示す信号送信装置は、電源回路11と、
電源監視回路12と、送信回路13とを含んでいる。14は送
信すべき信号を発生する信号発生源である。

電源回路11に含まれる電源トランスTrsで降圧されたA
C電源（商用電源）は、ダイオードDs1〜Ds4の全波整流
回路で整流されて、平滑コンデンCs1で平滑される。平
滑された直流出力電圧VrecはシリースレギュレータSRで
定電圧出力Vccとして生成される。図３は、シリースレ
ギュレータSRでは最も簡単な例として、トランジスタQs
のコレクタから減流抵抗Roを介して定電圧ダイオードZD
に電流を供給し、定電圧ダイオードZDの端子間電圧をト
ランジスタQsのベース／エミッタ間に印加するタイプの
例を示している。このようなシリースレギュレータは最
も一般的例として公知のものである。

電源監視回路12はフェールセーフなレベル検定回路15
及び、フェールセーフ・オン・ディレー回路16を有す
る。フェールセーフレベル検定回路15は、シリースレギ
ュレータSRの出力電圧Vccを電源電位とし、シリースレ
ギュレータSRの入力電圧Vrecのレベル検定を行なってい
る。本発明において、フェールセーフレベル検定回路15
は、フェールセーフ・ウインドウ・コンパレータによっ
て構成されている。このようなウインドウ・コンパレー
タは、米国特許第4,661,880号明細書や米国特許第5,02
7,114号明細書等で公知である。

図４はウインドウ・コンパレータの例を示している。
図示のウインドウ・コンパレータは、帰還発振回路150
を有する。帰還発振回路150は、直流増幅回路151、直流
増幅回路152を含む。直流増幅回路151はトランジスタQ3
1、Q32及びQ33で構成され、直流増幅回路152ははトラン
ジスタQ35、Q36及びQ38で構成されてている。直流増幅
回路151と直流増幅回路152との間には、インバータを構
成するトランジスタQ34及び抵抗R39が接続されている。
直流増幅回路151及び直流増幅回路152は、前記トランジ
スタQ34及び抵抗R39でなるインバータ、抵抗R38、R40及
び帰還抵抗Rfで結合されて、帰還発振回路150を構成し
ている。この帰還発振回路150は、電源電圧をVcc、入力
端子T1、T2の入力電圧を各々V1、V2とすると、入力端子
T1、T2の入力電圧V1、V2が次式を満たすとき発振する。

（R31＋R32＋R33）Vcc/R33＜V1＜（R36＋R37）Vcc/R37 ……（１） （R41＋R42＋R43）Vcc/R43＜V2＜（R46＋R47）Vcc/R47 ……（２） 上述の帰還発振回路150は、入力端子T1の入力電圧V1
が上の式（１）式を満たし、かつ、入力端子T2の入力電
圧V2が上の式（２）を満たすときだけしか発振できな
い。また、帰還発振回路150を構成するトランジスタQ31
〜Q41の何れかに故障が起こったり、抵抗に断線故障が
生じると発振できないので、フェールセーフなANDゲー
トとしての機能を果たす。

更に、（１）式及び（２）式に基づいて得られた次の
式、 （R31＋R32＋R33）Vcc/R33≒V1 ……（３） 及び （R41＋R42＋R43）Vcc/R43≒V2 ……（４） において、式（３）の入力電圧V1は、帰還発振回路150
が発振するために入力端子T1に加えられるべき下限のし
きい値である。以後、入力端子T1に加えられるべき入力
電圧V1の下限のしきい値をTL1で表す。同様に、式
（４）の入力電圧V2は、帰還発振回路150が発振するた
めに入力端子T2に加えられるべき下限のしきい値であ
る。以後、入力端子T2に加えられるべき下限のしきい値
をTL2で表す。

次に、（１）式及び（２）式に基づいて得られた次の
式、 （R36＋R37）Vcc/R37≒V1 ……（５） （R46＋R47）Vcc/R47≒V2 ……（６） において、式（５）の入力電圧V1は、帰還発振回路150
が発振するために入力端子T1に加えられるべき上限のし
きい値である。以後、入力端子T1に加えられるべき入力
電圧V1の上限のしきい値をTH1で表す。同様に、式
（６）の入力電圧V2は、帰還発振回路150が発振するた
めに入力端子T2に加えられるべき上限のしきい値であ
る。以後、入力端子T2の上限のしきい値をTH2で表す。
なお、上述のしきい値TL1、TL2、TH1、TH2は電源電位Vc
cより高い電位である（TL1、TL2、TH1、TH2＞Vcc）。

図４に示すウンドウ・コンパレータは、更に、増幅回
路153及び倍電圧整流回路154を含んでいる。増幅回路15
2は、帰還発振回路150に含まれるトランジスタQ38の出
力信号を増幅する。図示の増幅回路153は、ダイオードD
31、D32、抵抗R48、R49、R50及びトランジスタQ39、Q4
0、Q41を含み、トランジスタQ39、Q40、Q41の発振によ
ってON/OFFの動作をする。また、倍電圧整流回路154
は、コンデンサC31、C32及びダイオードD33、D34を含ん
でいる。

帰還発振回路150が発振すると、トランジスタQ38がス
イッチされる。このスイッチ動作において、トランジス
タQ38がON状態になると、トランジスタQ39がOFF状態と
なり、それによって倍電圧整流回路154の入力電位が略
電源電位となる。トランジスタQ38がOFF状態になると、
トランジスタQ39がON状態となり、それによって倍電圧
整流回路154の入力電位がアース電位（零レベル）とな
る。この倍電圧整流回路154の入力電位変化は、コンデ
ンサC31とダイオードD33とによって電源電位Vccにクラ
ンプされ、ダイオードD34とコンデンサC32によって整流
平滑される。コンデンサC32は四端子コンデンサで表わ
してある。この四端子コンデンサはリード線に断線故障
が生じると、出力信号が発生しない構造としてよく利用
される公知のコンデンサである。コンデンサC32に四端
子コンデンサでない通常のコンデンサコンデンサを用い
ると、コンデンサのリード線に断線故障が生じたとき、
ダイオードD34の出力信号（即ち、増幅器153のスイッチ
信号）が電源電位Vccにクランプされて出力されること
になる。但し、この場合にダイオードD34から出力され
る交流信号は、帰還発振回路150の２入力信号が式
（１）及び（２）で示される条件を満たしていないのに
誤って発生してしまうようなことはない。特に、図３の
ように、ウインドウ・コンパレータの出力信号が、後述
の、フェールセーフ・オン・ディレー回路12に入力され
る場合は必ずしも四端子コンデンサである必要はない。

再び、図３を参照すると、フェールセーフ・ウインド
ウ・コンパレータでなるレベル検定回路15は、電源回路
11に含まれるシリース・レギュレータSRの入力電位Vrec
のレベル検定を行っている。レベル検定回路15は、入力
電位Vrecが所定レベルより高ければ（上限のしきい値TH
1、TH2は充分高いレベルにあるとすると）、レベル検定
出力信号y1を生じる。レベル検定回路15がフェールセー
フ・ウインドウ・コンパレータでなる実施例の場合、入
力電位Vrecがフェールセーフ・ウインドウ・コンパレー
タの下限のしきい値TL1及びTL2より高い電位であれば、
フェールセーフ・ウインドウ・コンパレータが発振し、
そして、倍電圧整流回路16より出力信号Ｅを生じる（図
４参照）。図３の実施例の場合、入力端子T1の下限のし
きい値TL1と、入力端子T2の下限のしきい値TL2とが互い
に等しくなっており、フェールセーフ・ウインドウ・コ
ンパレータの入力端子T1と入力端子T2（図４参照）は共
通に接続して、単一入力端子として用いている。

フェールセーフ・オン・ディレー回路16は、フェール
セーフ・ウインドウ・コンパレータで構成されたレベル
検出回路15の出力信号y1が立ち上がってから、所定時間
遅れて、電源監視信号y2が立ち上がるような遅延回路で
ある。、フェールセーフ・オン・ディレー回路は日本国
特公平１−23006号公報及び米国特許第5,027,114号明細
書に開示されている。日本国特公平１−23006号公報
は、フェールセーフ・オン・ディレー回路は、UTT（ユ
ニジャンクショントラジスタ）発振回路を用いた、フェ
ールセーフ・オン・ディレー回路を開示し、米国特許第
5,027,114号明細書はCR回路を用いたオン・ディレー回
路を開示している。

図５はPUT（プログラマプルユニジャンクション）発
振回路を用いた、フェールセーフ・オン・ディレー回路
の例を示している。この、フェールセーフ・オン・ディ
レー回路は、原理的には上述の特公平１−23006号公報
に開示されたものと同じである。図５に図示された、フ
ェールセーフ・オン・ディレー回路は、PUT発振回路161
と、フェールセーフ・ウインドウ・コンパレータ162
と、整流回路163、164とを含んでいる。

PUT発振回路161は、入力信号y1として、電源電位Vcc
より高い電位の信号（Ｅ）が入力されると、抵抗Ra及び
Rbの分圧比と、抵抗RT及びコンデンサCTの時定数で定ま
る時間後に、出力パルスPUが発生する公知の発振回路で
ある。

ウインドウ・コンパレータ162は図３に示したものと
同一である。入力信号y1はウインドウ・コンパレータの
入力端子T2にも入力されているので、入力端子T2の下限
のしきい値TL2より高い信号y1が入力されると、PUT発振
回路161の遅延時間に応じた出力パルスPUが、PUT発振回
路161からウインドウ・コンパレータの入力端子T1に入
力される。この出力パルスPUはウインドウ・コンパレー
タ162の入力端子T1の下限のしきい値TL1より高いレベル
である。このため、ウインドウ・コンパレータ162が発
振する。この発振による整流回路164の出力は抵抗Rf1を
介して入力端子T1に帰還されるので、PUT発振回路161の
出力パルスPUが消滅しても入力端子１に、入力電圧が印
加されつづける自己保持動作をする。そして、電源監視
信号y2は入力信号y1が、入力端子T2の下限のしきい値以
下になったときはじめて消滅する。図５のPUT発振回路1
61は回路を構成する抵抗Ra、RbまたはRTの何れかに断線
故障が生じたり、コンデンサCTに断線もしくは短絡の故
障が生じたり、PUTに故障が生じた場合、発振できない
（出力パルスPUを生じない）特性をもつ。但し、図５の
オン・ディレー回路16を構成するために使われるウイン
ドウ・コンパレータの上限のしきい値（TH1、TH2）は十
分高いレベルに設定され、ウインドウ・コンパレータは
下限のしきい値（TL1＝TL2）より高レベルの電圧が入力
されれば発振するようにしきい値が設定される。

整流回路163及び164は図３に図示した整流回路154と
ほぼ同一の構成になる。整流回路164の出力信号は帰還
抵抗Rf1を介して入力端子T1に帰還され自己保持回路を
構成している。このような、ウインドウ・コンパレータ
を利用した自己保持回路は米国特許第5,027,114号明細
書でも示されている。

信号送信回路13は、送信信号x1及び電源監視信号y2を
入力信号とし、送信信号x1に対応する出力信号を送信す
る。ここで、信号送信回路13は、送信信号x1及び電源監
視信号y2が正常であることを示す信号と、送信信号の搬
送のためのキャリア信号x2との論理積出力信号を送信
し、故障時は出力信号が発生しない。より具体的には、
信号送信回路13は、論理積演算回路17と、スイッチ回路
18とを含んでいる。論理積演算回路17は、電源監視信号
y2と、送信信号x1の論理積演算を行う。論理積演算回路
17は故障時に出力信号を生じない回路として構成する。
このような論理積演算回路17は図４に示したフェールセ
ーフ・ウインドウ・コンパレータによって実現できる。

スイッチ回路18は、論理積演算回路17の出力信号を電
源入力とし、キャリア信号x2でスイッチされて、送信の
ための出力信号を生成する。

次に、図６のタイムチャートを参照して、図３に示し
た信号送信装置の回路動作を説明する。

レベル検定回路15を構成するフェールセーフ・ウイン
ドウ・コンパレータの下限のしきい値TL（TL＝TL1＝TL2
とする）は、ダイオードDs1〜Ds4で構成される全波整流
回路の正常時の出力電圧Vrecと、シリースレギュレータ
の出力電圧Vccの間に設定してある。従って、全波整流
回路の出力電圧Vrecが正常であって、シリースレギュレ
ータSRが正常に動作しているときは、レベル検定回路15
を構成するフェールセーフ・ウインドウ・コンパレータ
は発振し、それによって、出力信号y1として、出力電圧
Ｅを生じる。フェールセーフ・オン・ディレー回路16
も、電源監視信号y2として出力電圧Ｅを発生している。

いま、仮に、電源回路11を構成する平滑コンデンサCs
1のリード線に断線故障が発生したとし、この断線故障
が回復して元に戻ったと仮定しよう。このような故障は
現実には少ないが、図３の信号送信装置の動作を分かり
易く説明するための仮定である。図６において、タイム
チャート（１）はこの場合の全波整流回路の出力波形を
示している。タイムチャート（１）において、コンデン
サCs1のリード線の断線による脈流の発生している区間
に着目しよう。タイムチャート（２）はシリースレギュ
レータSRの出力電圧の波形を示しており、シリースレギ
ュレータSRの入力電圧Vrecが定電圧電源電位Vccより小
さな電圧になったとき、シリースレギュレータSRの出力
電圧は、この全波整流回路の出力波形に追従する。レベ
ル検定回路15を構成するフェールセーフ・ウインドウ・
コンパレータの下限のしきい値TL（TL1＝TL2）は、シリ
ースレギュレータSRの出力電圧Vccより高いレベルにセ
ットされている。このため、シリースレギュレータSRの
入力電圧が低下しはじめた場合、シリースレギュレータ
SRの出力電圧が定電圧出力Vccの電位をまだ保ってはい
るが、入力電圧Vrecがしきい値TL以下となったときに
は、すでにレベル検定回路15を構成するフェールセーフ
・ウインドウ・コンパレータは発振しなくなり、出力信
号y1（整流出力Ｅ）は消滅してしまう。出力信号y1は電
源電位Vccにクランプされて発生（図４参照）している
から、シリースレギュレータSRの出力電圧が低下する
と、これに従って、出力信号y1もまた低下する。この動
作をタイムチャート（３）に示す。

レベル検定回路15を構成するフェールセーフ・ウイン
ドウ・コンパレータが発振を停止し、そのために出力信
号y1が低レベルになると、フェールセーフ・オン・ディ
レー回路16の電源監視信号y2も低レベルとなる。そし
て、レベル検定回路15を構成するフェールセーフ・ウイ
ンドウ・コンパレータが高レベルになるのは、全波整流
回路の出力波形がしきい値TLを越える間だけであるか
ら、この時間Ｔより、フェールセーフ・オン・ディレー
回路16の立ち上がり遅れ時間（TONとする）が大きい
と、コンデンサCs1のリード線に断線故障が生じている
間、フェールセーフ・オン・ディレー回路16から生じる
電源監視信号y2は、電源電位Vccより高いレベル（Ｅ）
を生じない。このため、電源監視信号y2は、タイムチャ
ート（４）に図示されるように、コンデンサCs1のリー
ド線の断線故障が回復した後、フェールセーフ・オン・
ディレー回路16の遅延時間TONが過ぎてはじめて、電源
電位Vccより高いレベル（Ｅ）の信号となる。

次に、図３の回路において、例えば、全波整流回路を
構成するダイオードDs1〜Ds4の少なくとも１個に断線故
障が生じて、シリースレギュレータSRの入力電圧Vrecが
リプル分の増加でしきい値TL以下になった場合も、フェ
ールセーフ・オン・ディレー回路16の電源監視信号y2
は、電源電位Vccより高レベルの出力電圧を生じない。
また、シリースレギュレータSRの入出力間短絡（図３で
はトランジスタQsのコレクタ／エミッタ間に短絡）の故
障が起こった場合も，レベル検定回路15を構成するフェ
ールセーフ・ウインドウ・コンパレータの入力端子T1及
びT2に電源電圧と等しい電圧が入力されることになっ
て、フェールセーフ・ウインドウ・コンパレータは発振
できず、電源監視信号y2は電源電位より高レベルの出力
電圧とはならない。この場合、電源電位はシリースレギ
ュレータSRの入力電圧Vrecとなる。

信号送信回路13に回路故障がなく、かつ、送信信号x1
及び電源監視信号y2が正常であることを示す信号が、論
理積演算回路17に入力された場合、スイッチ回路18にお
いて、この信号と、送信信号x1を搬送のためのキャリア
信号x2との論理積が取られ、キャリヤ信号x2によって送
信信号x1が搬送される。

信号送信回路13には故障はないが、電源回路11に、前
述したような回路故障を生じた場合は、電源監視信号y2
が正常であることを示す信号が生成しない。従って、送
信信号x1を搬送するための論理積が成立しないから、出
力信号ｚが発生しない。また、信号送信回路13は、故障
時は出力信号ｚが発生しない。結局、本発明に係る信号
送信回路13は、電源回路11が正常に動作しているとき始
めて出力信号ｚを生成できる。

また、スイッチ回路18の出力端子間に、たとえ、短絡
故障が生じて、しかも、電源回路11に故障が生じてしま
ったような多量の故障が生じても誤りの出力信号ｚが送
信されない。

図７は本発明に係るフェールセーフ信号送信装置の更
に具体的な実施例を示している。図７において、論理積
演算回路17はフェールセーフ・ウインドウ・コンパレー
タ171と、整流回路172とを含んでいる。論理積演算回路
17を構成するフェールセーフ・ウインドウ・コンパレー
タ171及び整流回路172は図４に示したものでよい。フェ
ールセーフ・ウインドウ・コンパレータ171には電源回
路の故障監視回路の電源監視信号y2が入力端子T1に入力
され、送信しようとする信号1xが入力端子T2に入力され
る。入力端子T1の入力信号y2は、送信回路の電源回路11
における故障監視出力信号で、図３における、フェール
セーフ・オン・ディレー回路16から出力される電源監視
信号y2に相当する。入力端子T2の入力信号x1は送信しよ
うとする信号（情報）を含む信号で、図７の例では光セ
ンサで構成される信号発生源14の出力信号である。

信号発生源14は例えばフェールセーフなセンサとして
の光センサを含んでいる。このようなセンサは、米国特
許第5,345,138号明細書に開示されている。信号発生源1
4は投光器141と受光器142で構成される。投光器141から
交流光が光ビームPBとして出力され、受光器で光／電気
信号変換されて増幅され、コンデンサC11、C12とダイオ
ードD11、D12で構成される倍電圧整流回路で整流されて
直流信号となる。

倍電圧整流回路は入力信号が電源電位Vccにクランプ
されるように構成されているので、受光器142の交流出
力信号が発生しているとき、電源電位Vccより高い電位
の出力電圧をウインドウ・コンパレータの入力端子T2に
供給する。信号発生源14は、危険領域を監視している場
合、光ビームPBが遮断されているとき危険を示し、遮断
されていないとき安全を示す。従って、受光器142に交
流の出力信号が発生し、コンデンサC11、C12とダイオー
ドD11、D12による倍電圧整流回路の直流出力電圧信号が
入力端子T2に印加されているときが安全を示し、受光器
142に交流の出力信号が発生していない状態であって、
入力端子T2に電源電位Vccより高いレベルの直流電圧が
印加されていないとき危険を示す。

スイッチ回路18は、キャリア信号発生器19によってベ
ースが駆動されるトランジスタQ12、トランジスタQ12の
コレクタに接続された光結合素子PI11を含んでいる。こ
のスイッチ回路18は論理積演算回路17の出力を電源とし
て動作するように、トランジスタQ12のコレクタが光結
合素子PI11及び減流抵抗R11を介して論理積演算回路17
の出力に結ばれている。

ウインドウ・コンパレータを含む論理積演算回路171
は、上限のしきい値TH1、TH2は十分高いレベルにあっ
て、下限のしきい値TL1、TL2は各々入力端子T1、T2に電
源電位Vccより高いレベルの電圧が入力されているか否
かをレベル検定する。論理積演算回路171は、入力端子T
1及びT2の両者にしきい値TL1、TL2より高い電圧が入力
されたとき、整流回路172に発振の出力信号を供給する
（ANDゲートとして動作する）。ウインドウ・コンパレ
ータ171がANDゲートとして動作するということは、電源
回路11が正常に動作していることを条件として、光セン
サの出力信号x1が論理積演算回路171を介して、整流回
路172に伝送され、整流回路172に出力が生じることを示
している。

トランジスタQ12は整流回路172の出力電圧を電源とし
てキャリア信号発生器19の出力信号でスイッチされる。
トランジスタQ12のコレクタは、減流抵抗R11と光結合素
子PI11の発光素子PT12を介して、倍電圧整流回路172の
出力電圧を電源電圧とするようにコンデンサC14に接続
され、エミッタは送信回路の電源電位Vccに接続され
る。このため、トランジスタQ12のベースは電源電位Vcc
より高い入力レベルでないといけない。キャリア信号発
生器19の出力信号x2は、コンデンサC15とダイオードD15
を用いて電源電位Vccにクランプされ、減流抵抗R13を介
して（抵抗R12はトランジスタQ12のもれ抵抗）トランジ
スタQ12のベース入力信号となる。トランジスタQ12でス
イッチされる電流は光結合素子PI11の発光素子PT12の発
光をON/OFFし、受光素子PD12をON/OFFする。

図７の構成によれば、光結合素子PI11の発光素子PT12
を流れる電流は倍電圧整流回路172から供給され、倍電
圧整流回路172に電源電位Vccより高い電圧（Ｅ）が生じ
ていない限り発光素子PT12は発光しない。即ち、倍電圧
整流回路172の出力信号とキャリア信号発生器の出力信
号の両方がトランジスタQ12に入力されているとき発光
素子PT12より光スイッチ信号が受光素子PD12に送られる
ことになり、倍電圧整流回路172の出力信号とキャリア
信号発生器19の出力信号x2の論理積で発光素子PD12の出
力信号が発生する。そして、トランジスタQ12のコレク
タ／ベース間に短絡故障が起こり、そのため、仮に、発
光素子PT12が抵抗R13を介してキャリア信号発生器19で
直接駆動されるような状態になっても、抵抗R13の抵抗
値が大きいために、発光素子PT12は発光出力が生じない
構成となっている。換言すると、発光素子PT12はトラン
ジスタQ12が正常に動作し、倍電圧整流回路172から電源
電位Vccより高い電圧が供給されるときのみ、交流の光
出力信号を発生する。勿論、発光素子PT12または受光素
子PD12に故障が生じた場合も交流信号は出力端子U1、U2
には現れない。

図７において、倍電圧整流回路172に電源電位Vccより
高い電圧が出力されるときは、電源回路が正常を示す信
号y2が、電源監視をしているフェールセーフ・オン・デ
ィレー回路16から出力されていて、かつ、光センサの受
光器142から安全を示す信号P1が受信され、この受信信
号P1がダイオードD11、D12、コンデンサC11、C12によっ
て構成された倍電圧整流回路で整流され、論理積演算回
路17を構成するフェールセーフ・ウインドウ・コンパレ
ータ171の入力端子T2に入力されているときである。こ
こに、フェールセーフ・ウインドウ・コンパレータ171
の入力端子T2の入力信号x1は、図７の送信回路にとって
送信の目的となる信号（情報）を含んでいる。図７のフ
エールセーフ・ウインドウ・コンパレータ171と、減流
抵抗R11と、発光素子PT12と、トランジスタによるスイ
ッチ素子Q12で構成される送信回路は、入力端子T1に入
力される電源回路の監視信号y2と、入力端子T2に入力さ
れる送信目的となる信号x1と、トランジスタQ12のベー
スに入力されるキャリア信号x2の３個の入力信号の論理
積出力信号を発光素子PT12から出力し、このいずれか１
個でも入力されない時、または回路に故障が生じたとき
は発光素子PT12からの出力が生成されない回路である。

次に、電源回路に故障が生じた場合を考察しよう。

図７の信号送信装置において、図３に示した電源回路
11に故障が生じた場合、フェールセーフ・オン・ディレ
ー回路16の出力信号y2は、たとえ送信回路の電源電圧が
低レベルの状態から所定の定電圧出力Vccに復帰して
も、所定の遅延時間TONの間、高レベルの出力電圧
（Ｅ）を生じない。従って、たとえ電源電圧が図６のタ
イムチャート（１）に示したような波形になって、電源
電圧Vccが一時的に正常な電源電圧に回復してもフェー
ルセーフ・ウインドウ・コンパレータ171の入力端子T1
の入力電圧が低レベルであるため、フェールセーフ・ウ
インドウ・コンパレータ171は発振しない。また、図３
のシリースレギュレータSRに入出力間短絡の故障が生じ
た場合は、送信回路を構成する各ブロックの電源電圧Vc
cはシリースレギュレータの入力電圧Vrecとなる。即
ち、図６の電源電位Vccは電圧Vrecに上昇するが、フェ
ールセーフ・ウインドウ・コンパレータ171の入力端子T
1の入力信号も、この新しい電源電位Vrecより高い入力
電圧を必要としており、また、トランジスタQ12の電源
電圧（整流回路172で発生すべき出力電圧）もこの電源
電圧Vrecより高い電圧を必要としている。しかるに、図
３のフェールセーフ・オン・ディレー回路16には、電源
電圧Vrecより高いレベルが生じないから、発光素子PT12
には出力信号が生じない。

図７では光結合素子を送信手段として用いた例を示し
たが、光結合素子の代わりにトランスを用いても同じで
あることは明らかである。

図８は、図７のトランジスタQ12のベースとキャリア
信号発生器19の出力信号x2との結合に代えて、光結合素
子PI22を用いた例を示している。図８において、光結合
素子の発光素子PT22には、キャリア信号発生器19の出力
信号x2が入力され、発光素子PT22の光出力は、キャリア
信号発生器19の出力信号x2により、トランジスタQ13を
用いてスイッチされ、受光素子PD22を流れる電流がスイ
ッチされる。これにより光結合素子PI11の発光素子PT12
がスイッチされて送信出力信号が発生する。図８の送信
回路によれば、図７におけるトランジスタQ12のコレク
タ／ベース間短絡によって、キャリア信号x2が直接出力
される誤りは一切心配しなくてよい。

産業上の利用可能性 本発明によれば、電源を含む多重の故障が発生した場
合でも、危険側誤りの送信信号を発生せず、従って、安
全を重要視した通信システムにおいて極めて有効なない
フェールセーフ信号送信装置を提供できる。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 蓬原 弘一 埼玉県浦和市上木崎一丁目13番８号 日 本信号株式会社 与野事業所内 (56)参考文献 特開 平１−255449（ＪＰ，Ａ) 特開 平１−232408（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G08B 21/00

Claims (14)

(57)【特許請求の範囲】
1. 【請求項１】電圧安定化回路と、レベル検定回路と、オ
   ン・ディレー回路と、送信回路とを含むフェールセーフ
   信号送信装置であって、 前記電圧安定化回路は、シリースレギュレータを含んで
   おり、前記シリースレギュレータは、交流電源を整流平
   滑した入力電圧が供給され、安定化された直流の出力電
   圧を生じるものであり、 前記レベル検定回路は、前記シリースレギュレータの出
   力電圧を電源とし、前記シリースレギュレータの入力電
   圧が所定範囲内にあるときのみレベル検定出力信号を生
   成し、 前記オン・ディレー回路は、前記レベル検定出力信号が
   入力され、前記レベル検定出力信号の立ち上がりに対し
   て遅れ時間をもって電源監視信号を発生し、 前記送信回路は、送信信号と、前記電源監視信号とが入
   力され、前記送信信号及び前記電源監視信号が正常であ
   ることを示す信号と、前記送信信号の搬送のためのキャ
   リア信号との論理積出力信号を送信し、故障時に前記論
   理積出力信号を発生しない回路である フェールセーフ信号送信装置。
2. 【請求項２】電圧安定化回路と、レベル検定回路と、オ
   ン・ディレー回路と、送信回路とを含むフェールセーフ
   信号送信装置であって、 前記電圧安定化回路は、シリースレギュレータを含んで
   おり、前記シリースレギュレータは、交流電源を整流平
   滑した入力電圧が供給され、安定化された直流の出力電
   圧を生じるものであり、 前記レベル検定回路は、前記シリースレギュレータの出
   力電圧を電源とし、前記シリースレギュレータの入力電
   圧が所定範囲内にあるときのみレベル検定出力信号を生
   成し、 前記オン・ディレー回路は、前記レベル検定出力信号が
   入力され、前記レベル検定出力信号の入力が所定時間継
   続したとき電源監視信号の生成を開始し、 前記送信回路は、送信信号と、前記電源監視信号とが入
   力され、前記送信信号及び前記電源監視信号が正常であ
   ることを示す信号と、前記送信信号の搬送のためのキャ
   リア信号との論理積出力信号を送信し、故障時に前記論
   理積出力信号を発生しない回路である フェールセーフ信号送信装置。
3. 【請求項３】請求項１または２の何れかに記載されたフ
   ェールセーフ信号送信装置であって、 前記レベル検定回路は、フェールセーフ・ウインドウ・
   コンパレータを含む フェールセーフ信号送信装置。
4. 【請求項４】請求項１乃至３の何れかに記載されたフェ
   ールセーフ信号送信装置であって、 前記電源監視信号は、前記オン・ディレー回路におい
   て、前記シリースレギュレータの出力電圧よりも高い電
   位に生成される フェールセーフ信号送信装置。
5. 【請求項５】請求項１乃至４の何れかに記載されたフェ
   ールセーフ信号送信装置であって、 前記レベル検定出力信号は、前記レベル検定回路におい
   て、前記シリースレギュレータの出力電圧よりも高い電
   位に生成される フェールセーフ信号送信装置。
6. 【請求項６】請求項１乃至５の何れかに記載されたフェ
   ールセーフ信号送信装置であって、 前記送信回路は、論理積演算回路と、スイッチ回路とを
   含んでおり、 前記論理積演算回路は、前記送信信号と、前記電源監視
   信号との論理積演算を行う回路であり、 前記スイッチ回路は、前記論理積演算回路の出力信号を
   電源入力とし、前記キャリア信号でスイッチされて、前
   記論理積出力信号を生成する回路である フェールセーフ信号送信装置。
7. 【請求項７】請求項６に記載されたフェールセーフ信号
   送信装置であって、 前記キャリア信号は、前記スイッチ回路から絶縁された
   状態で前記スイッチ回路に供給される フェールセーフ信号送信装置。
8. 【請求項８】請求項１乃至７の何れかに記載されたフェ
   ールセーフ信号送信装置であって、 前記送信信号と、前記論理積出力信号とは、互いに電気
   的に絶縁されている フェールセーフ信号送信装置。
9. 【請求項９】請求項７または８の何れかに記載されたフ
   ェールセーフ信号送信装置であって、 前記絶縁は、光結合素子によりなされている フェールセーフ信号送信装置。
10. 【請求項１０】請求項１乃至９の何れかに記載されたフ
    ェールセーフ信号送信装置であって、 前記送信信号及び前記電源監視信号が正常であることを
    示す信号は、前記送信回路において、前記シリースレギ
    ュレータの出力電圧よりも高い電位に生成される フェールセーフ信号送信装置。
11. 【請求項１１】請求項10に記載されたフェールセーフ信
    号送信装置であって、 前記論理積出力信号は、前記送信信号及び前記電源監視
    信号が正常であることを示す信号の電圧と、前記シリー
    スレギュレータの出力電圧との電位差に応じた電流を前
    記キャリア信号でスイッチすることにより生成される フェールセーフ信号送信装置。
12. 【請求項１２】電圧安定化回路と、レベル検定回路と、
    オン・ディレー回路とを含む電源装置であって、 前記電圧安定化回路は、シリースレギュレータを含んで
    おり、前記シリースレギュレータは、交流電源を整流平
    滑した入力電圧が供給され、安定化された直流の出力電
    圧を生じるものであり、 前記レベル検定回路は、前記シリースレギュレータの出
    力電圧を電源とし、前記シリースレギュレータの入力電
    圧が所定範囲内にあるときのみレベル検定出力信号を生
    成し、 前記オン・ディレー回路は、前記レベル検定出力信号が
    入力され、前記レベル検定出力信号の立ち上がりに対し
    て遅れ時間をもって電源監視信号を発生する 電源装置。
13. 【請求項１３】電圧安定化回路と、レベル検定回路と、
    オン・ディレー回路とを含む電源装置であって、 前記電圧安定化回路は、シリースレギュレータを含んで
    おり、前記シリースレギュレータは、交流電源を整流平
    滑した入力電圧が供給され、安定化された直流の出力電
    圧を生じるものであり、 前記レベル検定回路は、前記シリースレギュレータの出
    力電圧を電源とし、前記シリースレギュレータの入力電
    圧が所定範囲内にあるときのみレベル検定出力信号を生
    成し、 前記オン・ディレー回路は、前記レベル検定出力信号が
    入力され、前記レベル検定出力信号の入力が所定時間継
    続したとき電源監視信号の生成を開始する 電源装置。
14. 【請求項１４】請求項12または13の何れかに記載された
    電源装置であって、 前記レベル検定回路は、フェールセーフ・ウインドウ・
    コンパレータを含む 電源装置。