JPH0436661A - ウインドウコンパレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、抵抗とトランジスタとによって構成したフェ
イルセイフなウィンドウコンパレータに関する。

〈従来の技術〉 鉄道信号系や原子炉制御系等のように、高度のフェイル
セイフ性が要求される分野においては、特定の入力領域
だけ出力を生じ、かつ回路の断線、短絡故障等が生じた
場合には、非対称な圧カバターンとなるレベル検知器が
使用される。本発明はこのようなレベル検知器として好
適であり、またフェイルセイフ論理回路に使用する論理
演算発振器としても好適なウィンドウコンパレータに関
する。

抵抗とトランジスタとによって構成される論理演算発振
器は、「抵抗半導体発振器によるフェイルセイフ論理回
路」　（電子通信学会研資昭４３−１）や、特公昭４５
−２９０５４号公報等に開示されており、既に公知のも
のである。

第１図はこれらの刊行物によって明らかにされた論理演
算発振器の一例を示しており、トランジスタＴ１とトラ
ンジスタＴ２とを直結すると共に、トランジスタＴ２の
コレクタをツェナーダイオードＺＤ、を経てトランジス
タＴ３のベースに接続し、トランジスタＴ３のコレクタ
に直列に接続されたツェナーダイオードＺＤ２と抵抗Ｒ
３との接続点ａを、抵抗Ｒ４を介してトランジスタＴ０
のベースに帰還させるようにしである。なお、ＲＩ　、
Ｒ２はコレクタ抵抗、Ａ、〜Ａ、は入力端子である。入
力端子Ａ、−Ａ３の個数は任意の個数でよく、また互い
に独立させてその端子数だけのアンドゲートとしたり、
または共通に接続することもできる。

上記の回路構成に成る論理演算発振器において、入力端
子Ａ１〜Ａ３にトランジスタＴ、〜Ｔ３を動作させるの
に充分な入力端子、すなわちツェナーダイオードＺＤ工
、ＺＤ２のツェーナ電圧ｖｚ、　、ｖｚ２が、電源電圧
Ｅに対してＶＺ＋　＞Ｅ、ＶＺ２　＜Ｅとなる入力端子
が入力された場合、トランジスタＴｌ−７３が順次オン
、オフ動作を繰返し、出力端子ｖ０には入力端子Ａ３に
与えられる入力端子レベルと略零レベルとの間で振動す
る発振出力が得られる。一方、入力端子Ａ、〜Ａ、に印
加される入力端子が、トランジスタＴ１〜Ｔ３を動作さ
せるのに充分なレベルに達しなかった場合や、回路に断
線故障等を生じた場合には、発振動作が停止することと
なるから、発振出力の有無によって回路の異常、入力端
子の適否を検知することができる。このような特長があ
ることから、第１図に示す発振器は、鉄道信号系、原子
炉＃部系などフェイルセイフ性が強く要求されるシステ
ムの構成要素、特にレベル検知器として利用されつつあ
る。

ところで、上述の論理演算発振器は、入力端子Ａ１〜Ａ
３に加わる入力端子が動作電圧以上に上昇して行った場
合、発振動作もこれに追随して行き、上限を生じること
がないので、上限レベルを検出するレベル検知器として
は使用することができない。

第２図はこの点を改良し、回路発振が起る入力レベルに
上限および下限を有するようにしたウィンドウコンパレ
ータの回路例を示している。このウィンドウコンパレー
タにおいては、第１図に招けるツェナーダイオードＺＤ
２を抵抗Ｒ５によフて置換しである。Ｒ６はトランジス
タ７１のコレクタとトランジスタＴ、のベースとの間に
挿入した抵抗である。

上述のウィンドウコンパレータにおいて、トランジスタ
Ｔ、のコレクタ抵抗Ｒ８と抵抗Ｒ６との接続点ａから取
り出される帰還電圧をＶｆとすると、この帰還電圧Ｖｆ
はＲ４）Ｒ３、Ｒｓを条件にして、入力端子Ａ３の入力
電圧ｖ３に丸′し、Ｖｆ−（Ｒ５／（Ｒ３＋８５））Ｖ
３　　　・−・（１）となる。すなわち帰還電圧Ｖｆは
入力端子Ｖ、に比例して昇降することとなる。

入力端子Ａ、〜Ａ、の入力電圧がトランジスタＴ１〜Ｔ
３を動作させるための最小レベルに達すると、トランジ
スタＴ　Ｉ””’　Ｔ　３が能動領域に入り、第１図と
同様の回路作用により発振動作、が営まれ、出力端子■
。から発振出力が取り出される。

ところが、入力端子が更に上昇し、それにつれて帰還電
圧Ｖｆが上昇して行くと、トランジスタＴ３がオン動作
をしているにも拘らず、トランジスタＴ３がオフとなら
ずにオン動作を継続することとなるため、発振動作が継
続できなくなり、発振できる入力電圧に上限を生じるこ
ととなる。すなわち、回路発振が起る入力レベルに上限
および下限を有するウィンドウコンパレータが実現され
る。

〈発明が解決しようとする課題〉 ところが、上述した第１図、第２図の論理演算発振器は
、発振開始の入力レベルがツェナーダイオードＺＤ、ま
たはＺＤ２によって決定されるため、次のような欠点が
あった。

（Ａ）ツェナーダイオードの不均一性のため、個々の発
振器の発振開始電圧が一定せず、不均一になる。

（Ｂ）発振開始電圧がツェナー電圧に依存するために、
発振開始電圧の調整、設定の自由度が極めて狭い。

本発明の課題は、上述する欠点を除去し、発振開始電圧
を安定化すると共に、自由に設定で籾るようにしたウィ
ンドウコンパレータを提供することである。

〈課題を解決するための手段〉 上述した課題解決のため、本発明に係るウィンドウコン
パレータは、第１の入力端子と電源の一端側との間に、
少なくとも２つに分割されたコレクタ抵抗を介して接続
された第１のトランジスタと、前記第１のトランジスタ
の前記コレクタ抵抗で分割された電圧をベース入力とし
、前記電源の他端側と第２の入力端子との間にコレクタ
抵抗を介して接続された第２のトランジスタと、前記第
２のトランジスタのコレクタ電圧を前記電源との間で分
割する抵抗と、この抵抗によって分割された電圧をベー
ス入力とし、前記電源の前記一端側と前記他端側との間
に接続され、前記第２のトランジスタとは相補の関係に
ある第３のトランジスタとを備え、前記第１の入力端子
及び第２の入力端子に入力される電圧値が所定範囲にあ
るときに発振動作をすると共に、前記電圧値が上限値ま
たは下限値を超えた時に発振動作を停止し、前記第１の
トランジスタのコレクタ側から対応する発振出力を取り
出す発振回路を構成していることを特徴とする。

〈実施例〉 第３図は本発明に係るウィンドウコンパレータの電気回
路図である。この実施例では、出力段のトランジスタＴ
６はＮＰＮ型とし、入力端子Ａｌと電源ＥのアースＧと
の間に、２つに分割されたコレクタ抵抗Ｒ，，Ｒ，，を
介して接続しである。

該コレクタ抵抗Ｒ９とＲＩＧの接続点すは、帰還抵抗Ｒ
＋３を介してトランジスタＴ４のベースに接続してあり
、これによってコレクタ抵抗Ｒ，，Ｒ，。

によって分割された電圧をトランジスタＴ４のベース入
力としである。トランジスタＴ４は電源Ｅのホット側と
入力端子Ａ４との間にコレクタ抵抗Ｒ７を介して接続し
である。

トランジスタＴ４のコレクタと電源アースＧとの間には
、抵抗Ｒ１１とＲ１２の直列回路を接続してあり、この
抵抗Ｒ１１とＲ１２とによってトランジスタＴ４のコレ
クタ電圧を分割するようにしである。

抵抗ａ　ｌ　ｌとＲ１２との接続点Ｃには、ＰＮＰ型の
トランジスタＴ５のベースを接続しである。このトラン
ジスタＴ、は、電源Ｅのホット側とアースＧとの間に、
コレクタ抵抗Ｒ８を介して接続してあり、２つのトラン
ジスタＴ４．Ｔ６に対して相補形となっている。またト
ランジスタＴ、のコレクタは、トランジスタＴ６のベー
スに接続してあり、そのコレクタ出力をトランジスタＴ
６のベース入力としである。

なお、上記の実施例は、入力端子Ａ　４　、Ａ　％に対
する入力極性が正極性となる場合の回路例であり、入力
極性が負極性となる場合は、ＮＰＮ型のトランジスタＴ
、、Ｔ６をＰＮＰ型に、またＰＮＰ型のトランジスタＴ
ｓをＮＰＮ型に置きかえればよい。

次に動作について説明する。

入力端子Ａ４、Ａｓに加えられる入力電圧■４、Ｖ５が （Ｒ＋ｚ／（Ｒ７中Ｒ１１”Ｒ１２））Ｖ４＜Ｅ　・・
・（１）νｔ−（Ｒ＋ｏ／（Ｒｏ◆Ｒｈｏ））Ｖｓ　＜
Ｅ　　　・・・（２）なる条件を満足し得る範囲では、
トランジスタＴ、　、Ｔ、がオン、トランジスタＴ４が
オフの状態に保持されるので、回路発振は起らず、出力
端子Ｖ。の出力電圧は略零レベルに保持される。

次に、入力端子Ａ４の入力電圧ｖ４が、トランジスタＴ
５をオフにで診る値まで上昇した場合、すなわち、 （Ｒｘ２／（Ｒｙ＋Ｒ＋＋”Ｒ＋２））Ｖ４＞Ｅ　・・
・（３）なる条件を満足し得る範囲では、トランジスタ
Ｔ、、Ｔ、がオフになり、続いてトランジスタＴ４がオ
ンになる。トランジスタＴ４がオンになるとトランジス
タＴ　ｓ　、Ｔ　ａがオンになるので、今度はトランジ
スタＴ４がオフとなり、このトランジスタＴ４のオフ動
作により次にはトランジスタＴｓ、Ｔｓがオンとなる。

この結果、出力端子ｖ０には入力端子Ａ、に加わる入力
電圧Ｖ、と略零レベルとの間で振動する発振出力が得ら
れる。

更に、入力端子Ａ、の入力電圧Ｖ、が上昇し、Ｖｆ−（
Ｒ＋ｏ／（Ｒｅ”Ｒｈｏ））Ｖｓ　＞Ｅ　・・・（４）
なる条件を満足し得るようになると、トランジスタ”ｒ
ｓ　、　Ｔｇがオンしたときの帰還電圧Ｖｆにより、ト
ランジスタＴ４のベース、エミッタが逆バイアスされる
ので、トランジスタＴ４がオフとなる。この結果、トラ
ンジスタＴｓ、Ｔｓがオンの状態に保持されると共に、
トランジスタＴ４がオフの状態に保持されたままとなる
ので、回路発振は起らず、出力端子Ｖ。の出力電圧は略
零レベルに固定される。

すなわち、本発明に係るウィンドウコンパレータは、入
力端子Ａ　４　、Ａ　ｓに加えられる入力電圧ｖ４、ｖ
５が、土掻（２）、（３）式を満足し得る範囲にある場
合に限って発振出力を生じ、入力電圧Ｖ４が（１）式を
満足する範囲まで低下した場合や、入力電圧Ｖ、が（４
）式を満足する範囲まで上昇した場合には、回路発振が
停止するものであって、発振動作を継続し得る入力電圧
Ｖ４、ＶＳに下限および上限を生じる。

この場合、条件式（１）〜（４）からも明らかなように
、下限および上限は抵抗（Ｒ７、ａｌｌ、Ｒ＋２）、（
Ｒｅ　、　Ｒｈｏ）の値に依存して決定されるから、従
来のツェナーダイオードを用いた場合のような発振開始
電圧の不均一性がなく、発振開始電圧が安定する。また
、抵抗値を適当に選定することにより、発振開始電圧を
自由に設定することもできる。

ところで、一般にレベル検知器では、発振の開始時と終
了時とで入力レベルを異ならせて、ヒステリシス特性を
′持たせない場合がある。このようなヒステリシス特性
を有するウィンドウコンパレータは、′ｓ３図に示す構
成のウィンドウコンパレータにおいて、その出力を整流
し、この整流出力を抵抗等を通して入力に帰還する回路
構成を付加することにより実現することができる。第４
図はその具体的な回路図である。図においてり３、Ｄ、
は−数的な整流回路であり、トランジスタＴ６の発振出
力を、整流回路り、では負に整流平滑した後、抵抗ＲＩ
４を介して入力端子Ａ５に、また整流回路Ｄ２では正に
整流平滑した後、抵抗Ｒ１！ｌを介して入力端子Ａ４に
、それぞれ帰還させである。

上記の回路において、入力端子Ａ４に加わる入力電圧ｖ
４が上昇して回路が発振すると、その発振出力は整流回
路Ｄ２によって整流され、正の直流電圧として出力され
る。この整流出力は帰還抵抗ＲＩ５を通して入力端子Ａ
４側に帰還されるので、入力端子Ａ４における入力端子
が一層上昇する。一方、発振動作をしている状態で、入
力端子Ａ４に加わる入力端子Ｖ４が低下してくると１、
帰還抵抗Ｒ１５を経由して帰還される直流の整流出力の
ために発振動作が停止し難くなる。すなわち発振の開始
レベルと、停止レベルとの間に差を生じ、ヒステリシス
特性が得られる。

また、入力端子Ａ、に加わる入力電圧Ｖ５か上昇して回
路の発振が停止しようとすると、抵抗Ｒ８４を経由して
帰還される整流回路Ｄ１の負の整流出力による効果分だ
け入力端子Ｖ、が上昇して発振停止を助長する。逆に入
力端子ｖ５が低下してくると、発振開始によって帰還抵
抗Ｒ１４を介して出力が負に与えられるので、発振は助
長される。すなわち、上限においても、発振の停止レベ
ルと開始レベルとの間に差を生じるから、ヒステリシス
特性が得られる。

なお、トランジスタＴ４〜Ｔ６をＰＮＰ型またはＮＰＮ
型に置きかえ、入力端子Ａ　４　、Ａ　ｓに負の入力電
圧を供給するような回路構成とした場合には、整流回路
り、、Ｄ２も逆極性となることは言うまでもない。

〈発明の効果〉 以上述べたように、本発明に係るウィンドウコンパレー
タによれば、次のような効果が得られる。

（ａ）従来の論理演算発振器において発振開始電圧を定
めていたツェナーダイオードを抵抗分割に置ぎかえると
共に、入力ゲートのトランジスタの部を、自己電源を入
力電源とする相補形トランジスタに置きかえたから、発
振開始電圧の不均一性をなくして安定化させることがで
きる。

（ｂ）ツェナーダイオードを用いた場合は、発振開始電
圧がツェナー電圧によって定まるので、その自由度は極
めて狭いものであったが、本発明の場合は、抵抗分割比
を適当に選定することにより、発振開始電圧を自由に設
定できる。

（Ｃ）本発明に係るウィンドウコンパレータは、レベル
検知器に限らず、フェイルセイフな情報処理の技術分野
に汎く用いることができる。フェイルセイフなウィンド
ウコンパレータを用いた場合には、その前段のアナログ
処理回路に対する制限が著しく緩和され、回路上の自由
度が非常に高くなる。また、このウィンドウコンパレー
タは２値−３値変換の基本構成要素ともなる。

（ｄ）従来のウィンドウコンパレータとして、直流入力
に交流を重畳させて、シュミット回路で受ける方式もあ
るが、この方式に成るものは、極めて精度が悪く、レベ
ル検知器として使うには複雑な回路構成を余儀なくされ
る。これに対し、本発明に係るウィンドウコンパレータ
は、演算発振器を基本とするので、各段に高精度でしか
も単純な回路構成となる等々の優れた効果が得られる。

（ｅ）実施例に示したように、発振出力を整流し、帰還
抵抗を介して入力端に帰還させることにより、発振の開
始および停止にヒステリシス特性を持たせ、レベル検知
器として誠に好適なウィンドウコンパレータを実現する
ことができる。

【図面の簡単な説明】

第１図は従来の論理演算発振器の電気回路図、第２図は
従来のウィンドウコンパレータの電気回路図、第３図は
本発明に係るウィンドウコンパレータの電気回路図、第
４図は同じく他の実施例における電気回路図である。 Ｔ４、Ｔｓ、Ｔ６　・・・トランジスタＥ・・・電源 Ｒ７−Ｒ１５・・・抵抗 Ａ４．Ａｓ　　・・・入力端子 第１図 第２図

Claims (2)

【特許請求の範囲】
1. （１）第１の入力端子と電源の一端側との間に、少なく
   とも２つに分割されたコレクタ抵抗を介して接続された
   第１のトランジスタと、前記第１のトランジスタの前記
   コレクタ抵抗で分割された電圧をベース入力とし、前記
   電源の他端側と第２の入力端子との間にコレクタ抵抗を
   介して接続された第２のトランジスタと、前記第２のト
   ランジスタのコレクタ電圧を前記電源との間で分割する
   抵抗と、この抵抗によって分割された電圧をベース入力
   とし、前記電源の前記一端側と前記他端側との間に接続
   され、前記第２のトランジスタとは相補の関係にある第
   ３のトランジスタとを備え、前記第１の入力端子及び第
   ２の入力端子に入力される電圧値が所定範囲にあるとき
   に発振動作をすると共に、前記電圧値が上限値または下
   限値を超えた時に発振動作を停止し、前記第１のトラン
   ジスタのコレクタ側から対応する発振出力を取り出す発
   振回路を構成していることを特徴とするウィンドウコン
   パレータ。
2. （２）発振出力を整流し、その整流出力を帰還抵抗を介
   して入力に帰還させることにより、発振開始電圧と発振
   停止電圧とを異ならせたことを特徴とする特許請求の範
   囲第１項に記載のウィンドウコンパレータ。