JP3200535B2 - ブロック同期処理回路 - Google Patents
ブロック同期処理回路Info
- Publication number
- JP3200535B2 JP3200535B2 JP11436195A JP11436195A JP3200535B2 JP 3200535 B2 JP3200535 B2 JP 3200535B2 JP 11436195 A JP11436195 A JP 11436195A JP 11436195 A JP11436195 A JP 11436195A JP 3200535 B2 JP3200535 B2 JP 3200535B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- circuit
- block synchronization
- synchronization
- bic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
に関し、特にクロック信号、データ信号を用いてシリア
ルにデータ転送を行ない、同期検出用のブロック識別符
号信号(BIC信号)を使用し、前方保護回路、後方保
護回路を用いてブロック同期判定を行なうブロック同期
処理回路に関する。
いてシリアルにデータ転送を行なう通信システムが知ら
れる。このような通信システムの一例としてたとえばF
M多重放送が挙げられる。FM多重放送ではFM放送
(主放送)に多重してデータが送信される。FM多重放
送の受信機では、多重された信号からデータとクロック
が再生され、処理される。データの送信はブロックごと
にパケット単位で行なわれる。ブロックの各々は予め決
められたブロック識別符号(以下「BIC」という。F
M多重放送ではBIC1〜4の4種類のパターンを持つ
BICが用いられる。)を有し、FM多重放送受信機で
は受信データ列からBICパターンを抽出することによ
り、ブロックの区切りを検出し、かつBICパターンの
複数回数(前方保護回数/後方保護回数)の検出により
受信のブロック同期を判定する。
れるブロック同期処理を示すタイミングチャートであ
る。
IC検出タイミング信号(図6(a)に対応)と、検出
されたBIC信号(図6(b)に対応)との一致してい
る回数が測定されることにより行なわれる。同期の判定
には前方保護と後方保護の2つの処理が行なわれる。
に行なわれる処理であって、BIC検出タイミング信号
と、検出されたBIC信号とが予め設定された回数(n
回)一致したことにより、同期確立と判定する処理であ
る。
行なわれる処理であって、設定された回数(m回)のB
IC検出タイミング信号の間に、BIC信号が一度も検
出されなかったことにより同期外れと判定する処理であ
る。
に後方保護が行なわれ、n回のBIC検出タイミング信
号(a)と、検出されたBIC信号(b)との一致によ
り、時刻t2において、同期確立が判定されている。同
期確立時には、ブロック同期信号が出力される(図6
(c))。また時刻t3〜t4間前方保護が行なわれ、
m回のBIC検出タイミング信号(a)に対応するBI
C信号(b)が一度も検出されなかったことにより、時
刻t4において同期外れと判定されている(図6
(c))。
イミング信号の回数n(以下「後方保護回数」とい
う。)および前方保護において用いられるBIC検出タ
イミング信号の回数m(以下「前方保護回数」とい
う。)は各々設計時に望ましい値が設定されていた。
FM多重放送受信機においては適確にブロック同期が行
なわれないといった問題点があった。この原因は以下の
理由による。
ブロック同期を判断するようにした場合は、データ/パ
リティ列中に偶然に発生したBICと同じビット列やノ
イズにより誤ったBIC検出が行なわれ、誤同期を発生
する場合が生じる。
数を設定した場合は、ブロック同期のために設定された
後方保護回数分のBICを検出しなければならないた
め、ブロック同期の判断が遅れることとなる。また設定
された後方保護回数分のBIC信号が完全に一致してい
なければ、ブロック同期と判定されないため、一定レベ
ル以上のノイズがある状態では、正しいブロック同期を
取りこぼすおそれが生ずる。
に述べる問題点があった。ブロック同期中にマルチパス
/フェージングなどのノイズが受信信号に重畳する場合
があるがそれらの比較的短期間(クロックの同期が外れ
ない期間)のバーストノイズによるデータ化けによっ
て、受信したBICのデータパターンが小数回連続して
崩れることがある。回路設計時に比較的少ない前方保護
回数を設定した場合、小数回のBICが未検出となり、
実際はブロック同期がとれているにもかかわらず、ブロ
ック同期外れと誤った判定がなされ、再同期検出処理に
入る場合がある。その他静電気/電源ラインノイズなど
のノイズが受信機に侵入する場合も考えられる。
定した場合は、上記に述べたノイズのうち比較的長期間
(クロックの同期が外れる期間)のバーストノイズによ
り、同期外れ状態であっても、データ/パリティ列中に
偶然に発生したBICと同じビット列やノイズによって
誤ったBIC検出が行なわれる場合がある。その場合は
前方保護の検出が初期化され、再度BICの検出が前方
保護回数分連続して行なわれるので、ブロック同期外れ
の判断が遅れることになる。
ときにおける前方保護の処理を示すタイミングチャート
である。
れるBIC検出タイミング信号、(b)は検出されたB
IC信号、(c)はブロック同期信号、(d)はブロッ
ク同期判定回路内における前方保護カウンタによるカウ
ント値を示す。
回目の前方保護処理中において、時刻t2に誤ったBI
C信号が検知されたとする。このとき(d)に示される
ように前方保護カウンタの値はmにリセットされ、これ
により時刻t3より第2回目の前方保護処理が開始され
る。このため時刻t1以降は同期外れしているにもかか
わらず、ブロック同期信号としては時刻t4まで同期確
立の信号が出力されることになる。最悪の場合は前方保
護数をmとした場合、m−1回のBIC検出タイミング
信号の出力以内の間隔でBICの誤検出が連続して発生
した場合にはいつまでも再同期処理に移れず、データの
受信できない状態が続くこととなる。
ためになされたもので、ブロック同期を適確に行なうこ
とのできるブロック同期処理回路を提供することを目的
とする。
ク同期処理回路は、受信される信号のブロック同期を処
理するブロック同期処理回路であって、ブロック識別符
号の検出状況を順次記憶し複数保存する検出状況記憶回
路を備え、ブロック識別符号の検出タイミングにおい
て、検出状況記憶回路に記憶された複数の検出状況に基
づいて前方保護回数の設定を行なうことを特徴とする。
検出状況記憶回路は、ブロック識別符号を検出したとき
に“1”を、ブロック識別符号を検出しなかったときに
“0”を、それぞれ記憶すると共に、その記憶された値
を加算し、その加算して得られた値によって前方保護回
数の設定を行なうことを特徴とする。
は、同期外れ状態からブロック同期が確立された状態に
移行されるとき、検出状況記憶回路の内容をリセットさ
れた状態にすることを特徴とする。
は、受信される信号のブロック同期を処理するブロック
同期処理回路であって、ブロック識別符号を検出したと
きに加算動作を行ない、ブロック識別符号を検出しなか
ったときに減算動作を行なう検出状況カウンタを備え、
その検出状況カウンタの値に基づいて前方保護回数の設
定を行なう。
は、受信される信号のブロック同期を処理するブロック
同期処理回路であって、ブロック識別符号を検出したと
きに加算動作を行ない、ブロック識別符号を検出しなか
ったときに減算動作を行なう前方保護カウンタを備え、
前方保護カウンタの値に基づいて同期外れ状態の判別を
行ない、前方保護カウンタには上限値が設定されている
ことを特徴とする。
ロック識別符号の検出状況を順次記憶し複数保存し、ブ
ロック識別符号の検出タイミングにおいて、記憶された
複数の検出状況に基づいて前方保護回数の設定を行な
う。
は、ブロック識別符号を検出したときに“1”を、ブロ
ック識別符号を検出しなかったときに“0”を、それぞ
れ記憶すると共に、その記憶された値を加算し、その加
算して得られた値によって前方保護回数の設定を行な
う。
は、同期外れ状態からブロック同期が確立された状態に
移行されるとき、検出状況記憶回路の内容をリセットさ
れた状態とする。
は、検出状況カウンタの値に基づいて前方保護回数の設
定を行なう。
は、ブロック識別符号を検出したときに加算動作を行な
い、ブロック識別符号を検出しなかったときに減算動作
を行なう前方保護カウンタを備え、前方保護カウンタの
値に基づいて同期外れ状態の判別を行ない、前方保護カ
ウンタには上限値が設定されている。
ク同期処理回路の構成を示すブロック図である。
信された信号からBIC信号を検出するBIC検出回路
3と、後方保護回数を設定する後方保護回数設定回路5
と、N種類の前方保護回数を設定する前方保護回数設定
回路7a〜7nと、前方保護回数設定回路7a〜7nか
ら所望の前方保護回数を選択し出力する選択回路9と、
BIC検出信号などに基づいてブロック同期を判定する
ブロック同期判定回路1と、BIC検出タイミング信号
を生成するBIC検出タイミング生成回路11と、受信
されているBIC信号の状況を判断するBIC状況判断
回路100とから構成される。またブロック同期処理回
路は、受信される信号を入力する受信信号入力端子51
と、後方保護回数を設定するための信号を入力する後方
保護回数入力端子52と、前方保護回数設定回路7a〜
7nの各々に前方保護回数を設定するための前方保護回
数入力端子53a〜53nと、ブロック同期信号を出力
するブロック同期信号出力端子61とを含む。
ット間隔(BIC検出タイミング)でBICの検出の有
無を記憶するFIFO(First in First out)で構成さ
れるBIC検出状況記憶回路101と、BIC検出状況
記憶回路101の全データを加算する加算回路102
と、加算回路102の出力に基づいてBICの検出状況
を判定する判定回路103と、BIC検出状況判定のた
めの閾値を記憶する閾値設定回路104a〜104mに
より構成される。また閾値設定回路104a〜104m
の各々に閾値を設定するための閾値設定入力端子56a
〜56mが設けられている。
きい前方保護数に比較して十分大きいブロック数のBI
Cの検出状況を記憶する。
は、従来1種類しか設定できなかった前方保護数を複数
種類設定できるようにし、所望の前方保護回数を受信状
態に応じて選択するようにしたことである。そしてこの
機能は前方保護回数設定回路7a〜7n、選択回路9お
よびBIC状況判断回路100により実現されている。
1の具体例を示す図である。図を参照してBIC検出状
況記憶回路101はD−フリップフロップ200a〜2
00rにより構成されるシフトレジスタであり、クロッ
クとしてBIC検出タイミング生成回路11のBIC検
出タイミング信号を入力端子72により入力し、BIC
検出回路3のBIC検出信号を入力端子71により入力
する。またブロック同期判定回路1からのブロック同期
信号を入力端子73により入力する。ブロック同期信号
はブロック同期がとれていないときLowレベルの信号
であり、同期がとれているときHighレベルの信号と
なる。そのため本回路ではブロック同期がとれていない
ときシフトレジスタはリセットされる。
おけるブロック同期処理回路の動作について説明する。
はBIC検出回路3に入力される。BIC検出回路3で
は受信信号のうちBIC信号が抽出され、抽出されたB
IC信号はブロック同期判定回路1へ入力される。
3より出力されるBIC信号とBIC検出タイミング生
成回路11により生成されるBIC検出タイミング信号
がブロック同期判定回路1により比較され、その一致す
る数が後方保護回数設定回路5により設定される数とな
ったとき同期確立が判定される。同期確立と判定された
ときにはブロック同期判定回路1によりブロック同期信
号出力端子61を介しブロック同期確立信号(High
レベルの信号)が出力される。また同時にブロック同期
信号はブロック同期判定回路1からBIC状況判断回路
100内のBIC検出状況記憶回路101へ入力され
る。
たブロック同期信号は、図2に示されるように入力端子
73を介してD−フリップフロップ200a〜200r
の各々のリセット端子Rへ入力される。このためブロッ
ク同期信号が出力されていないときにはBIC検出状況
記憶回路101内のシフトレジスタの値はすべてリセッ
トされ、ブロック同期確立信号が出力されたときを初期
状態としてデータの記憶が開始される。BIC検出回路
記憶回路101に含まれるフリップフロップ200a〜
200rの各々の出力75a〜75rは加算回路102
に入力される。加算回路102においてBIC検出状況
記憶回路101内のフリップフロップ200a〜200
rの各々の出力は加算される。加算回路102において
加算された値はBIC検出状況判定回路103へ入力さ
れる。BIC検出状況判定回路103では加算回路10
2から出力される値と閾値設定回路104a〜104m
に設定されている閾値とが比較される。BIC検出状況
判定回路103により出力される判定出力は選択回路9
へ入力される。選択回路9は入力された判定出力に基づ
いて前方保護回数設定回路7a〜7nの各々に設定され
ている前方保護回数から所望の前方保護回数を選択し、
その前方保護回数をブロック同期判定回路1へ出力す
る。
いる閾値をy1、閾値設定回路104bに設定されてい
る閾値をy2、閾値設定回路104cに設定されている
閾値をy3(y1<y2<y3)とし、前方保護回数設
定回路7aに設定されている保護回数をx1、前方保護
回数設定回路7bに設定されている保護回数をx2、前
方保護回数設定回路7cに設定されている保護回数をx
3(x1<x2<x3)としたのであれば、加算回路1
02からの加算出力データdがd<y1の場合は前方保
護回数としてx1が、y1≦d<y2の場合は前方保護
回数としてx2の値が、y2≦dの場合前方保護回数と
してx3が選択回路9によりブロック同期判定回路1に
出力される。
た状態においては全段が“0”とされたBIC検出状況
記憶回路101内のシフトレジスタの値が加算回路10
2に出力される。そのため同期外れ状態から同期確立状
態へ移行したときには前方保護回数としては設定されて
いる最も小さい値が用いられることになる。これにより
ブロック誤同期である場合は即座に同期外れが判別され
ることになる。
示されるBIC検出状況記憶回路101内のシフトレジ
スタの端子71にはBIC検出信号が、端子72にはB
IC検出タイミング信号が入力されるため、BIC検出
信号とBIC検出タイミング信号とが一致したときには
シフトレジスタに“1”のデータが、BIC検出信号と
BIC検出タイミング信号とが一致していないときには
シフトレジスタには“0”のデータが入力されることに
なる。これによりBICの検出状況がよいときほど加算
回路102から出力される加算出力データdは大きい値
となり、これに伴い大きい前方保護回数が選択されるこ
とになる。
おけるタイミングチャートである。図を参照して時刻t
1で第1回目の前方保護の前方保護回数n1が前方保護
カウンタmに設定されたときを想定する。またこの時点
ではブロック同期が実際はとれていないが、誤同期によ
りブロック同期信号の出力(c)がHighレベルであ
るとする。このとき前方保護カウンタの値が“0”とな
るまでに、BIC検出タイミング信号の出力(a)と、
BIC検出信号(b)とが比較される。前方保護カウン
タの値が“0”となる前の時刻t3において、誤ったB
IC信号により、BIC検出信号とBIC検出タイミン
グ信号との間に偶然に一致が生じると、前方保護カウン
タの値はリセットされることになる。しかしこのときB
IC検出状況記憶回路101に記憶されているデータは
“0”が多いものであるため、時刻t3において設定さ
れる前方保護カウンタのカウント値n2は小さなものと
なる。これにより時刻t4より開始される第2回目の前
記の処理においては前方保護回数として小さな値が用い
られるため、即座に誤同期が判別されることとなる。
ック同期発生時も含む)場合は、前方保護回数として小
さい値が設定されるため誤同期を即座に判別することが
できる。一方受信状態が良い場合は前方保護回数として
大きな値が選択されるため、同期外れが生じにくくな
る。
路を複数設け、その中から所望の後方保護回数を設定す
ることとしたが、これに代えて前方保護回数の初期値を
設定する回路を設け、その初期値に基づいて所望の前方
保護回数を算出する回路を設けることにより、前方保護
回数を設定するようにしてもよい。また、後方保護回数
を併わせて小さく設定すると、同期の確立が迅速に行な
われることになる。
ック同期処理回路のBIC検出状況カウンタを示す図で
ある。
特徴とするところは、図1に示される本発明の第1の実
施例におけるブロック同期処理回路のBIC検出状況記
憶回路101および加算回路102に代えて、BIC検
出状況カウンタ(加減算回路)を使用する点である。そ
の他の部分については第1の実施例におけるブロック同
期処理回路と実質的に同一であるのでここでの説明を繰
返さない。
は、加算器220と、比較器230と、ANDゲート2
10a,210bとを含む。加算器220は最も大きい
前方保護回数に比較して十分に大きいかまたは同等のカ
ウント数を有する加算器が用いられる。
BIC検出信号はANDゲート210bの入力端子に入
力される。また、入力端子より入力されたBIC検出信
号は、反転された後ANDゲート210aへ入力され
る。入力端子82より入力されたBIC検出タイミング
信号はANDゲート210a,210bの各々と加算器
220のクロック端子(CLK)とに入力される。入力
端子83より入力されたブロック同期信号は加算器22
0のロード端子(LOAD)に反転された後入力され
る。ANDゲート210aの出力は加算器220の減算
端子(DEC)へ、ANDゲート210bの出力は加算
器220の加算端子(INC)へ入力される。また加算
器220のデータ入力端子(D)には初期値(たとえば
“0”)が入力される。加算器220の出力Qは比較器
230の入力端子Aに入力されとともに出力端子85を
介してBIC検出状況判定回路103へ送られる。比較
器230の入力端子Bにはカウントを行なう最大値が入
力される。比較器230は入力されるデータAおよびB
の関係がA=Bであることに応答してANDゲート21
0bにHighレベルの信号を出力する。この信号は反
転された状態でANDゲート210bへ入力される。
信号入力端子83を介して入力されるブロック同期信号
がHighレベルであるとき、BIC検出信号入力端子
81より入力されるBIC検出信号とBIC検出タイミ
ング信号入力端子82により入力されるBIC検出タイ
ミング信号とが一致した場合に加算器220は加算動作
を行ない、逆に両信号が一致しなかった場合に加算器2
20は減算処理を行なう。また加算器220の出力端子
Qより出力されるデータは比較器230により設定され
た最大値と比較され、端子Qより出力されるデータと最
大値とが一致するのであれば加算処理は行なわれない。
算器220はリセットされる。これによりBIC検出信
号とBIC検出タイミング信号とが一致している状態が
多ければBIC検出状況判定回路には大きな数のデータ
が送られ、BIC検出信号とBIC検出タイミング信号
との一致が少なければBIC検出状況判定回路には小さ
な数のデータが送られることとなる。これによりBIC
検出状況判定回路では入力される信号の受信状況を判別
することができ、第1の実施例と同じく受信状況が悪い
場合には小さい値の前方保護回数が設定され、逆に受信
状況が良い場合は大きい値の前方保護回数が設定される
こととなる。
号とBIC検出タイミング信号との一致により加算器2
20は1インクリメントし、不一致のとき1デクリメン
トするようにしたが、一致/不一致に任意の重みづけを
することが可能である。たとえばBIC検出信号とBI
C検出タイミング信号とが一致したときに+n1のイン
クリメント、不一致のときに−n2インクリメントを行
なうようにしてもよい。
ック同期処理回路における処理を示すフローチャートで
ある。
前方保護カウンタのカウントする値を受信状況に応じて
変化させることを特徴とする。図を参照してブロック同
期が確立されていると判定されているときに、ステップ
S101において前方保護カウンタのカウントする値
(CNT)として初期値であるn1が代入される。
ミング時であるかが判定される。ステップS102でY
ESであればステップS103でBIC信号が検出され
ているか判定される。ステップS103においてYES
であればステップS104で、前方保護カウンタのカウ
ント値(CNT)が+m3だけインクリメントされる。
NT)の値が前方保護回数の上限値であるm2を超えて
いるか判定され、YESであればステップS106にお
いてカウント値(CNT)にm2の値が代入される。
ばステップS110においてカウント値(CNT)の値
が−m4減算される。ステップS111においてカウン
ト値(CNT)の値が0以下であるか判定されYESで
あればブロック同期外れと判定される。
ばステップS102からの処理が繰返される。またステ
ップS105またはステップS111においてNOであ
ればステップS102からの処理が繰返される。
保護カウンタを採用することにより、受信状況により前
方保護数の設定が行なわれるため、ブロック誤同期の判
別をより迅速に行なうことのできるブロック同期処理回
路を提供することが可能となる。
保護回数として小さな値を採用することにより、同期確
立が迅速に行なえ、かつ誤同期に対する同期外れ処理を
迅速に行なうことのできるブロック同期処理回路を提供
することが可能となる。
回路では、検出状況記憶回路に記憶された複数の検出状
況に基づいて前方保護回数を設定することができるの
で、誤同期解除を迅速に行なうことができブロック同期
処理を適確に行なうことができる。
は、検出状況カウンタの値に基づいて前方保護回数を設
定することができるので、誤同期解除を迅速に行なうこ
とができブロック同期処理を適確に行なうことができ
る。
は、前方保護カウンタの値に基づいて前方保護回数を設
定することができるので、誤同期解除を迅速に行なうこ
とができブロック同期処理を適確に行なうことができ
る。
理回路の構成を示すブロック図である。
を示す図である。
ミングチャートである。
理回路のBIC検出状況カウンタを示す図である。
理回路における処理を示すフローチャートである。
ク同期処理を示すタイミングチャートである。
回数としてm回を設定した場合の処理を示すタイミング
チャートである。
Claims (5)
- 【請求項1】 受信される信号のブロック同期を処理す
るブロック同期処理回路であって、ブロック識別符号の検出状況を順次記憶し複数保存する
検出状況記憶回路を備え、 ブロック識別符号の検出タイミングにおいて、前記検出
状況記憶回路に記憶された複数の検出状況に基づいて前
方保護回数の設定を行なうことを特徴とする、 ブロック
同期処理回路。 - 【請求項2】 前記検出状況記憶回路が、ブロック識別
符号を検出したときに“1”を、ブロック識別符号を検
出しなかったときに“0”を、それぞれ記憶すると共
に、その記憶された値を加算し、その加算して得られた
値によって前方保護回数の設定を行なうことを特徴とす
る、請求項1に記載のブロック同期処理回路。 - 【請求項3】 同期外れ状態からブロック同期が確立さ
れた状態に移行されるとき、前記検出状況記憶回路の内
容をリセットされた状態にすることを特徴とする、請求
項2に記載のブロック同期処理回路。 - 【請求項4】 受信される信号のブロック同期を処理す
るブロック同期処理回路であって、 ブロック識別符号を検出したときに加算動作を行ない、
ブロック識別符号を検出しなかったときに減算動作を行
なう検出状況カウンタを備え、その検出状況カウンタの
値に基づいて前方保護回数の設定を行なう、 ブロック同
期処理回路。 - 【請求項5】 受信される信号のブロック同期を処理す
るブロック同期処理回路であって、 ブロック識別符号を検出したときに加算動作を行ない、
ブロック識別符号を検出しなかったときに減算動作を行
なう前方保護カウンタを備え、 前記前方保護カウンタの値に基づいて同期外れ状態の判
別を行ない、 前記前方保護カウンタには上限値が設定されていること
を特徴とする、 ブロック同期処理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11436195A JP3200535B2 (ja) | 1995-05-12 | 1995-05-12 | ブロック同期処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11436195A JP3200535B2 (ja) | 1995-05-12 | 1995-05-12 | ブロック同期処理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08307406A JPH08307406A (ja) | 1996-11-22 |
JP3200535B2 true JP3200535B2 (ja) | 2001-08-20 |
Family
ID=14635807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11436195A Expired - Fee Related JP3200535B2 (ja) | 1995-05-12 | 1995-05-12 | ブロック同期処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3200535B2 (ja) |
-
1995
- 1995-05-12 JP JP11436195A patent/JP3200535B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08307406A (ja) | 1996-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0637746A (ja) | フレーム同期制御方式 | |
CA1279116C (en) | Digital sequence polarity detection with adaptive synchronization | |
US5179592A (en) | Data scrambler and descrambler capable of preventing continuous bit zeros or ones | |
US6990615B2 (en) | Data processing device | |
JP3200535B2 (ja) | ブロック同期処理回路 | |
EP0065641B1 (en) | Synchronizer for medium speed multiplex data | |
JP2798646B2 (ja) | 同期信号検出回路 | |
JP3322561B2 (ja) | Fm文字多重放送用受信機 | |
JP3167881B2 (ja) | ブロック同期処理回路 | |
JP3123805B2 (ja) | 時分割多重通信方式のフレーム同期方法 | |
JPH0634298B2 (ja) | アドレス回路 | |
JP3290331B2 (ja) | ブロック同期処理回路 | |
JP3263567B2 (ja) | 誤り訂正装置 | |
JP3354452B2 (ja) | 同期再生回路 | |
JP3641411B2 (ja) | フレーム同期回路 | |
JP2987273B2 (ja) | 同期信号処理回路 | |
JP2937744B2 (ja) | Fm多重放送受信機 | |
JPH06225273A (ja) | 誤り訂正装置 | |
JP2939100B2 (ja) | 同期検出回路 | |
JP3000318B2 (ja) | セレクタ監視方式 | |
JP2639277B2 (ja) | ディジタルデータ瞬断検出回路 | |
JP3240869B2 (ja) | 同期回路 | |
JPH0818549A (ja) | マルチフレーム同期保護回路 | |
KR0154851B1 (ko) | 동기신호 감지기 | |
JPH0630479B2 (ja) | フレ−ム同期方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010605 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |