JP3352792B2 - 静電誘導トランジスタの製造方法 - Google Patents
静電誘導トランジスタの製造方法Info
- Publication number
- JP3352792B2 JP3352792B2 JP30643393A JP30643393A JP3352792B2 JP 3352792 B2 JP3352792 B2 JP 3352792B2 JP 30643393 A JP30643393 A JP 30643393A JP 30643393 A JP30643393 A JP 30643393A JP 3352792 B2 JP3352792 B2 JP 3352792B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- induction transistor
- conductivity type
- manufacturing
- ccl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ゲートの浮遊容量を低
減して高周波特性を向上させるようにした静電誘導トラ
ンジスタの製造方法に関する。
減して高周波特性を向上させるようにした静電誘導トラ
ンジスタの製造方法に関する。
【０００２】
【従来の技術】従来の高周波帯に使用される電力用の静
電誘導トランジスタは、図２の(a)〜(e)に示す各工程で
作成される。
電誘導トランジスタは、図２の(a)〜(e)に示す各工程で
作成される。
【０００３】すなわち、シリコンでなる「Ｎプラス」の
半導体基板１の上に「Ｎマイナス」のエピタキシャル層
２を形成し、フォトリソグラフィーによりレジスト３を
パターニングする(図２(a))。
半導体基板１の上に「Ｎマイナス」のエピタキシャル層
２を形成し、フォトリソグラフィーによりレジスト３を
パターニングする(図２(a))。
【０００４】次に、ドライエッチングにより溝４を形成
し、窒化膜５を形成した後、全面ドライエッチングを行
い、溝４の側壁部のみに窒化膜５を残す(図２(b))。
し、窒化膜５を形成した後、全面ドライエッチングを行
い、溝４の側壁部のみに窒化膜５を残す(図２(b))。
【０００５】レジスト３を除去した後、選択酸化を行っ
て表面と溝４の底部に酸化膜６を形成する。次に窒化膜
５を除去した後にボロンを熱拡散してゲート領域７を形
成する(図２(c))。
て表面と溝４の底部に酸化膜６を形成する。次に窒化膜
５を除去した後にボロンを熱拡散してゲート領域７を形
成する(図２(c))。
【０００６】次に、表面の酸化膜６にフォトリソグラフ
ィーによりソースの拡散窓をあけ、砒素を拡散し、ソー
ス領域８を形成した後(図２(d))、Ａl(アルミニウム)に
よりゲート電極９及びソース電極10をパターニングする
(図２(e))。
ィーによりソースの拡散窓をあけ、砒素を拡散し、ソー
ス領域８を形成した後(図２(d))、Ａl(アルミニウム)に
よりゲート電極９及びソース電極10をパターニングする
(図２(e))。
【０００７】このようにして製造された静電誘導トラン
ジスタの特徴は、半導体基板１の裏面に公知のように形
成される図示しないドレインと対向するゲート部分が酸
化膜６で形成されているため、ドレイン方向には空乏層
の伸びが少なく、よってゲート，ドレイン間容量が低減
され、高周波動作を行うことができる点にある。
ジスタの特徴は、半導体基板１の裏面に公知のように形
成される図示しないドレインと対向するゲート部分が酸
化膜６で形成されているため、ドレイン方向には空乏層
の伸びが少なく、よってゲート，ドレイン間容量が低減
され、高周波動作を行うことができる点にある。
【０００８】
【発明が解決しようとする課題】ところが、前記従来の
構造のものではＡl電極とゲート領域とのコンタクトを
取る場合、酸化した後の溝４の形状が図３の(b)のよう
に酸化膜６により歪み、Ａlスパッタを行うと、図３の
(c)のようにひさし(オーバーハング)ができるため、ゲ
ートのコンタクトが取れなくなる場合があり、ゲート抵
抗が大きくなったり、製造工程が複雑になり歩留まりが
悪くなるおそれがある。
構造のものではＡl電極とゲート領域とのコンタクトを
取る場合、酸化した後の溝４の形状が図３の(b)のよう
に酸化膜６により歪み、Ａlスパッタを行うと、図３の
(c)のようにひさし(オーバーハング)ができるため、ゲ
ートのコンタクトが取れなくなる場合があり、ゲート抵
抗が大きくなったり、製造工程が複雑になり歩留まりが
悪くなるおそれがある。
【０００９】本発明の目的は、複雑な工程を用いずに、
ゲートコンタクト不良などの歩留まり低下を防止した静
電誘導トランジスタの製造方法を提供することにある。
ゲートコンタクト不良などの歩留まり低下を防止した静
電誘導トランジスタの製造方法を提供することにある。
【００１０】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、低抵抗の第１の導電型の半導体基板の裏
側にドレイン電極が形成され、該半導体基板の上面に高
抵抗の第１の導電型の半導体層が形成され、該半導体層
の上に低抵抗の第１の導電型のソース領域が形成され、
該ソース領域の少なくとも一部を囲むように溝が形成さ
れ、該溝の下部には酸化シリコン層が形成されており、
前記溝の側壁に前記第１の導電型と反対の第２の導電型
のゲート領域が形成されている静電誘導トランジスタの
製造方法であって、前記溝を形成する工程において、該
溝の側壁に、ＳＦ6＋ＣＣl4系のガスを用いてドライエ
ッチングを行うことによって、角度が60度から80度の範
囲内のテーパーを形成することを特徴とする。
め、本発明は、低抵抗の第１の導電型の半導体基板の裏
側にドレイン電極が形成され、該半導体基板の上面に高
抵抗の第１の導電型の半導体層が形成され、該半導体層
の上に低抵抗の第１の導電型のソース領域が形成され、
該ソース領域の少なくとも一部を囲むように溝が形成さ
れ、該溝の下部には酸化シリコン層が形成されており、
前記溝の側壁に前記第１の導電型と反対の第２の導電型
のゲート領域が形成されている静電誘導トランジスタの
製造方法であって、前記溝を形成する工程において、該
溝の側壁に、ＳＦ6＋ＣＣl4系のガスを用いてドライエ
ッチングを行うことによって、角度が60度から80度の範
囲内のテーパーを形成することを特徴とする。
【００１１】また、本発明は、前記ＳＦ6＋ＣＣl4系の
ガスにおけるＳＦ6：ＣＣl4の流量比を変えることによ
って、前記溝のテーパー角度を調整することを特徴とす
る。
ガスにおけるＳＦ6：ＣＣl4の流量比を変えることによ
って、前記溝のテーパー角度を調整することを特徴とす
る。
【００１２】
【作用】前記手段によれば、ゲート拡散用の溝の側壁に
60度〜80度の角度を付けることにより、従来の問題点で
あったＡl膜をスパッタで形成する際に、図３のような
オーバーハング形状が改善され、ゲート電極とゲート領
域のコンタクトが容易に取れ、また、より複雑な工程を
採用することなく、従来の製造工程と殆ど同じ工程によ
り製造が可能になる。
60度〜80度の角度を付けることにより、従来の問題点で
あったＡl膜をスパッタで形成する際に、図３のような
オーバーハング形状が改善され、ゲート電極とゲート領
域のコンタクトが容易に取れ、また、より複雑な工程を
採用することなく、従来の製造工程と殆ど同じ工程によ
り製造が可能になる。
【００１３】
【実施例】以下、図面を参照しながら本発明の一実施例
を説明する。なお、図２，図３に基づいて説明した部材
に対応する部材には同一符号を付して詳しい説明は省略
する。
を説明する。なお、図２，図３に基づいて説明した部材
に対応する部材には同一符号を付して詳しい説明は省略
する。
【００１４】図１(a)〜(c)は本発明に係る静電誘導トラ
ンジスタの実施例の構成と、その製造工程を示すもので
ある。
ンジスタの実施例の構成と、その製造工程を示すもので
ある。
【００１５】本実施例では、図のように「Ｎプラス」の
半導体基板１上に「Ｎマイナス」のエピタキシャル層２
が形成されている。そして、エピタキシャル層２の表面
側に溝４が形成されていて、窒化膜５が形成される溝４
の側壁４aの角度Ａは60度〜80度となっている(図１
(a))。また、溝４の底と表面側には酸化シリコンからな
る酸化膜６が形成され(図１(b))、溝４の側壁４aからエ
ピタキシャル層２にゲート拡散窓(ゲート領域)７があ
り、ゲート電極９とオーミック接合されている(図１
(c))。
半導体基板１上に「Ｎマイナス」のエピタキシャル層２
が形成されている。そして、エピタキシャル層２の表面
側に溝４が形成されていて、窒化膜５が形成される溝４
の側壁４aの角度Ａは60度〜80度となっている(図１
(a))。また、溝４の底と表面側には酸化シリコンからな
る酸化膜６が形成され(図１(b))、溝４の側壁４aからエ
ピタキシャル層２にゲート拡散窓(ゲート領域)７があ
り、ゲート電極９とオーミック接合されている(図１
(c))。
【００１６】溝４をドライエッチングにより形成する
際、通常であれば垂直にエッチングを行うが、本実施例
ではＳＦ6＋ＣＣl4系のガスを用いてエッチングを行う
と、側壁４aにポリマーを付着させながらエッチングが
行われるため、テーパーが付くことになる。
際、通常であれば垂直にエッチングを行うが、本実施例
ではＳＦ6＋ＣＣl4系のガスを用いてエッチングを行う
と、側壁４aにポリマーを付着させながらエッチングが
行われるため、テーパーが付くことになる。
【００１７】テーパー角度は60度以下であると、次の工
程による窒化膜５をエッチングする際に溝４の側壁４a
部分の窒化膜５もエッチングされてしまうため、60度以
上でなければならない。また、テーパー角度が80度以上
だとＡlをスパッタしたときに溝４の両側にオーバーハ
ングができてしまい、ステップカバーがうまくいかずゲ
ート領域７とのコンタクトが取れなくなる。
程による窒化膜５をエッチングする際に溝４の側壁４a
部分の窒化膜５もエッチングされてしまうため、60度以
上でなければならない。また、テーパー角度が80度以上
だとＡlをスパッタしたときに溝４の両側にオーバーハ
ングができてしまい、ステップカバーがうまくいかずゲ
ート領域７とのコンタクトが取れなくなる。
【００１８】テーパー角度の調整については、ＳＦ6：
ＣＣl4の流量比を変えることによりテーパー角度を自由
に調整できる。ＣＣl4の流量を増やしていくほどテーパ
ー角度は小さくなってくる。
ＣＣl4の流量比を変えることによりテーパー角度を自由
に調整できる。ＣＣl4の流量を増やしていくほどテーパ
ー角度は小さくなってくる。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
製造工程において、ソース領域の少なくとも一部を囲む
ようにして形成された溝の側壁のテーパーを、60度〜80
度の範囲内に適宜設定することにより、ゲートコンタク
ト不良などによる歩留まり低下を防止した静電誘導トラ
ンジスタの製造方法を提供することができる。
製造工程において、ソース領域の少なくとも一部を囲む
ようにして形成された溝の側壁のテーパーを、60度〜80
度の範囲内に適宜設定することにより、ゲートコンタク
ト不良などによる歩留まり低下を防止した静電誘導トラ
ンジスタの製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の静電誘導トランジスタの一実施例の構
成と製造工程を示す図である。
成と製造工程を示す図である。
【図２】従来の静電誘導トランジスタの構成と製造工程
を示す図である。
を示す図である。
【図３】従来の静電誘導トランジスタの不具合を説明す
るための説明図である。
るための説明図である。
１…半導体基板、 ２…エピタキシャル層、 ３…レジ
スト、 ４…溝、 ４a…側壁、 ７…ゲート領域、
８…ソース領域、 ９…ゲート電極、 10…ソース電
極。
スト、 ４…溝、 ４a…側壁、 ７…ゲート領域、
８…ソース領域、 ９…ゲート電極、 10…ソース電
極。
フロントページの続き (56)参考文献 特開 平５−102493（ＪＰ，Ａ) 特開 平４−15959（ＪＰ，Ａ) 特開 昭56−112760（ＪＰ，Ａ) 特開 平４−33377（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/80
Claims (2)
- 【請求項１】 低抵抗の第１の導電型の半導体基板の裏
側にドレイン電極が形成され、該半導体基板の上面に高
抵抗の第１の導電型の半導体層が形成され、該半導体層
の上に低抵抗の第１の導電型のソース領域が形成され、
該ソース領域の少なくとも一部を囲むように溝が形成さ
れ、該溝の下部には酸化シリコン層が形成されており、
前記溝の側壁に前記第１の導電型と反対の第２の導電型
のゲート領域が形成されている静電誘導トランジスタの
製造方法であって、前記溝を形成する工程において、該溝の側壁に、ＳＦ 6
＋ＣＣl 4 系のガスを用いてドライエッチングを行うこと
によって、 角度が60度から80度の範囲内のテーパーを形
成することを特徴とする静電誘導トランジスタの製造方
法。 - 【請求項２】 前記ＳＦ 6 ＋ＣＣl 4 系のガスにおけるＳ
Ｆ 6 ：ＣＣl 4 の流量比を変えることによって、前記溝の
テーパー角度を調整することを特徴とする請求項１記載
の静電誘導トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30643393A JP3352792B2 (ja) | 1993-12-07 | 1993-12-07 | 静電誘導トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30643393A JP3352792B2 (ja) | 1993-12-07 | 1993-12-07 | 静電誘導トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07162012A JPH07162012A (ja) | 1995-06-23 |
| JP3352792B2 true JP3352792B2 (ja) | 2002-12-03 |
Family
ID=17956961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30643393A Expired - Fee Related JP3352792B2 (ja) | 1993-12-07 | 1993-12-07 | 静電誘導トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3352792B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100511905B1 (ko) * | 1999-12-02 | 2005-09-02 | 주식회사 하이닉스반도체 | 반도체 디바이스 및 그 제조방법 |
-
1993
- 1993-12-07 JP JP30643393A patent/JP3352792B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07162012A (ja) | 1995-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2778600B2 (ja) | 半導体装置の製造方法 | |
| US5158903A (en) | Method for producing a field-effect type semiconductor device | |
| JP2913785B2 (ja) | 半導体装置の製造方法 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| US4812417A (en) | Method of making self aligned external and active base regions in I.C. processing | |
| JP3479312B2 (ja) | ポリシリコン埋め込みコンタクトの製造方法 | |
| JPH07211906A (ja) | 平面構造トランジスタおよびその製造方法 | |
| JPH03222336A (ja) | 半導体装置の製造方法 | |
| JP2901788B2 (ja) | 炭化珪素半導体装置 | |
| JP3352792B2 (ja) | 静電誘導トランジスタの製造方法 | |
| US5324983A (en) | Semiconductor device | |
| JPH065852A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| JPS6323666B2 (ja) | ||
| US4449284A (en) | Method of manufacturing an integrated circuit device having vertical field effect transistors | |
| JPS6323668B2 (ja) | ||
| JP2940492B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05347410A (ja) | 半導体装置とその製法 | |
| JP2528559B2 (ja) | ラテラルバイポ―ラトランジスタの製造方法 | |
| JPH0612776B2 (ja) | 半導体装置 | |
| JPS6323669B2 (ja) | ||
| JP2658884B2 (ja) | 半導体装置の製造方法 | |
| JPH0219622B2 (ja) | ||
| JPS58219769A (ja) | 半導体装置の製法 | |
| JPH047099B2 (ja) | ||
| JPS6134255B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |