JP3348356B2

JP3348356B2 - 動画像復号化方法および装置

Info

Publication number: JP3348356B2
Application number: JP2001278414A
Authority: JP
Inventors: 元樹加藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-09-28
Filing date: 2001-09-13
Publication date: 2002-11-20
Anticipated expiration: 2017-11-20
Also published as: JP2002159010A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば動画像を符
号化して記録媒体に記録し、またその記録媒体から動画
像を復号化する場合に用いて好適な動画像復号化方法お
よび装置に関する。

【０００２】

【従来の技術】動画像の符号化方法として、近年、直交
変換が検討されている。この直交変換の代表的なものと
して、ＤＣＴ（離散コサイン変換，Discrete Cosine Tr
ansform）符号化方法がある。特に画像の符号化におい
ては、画像を所定の画素数のブロックとして符号化する
ことから、２次元ＤＣＴが使用される。

【０００３】２次元ＤＣＴの係数の性質について、図１
８を用いて説明する。例えば８ライン×８画素からなる
２次元ブロックに２次元ＤＣＴを施した場合、図１８に
示すように、８×８のＤＣＴ係数F(x,y)が発生する。こ
れらの係数のうち、０行０列目の係数F(0,0)は２次元ブ
ロック内の平均輝度値を表す直流成分に相当することが
知られている。

【０００４】また、F(1,0)，F(2,0)，・・・，F(6,0)，
F(7,0)の如く、右方向に並ぶ係数は２次元ブロック内の
垂直方向の高周波数成分を表すことが知られている。こ
のことは、次に続く行F(1,1)，F(2,1)，・・・，F(6,
1)，F(7,1)についても同様である。一方、F(0,1)，F(0,
2)，・・・，F(0,6)，F(0,7)の如く、下方向に並ぶ係数
は２次元ブロック内の水平方向の高周波数成分を表すこ
とが知られている。このことは、次に続く列についても
同様である。

【０００５】ＤＣＴ符号化は、画像信号の持つ画像内２
次元相関性を利用して、ある特定の周波数成分に信号電
力を集中させ、この集中分布した係数のみを符号化する
ことで情報量の圧縮を可能とする。例えば、絵柄が平坦
で、画像信号の自己相関性が高いブロック（ブロック内
の各画素レベルがほとんど等しい）では、低周波数成分
（F(0,0)，F(1,0)，F(0,1)，F(1,1)）近傍のＤＣＴ係数
は大きな値を示し、他の係数はほとんど０となる。よっ
てハフマン符号等による、連続する同一係数を省略して
符号化する手法を使用することにより、情報量の圧縮が
可能となる。

【０００６】２次元ＤＣＴの係数の符号化及び復号化方
法には、その代表的なものに、ISO-IEC/JTC1/SC2/WG11
（通称、MPEGという）において決められた動画像符号化
の標準方式（通称、ＭＰＥＧ１という）がある。ＭＰＥ
Ｇ１は、画像内及び画像間符号化処理装置を有している
が、画像内符号化処理の場合の２次元ＤＣＴ係数の符号
化に際しては、その直流成分係数と交流成分係数とは、
異なった符号化方法を用いる。

【０００７】画像内符号化処理の場合の２次元ＤＣＴ係
数の直流成分係数の符号化方法及び復号化方法につい
て、その代表的なものであるＭＰＥＧ１で使用されてい
る方法を、図１９、表１、表２、表３を参照して説明す
る。

【０００８】まず、符号化方法を図１９（ａ）により説
明する。入力画像１は、ＤＣＴ２により、８ライン×８
画素からなるブロック毎に２次元ＤＣＴが施され、ＤＣ
Ｔ係数(e1)に変換される。ＤＣＴ係数(e1)の内、直流成
分の係数は、量子化器３により所定の値（ＭＰＥＧ１で
は８）の量子化ステツプで線形量子化され、端数は４捨
５入される。量子化後の直流成分係数(e2)は、隣あった
各々のブロック間で差分化器４により、差分化される。
差分化は、輝度（Ｙ）ブロックと２つの色差（Ｃｂ，Ｃ
ｒ）ブロックとでは、異なる方式で行われる。

【０００９】図２０は差分化を説明するための図であ
る。即ち、図２０（ａ）は輝度ブロックの差分化方式を
示し、各ブロックの直流成分係数は、同図に示すよう
に、ジグザグの順序で上下左右の隣接ブロックの直流成
分係数間で差分化され、それぞれのブロックに再格納す
る。色差ブロックでは、図２０（ｂ）に示すように、左
右に隣あった各々のブロックの直流成分係数間で差分化
され、それぞれのブロックに再格納する。

【００１０】これらの差分化を行う差分化器４または逆
差分化器９の具体構成を図２１（ａ）または図２１
（ｂ）にそれぞれ示す。ただし、最初のブロック（画像
間符号化処理されたブロックの後の最初の画像内符号化
処理されたブロック、もしくはスライスの最初のブロッ
ク）は、差分化することができない（隣接ブロックが揃
っていない）ため、初期値として所定の値（ＭＰＥＧ１
では１２８）が与えられ、この初期値との差分がとられ
る。

【００１１】差分化された係数(e3)は、可変長符号化回
路５（図１９（ａ））により可変長符号化される。可変
長符号化においては、差分化された直流成分係数(e3)
は、表１、表２、表３に示す変換テーブルに基づいて、
所定のコードに変換される。

【００１２】

【表１】

【００１３】

【表２】

【００１４】

【表３】

【００１５】まず、差分化された直流成分係数(DIFFERN
TIAL DC)(e3)から、表１を参照してSIZE（＝０，１，・
・・，８のいずれか）を求め、それを表２または表３に
より符号化する。即ち、例えば直流成分係数(DIFFERNTI
AL DC)(e3)が＋５であった場合、表１よりSIZEは３とさ
れる。そして、このSIZEとしての３は、表２または表３
の右コラムが３の行の左コラムに記述された符号１０１
または１１０に符号化される。

【００１６】次に、再び表１を参照して、差分化された
直流成分係数（DIFFERNTIAL DC）(e3)を表す固定長符号
（Code）（SIZEに等しいビット幅の係数値を表す固定長
符号）を求め、これら２つの符号の組み合わせで、差分
化された直流成分係数値を伝送する。

【００１７】SIZEを表す可変長符号は輝度（Ｙ）ブロッ
クと色差（Ｃｂ，Ｃｒ）ブロックでは異なり、輝度ブロ
ックの時は表２を、色差ブロックの時は表３を参照して
符号化が行われる。差分化された直流成分係数（DIFFER
NTIAL DC）の値を表すSIZEに等しいビット幅の固定長符
号（Code）は、表１に示すように係数値と１対１で対応
している。

【００１８】例えば、上述と同様に差分値が＋５なる値
であり、それが輝度ブロックのものである時、SIZEは、
表１より３となり、その符号は表２より１０１となる。
また、＋５なる値を表す固定長符号は表１より、１０１
となる。よって、差分値＋５に対して、出力される符号
は、これらを組み合わせた１０１１０１という６ビット
の符号となる。

【００１９】以上が、ＭＰＥＧ１での２次元ＤＣＴの直
流成分係数の符号化アルゴリズムである。２次元ＤＣＴ
の直流成分係数の復号化は、上記の符号化アルゴリズム
の逆の操作を追うことで、即ち図１９（ｂ）に示すよう
にして達成される。

【００２０】

【発明が解決しようとする課題】ところで、ＭＰＥＧ１
で使用される直流係数値の符号テーブルは、すべての係
数値に対して用意されているとは限らないため、該当す
る符号が存在しない係数値が発生する場合は、問題が生
ずることがある。

【００２１】即ち、１次元ＤＣＴ処理の場合、ＤＣＴ処
理後の値が、ＤＣＴ処理前の値のほぼ２√２倍になるこ
とが知られており、従ってＭＰＥＧ１での画像内符号化
処理の場合、入力画像の画素値の範囲は８ビット（０乃
至２５５）であるので、２次元ＤＣＴ変換係数の直流係
数の範囲は、そのほぼ８（＝２√２×２√２）倍、つま
り１１ビット（０乃至２０４７）に及ぶ。

【００２２】ところが、ＭＰＥＧ１においては、この１
１ビット精度の値を、ＭＰＥＧ１では必ず８なる値で線
形量子化し、精度を８ビット（０乃至２５５）に落し、
その後、隣あったブロック間で差分化処理をする。

【００２３】したがって、ＭＰＥＧ１で用意されている
直流係数値用の符号テーブルの値は、表１に示したよう
に、上述の差分化で得られた値の最大範囲である−２５
５乃至＋２５５の範囲でしか用意されていない。このよ
うに、ＤＣＴの直流係数の符号化精度として８ビット固
定であることは、ＭＰＥＧ１を使用してより高画質の動
画を伝送する場合には、当初に望んでいたより、画質を
下げざるを得なくなってしまうことになり、問題とな
る。

【００２４】また、例えば入力画像のビット精度が８ビ
ット精度である場合、ＤＣＴの直流係数の符号化精度を
単純に従来からある８ビットから、より高い精度（例え
ば１１ビット）とした場合、符号化の効率で無駄が生ず
る場合がある。

【００２５】すなわち、階調が乏しく、要求される精度
として８ビット精度で十分である画質である場合でも、
符号化方式として、例えば１１ビット精度のものが用意
されている場合、冗長な符号を出力してしまうことにな
る。

【００２６】本発明は、このような状況に鑑みてなされ
たものであり、ＤＣＴの直流係数の符号化精度の変更
を、要求される画質に応じて適応的に行い、例えばＭＰ
ＥＧ１などにおいて、高画質、高能率符号化を実現する
ことができるようにするものである。

【００２７】

【課題を解決するための手段】本発明の動画像復号化方
法は、圧縮伝送された動画像信号を、画像内符号化処理
して得られたDCT係数の可変長符号、または画像間予測
符号化処理した後DCT変換して得られたDCT係数の可変長
符号とに分離する分離ステップと、画像間予測符号化処
理して得られたDCT係数の可変長符号を可変長復号化
し、量子化ステップにて８ビットの画像信号に逆量子化
する画像間予測符号復号化ステップと、画像内符号復号
化ステップとを含み、画像内符号復号化ステップが、画
像内符号化処理して得られたDCT係数の可変長符号を、
量子化されたDCT係数の直流成分DCT係数と交流成分DCT
係数とに可変長復号化する可変長復号化ステップと、可
変長復号化ステップの処理で得られた量子化された直流
成分DCT係数の符号化精度を表す２ビットの識別信号を
発生する発生ステップと、量子化された直流成分DCT係
数を、２ビットの識別信号に応じて、８ビットから１１
ビットの範囲で、適応的に逆量子化するとともに、可変
長復号化ステップの処理で得られた量子化された交流成
分DCT係数を、量子化ステップにて８ビットの画像信号
に逆量子化する逆量子化処理ステップとを含むことを特
徴とする。

【００２８】本発明の動画像復号化装置は、圧縮伝送さ
れた動画像信号を、画像内符号化処理して得られたDCT
変換係数の可変長符号と、画像間予測符号化処理した後
DCT変換して得られたDCT係数の可変長符号とに分離する
分離手段と、画像間予測符号化処理して得られたDCT係
数の可変長符号を可変長復号化し、量子化ステップにて
８ビットの画像信号に逆量子化する画像間予測符号復号
化手段と、画像内符号復号化手段とを備え、画像内符号
復号化手段が、画像内符号化処理して得られたDCT係数
の可変長符号を、量子化されたDCT係数の直流成分DCT係
数と交流成分DCT係数とに可変長復号化する可変長復号
化手段と、可変長復号化手段により可変長復号化された
量子化された直流成分DCT係数の符号化精度を表す２ビ
ットの識別信号を発生する発生手段と、量子化された直
流成分DCT係数を、２ビットの識別信号に応じて、８ビ
ットから１１ビットの範囲で、適応的に逆量子化すると
ともに、可変長復号化手段で得られた量子化された交流
成分DCT係数を、量子化ステップにて８ビット信号の画
像信号に逆量子化する逆量子化処理手段とを備えること
を特徴とする。

【００２９】本発明の動画像復号化方法および装置にお
いては、圧縮伝送された動画像信号が、画像内符号化処
理して得られたDCT変換係数の可変長符号と、画像間予
測符号化処理した後DCT変換して得られたDCT係数の可変
長符号とに分離され、画像間予測符号化処理して得られ
たDCT係数の可変長符号が可変長復号化され、量子化ス
テップにて８ビットの画像信号に逆量子化され、画像内
符号化処理して得られたDCT係数の可変長符号が、量子
化されたDCT係数の直流成分DCT係数と交流成分DCT係数
とに可変長復号化され、可変長復号化された量子化され
た直流成分DCT係数の符号化精度を表す２ビットの識別
信号が発生され、量子化された直流成分DCT係数を、２
ビットの識別信号に応じて、８ビットから１１ビットの
範囲で、適応的に逆量子化するとともに、量子化された
交流成分DCT係数が、量子化ステップにて８ビット信号
の画像信号に逆量子化される。

【００３０】

【００３１】

【００３２】

【発明の実施の形態】実施例では、ＭＰＥＧ１で用いら
れているＤＣＴの直流成分係数の符号化及び復号化方法
を基本に、その符号化精度を適応的に変更する場合に関
して説明する。尚本発明はＭＰＥＧ１だけでなく、他の
動画像信号伝送方式にも適用できることは勿論である。
即ち、以下の実施例においては、入力される動画像信号
が、８ビット精度のものである場合について説明する
が、その精度が、８ビット精度以外の場合についても、
本発明の適用は可能である。

【００３３】また、本発明の実施例を説明する前に、本
発明を理解する上で必要な用語としてのシーケンス、Ｇ
ＯＰ（グループオブピクチャ）、ピクチャ、スライス、
ＭＢ（マクロブロック）、ブロックは、それぞれ良く知
られている用語ではあるが、図１を用いて簡単に説明す
る。

【００３４】ブロックは、輝度または色差毎の隣あった
例えば８ライン×８画素から構成される。例えば、ＤＣ
Ｔはこの単位で実行される。

【００３５】ＭＢ（マクロブロック）は、例えば画像の
フォーマットが、いわゆる４：２：０コンポーネントデ
ィジタル信号である場合、上下左右に隣あった４つの輝
度ブロックＹ0,Ｙ1,Ｙ2,Ｙ3と、画像上では同じ位置に
あたるＣb，Ｃrそれぞれの色差ブロックの全部で６つの
ブロックで構成される。伝送の順はＹ0,Ｙ1,Ｙ2,Ｙ3,Ｃ
b,Ｃrである。予測データに何を用いるか、予測誤差を
送らなくても良いか否かなどは、この単位で判断され
る。

【００３６】スライスは、画像の走査順に連なる１つま
たは複数のＭＢで構成される。スライスの頭では、画像
内における動きベクトル、ＤＣＴ係数のＤＣ成分の差分
がリセットされ、最初のＭＢは画像内での位置を示すデ
ータを持っており、エラーが起こった場合でも復帰でき
るように考えられている。そのためスライスの長さ、始
まる位置は任意に、例えば伝送路のエラー状態によって
変えられるようになされている。

【００３７】ピクチャは、１つまたは複数のスライスか
ら構成される１枚の画像で、フレームまたはフィールド
構成をとる場合がある。そして、符号化される方式にし
たがって、Ｉピクチャ（画像内符号化画像）、Ｐピクチ
ャ（前方予測符号化画像）、およびＢピクチャ（両方向
予測符号化画像）のうちのいずれかに分類される。

【００３８】Ｉピクチャは、動き補償を行うことなく、
画像そのものが符号化（イントラ符号化）される。Ｐピ
クチャは、基本的には、自身より時間的に前に位置する
画像（ＩまたはＰピクチャ）に基づいて、前方予測符号
化される。Ｂピクチャは、基本的には、自身より時間的
に前と、後ろに位置する２つの画像（ＩまたはＰピクチ
ャ）に基づいて両方向予測符号化される。

【００３９】ＧＯＰは、少なくとも１枚のＩピクチャ
と、０または少なくとも１枚の非Ｉピクチャ（Ｐピクチ
ャ、Ｂピクチャ）とから構成される。

【００４０】ビデオシーケンスは、画像サイズ、画像レ
ート等が同じ１または複数のＧＯＰから構成される。こ
れらは図１に示す関係を有する。

【００４１】次に、本発明を適用した符号化装置の実施
例を図２を参照して説明する。

【００４２】図２は、本発明にかかる符号化装置の一実
施例を示し、端子６０には、要求される画質に応じて、
必要とされるＤＣＴなどの直交変換の直流成分係数の精
度（ビット数）を表す信号CTLが供給される。この場
合、CTL信号は、シーケンス、ＧＯＰ、ピクチャ、また
はスライス単位で供給される。このCTL信号は、伝送路
の伝送速度（伝送容量）又は記録媒体の記録密度等の単
位時間あたりのデータ量で決まり、又はデコーダ側の品
質によっても決めることができる。更に伝送する動画の
画質によっても決めることができる。

【００４３】本実施例においては、CTL信号により、例
えば８乃至１１ビットの４つのビット精度を指示するこ
とができるようになされている。

【００４４】例えば指示された精度が、８ビットである
場合は０乃至２５５のレベルが、９ビットである場合は
０乃至５１１のレベルが、１０ビットである場合は０乃
至１０２３のレベルが、１１ビットである場合は０乃至
２０４７のレベルが表現可能となる。

【００４５】なお、本実施例では、上述のように４通り
の精度を選択可能としているが、主旨を逸脱しない限
り、さらに精度の細分化が可能である。

【００４６】前段のＤＣＴ６１により係数化された８×
８のＤＣＴ係数は、量子化回路６２により、直流成分係
数についてのみ、線形量子化される。量子化ステツプ幅
は、CTL信号により指定された係数の精度による。即
ち、指示された精度が、８ビットである場合は８で、９
ビットである場合は４で、１０ビットである場合は２
で、１１ビットである場合は１で、ＤＣＴ係数をそれぞ
れ除算する。従って、指示された精度が、１１ビットの
場合は、実質的に割り算しないこととなり、原ＤＣＴ係
数がそのまま出力されることとなる。

【００４７】次に、差分化回路６３により、量子化後の
直流成分係数を隣あった各々のブロック間で差分化す
る。差分化は、前述したように輝度（Ｙ）ブロックと２
つの色差（Ｃｂ，Ｃｒ）ブロックとでは各々独立に行な
われる。

【００４８】輝度ブロックでは、図２０で示したように
ジグザグの順序で上下左右に隣あった各々のブロックの
直流成分係数を差分化し、それぞれのブロックに再格納
する。色差ブロックでは、図２０で示したように左右に
隣あった各々のブロックの直流成分係数を差分化し、そ
れぞれのブロックに再格納する。

【００４９】ただし、これらの差分化時、画像間符号化
処理されたブロックの後の最初の画像内符号化処理され
たブロック，もしくはスライスの最初のブロックでは、
差分化の際に初期値にリセットされるが、その値は指示
された係数の精度に応じて異ならせてある。例えば指示
された精度が、８ビットである場合は１２８なる初期値
を、９ビットである場合は２５６なる初期値を、１０ビ
ットである場合は５１２なる初期値を、１１ビットであ
る場合は１０２４なる初期値をそれぞれ使用する。

【００５０】これらの初期値は、ダイナミックレンジの
中間値を指定してあるが、例えばシーンに応じて、明る
い値又は暗い値を指定できるようにしておけば、最初の
ブロックでの画質が向上することは勿論である。

【００５１】次に可変長符号化回路６４は、CTL信号で
指示された精度（ビット数）に基づいて、差分化された
直流成分係数を表４、表５、表６に示すテーブルを参照
し、図３に示すプログラム（アルゴリズム）にしたがっ
て、前述のSIZEを表す可変長符号と、SIZEに等しいビッ
ト幅の係数値を表す固定長符号の組合せで出力するよう
になされている。

【００５２】ここで、表４乃至表６は、前述の表１乃至
表３にそれぞれ対応する。

【００５３】SIZEを表す可変長符号は輝度（Ｙ）ブロッ
クと色差（Ｃｂ，Ｃｒ）ブロックでは異なり、輝度ブロ
ックの時は表５を、色差ブロックの時は表６を参照して
符号化される。

【００５４】

【表４】

【００５５】

【表５】

【００５６】

【表６】

【００５７】図３は、本発明のアルゴリズムをＣ言語で
記述した例を示している。一般に表４乃至表６のテーブ
ルはＲＯＭ等の記憶媒体に書き込まれており、図示しな
いＣＰＵにより所定値を読み出す方式が取られる。

【００５８】図３は、その値を読み出す条件をプログラ
ムしたものであり、詳細な説明は割愛するが、当業者に
はこのプログラムリストにて、本発明の特徴的アルゴリ
ズムが容易に理解される。また、本実施例ではＣ言語に
よりプログラミングするも、他のプログラミング言語
（ＣＯＢＯＬ、ＰＡＳＣＡＬ）等で記述することも可能
である。尚、図３はソースコードであり、実際に符号化
装置に組み込む場合は、コンパイラにより機械言語（オ
ブジェクトコード）にあらかじめ変換して使用する。処
理の高速化のためである。

【００５９】なお、ここでは、符号化テーブル（表４乃
至表６）として、その値が固定されたものを使用するよ
うにしたが、入力画像信号の統計的な調査をもとに、符
号化後の圧縮率が向上するように、符号化テーブルの値
を変更するようにしても良い。

【００６０】こうして可変長符号された直流係数部は、
他の周波数成分の係数と共にビットストリームを形成
し、光ディスク等の記録媒体に記録又は伝送路を介して
伝送される。この際、前述のCTL信号を対応するシーケ
ンス、ＧＯＰ、ピクチャ、またはスライス毎に識別信号
として付加することが可能である。本実施例では、上述
したように、４通りの精度が選択（指示）されるので、
２ビットの識別信号が用いられる（詳しくは後述す
る）。

【００６１】また、これらの符号化信号に所定の誤り訂
正符号処理をすることは勿論である。

【００６２】次に、図４乃至図１０を参照して、本発明
を適用した動画像符号化装置の実施例について、さらに
詳細に説明する。

【００６３】まず、図４は、本発明を適用した動画像符
号化装置の一実施例の全体構成を示すブロック図であ
る。本発明は、ピクチャ構造がフレーム／フィールド構
造の両方に適用できるが、以下、ピクチャ構造をフレー
ム構造とした場合を中心に説明する。

【００６４】この符号化装置では、入力された画像を、
上述の図１に示すようなＭＰＥＧでのデータ構造に基づ
いて符号化を行うようになされている。

【００６５】即ち、まず符号化装置の基本的な動作を制
御するための情報は、画像符号化制御情報入力部１３４
から、あらかじめ与えられ、画像符号化制御情報記憶用
メモリ１３０に記憶される。この情報とは、例えば画枠
サイズや、符号化情報の出力ビットレート、ピクチャ構
造信号（ピクチャがフレーム構造であるかフィールド構
造であるかの識別信号）、ピクチャ符号化タイプ（符号
化すべき画像が、Ｉピクチャ、Ｐピクチャ、およびＢピ
クチャのうちのいずれであるかの識別信号）などであ
る。これらの情報は、制御情報信号Ｓ２５として、メモ
リ１３０から読み出される。

【００６６】制御情報信号Ｓ２５は、動き予測器１１
２、参照画像コントロール器１２３、動き補償器１２
２、フィールドメモリ群コントロール器１２４、ＶＬＣ
器１２６、バッファメモリ１２７、ＭＢカウンタ１２
８、およびピクチャカウンタ１２９に供給され、これら
のブロックは、制御情報信号Ｓ２５から得られる情報に
基づいて動作する。

【００６７】一方、入力端子１３１には入力画像同期信
号である垂直同期信号Ｓ１９が入力され、参照画像コン
トロール器１２３に供給される。参照画像コントロール
器１２３は、同期信号Ｓ１９に同期して、参照画像指示
信号Ｓ１１をフィールドメモリ群１１１へ供給する。

【００６８】また、符号化されるべき、ブロック化され
た動画像は、画像入力端子１１０より入力され、フィー
ルドメモリ群１１１へ順次供給されて記憶される。記憶
された画像は、参照画像コントロール器１２３から出力
される画像指示信号Ｓ１１によって指定（アドレス）さ
れることにより順次読み出され、ブロック単位で減算器
１１３に供給される（但し、装置の処理単位は、ＭＢ単
位とされている。即ち、装置では、ＭＢを構成するＹ0
乃至Ｙ3，Ｃr、およびＣb（図１）の６つのブロックそ
れぞれに対し、同一の処理が施される）。

【００６９】さらに、フィールドメモリ群１１１に記憶
された画像は、動き予測器１１２へ読み出される。

【００７０】動き予測器１１２は、フィールドメモリ群
１１１から読み出した前方原画像（現在符号化の対象と
なっている画像より時間的に前に位置する画像）及び／
又は後方原画像（現在符号化の対象となっている画像よ
り時間的に後に位置する画像）を用いて、同じくフィー
ルドメモリ群１１１から読み出した現在の参照画像（現
在符号化の対象となっている画像）との間の動きベクト
ルの検出を行う。ここで、動きベクトルの検出は、例え
ばブロック単位でのフィールド間差分の絶対値和が最小
になるものを、その動きベクトルＳ１２とする。

【００７１】ここで、動き予測器１１２は、制御情報信
号Ｓ２５に基づいて、各フィールドの画像データを、Ｉ
ピクチャ、Ｐピクチャ、またはＢピクチャとして処理す
る。なお、各フィールドの画像を、Ｉ，Ｐ，Ｂのいずれ
のピクチャとして処理するかは、あらかじめ定められて
いる（例えば、ＧＯＰ単位であらかじめ定められてい
る）。

【００７２】即ち、動き予測器１１２は、まず次のよう
にして、画像内予測、前方予測、後方予測、または両方
向予測のいずれの予測を行なうかを決定するための予測
誤差の絶対値和を生成する。

【００７４】さらに、動き予測器１１２は、前方予測、
後方予測および両方向予測の予測誤差の絶対値和のう
ち、最も小さいものを、インター予測の予測誤差の絶対
値和として選択する。さらに、このインター予測の予測
誤差の絶対値和と、画像内予測の予測誤差の絶対値和と
を比較し、その小さい方を選択し、この選択した絶対値
和に対応するモードを動き補償モードとして選択する。
即ち、画像内予測の予測誤差の絶対値和の方が小さけれ
ば、画像内予測モードが設定される。インター予測の予
測誤差の絶対値和の方が小さければ、前方予測、後方予
測または両方向予測モードのうち、対応する絶対値和が
最も小さかったモードが設定される。

【００７５】そして、動き予測器１１２は、参照画像の
マクロブロックの信号を、４つの動き補償モード（画像
内予測、前方予測、後方予測、および両方向予測）の中
から選択した動き補償モードに対応する予測画像と参照
画像の間の動きベクトルを検出する。この動きベクトル
Ｓ１２と動き補償モードＳ３２は、動き補償器１２２に
出力される。

【００７６】動き補償モードＳ３２が、フィールド内
（画像内）符号化（予測）モードの場合、フィールドメ
モリ群１１１からの現在符号化対象のブロック画素信号
Ｓ１は、そのまま演算器１１３を介して、信号Ｓ２とし
てデイスクリートコサイン変換（ＤＣＴ（discrete cos
ine transform））回路１１４に供給される。

【００７７】また、前方／後方／両方向予測モードの場
合、フィールドメモリ群１１１からのブロック画素信号
Ｓ１は、減算器１１３において、後述する動き補償器１
２２から供給される前方／後方／両方向予測画像Ｓ１０
との差分がとられ、差分データＳ２としてＤＣＴ回路１
１４に出力される。

【００７８】差分信号Ｓ２は、ＤＣＴ器１１４に供給さ
れ、そこで、ＤＣＴ処理が施されることにより、ＤＣＴ
係数Ｓ３に変換される。ＤＣＴ係数Ｓ３は、量子化回路
１１５において、バッファメモリ１２７から後述するよ
うに指定される量子化ステップＳ１８により量子化さ
れ、量子化されたＤＣＴ係数Ｓ４が得られる。この量子
化されたＤＣＴ係数（量子化係数）Ｓ４は、スキャンコ
ンバータ（走査変換器）１１６にて低周波数から高周波
数の係数の順にジグザグスキャンされ、１次元の信号Ｓ
５とされる。

【００７９】信号Ｓ５は、後述するＤＣ係数差分化器１
２５を経て、ＶＬＣ器１２６に供給される。そして、動
き補償器１２２から出力される動きベクトルＳ１３およ
び動き補償モードＳ１４（動き予測器１１２から出力さ
れた動きベクトルＳ１２、動き補償モードＳ３２とそれ
ぞれ同一のもの）、並びにバッファメモリ１２７から出
力される量子化ステップＳ１８などと共にＶＬＣ器（可
変長符号化器）１２６にてハフマン符号などに可変長符
号化され、バッファメモリ１２７に一時蓄積された後、
出力端子１３２からビットストリームとして一定の伝送
レートで送出される。

【００８０】なお、バッファメモリ１２７は、伝送デー
タを一旦蓄積した後、所定のタイミングでビットストリ
ームとして出力すると共に、蓄積しているデータ量に応
じて量子化ステップＳ１８を量子化回路１１５にフィー
ドバックして、発生するデータ量を制御するようになさ
れている。これによりバッファメモリ１２７は、適正な
残量（オーバーフロー又はアンダーフローを生じさせな
いようなデータ量）のデータを蓄積することができるよ
うになされている。

【００８１】即ち、バッファメモリ１２７のデータ残量
が許容上限にまで増量すると、バッファメモリ１２７
は、量子化ステップＳ１８を粗くすることによって（Ｄ
ＣＴ係数Ｓ３を除算する値を大きくすることによっ
て）、量子化回路１１５から発生する量子化係数Ｓ４の
データ量を低下させる。

【００８２】また、これとは逆に、バッファメモリ１２
７のデータ残量が許容下限値まで減量すると、バッファ
メモリ１２７は量子化ステップＳ１８を細かくすること
によって（ＤＣＴ係数Ｓ３を除算する値を小さくするこ
とによって）、量子化回路１１５から発生する量子化係
数Ｓ４のデータ量を増大させる。

【００８３】バッファメモリ１２７から出力されたビッ
トストリームは、次のようにして、符号化されたオーデ
ィオ信号、同期信号等と多重化され、更にエラー訂正用
のコードが付加され、所定の変調が加えられた後、レー
ザ光を介して光ディスク等の記録媒体に記録される。

【００８４】即ち、図１１に示すように、例えばガラス
などよりなる原盤が用意され、その上に、例えばフォト
レジストなどよりなる記録材料が塗布される。これによ
り、記録用原盤が製作される。

【００８５】そして、図１２に示すように、符号化装置
（ビデオエンコーダ）で上述したように符号化された画
像のデータ（ビデオデータ）が、一時バッファに記憶さ
れるとともに、オーディオエンコーダで符号化されたオ
ーディオデータが、一時バッファに記憶される。バッフ
ァに記憶されたビデオデータとオーディオデータは、多
重化器（ＭＰＸ）で同期信号と共に多重化され、誤り訂
正符号回路（ＥＣＣ）でエラー訂正用のコードが付加さ
れる。そして、変調回路（ＭＯＤ）で所定の変調がかけ
られ、所定のフォーマットにしたがって、例えば磁気テ
ープなどに一旦記録され、ソフトが製作される。

【００８６】このソフトを必要に応じて編集（プリマス
タリング）し、光ディスクに記録すべきフォーマットの
信号を生成する。そして、図１１に示すように、この記
録信号に対応して、レーザビームを変調し、このレーザ
ビームを原盤上のフォトレジスト上に照射する。これに
より、原盤上のフォトレジストが記録信号に対応して露
光される。

【００８７】その後、この原盤を現像し、原盤上にピッ
トを出現させる。このようにして用意された原盤に、例
えば電鋳等の処理を施し、ガラス原盤上のピットを転写
した金属原盤を製作する。この金属原盤から、さらに金
属スタンパを製作し、これを成形用金型とする。

【００８８】この成形用金型に、例えばインジェクショ
ンなどによりＰＭＭＡ（アクリル）またはＰＣ（ポリカ
ーボネート）などの材料を注入し、固定化させる。ある
いは、金属スタンパ上に２Ｐ（紫外線硬化樹脂）などを
塗布した後、紫外線を照射して硬化させる。これによ
り、金属スタンパ上のピットを、樹脂よりなるレプリカ
上に転写することができる。

【００８９】このようにして生成されたレプリカ上に、
反射膜が蒸着あるいはスパッタリングなどにより形成さ
れる。あるいはまた、スピンコートにより形成される。

【００９０】その後、このディスクに対して内外径の加
工が施され、２枚のディスクを張り合わせるなどの必要
な処置が施される。さらに、ラベルを貼り付けたり、ハ
ブが取り付けられて、カートリッジに挿入される。この
ようにして光ディスクが完成する。

【００９１】図４に戻り、スキャンコンバータ１１６の
出力Ｓ５は、ＤＣ係数差分化器１２５だけでなく、スキ
ャンコンバータ１１６と相補的な関係にある逆スキャン
コンバータ１１７にも入力される。そして、逆スキャン
コンバータ１１７において、低周波数から高周波数の係
数の順に逆ジグザグスキャンされ、これにより信号Ｓ６
に変換される。信号Ｓ６は、量子化回路１１５と相補的
な関係にある逆量子化回路１１８にて、量子化ステップ
（逆量子化ステップ）Ｓ１８に基づいて逆量子化され、
ＤＣＴ係数Ｓ７が出力される。ＤＣＴ係数Ｓ７は、ＤＣ
Ｔ回路１１４と相補的な関係にある逆ＤＣＴ回路１１９
により逆ＤＣＴ処理が施され、差分信号Ｓ８とされて出
力される。

【００９２】加算器１２０では、逆ＤＣＴ回路１１９か
らの差分信号Ｓ８に、動き補償モードに基づいて動き補
償器１２２から出力される予測画像Ｓ１０が、１画素単
位で加算され、元の画像データと同様の画像データに復
号される。この局所復号された復号画像データＳ９は、
前方／後方／両方向予測に用いる画像として、フィール
ドメモリ群コントロール器１２４から出力される、後述
する画像指示信号Ｓ１６が指定するフィールドメモリ群
１２１のアドレスに書き込まれる。

【００９３】そして、フィールドメモリ群１２１に記憶
された画像は、後方予測に用いる画像、または前方予測
に用いる画像として、フィールドメモリ群コントロール
部１２４からの、後述する動き補償参照画像指示信号Ｓ
１５により指定される。

【００９４】また、このフィールドメモリ群１２１に記
憶された画像、即ち局所復号された画像は、フィールド
メモリ群コントロール部１２４から、後述する出力画像
指示信号Ｓ１７が出力されるタイミングで、出力端子１
３３に出力され、確認用（モニタ用）に用いられる。

【００９５】一方、動き補償器１２２は、フィールドメ
モリ群１２１に記憶された、動き補償参照画像指示信号
Ｓ１５により指定される画像（局所復号された画像）に
対して、動き予測器１１２からの動き補償モードＳ３２
および動きベクトルＳ１２をもとに動き補償を施し、予
測画像Ｓ１０を生成して減算器１１３および加算器１２
０に出力する。すなわち、動き補償器１２２は、前方／
後方／両方向予測モードのときのみ、フィールドメモリ
群１２１の読み出しアドレスを、フィールドメモリ群１
１１が減算器１１３にいま出力しているブロックの位置
に対応する位置から動きベクトルに対応する分だけずら
して、前方予測または後方予測に用いる画像のデータを
読み出し、予測画像データＳ１０として出力する。

【００９６】なお、両方向予測モードのときは、前方予
測と後方予測に用いる画像の両方が読み出され、例えば
その平均値が、予測画像データＳ１０として出力され
る。また、この時予測画像データを生成するために読み
出される、既に局所復号された２つの画像は、上述した
ようにフィールドメモリ群コントロール器１２４から出
力される動き補償参照画像指示信号Ｓ１５によって、フ
ィールドメモリ群１２１に記憶された画像の中から指定
される。

【００９７】さらに、参照画像指示信号Ｓ１５，Ｓ１
６、出力画像指示信号Ｓ１７は、後述するピクチャカウ
ンタ１２９によって、フィールドメモリ群１１１から読
み出される画像（ピクチャ）の先頭のタイミングで立て
られるピクチャスタートフラグＳ２２に同期して、フィ
ールドメモリ群コントロール器１２４より出力されるよ
うになされている。

【００９８】予測画像データＳ１０は、減算器１１３に
供給され、減算器１１３では、Ｓ１−Ｓ１０なる演算が
行われ、上述したように差分データＳ２が生成される。

【００９９】さらに、予測画像データＳ１０は、加算器
１２０にも供給される。前方／後方／両方向予測の場
合、加算器１２０には、予測画像データＳ１０の他、予
測画像によって差分化された差分データＳ８が逆ＤＣＴ
回路１１９から送られてくるので、加算器１２０は、こ
の差分データＳ８を、動き補償器１２２からの予測画像
Ｓ１０に対して足し込むことで、局所復号を行う。この
局所復号画像Ｓ９は、復号化装置で復号される画像と全
く同一の画像であり、上述したように、次の処理画像に
対して、前方／後方／両方向予測を行うときに用いる画
像としてフィールドメモリ群１２１に記憶される。

【０１００】また、画像内予測モードの場合、加算器１
２０には、画像データそのものが逆ＤＣＴ回路１２０の
出力Ｓ８として送られてくるので、加算器１２０は、こ
の画像データＳ８をそのままフィールドメモリ群１２１
に出力して記憶させる。

【０１０１】なお、スキャンコンバータ１１６から逆ス
キャンコンバータ１１７へは、ＩおよびＰピクチャのデ
ータだけ出力され、Ｂピクチャのデータは出力されな
い。従って、フィールドメモリ群１２１には、Ｉおよび
Ｐピクチャのデータだけ記憶され、Ｂピクチャのデータ
は記憶されない。これは、Ｂピクチャのデータが、前方
／後方／両方向予測に用いられないからである。

【０１０２】次に、この画像符号化装置においては、図
１に示すＭＰＥＧにおけるデータ構造のうちの、ビデオ
シーケンス、ＧＯＰ、ピクチャ、スライスの層は、それ
ぞれの層の先頭にそれらが始まることを示すスタートコ
ードが付加され、その後にヘッダ情報が出力（伝送）さ
れるようになされている。

【０１０３】ビデオシーケンス、ＧＯＰ、ピクチャ、ス
ライスの層のスタートコードを伝送するタイミングは、
それぞれビデオシーケンススタートフラグＳ２０，ＧＯ
ＰスタートフラグＳ２１、ピクチャスタートフラグＳ２
２、スライススタートフラグＳ２３が立てられたタイミ
ングである。ビデオシーケンススタートフラグＳ２０，
ＧＯＰスタートフラグＳ２１、ピクチャスタートフラグ
Ｓ２２は、ピクチャカウンタ１２９から出力され、スラ
イススタートフラグＳ２３はＭＢ（マクロブロック）カ
ウンタ１２８から出力される。

【０１０４】ピクチャカウンタ１２９は、現在符号化対
象であり、フィールドメモリ群１１１によって、そこか
ら読み出される画像（ピクチャ）の先頭を検出して出力
される信号Ｓ３０に同期して、ピクチャスタートフラグ
Ｓ２２を立てるとともに、その数をカウントする。さら
に、ピクチャカウンタ１２９は、符号化すべきビデオシ
ーケンスの符号化が開始されると、リセットされ（その
カウント値を０にし）、同時にビデオシーケンススター
トフラグＳ２０を立てる。また、ピクチャカウンタ１２
９は、そのカウント値（フィールドメモリ１１１から読
み出されたピクチャ数）があらかじめ設定されたＧＯＰ
長（ＧＯＰを作るピクチャの数）の倍数になると、ＧＯ
ＰスタートフラグＳ２１を立てる。

【０１０５】なお、ＧＯＰ長は、例えば１２フレームや
１５フレームとするのが一般的であり、このＧＯＰ長
は、現在の画像符号化のための制御情報が記憶されてい
るメモリ１３０から、制御情報信号Ｓ２５として供給さ
れる。

【０１０６】ＭＢ（マクロブロック）カウンタ１２８
は、上述の信号Ｓ３０を受信すると、リセットされ、現
在符号化対象であり、フィールドメモリ群１１１によっ
て、そこから読み出されるブロックＳ１を含んで構成さ
れるＭＢの先頭を検出して出力されるＭＢスタートフラ
グＳ３１に同期して、その数をカウントし、このカウン
ト値をＭＢアドレス（ＭＢａｄｄｒｅｓｓ）Ｓ２７と
して出力する。

【０１０７】さらに、ＭＢカウンタ１２８は、そのカウ
ント値があらかじめ設定されたスライス長（スライスを
作るＭＢの数）の倍数になると、通常リセット状態にな
っているスライススタートフラグＳ２３を立てる。

【０１０８】なお、スライス長は、バッファ１２７から
出力されるビットストリームを伝送する伝送路のエラー
状態（伝送路の信頼性）によって変えることができるよ
うになされている。一般的には、伝送路における伝送エ
ラーの確率が高いほど、スライス長は短く設定される。
このスライス長は、メモリ１３０に記憶されており、制
御情報信号Ｓ２５として供給される。

【０１０９】シーケンススタートフラグＳ２０，ＧＯＰ
スタートフラグＳ２１、ピクチャスタートフラグＳ２
２、またはスライススタートフラグＳ２３が立つと、そ
れを受けてＶＬＣ器１２６は、それぞれの層のスタート
コードを出力する。さらに、それに続いて、メモリ１３
０に記憶されているそれぞれの層のデータを符号化する
ための制御情報をヘッダ情報として読み出して出力す
る。

【０１１０】次に、上述した、要求される画質に応じて
ＤＣＴ係数のうちの直流係数（ＤＣ係数）の符号化精度
（ビット数）を、シーケンス単位、ＧＯＰ単位、ピクチ
ャ単位、またはスライス単位で切り換えることについて
詳述する。

【０１１１】ＤＣ係数の符号化精度の指定、もしくは変
更は、メモリ１３０に記憶されている、制御情報Ｓ２５
のうちの、Ｓ２６（図２で説明したCTL信号に相当す
る）で示す"intra＿dc＿precision"コードに基づいて行
われるようになされており、このコードＳ２６は、ＤＣ
係数の符号化精度（ビット数）を、シーケンス単位、Ｇ
ＯＰ単位、ピクチャ単位、またはスライス単位で切り換
える場合、シーケンスヘッダ，ＧＯＰヘッダ、ピクチャ
ヘッダ、またはスライスヘッダに、それぞれ記述されて
伝送される。"intra＿dc＿precision"コードＳ２６は、
例えば、２ビットのコードであり、４種類の符号化精度
（ビット精度）を表すことができるようになされてい
る。以下、"intra＿dc＿precision"コードＳ２６が、例
えば「００」，「０１」，「１０」または「１１」であ
る場合、ＤＣ係数のビット精度を、それぞれ８，９，１
０または１１ビットとして符号化を行うものとして説明
する。

【０１１２】ここで、図５および図６は、シーケンス、
ＧＯＰ、ピクチャ、およびスライスのうちのピクチャの
ヘッダの記述例を示している。なお、図６は、図５に続
く部分を示している。

【０１１３】ＤＣ係数のビット精度をピクチャ単位で切
り換える場合、"intra＿dc＿precision"コードは、ピク
チャヘッダの、図中Ｌで示す部分（図５に続く図６にお
いてＬで示す部分）に記述される。なお、"intra＿dc＿
precision"コードのすぐ下に記述されている"qscale_ty
pe"は、１ビットのコードで、量子化回路１１５（逆量
子化回路１１８）で線形量子化（逆量子化）処理を行う
か（例えばqscale_type＝０のとき）、または非線形量
子化（逆量子化）処理を行うか（例えばqscale_type＝
１のとき）を示す。

【０１１４】"intra＿dc＿precision"コードＳ２６は、
量子化回路１１５、逆量子化回路１１８，ＤＣ係数差分
化器１２５、およびＶＬＣ器１２６へ供給される。以下
に、それぞれの詳細について説明する。

【０１１５】まず、量子化回路１１５は、例えば図７に
示すように構成され、そこには、ＤＣＴ係数Ｓ３、動き
補償モードＳ１４、量子化ステップＳ１８、および"int
ra＿dc＿precision"コードＳ２６が供給されている。

【０１１６】動き補償モードＳ１４は、端子３１２を介
し、イントラフラグ発生器３１１に入力される。イント
ラフラグ発生器３１１は、動き補償モードＳ１４が「イ
ントラ符号化（画像内予測）モード」である場合のみ、
イントラフラグＳ３０９を立てる（通常０となっている
イントラフラグＳ３０９を１とする）。

【０１１７】一方、８×８のブロックのＤＣＴ係数Ｓ
３、即ち６４個のＤＣＴ係数Ｓ３は、端子３００を介
し、スイッチＳＷ３００に供給される。スイッチＳＷ３
００は、イントラフラグＳ３０９が０の場合、端子Ａ側
を選択し、またイントラフラグＳ３０９が１の場合、端
子Ｂ側を選択するようになされている。

【０１１８】従って、動き補償モードＳ１４が「イント
ラ符号化（画像内予測）モード」でない場合（Ｓ３０９
＝０の場合）においては、ＤＣＴ係数Ｓ３は、スイッチ
ＳＷ３００および端子Ａを介し、信号Ｓ３０２として量
子化器３０４に供給される。量子化器３０４には、量子
化ステップＳ１８が入力されており、そこで、その量子
化ステップＳ１８にしたがって、ＤＣＴ係数Ｓ３０２が
量子化される。量子化されたＤＣＴ係数は、量子化係数
Ｓ３０５としてブロック化回路Ｓ３０９に出力される。

【０１１９】量子化係数Ｓ３０５は、ブロック化回路３
０９で８×８のブロックにブロック化され、ブロック量
子化係数Ｓ４として、端子３１０を介してスキャンコン
バータ１１６（図４）に出力される。なお、ＭＰＥＧの
場合、量子化器３０４では、量子化の際、小数点以下
は、通常切り捨てられる。

【０１２０】一方、動き補償モードＳ１４が「イントラ
符号化（画像内予測）モード」である場合（Ｓ３０９＝
１の場合）においては、ＤＣＴ係数Ｓ３は、スイッチＳ
Ｗ３００および端子Ｂを介し、ＤＣ／ＡＣ係数分離器３
０６に供給される。分離器３０６においては、ＤＣＴ係
数Ｓ３が、ＡＣ係数Ｓ３０３とＤＣ係数Ｓ３０４とに分
離され、ＡＣ係数Ｓ３０３は量子化器３０５に、ＤＣ係
数Ｓ３０４はＤＣ係数量子化器３０７に、それぞれ出力
される。

【０１２１】量子化器３０５では、量子化器３０４にお
ける場合と同様にして、量子化ステップＳ１８にしたが
って、ＡＣ係数Ｓ３０３が量子化され、量子化係数Ｓ３
０６としてブロック化回路Ｓ３０９に出力される。な
お、ＭＰＥＧの場合、量子化器３０５では、通常、線形
量子化が行われる。

【０１２２】ＤＣ係数Ｓ３０４は、ＤＣ係数量子化回路
３０７において、量子化ステップ発生器３０８によって
発生された量子化ステップＳ３０８にしたがって線形量
子化（但し、小数点以下は、四捨五入）され、量子化係
数Ｓ３０７としてブロック化回路３０９に出力される。

【０１２３】ここで、量子化ステップ発生器３０８は、
指示されたＤＣ係数の符号化精度（ビット精度）に対応
して、即ち"intra＿dc＿precision"コードＳ２６に対応
して、量子化ステップＳ３０８を発生する。

【０１２４】つまり、量子化ステップ発生器３０８
は、"intra＿dc＿precision"コードＳ２６が「００」で
ある場合（ＤＣ係数のビット精度が８ビット精度と指定
されている場合）、量子化ステップＳ３０８を８に設定
して出力し、また"intra＿dc＿precision"コードＳ２６
が「０１」である場合（ＤＣ係数のビット精度が９ビッ
ト精度と指定されている場合）、量子化ステップＳ３０
８を４に設定して出力する。さらに、"intra＿dc＿prec
ision"コードＳ２６が「１０」である場合（ＤＣ係数の
ビット精度が１０ビット精度と指定されている場合）、
量子化ステップＳ３０８を２に設定して出力し、また"i
ntra＿dc＿precision"コードＳ２６が「１１」である場
合（ＤＣ係数のビット精度が１１ビット精度と指定され
ている場合）、量子化ステップＳ３０８を１に設定して
出力する。

【０１２５】従って、動き補償モードＳ１４が「イント
ラ符号化（画像内予測）モード」である場合、ＤＣ係数
量子化器３０７において、ＤＣ係数は、指示されたビッ
ト精度に量子化されることになる。

【０１２６】量子化器３０５で量子化されたＡＣ係数Ｓ
３０６と、量子化器３０７で量子化されたＤＣ係数Ｓ３
０７は、ブロック化回路３０９において８×８のブロッ
クにブロック化され、ブロック量子化係数Ｓ４として、
端子３１０を介してスキャンコンバータ１１６（図４）
に出力される。

【０１２７】以上のようにして、量子化回路１１５で
は、要求される画質に応じた量子化処理が行われる。

【０１２８】次に、逆量子化回路１１８は、例えば図８
に示すように構成され、そこには、量子化されたＤＣＴ
係数Ｓ６、動き補償モードＳ１４、量子化ステップ（逆
量子化ステップ）Ｓ１８、および"intra＿dc＿precisio
n"コードＳ２６が供給されている。

【０１２９】動き補償モードＳ１４は、端子５０７を介
し、イントラフラグ発生器５０８に入力される。イント
ラフラグ発生器５０８は、動き補償モードＳ１４が「イ
ントラ符号化（画像内予測）モード」である場合のみ、
イントラフラグＳ５０１を立てる（通常０となっている
イントラフラグＳ５０１を１とする）。

【０１３０】一方、８×８のブロックの量子化されたＤ
ＣＴ係数Ｓ６、即ち６４個の量子化されたＤＣＴ係数Ｓ
６は、端子５００を介し、スイッチＳＷ５０１に供給さ
れる。スイッチＳＷ５０１は、イントラフラグＳ５０１
が０の場合、端子Ａ側を選択し、またイントラフラグＳ
５０１が１の場合、端子Ｂ側を選択するようになされて
いる。

【０１３１】従って、動き補償モードＳ１４が「イント
ラ符号化（画像内予測）モード」でない場合（Ｓ５０１
＝０の場合）においては、量子化されたＤＣＴ係数Ｓ６
は、スイッチＳＷ５０１および端子Ａを介し、信号Ｓ５
０２として逆量子化器５０２に供給される。逆量子化器
５０２には、量子化ステップ（逆量子化ステップ）Ｓ１
８が入力されており、そこで、その逆量子化ステップＳ
１８にしたがって、量子化されたＤＣＴ係数Ｓ５０２が
逆量子化され、ＤＣＴ係数Ｓ５０５としてブロック化回
路５０５に出力される。

【０１３２】ＤＣＴ係数Ｓ５０５は、ブロック化回路５
０５で８×８のブロックにブロック化され、ブロックＤ
ＣＴ係数Ｓ７として逆ＤＣＴ回路１１９（図４）に出力
される。なお、ＭＰＥＧの場合、逆量子化器５０２で
は、通常、線形逆量子化が行われ、その結果得られた値
に、逆量子化ステップＳ１８の１／２の値がオフセット
として加算される。

【０１３３】一方、動き補償モードＳ１４が「イントラ
符号化（画像内予測）モード」である場合（Ｓ５０１＝
１の場合）においては、量子化されたＤＣＴ係数Ｓ６
は、スイッチＳＷ５０１および端子Ｂを介し、ＤＣ／Ａ
Ｃ係数分離器５０６に供給される。分離器５０６におい
ては、量子化されたＤＣＴ係数Ｓ６が、ＡＣ係数Ｓ５０
３とＤＣ係数Ｓ５０４とに分離され、ＡＣ係数Ｓ５０３
は逆量子化器５０３に、ＤＣ係数Ｓ５０４はＤＣ係数逆
量子化器５０４に、それぞれ出力される。

【０１３４】逆量子化器５０３では、逆量子化器５０２
における場合と同様にして、逆量子化ステップＳ１８に
したがって、量子化されたＡＣ係数Ｓ５０３が逆量子化
され、ＡＣ係数Ｓ５０６がブロック化回路Ｓ５０１に出
力される。なお、ＭＰＥＧの場合、逆量子化器５０３で
は、通常、線形逆量子化が行われる。

【０１３５】量子化されたＤＣ係数Ｓ５０４は、ＤＣ係
数逆量子化回路５０４において、逆量子化ステップ発生
器５０９によって発生された逆量子化ステップＳ５０８
にしたがって線形逆量子化され、ＤＣ係数Ｓ５０７とし
てブロック化回路５０５に出力される。

【０１３６】ここで、逆量子化ステップ発生器５０９
は、図７に示す量子化ステップ発生器３０８と同様
に、"intra＿dc＿precision"コードＳ２６に対応して、
逆量子化ステップＳ５０８を発生する。

【０１３７】即ち、逆量子化ステップ発生器５０９
は、"intra＿dc＿precision"コードＳ２６が「００」で
ある場合（ＤＣ係数のビット精度が８ビット精度と指定
されている場合）、逆量子化ステップＳ５０８を８に設
定して出力し、また"intra＿dc＿precision"コードＳ２
６が「０１」である場合（ＤＣ係数のビット精度が９ビ
ット精度と指定されている場合）、逆量子化ステップＳ
５０８を４に設定して出力する。さらに、"intra＿dc＿
precision"コードＳ２６が「１０」である場合（ＤＣ係
数のビット精度が１０ビット精度と指定されている場
合）、逆量子化ステップＳ５０８を２に設定して出力
し、また"intra＿dc＿precision"コードＳ２６が「１
１」である場合（ＤＣ係数のビット精度が１１ビット精
度と指定されている場合）、逆量子化ステップＳ５０８
を１に設定して出力する。

【０１３８】従って、動き補償モードＳ１４が「イント
ラ符号化（画像内予測）モード」である場合、ＤＣ係数
逆量子化器５０４において、量子化されたＤＣ係数は、
指示されたビット精度に基づいて、逆量子化されること
になる。

【０１３９】逆量子化器５０３からのＡＣ係数Ｓ５０６
と、逆量子化器５０４からのＤＣ係数Ｓ５０７は、ブロ
ック化回路５０５において８×８のブロックにブロック
化され、ブロックＤＣＴ係数Ｓ７として、端子５１０を
介して逆ＤＣＴ回路１１９（図４）に出力される。

【０１４０】次に、ＤＣ係数差分化器１２５は、例えば
図９に示すように構成され、そこには、量子化回路１１
５で量子化され、スキャンコンバータ１１６でジグザグ
スキャンされたＤＣＴ係数（量子化係数）Ｓ５、スライ
ススタートフラグＳ２３，ＭＢスタートフラグＳ３
１，"intra＿dc＿precision"コードＳ２６、動き補償モ
ードＳ１４、およびＭＢアドレスＳ２７が供給されてい
る。

【０１４１】量子化係数Ｓ５は、端子２００を介してブ
ロックカウンタ２０１およびスイッチＳＷ４００に入力
される。ブロックカウンタ２０１は、入力される量子化
係数Ｓ５によって構成されるブロックの数をカウント
し、そのカウント値Ｓ２０１を出力する。なお、ブロッ
クカウンタ２０１には、ＭＢスタートフラグＳ３１が供
給されており、ＭＢスタートフラグＳ３１が立つとリセ
ットされる。

【０１４２】ＭＢを構成するブロックＹ0乃至Ｙ3，Ｃ
b、およびＣrは、Ｙ0，Ｙ1，Ｙ2，Ｙ3，Ｃb，Ｃrの順で
入力されるので、Ｙ0，Ｙ1，Ｙ2，Ｙ3，Ｃb、またはＣr
ブロックが入力されたとき、カウント値Ｓ２０１は、そ
れぞれ１，２，３，４，５、または６となる。

【０１４３】ブロック数のカウント値Ｓ２０１は、Ｙ／
Ｃb／Ｃrフラグ発生器２０２に入力される。フラグ発生
器２０２は、カウント値Ｓ２０１が４以下の場合、即ち
輝度（Ｙ）ブロックが入力されている場合、ＹフラグＳ
２０２を立て、カウント値Ｓ２０１が５に等しい場合、
即ちＣbブロックが入力されている場合、ＣbフラグＳ２
０３を立てる。また、カウント値Ｓ２０１が６に等しい
場合、即ちＣrブロックが入力されている場合、Ｃrフラ
グＳ２０４を立てる。

【０１４４】一方、動き補償モードＳ１４は、端子４２
１を介し、イントラフラグ発生器４０９に入力される。
イントラフラグ発生器４０９は、動き補償モードＳ１４
が「イントラ符号化（画像内予測）モード」である場合
のみ、イントラフラグＳ４０６を立てる（通常０となっ
ているイントラフラグＳ４０６を１とする）。

【０１４５】イントラフラグＳ４０６は、スイッチＳＷ
４００およびＳＷ４１０に供給されており、スイッチＳ
Ｗ４００は、イントラフラグＳ４０６が０の場合、端子
Ａ側を選択し、またイントラフラグＳ４０６が１の場
合、端子Ｂ側を選択するようになされている。

【０１４６】従って、動き補償モードＳ１４が「イント
ラ符号化（画像内予測）モード」でない場合（Ｓ４０６
＝０の場合）においては、量子化係数Ｓ５は、スイッチ
ＳＷ４００および端子Ａを介し、信号Ｓ４０１としてブ
ロック化回路４０２に出力される。ブロック化回路４０
２では、量子化係数Ｓ４０１が８×８のブロックにブロ
ック化され、ブロック信号Ｓ１６として、端子４２０を
介してＶＬＣ器１２６（図４）に出力される。

【０１４７】一方、動き補償モードＳ１４が「イントラ
符号化（画像内予測）モード」である場合（Ｓ４０６＝
１の場合）においては、量子化係数Ｓ５は、スイッチＳ
Ｗ４００および端子Ｂを介し、ＤＣ／ＡＣ係数分離器４
０１に供給される。分離器４０１においては、量子化さ
れたＤＣＴ係数Ｓ５が、量子化されたＡＣ係数Ｓ４０２
と、量子化されたＤＣ係数Ｓ４０３とに分離され、ＡＣ
係数Ｓ４０２はブロック化回路４０２に、ＤＣ係数Ｓ４
０３はスイッチＳＷ４０３および減算器４１３に、それ
ぞれ出力される。

【０１４８】ＤＣ係数Ｓ４０３は、スイッチＳＷ４０
３，ＳＷ４０４、レジスタ群４０５、および減算器４１
３において、図２０を参照して説明したように、隣あっ
たブロックまたはＭＢ間のものどうしで差分化される。
この差分化は、輝度（Ｙ）ブロック、２つの色差（Ｃ
ｂ，Ｃｒ）ブロックで、それぞれ独立に行われる。

【０１４９】即ち、フラグ発生器２０２から出力された
ＹフラグＳ２０２，ＣbフラグＳ２０３、およびＣrフラ
グのうち、ＹフラグＳ２０２が立っている場合、ＤＣ係
数Ｓ４０３は、Ｙ0乃至Ｙ3ブロックのうちのいずれかの
輝度（Ｙ）ブロックのＤＣ係数であり、この場合、スイ
ッチＳＷ４０３またはＳＷ４０４は、端子ＣまたはＣ'
をそれぞれ選択する。これにより、輝度（Ｙ）ブロック
のＤＣ係数Ｓ４０３は、スイッチＳＷ４０３および端子
Ｃを介して、レジスタ群４０５を構成するＹレジスタに
供給されてラッチ（上書き）される。レジスタ群４０５
のＹレジスタは、輝度（Ｙ）ブロックのＤＣ係数Ｓ４０
３を、１ブロックに対応する分だけ遅延し、この遅延信
号Ｓ４０４を、端子Ｃ'およびスイッチＳＷ４０４を介
して減算器４１３に出力する。

【０１５０】減算器４１３には、遅延信号Ｓ４０４の
他、分離器４０１から輝度（Ｙ）ブロックのＤＣ係数Ｓ
４０３が供給されており、そこで式（Ｓ４０３−Ｓ４０
４）にしたがった差分演算が行われ、これにより、隣あ
った輝度ブロックどうしのＤＣ係数の差分Ｓ４０５が生
成される。この差分Ｓ４０５は、ブロック化回路４０２
に出力され、そこで、分離回路４０１からのＡＣ係数Ｓ
４０２と８×８のブロックにブロック化されて、ブロッ
ク信号Ｓ１６として、端子４２０を介してＶＬＣ器１２
６（図４）に出力される。

【０１５１】また、フラグ発生器２０２より出力された
ＣbフラグＳ２０３が立っている場合、ＤＣ係数Ｓ４０
３は、ＣbブロックのＤＣ係数であり、この場合、スイ
ッチＳＷ４０３またはＳＷ４０４は、端子ＤまたはＤ'
をそれぞれ選択する。これにより、ＣbブロックのＤＣ
係数Ｓ４０３は、スイッチＳＷ４０３および端子Ｄを介
して、レジスタ群４０５を構成するＣbレジスタに供給
されてラッチ（上書き）される。レジスタ群４０５のＣ
bレジスタは、ＣbブロックのＤＣ係数Ｓ４０３を、１Ｍ
Ｂ（マクロブロック）に対応する分だけ遅延し、この遅
延信号Ｓ４０４を、端子Ｄ'およびスイッチＳＷ４０４
を介して減算器４１３に出力する。

【０１５２】減算器４１３には、遅延信号Ｓ４０４の
他、分離器４０１からＣbブロックのＤＣ係数Ｓ４０３
が供給されており、そこで式（Ｓ４０３−Ｓ４０４）に
したがった差分演算が行われ、これにより、隣あったＭ
ＢにおけるＣbブロックどうしのＤＣ係数の差分Ｓ４０
５が生成される。この差分Ｓ４０５は、ブロック化回路
４０２に出力され、そこで、分離回路４０１からのＡＣ
係数Ｓ４０２と８×８のブロックにブロック化されて、
ブロック信号Ｓ１６として、端子４２０を介してＶＬＣ
器１２６（図４）に出力される。

【０１５３】さらに、フラグ発生器２０２より出力され
たＣrフラグＳ２０４が立っている場合、ＤＣ係数Ｓ４
０３は、ＣrブロックのＤＣ係数であり、この場合、ス
イッチＳＷ４０３またはＳＷ４０４は、端子Ｅまたは
Ｅ'をそれぞれ選択する。これにより、ＣrブロックのＤ
Ｃ係数Ｓ４０３は、スイッチＳＷ４０３および端子Ｅを
介して、レジスタ群４０５を構成するＣrレジスタに供
給されてラッチ（上書き）される。レジスタ群４０５の
Ｃrレジスタは、ＣrブロックのＤＣ係数Ｓ４０３を、１
ＭＢ（マクロブロック）に対応する分だけ遅延し、以
下、上述のＣbブロックにおける場合と同様の処理が行
われる。

【０１５４】なお、レジスタ群４０５は、イントラ符号
化処理されたＭＢのＭＢアドレスＳ２７が不連続である
場合か、または入力されたＤＣ係数のブロックがスライ
スの最初のＭＢを構成するブロックである場合、レジス
タ群４０５のＹ，Ｃb，Ｃrレジスタは、レジスタ初期値
発生器４０６が発生する初期値Ｓ４１３によってリセッ
トされるようになされている。

【０１５５】即ち、スイッチＳＷ４１０は、イントラフ
ラグＳ４０６が０の場合、ＯＦＦ状態になり、またイン
トラフラグＳ４０６が１の場合、ＯＮ状態になるように
なされている。さらに、スイッチＳＷ４１０には、ＭＢ
カウンタ１２８（図４）から端子４２３を介してＭＢア
ドレスＳ２７が供給されるようになされている。

【０１５６】従って、動き補償モードＳ１４が「イント
ラ符号化（画像内予測）モード」である場合（Ｓ４０６
＝１の場合）においては、ＭＢアドレスＳ２７が、ＳＷ
４１０を介してレジスタ４１１に供給されてラッチ（上
書き）される。レジスタ４１１は、ＭＢアドレスＳ２７
を、１ＭＢに対応する時間だけ遅延し、この遅延信号Ｓ
４０７を減算器４１２に供給する。

【０１５７】減算器４１２には、遅延信号Ｓ４０７の
他、端子４２３を介してＭＢアドレスＳ２７が供給され
ており、そこで式（Ｓ２７−Ｓ４０７）にしたがった差
分演算が行われ、これにより、隣あったＭＢのアドレス
どうしの差分Ｓ４０８が生成される。この差分Ｓ４０８
は、ＯＲゲート４０８の一端に供給される。

【０１５８】ＯＲゲート４０８の他端には、ＭＢカウン
タ１２８（図４）からのスライススタートフラグＳ２３
が供給されており、ＯＲゲート４０８は、通常０および
１のうちの、例えば０を出力しているが、差分Ｓ４０８
が１より大きい場合（Ｓ４０８＞１）か、またはスライ
ススタートフラグＳ２３が立っている場合、０および１
のうちの、例えば１を出力する。

【０１５９】スイッチＳＷ４０７は、ＯＲゲート４０８
の出力が０のときＯＦＦ状態に、ＯＲゲート４０８の出
力が１のときＯＮ状態になるようになされており、また
レジスタ初期値発生器４０６で発生された初期値Ｓ４１
３は、スイッチＳＷ４０７を介してレジスタ群４０５に
供給されるようになされている。

【０１６０】従って、イントラ符号化処理されたＭＢの
ＭＢアドレスＳ２７が不連続である場合、または入力さ
れたＤＣ係数のブロックがスライスの最初のＭＢを構成
するブロックである場合、レジスタ初期値発生器４０６
で発生された初期値Ｓ４１３は、スイッチＳＷ４０７を
介してレジスタ群４０５に供給される。

【０１６１】レジスタ初期値発生器４０６では、ＤＣ係
数の符号化精度を表す"intra＿dc＿precision"コードＳ
２６に対応して、レジスタ群４０５を構成するＹ，Ｃ
b，Ｃrレジスタの初期値Ｓ４１３が発生される。

【０１６２】即ち、レジスタ初期値発生器４０６は、例
えば"intra＿dc＿precision"コードＳ２６が「００」で
ある場合（ＤＣ係数のビット精度が８ビット精度と指定
されている場合）、初期値Ｓ４１３を１２８に設定して
出力し、また"intra＿dc＿precision"コードＳ２６が
「０１」である場合（ＤＣ係数のビット精度が９ビット
精度と指定されている場合）、初期値Ｓ４１３を２５６
に設定して出力する。さらに、"intra＿dc＿precision"
コードＳ２６が「１０」である場合（ＤＣ係数のビット
精度が１０ビット精度と指定されている場合）、初期値
Ｓ４１３を５１２に設定して出力し、また"intra＿dc＿
precision"コードＳ２６が「１１」である場合（ＤＣ係
数のビット精度が１１ビット精度と指定されている場
合）、初期値Ｓ４１３を１０２４に設定して出力する。

【０１６３】以上のようにして、ＤＣ係数差分化器１２
５では、要求される画質に応じて、シーケンス単位、Ｇ
ＯＰ単位、ピクチャ単位、またはスライス単位で切り換
えられるＤＣ係数の符号化精度（ビット数）に対応し
て、ＤＣ係数の差分化処理が行われる。

【０１６４】次に、ＶＬＣ器１２６（図４）は、例えば
図１０に示すように構成され、そこには、シーケンスス
タートフラグＳ２０、ＧＯＰスタートフラグＳ２１、ピ
クチャスタートフラグＳ２２、スライススタートフラグ
Ｓ２３、制御情報信号Ｓ２５、およびＭＢアドレスＳ２
７の他、ＤＣ係数差分化器１２５からのＤＣＴ係数（量
子化され、ＤＣ係数が差分化されたＤＣＴ係数）Ｓ１
６、動き補償モードＳ１４、および"intra＿dc＿precis
ion"コードＳ２６が供給されている。

【０１６５】ＤＣＴ係数Ｓ１６は、端子７００を介して
ブロックカウンタ７０１およびスイッチＳＷ７００に入
力される。ブロックカウンタ７０１は、図９のブロック
カウンタ２０１と同様に構成され、入力されるＤＣＴ係
数Ｓ１６によって構成されるブロックの数をカウント
し、そのカウント値Ｓ７０１を出力する。なお、ブロッ
クカウンタ７０１には、ＭＢスタートフラグＳ３１が供
給されており、ＭＢスタートフラグＳ３１が立つとリセ
ットされる。

【０１６６】ＭＢを構成するブロックＹ0乃至Ｙ3，Ｃ
b、およびＣrは、Ｙ0，Ｙ1，Ｙ2，Ｙ3，Ｃb，Ｃrの順で
入力されるので、Ｙ0，Ｙ1，Ｙ2，Ｙ3，Ｃb、またはＣr
ブロックが入力されたとき、カウント値Ｓ７０１は、そ
れぞれ１，２，３，４，５、または６となる。

【０１６７】ブロック数のカウント値Ｓ７０１は、Ｙ／
Ｃb／Ｃrフラグ発生器７０２に入力される。フラグ発生
器７０２は、図９のＹ／Ｃb／Ｃrフラグ発生器２０２と
同様に構成され、カウント値Ｓ７０１が４以下の場合、
即ち輝度（Ｙ）ブロックが入力されている場合、Ｙフラ
グＳ７０２を立て、カウント値Ｓ７０１が５に等しい場
合、即ちＣbブロックが入力されている場合、Ｃbフラグ
Ｓ７０３を立てる。また、カウント値Ｓ７０１が６に等
しい場合、即ちＣrブロックが入力されている場合、Ｃr
フラグＳ７０４を立てる。

【０１６８】一方、動き補償モードＳ１４は、端子７２
１を介し、イントラフラグ発生器７０９に入力される。
イントラフラグ発生器７０９は、図９のイントラフラグ
発生器４０９と同様に構成され、動き補償モードＳ１４
が「イントラ符号化（画像内予測）モード」である場合
のみ、イントラフラグＳ７０５を立てる（通常０となっ
ているイントラフラグＳ７０５を１とする）。

【０１６９】イントラフラグＳ７０５は、スイッチＳＷ
７００に供給されており、スイッチＳＷ７００は、イン
トラフラグＳ７０５が０の場合、端子Ａ側を選択し、ま
たイントラフラグＳ７０５が１の場合、端子Ｂ側を選択
するようになされている。

【０１７０】従って、動き補償モードＳ１４が「イント
ラ符号化（画像内予測）モード」でない場合（Ｓ７０５
＝０の場合）においては、ＤＣＴ係数Ｓ１６は、スイッ
チＳＷ７００および端子Ａを介し、信号Ｓ７０６として
２次元可変長符号化器７０４に出力される。２次元可変
長符号化器７０４では、信号（ＤＣＴ係数）Ｓ７０６
が、広く知られている、例えば２次元ハフマン可変長符
号化処理などのＶＬＣ処理され、ＶＬＣコードＳ７０９
が出力される。このＶＬＣコードＳ７０９は、ＤＣ／Ａ
Ｃ係数多重化器７０８および端子７３２を介し、バッフ
ァ１２７（図４）に出力される。

【０１７１】一方、動き補償モードＳ１４が「イントラ
符号化（画像内予測）モード」である場合（Ｓ７０５＝
１の場合）においては、ＤＣＴ係数Ｓ１６は、スイッチ
ＳＷ７００および端子Ｂを介し、ＤＣ／ＡＣ係数分離器
７０３に供給される。分離器７０３においては、ＤＣＴ
係数Ｓ１６が、ＡＣ係数Ｓ７０７とＤＣ係数Ｓ７０８と
に分離され、ＡＣ係数Ｓ７０７は２次元可変長符号化器
７０４に、ＤＣ係数Ｓ７０８はＤＣ係数可変長符号化器
７０５に、それぞれ出力される。

【０１７２】２次元可変長符号化器７０４では、上述し
たようにしてＡＣ係数Ｓ７０７がＶＬＣ処理され、ＶＬ
ＣコードＳ７０９が係数多重化器７０８に出力される。

【０１７３】ＤＣ係数Ｓ７０８は、ＤＣ係数可変長符号
化器７０５、可変長符号化テーブル変更部７０６、およ
び可変長符号化テーブル記憶部７０７において、上述の
図３に示すプログラムにしたがいＶＬＣ処理される。

【０１７４】ここで、可変長符号化テーブル記憶部７０
７には、上述の表４乃至表６に示す可変長符号化テーブ
ルが記憶されているとともに、可変長符号化テーブル変
更部７０６には、"intra＿dc＿precision"コードＳ２
６、ＹフラグＳ７０２，ＣbフラグＳ７０３、およびＣr
フラグＳ７０４が供給されている。

【０１７５】可変長符号化テーブル変更部７０６は、ま
ず"intra＿dc＿precision"コードＳ２６に基づいて、表
４に示すテーブルの必要な部分だけを可変長符号化器７
０５に出力するように、可変長符号化テーブル記憶部７
０７に対して指示をする。

【０１７６】即ち、可変長符号化テーブル変更部７０６
は、"intra＿dc＿precision"コードＳ２６が「００」で
ある場合（ＤＣ係数のビット精度が８ビット精度と指定
されている場合）、表４に示すテーブルのＳＩＺＥが、
０乃至８に対応する部分だけを可変長符号化器７０５に
出力するように、可変長符号化テーブル記憶部７０７に
対して指示し、また"intra＿dc＿precision"コードＳ２
６が「０１」である場合（ＤＣ係数のビット精度が９ビ
ット精度と指定されている場合）、表４に示すテーブル
のＳＩＺＥが、０乃至９に対応する部分だけを可変長符
号化器７０５に出力するように、可変長符号化テーブル
記憶部７０７に対して指示する。

【０１７７】さらに、"intra＿dc＿precision"コードＳ
２６が「１０」である場合（ＤＣ係数のビット精度が１
０ビット精度と指定されている場合）、表４に示すテー
ブルのＳＩＺＥが、０乃至１０に対応する部分だけを可
変長符号化器７０５に出力するように、可変長符号化テ
ーブル記憶部７０７に対して指示し、また"intra＿dc＿
precision"コードＳ２６が「１１」である場合（ＤＣ係
数のビット精度が１１ビット精度と指定されている場
合）、表４に示すテーブルのＳＩＺＥが、０乃至１１に
対応する部分だけ、即ち表４に示すテーブルすべてを可
変長符号化器７０５に出力するように、可変長符号化テ
ーブル記憶部７０７に対して指示する。

【０１７８】なお、"intra＿dc＿precision"コードＳ２
６がいずれの値をとる場合においても、可変長符号化テ
ーブル記憶部７０７に、表４に示すテーブルすべてを可
変長符号化器７０５に出力させるようにしても良い。但
し、この場合、可変長符号化に用いられない部分も可変
長符号化器７０５に出力され、これにより表４に示すテ
ーブルの必要な部分だけが出力される場合に比較して、
可変長符号化処理に時間がかかるようになる恐れがある
ので、上述のように、表４に示すテーブルの必要な部分
だけを出力するようにする方が好ましい。

【０１７９】さらに、可変長符号化テーブル変更部７０
６は、ＹフラグＳ７０２，ＣbフラグＳ７０３、および
ＣrフラグＳ７０４のうち、ＹフラグＳ７０２が立って
いる場合（ＤＣ係数Ｓ７０８が輝度（Ｙ）ブロックのも
のである場合）、表５に示すテーブルを、ＣbフラグＳ
７０３またはＣrフラグＳ７０４が立っている場合（Ｄ
Ｃ係数Ｓ７０８が色差ブロックのものである場合）、表
６に示すテーブルをそれぞれ可変長符号器７０５に出力
するように、可変長符号化テーブル記憶部７０７に対し
て指示する。

【０１８０】可変長符号化テーブル記憶部７０７は、可
変長符号化テーブル変更部７０６からの指示にしたが
い、表４に示すテーブルの必要な部分だけと、表５およ
び表６に示すテーブルのうちのいずれか一方とを可変長
符号化器７０５に出力する。

【０１８１】可変長符号化器７０５は、可変長符号化テ
ーブル記憶部７０７からの表４に示すテーブルを参照
し、分離器７０３からのＤＣ係数（Differential DC）
Ｓ７０８に対応するＳＩＺＥ（ＤＣ係数のビット幅を表
す）を検出するとともに、そのＳＩＺＥを、表５または
表６を参照してコード（VLC code）に変換する。さら
に、可変長符号化器７０５は、可変長符号化テーブル記
憶部７０７からの表４に示すテーブルを参照し、分離器
７０３からのＤＣ係数（Differential DC）Ｓ７０８に
対応するコード（code）を検出する。そして、このコー
ドと、上述のＳＩＺＥに対応するコード（VLC code）と
を組み合わせたものを、ＤＣ係数のＶＬＣコードＳ７１
０として多重化器７０８に出力する。

【０１８２】多重化器７０８では、ＡＣ係数のＶＬＣコ
ードＳ７０９と、ＤＣ係数のＶＬＣコードＳ７１０が多
重化され、端子７３２を介し、バッファ１２７（図４）
に出力される。

【０１８３】以上のようにして、ＶＬＣ器１２６では、
要求される画質に応じたＶＬＣ処理が行われる。

【０１８４】なお、この符号化装置において、被符号化
画像に対して"intra＿dc＿precision"コードを与えずに
符号化を行う場合、要求される画質に応じて、ＤＣＴな
どの直交変換の直流成分係数の精度を予め決定し、それ
により必要に応じて、係数用の符号化方法及び可変長テ
ーブルの拡張をシーケンス単位で指示するようにするこ
とができる。例えば、ＤＣＴ直流成分係数レベルの最大
範囲が０乃至２０４７（これは、入力される画像のビッ
ト精度が８ビットである場合、ＭＰＥＧのＤＣＴモジユ
ールから出力される最大範囲）である時、要求される画
質として劣化なし（Loss-Less coding）を望んでいる場
合は、係数の伝送精度を１１ビットとするように指示を
行う。

【０１８５】また、被符号化画像に対して予め画像の評
価を行なった上で符号化を行なう場合、要求される画質
を踏まえた上で、まず、符号化したい原画像に対してそ
の性質に関する評価を行なう。例えば、原画像の品質で
あるとか、動画像の動きの程度についてである。

【０１８６】そして、この評価データと要求される画質
とに基づいて、必要とされるＤＣＴなどの直交変換の直
流成分係数の精度を決定する。例えば、上記の評価デー
タから、原画像が高品質でない場合は、係数の精度は８
ビットで十分であると評価され、また原画像の動きが速
い場合は、目の輝度弁別度が低いという特性を利用し
て、係数の精度は８ビットで十分であると評価される。

【０１８７】上記の調査をシーケンス、ＧＯＰ、ピクチ
ャ、またはスライス単位で行い、それぞれの調査データ
に基づいて適応的に係数の精度を決定する。なお、係数
の精度の初期指定、もしくは処理中においての変更は、
シーケンス、ＧＯＰ、ピクチャ、またはスライス単位
に、上述の"intra＿dc＿precision"コードＳ２６を記述
しておくことにより行うことができるが、例えばシーケ
ンス、ＧＯＰ、ピクチャ、またはスライス単位に１ビッ
トのフラグを設け、そのフラグにより初期値指定もしく
は変更を指示し、その後に、使用する係数の精度を示す
情報、即ち"intra＿dc＿precision"コードＳ２６を伝送
するようにしても良い。

【０１８８】次に、本発明にかかる復号化装置の一実施
例の概要について、図１３に基づいて説明する。

【０１８９】この復号化装置には、前述した符号化装置
により形成されたビットストリームが、伝送路や光ディ
スク等の記録媒体を介して供給される。そして、図示し
ない復調回路等を経て、シーケンス、ＧＯＰ、ピクチ
ャ、またはスライス単位で伝送されてくるＤＣＴ等の直
交変換の直流成分係数の精度（ビット数）を表す、上述
した信号CTLが受信される。

【０１９０】なお、このCTL信号は、復号化装置に発生
させるようにすることができる。この場合、復号化装置
では、図２の符号化装置で用いられたCTL信号との対応
が取れていることが必要であるため、符号化したデータ
を、例えば光ディスクなどに記録しておくときには、デ
ィスク単位にビット精度を決めておくようにする。これ
により、高画質対応の復号化装置（ビット精度が８乃至
１１の範囲で指定することのできる）を内蔵するディス
ク再生装置によって、全ての画質の動画像の再生が可能
となる。

【０１９１】これに対して、ビット精度が８ビットのみ
の復号化装置を内蔵するディスク再生装置では、ビット
精度が９乃至１１ビットの高画質のディスクは再生する
ことができず、いわゆるディスク再生装置に対応した画
質の提供が可能となる。

【０１９２】同様に、復号化装置は全ての精度が選択可
能としておき、ディスク再生装置の種類（値段）によ
り、特定の精度のみ選択できるようにしても良い。

【０１９３】復号化装置においては、CTL信号に続き、
図示しない復調回路等を経て伝送されたＳＩＺＥを表す
可変長符号と、ＳＩＺＥに等しいビット幅の係数値を表
す固定長符号が受信される。復号化回路８１は、この可
変長符号と固定長符号を、前述の表４，表５，表６のテ
ーブルを参照し、図１４に示すプログラム（アルゴリズ
ム）にしたがって復号する。

【０１９４】なお、この図１４に示すアルゴリズムは、
前述の図３と同様、Ｃ言語によって記述されている。こ
の際、必要とされる直流成分係数の精度を表す信号、即
ちビット精度が８乃至１１であることを選択可能とする
信号CTLが供給されており、例えば精度が１１を指定す
る時、表４乃至表６のテーブルについて、０乃至１１ま
でのコードが使用されることとなる。

【０１９５】ＳＩＺＥを表す可変長符号は輝度（Ｙ）ブ
ロックと色差（Ｃb，Ｃr）ブロックでは異なり、輝度ブ
ロックの時は表５のテーブルを、色差ブロックの時は表
６のテーブルを参照して復号される。

【０１９６】復号されたデータは、直流成分係数の逆差
分化回路８２により、隣あった各々のブロック間で逆差
分化処理され、再構成される。逆差分化処理は輝度
（Ｙ）ブロックと２つの色差（Ｃb，Ｃr）ブロックでは
すべて独立に行なわれる。

【０１９７】輝度ブロックでは、図２０で説明したよう
に、ジグザグの順序で上下左右に隣あった各々のブロッ
クの直流成分係数を逆差分化処理し、それぞれのブロッ
クに再格納する。色差ブロックでは、図２０で示したよ
うに左右に隣あった各々のブロックの直流成分係数を逆
差分化処理し、それぞれのブロックに再格納する。

【０１９８】ただし、これらの時、画像間符号化処理さ
れたブロックの後の最初の画像内符号化処理されたブロ
ック、もしくはスライスの最初のブロックでは、逆差分
化の際に符号化時と同様、初期値がリセットされるが、
その値は指示された係数の精度に応じて異なる。符号化
時に例示したように、指示された精度が、８ビットであ
る場合は１２８、９ビットである場合は２５６、１０ビ
ットである場合は５１２、１１ビットである場合は１０
２４なる初期値を使用する。

【０１９９】次に、直流成分係数の逆量子化回路８３に
より、直流成分係数の逆線形量子化を行う。この時、指
示された係数の精度に応じて逆量子化ステツプ幅は変更
される。例えば指示された精度が、８ビットである場合
は８、９ビットである場合は４、１０ビットである場合
は２、１１ビットである場合は１の値が乗算され、逆線
形量子化される。

【０２００】逆線形量子化された直流成分係数は逆ＤＣ
Ｔ回路８４に供給され、直流成分係数として、前述の図
１８における係数F(0,0)にはめこまれる。この後の処理
について簡単に説明すると、逆ＤＣＴ回路の他の周波数
成分係数（F(0,0)を除く他の係数）は、図示しない他の
処理回路から供給され、８×８のマトリクスを形成す
る。これを２次元の逆ＤＣＴすることにより、元の輝度
信号又は色差信号に復元する。

【０２０１】なお、線形／逆線形量子化により、本来の
信号レベルとは異なる輝度信号または色差信号に復元さ
れる可能性がある。しかしながら、ＤＣＴ／逆ＤＣＴの
特質として、隣接係数の関係から原データが推測出来、
大きな誤差とならないことが知られており問題とならな
い。

【０２０２】次に、図１５乃至図１７を参照して、本発
明を適用した動画像復号化装置の実施例について、さら
に詳細に説明する。

【０２０３】まず、図１５は、本発明を適用した動画像
復号化装置の一実施例の全体構成を示すブロック図であ
る。例えば、図４に示す符号化装置により符号化された
ビットストリームは、端子１５０を介してバッファメモ
リ１５１に入力されて一時蓄積される。このビットスト
リームは、図１を参照して説明したように、６つの層
（レイヤ）、即ちビデオシーケンス、ＧＯＰ、ピクチ
ャ、スライス、マクロブロック、ブロックの各層から構
成される。バッファメモリ１５１に蓄積されたビットス
トリームは、逆ＶＬＣ器１５２に順次供給される。

【０２０４】上述したように、図４に示す符号化装置か
らは、ビデオシーケンス、ＧＯＰ、ピクチャ、スライス
のそれぞれの層の先頭にそれらが始まることを示すスタ
ートコードが付加され、その後にヘッダ情報が出力（伝
送）されてくるので、逆ＶＬＣ器１５２では、まず、そ
れぞれのスタートコードが検出される。

【０２０５】逆ＶＬＣ器１５２は、ビットストリームか
ら、シーケンスの先頭を示すスタートコードを検出する
と、シーケンススタートフラグＳ１００を立て、シーケ
ンスのヘッダ情報を復号化（可変長復号化）する。さら
に、逆ＶＬＣ器１５２は、ＧＯＰ、ピクチャ、またはス
ライスの先頭を示すスタートコードを検出すると、ＧＯ
ＰスタートフラグＳ１０１、ピクチャスタートフラグＳ
１０２、またはスライススタートフラグＳ１０３を立
て、ＧＯＰ、ピクチャ、またはスライスのヘッダ情報を
それぞれ復号化（可変長復号化）する。

【０２０６】また、逆ＶＬＣ器１５２は、ビットストリ
ームからＭＢの先頭を検出し、その検出タイミングでＭ
ＢスタートフラグＳ１０４を立てる。その後、ＭＢのヘ
ッダ情報を復号化（可変長復号化）し、これによりＭＢ
の画像（画面）上での位置を表すＭＢアドレスＳ６４を
得る。

【０２０７】逆ＶＬＣ器１５２で復号化されたヘッダ情
報は、復号化制御情報記憶用メモリ１６２に供給されて
記憶される。メモリ１６２に記憶されている情報は、制
御情報信号Ｓ１１４として、動画像復号化装置を構成す
る各ブロックに供給され、各ブロックは、この制御情報
信号Ｓ１１４に基づいて動作する。

【０２０８】さらに、逆ＶＬＣ器１５２は、ヘッダ情報
に続く動画像の符号化データＳ５０、量子化ステップ
（逆量子化ステップ）Ｓ５７、動きベクトルＳ６１、動
き補償モードＳ６２を復号化（可変長復号化）する。

【０２０９】逆ＶＬＣ器１５２より出力される、可変長
復号化された符号化データＳ５０は、後述するＤＣ係数
逆差分化器１５３を経て、信号（量子化されたＤＣＴ係
数）Ｓ５１として、逆スキャンコンバータ１５４に入力
される。逆スキャンコンバータ１５４は、量子化された
ＤＣＴ係数Ｓ５１を、その低周波数成分から高周波数成
分へ逆ジグザグスキャンし、信号Ｓ５２として、逆量子
化回路１５５に出力する。

【０２１０】逆量子化器５５は、逆ＶＬＣ器１５２から
供給される逆量子化ステップＳ５７に対応して、信号
（量子化されたＤＣＴ係数）Ｓ５２を逆量子化し、ブロ
ック信号（ＤＣＴ係数）Ｓ５３を出力する。ＤＣＴ係数
Ｓ５３は、逆ＤＣＴ回路１５６に供給され、そこで、逆
ＤＣＴ処理が施され、差分信号Ｓ５４とされて、加算器
１５７に出力される。

【０２１１】一方、逆ＶＬＣ器１５２より出力された、
現在復号化対象のＭＢ（ブロック）における動きベクト
ルＳ６１および動き補償モードＳ６２は、動き補償器１
５９へ入力される。動き補償器１５９は、図４の動き補
償器１２２と同様に動作し、後述するようにして、フィ
ールドメモリ群１５８に記憶されている、既に復号され
た画像から、予測画像Ｓ５６を生成して加算器１５７に
出力する。加算器１５７では、差分信号Ｓ５４と予測画
像Ｓ５６とが、１画素ごとに加算され、これにより復号
された画像Ｓ５５が生成されて出力される。

【０２１２】この復号画像データＳ５５は、前方／後方
／両方向予測に用いる画像として、図４のフィールドメ
モリ群コントロール器１２４と同様に動作するフィール
ドメモリ群コントロール器１６１から出力される画像指
示信号Ｓ５９により指定されたフィールドメモリ群１５
８のアドレスに記憶される。フィールドメモリ群１５８
に記憶された復号画像Ｓ５５は、フィールドメモリ群コ
ントロール器１６１から出力画像指示信号Ｓ６０が出力
されるタイミングにしたがって、端子１６０より再生画
像として出力される。

【０２１３】さらに、フィールドメモリ群１５８に記憶
された復号画像Ｓ５５は、前方／後方／両方向予測され
た画像を復号するための予測画像を生成するのに用いる
画像として、フィールドメモリ群コントロール部１６１
から出力される動き補償参照画像指示信号Ｓ５８により
指定される。

【０２１４】動き補償器１５９は、フィールドメモリ群
１５８に記憶された、動き補償参照画像指示信号Ｓ５８
により指定された画像（局所復号された画像）に対し
て、逆ＶＬＣ器１５２からの動きベクトルＳ６１および
動き補償モードＳ６２をもとに動き補償を施し、予測画
像Ｓ５６を生成して加算器１５７に出力する。即ち、動
き補償器１５９は、図４の動き補償器１２２と同様に、
前方／後方／両方向予測モードのときのみ、フィールド
メモリ群５８の読み出しアドレスを、逆ＤＣＴ回路１５
６が加算器１５７にいま出力しているブロックの位置に
対応する位置から動きベクトルＳ６１に対応する分だけ
ずらして、画像データを読み出し、予測画像Ｓ５６とし
て、加算器１５７に出力する。

【０２１５】前方／後方／両方向予測モードの場合は、
予測画像からの差分が逆ＤＣＴ回路１５６の出力Ｓ５４
として送られてくるので、加算器１５７は、この差分Ｓ
５４を、動き補償回路１５９からの予測画像Ｓ５６に対
して足し込むことで復号を行う。この復号された画像デ
ータＳ５５は、以降に、前方／後方／両方向予測で符号
化された画像を復号するために用いる画像データとして
フィールドメモリ群１５８に記憶される。

【０２１６】また画像内予測モードの場合は、予測画像
との差分ではなく、画像データそのものが逆ＤＣＴ回路
１５６の出力Ｓ５４として送られてくるので、加算器１
５７は、この画像データをそのままフィールドメモリ群
１５８に出力し、以降に、前方／後方／両方向予測で符
号化された画像を復号するために用いる画像データＳ５
５として記憶させる。

【０２１７】なお、フィールドメモリ群１５８には、Ｉ
およびＰピクチャのデータだけ記憶され、Ｂピクチャの
データは記憶されない。これは、Ｂピクチャのデータ
が、前方／後方／両方向予測に用いられないからであ
る。

【０２１８】また、上述の動き補償は、例えば１６×１
６画素のブロック単位で行われる。さらに、フィールド
メモリー群コントロール器１６１は、ピクチャスタート
フラグＳ１０２に同期したタイミングで、上述の動き補
償参照画像指示信号Ｓ５８，Ｓ５９、出力画像指示信号
Ｓ６０をフィールドメモリ群５８へ出力する。

【０２１９】以上のようにして、この動画像復号化装置
では、ビット・ストリームから画像が復号される。

【０２２０】次に、上述した図４に示す符号化装置から
は、要求される画質に応じてＤＣＴ係数のうちの直流係
数（ＤＣ係数）の符号化精度（ビット数）が、シーケン
ス単位、ＧＯＰ単位、ピクチャ単位、またはスライス単
位で切り換えられたビットストリームが出力されるの
で、図１５に示す復号化装置においては、ＤＣＴの直流
（ＤＣ）係数の復号化精度（ビット数）をシーケンス単
位、ＧＯＰ単位、ピクチャ単位、またはスライス単位で
受信し、適応的に直流成分係数の復号化方法を変更する
ことができるようになされている。

【０２２１】即ち、ＤＣ係数のビット精度（復号化精
度）の情報としての２ビットの"intra＿dc＿precision"
コードは、上述したようにシーケンスヘッダ、ＧＯＰヘ
ッダ、ピクチャヘッダ、またはスライスヘッダに記述さ
れ、符号化装置から出力されるので、まず逆ＶＬＣ器１
５２は、このシーケンスヘッダ、ＧＯＰヘッダ、ピクチ
ャヘッダ、またはスライスヘッダを受信、復号化するこ
とにより、"intra＿dc＿precision"コードを得る。

【０２２２】図１５に示す復号化装置においては、こ
の"intra＿dc＿precision"コードは、逆ＶＬＣ器１５２
自身で用いられる他、信号Ｓ６３として、ＤＣ係数逆差
分化器１５３および逆量子化回路１５５に供給されるよ
うになされている。以下に、それぞれのブロックの詳細
について説明する。

【０２２３】まず、逆量子化器１５５は、図８を参照し
て説明した符号化装置の逆量子化回路１１８と同様に構
成される。従って、逆量子化器１１５においては、上述
した図８に示す逆量子化回路１１８の説明における、量
子化されたＤＣＴ係数Ｓ６、動き補償モードＳ１４、量
子化ステップ（逆量子化ステップ）Ｓ１８、または"int
ra＿dc＿precision"コードＳ２６を、量子化されたＤＣ
Ｔ係数Ｓ５２、動き補償モードＳ６２、量子化ステップ
（逆量子化ステップ）Ｓ５７、または"intra＿dc＿prec
ision"コードＳ６３に、それぞれ読み代えた場合と同様
の処理がなされる。

【０２２４】次に、逆ＶＬＣ器１５２は、例えば図１６
に示すように構成され、まず、その内蔵する図示せぬ処
理回路において、入力されたビットストリームに基づ
き、上述したようにして、ビデオシーケンススタートフ
ラグＳ１００，ＧＯＰスタートフラグＳ１０１、ピクチ
ャスタートフラグＳ１０２、スライススタートフラグＳ
１０３，ＭＢスタートフラグＳ１０４がそれぞれ立てら
れるとともに、ＭＢアドレスＳ６４、量子化ステップ
（逆量子化ステップ）Ｓ５７、動きベクトルＳ６１、動
き補償モードＳ６２、および"intra＿dc＿precision"コ
ードＳ６３が検出される。

【０２２５】さらに、この図示せぬ処理回路において、
バッファ１５１からのビットストリームから、画像デー
タに対応する部分が分離され、この画像データに対応す
る部分は、信号（量子化され、さらに可変長符号化され
たＤＣＴ係数）Ｓ８１１として端子８００を介してスイ
ッチＳＷ８００に入力される。

【０２２６】一方、ブロックカウンタ８０１は、後述す
るブロック化回路８０８がブロック信号Ｓ５０を出力す
るタイミングでたてるフラグＳ８２０をカウントし、即
ちブロック化回路８０８より出力される８×８のブロッ
クの数をカウントし、そのカウント値Ｓ８０１を出力す
る。なお、ブロックカウンタ８０１には、ＭＢスタート
フラグＳ１０４が供給されており、ＭＢスタートフラグ
Ｓ１０４が立つと、初期値としての１がセットされる。

【０２２７】ＭＢを構成するブロックＹ0乃至Ｙ3，Ｃ
b、およびＣrは、Ｙ0，Ｙ1，Ｙ2，Ｙ3，Ｃb，Ｃrの順で
端子８００を介して入力され、同一の順番でブロック化
回路８０８から出力されるので、Ｙ0，Ｙ1，Ｙ2，Ｙ3，
Ｃb、またはＣrブロックが入力されたとき、カウント値
Ｓ８０１は、それぞれ１，２，３，４，５、または６と
なる。

【０２２８】ブロック数のカウント値Ｓ８０１は、Ｙ／
Ｃb／Ｃrフラグ発生器８０２に入力される。フラグ発生
器８０２は、図９に示すＹ／Ｃb／Ｃrフラグ発生器２０
２と同様に構成され、カウント値Ｓ８０１が４以下の場
合、即ち輝度（Ｙ）ブロックが入力されている場合、Ｙ
フラグＳ８０２を立て、カウント値Ｓ８０１が５に等し
い場合、即ちＣbブロックが入力されている場合、Ｃbフ
ラグＳ８０３を立てる。また、カウント値Ｓ８０１が６
に等しい場合、即ちＣrブロックが入力されている場
合、ＣrフラグＳ８０４を立てる。

【０２２９】一方、動き補償モードＳ６２は、端子８２
１を介し、イントラフラグ発生器８０９に入力される。
イントラフラグ発生器８０９は、図９に示すイントラフ
ラグ発生器４０９と同様に構成され、動き補償モードＳ
６２が「イントラ符号化（画像内予測）モード」である
場合のみ、イントラフラグＳ８０５を立てる（通常０と
なっているイントラフラグＳ８０５を１とする）。

【０２３０】イントラフラグＳ８０５は、スイッチＳＷ
８００に供給されており、スイッチＳＷ８００は、イン
トラフラグＳ８０５が０の場合、端子Ａ側を選択し、ま
たイントラフラグＳ８０５が１の場合、端子Ｂ側を選択
するようになされている。

【０２３１】従って、動き補償モードＳ６２が「イント
ラ符号化（画像内予測）モード」でない場合（Ｓ８０５
＝０の場合）においては、符号化された画像データ（量
子化され、さらに可変長符号化されたＤＣＴ係数）Ｓ８
１１は、スイッチＳＷ８００および端子Ａを介し、信号
Ｓ８０６として２次元可変長符号解読器８０４に出力さ
れる。２次元可変長符号解読器８０４では、符号化され
た画像データＳ８０６が、広く知られている、例えば２
次元ハフマン可変長復号化処理などの逆ＶＬＣ処理さ
れ、逆ＶＬＣコード（量子化されたＤＣＴ係数）Ｓ８０
９が出力される。この逆ＶＬＣコードＳ８０９は、ブロ
ック化回路８０８で８×８のブロックにブロック化さ
れ、信号Ｓ５０として逆差分化器１５３（図１５）に出
力される。

【０２３２】一方、動き補償モードＳ６２が「イントラ
符号化（画像内予測）モード」である場合（Ｓ８０５＝
１の場合）においては、符号化された画像データＳ８１
１は、スイッチＳＷ８００および端子Ｂを介し、ＤＣ／
ＡＣ係数分離器８０３に供給される。分離器８０３にお
いては、符号化された画像データ（量子化され、さらに
可変長符号化されたＤＣＴ係数）Ｓ８１１が、ＤＣＴ係
数のＡＣ係数に対応するデータＳ８０７（以下、ＡＣデ
ータという）と、ＤＣ係数に対応するデータ（以下、Ｄ
Ｃデータという）Ｓ８０８とに分離され、ＡＣデータＳ
８０７は２次元可変長符号解読器８０４に、ＤＣデータ
Ｓ８０８はＤＣ係数可変長符号解読器８０５に、それぞ
れ出力される。

【０２３３】２次元可変長符号解読器８０４では、上述
したようにしてＡＣデータＳ８０７が逆ＶＬＣ処理さ
れ、逆ＶＬＣコード（量子化されたＡＣ係数）Ｓ８０９
がブロック化回路８０８に出力される。

【０２３４】ＤＣデータＳ８０８は、ＤＣ係数可変長符
号解読器８０５、可変長符号化テーブル変更部８０６、
および可変長符号化テーブル記憶部８０７において、上
述の図１４に示すプログラムにしたがい逆ＶＬＣ処理さ
れる。

【０２３５】ここで、可変長符号化テーブル記憶部８０
７には、上述の表４乃至表６に示す可変長符号化テーブ
ルが記憶されているとともに、可変長符号化テーブル変
更部８０６には、"intra＿dc＿precision"コードＳ６
３、ＹフラグＳ８０２，ＣbフラグＳ８０３、およびＣr
フラグＳ８０４が供給されている。

【０２３６】可変長符号化テーブル変更部８０６は、ま
ず"intra＿dc＿precision"コードＳ６３に基づいて、表
４に示すテーブルの必要な部分だけを可変長符号解読器
８０５に出力するように、可変長符号化テーブル記憶部
８０７に対して指示をする。

【０２３７】即ち、可変長符号化テーブル変更部８０６
は、"intra＿dc＿precision"コードＳ６３が「００」で
ある場合（ＤＣ係数のビット精度が８ビット精度と指定
されている場合）、表４に示すテーブルのＳＩＺＥが、
０乃至８に対応する部分だけを可変長符号解読器８０５
に出力するように、可変長符号化テーブル記憶部８０７
に対して指示し、また"intra＿dc＿precision"コードＳ
６３が「０１」である場合（ＤＣ係数のビット精度が９
ビット精度と指定されている場合）、表４に示すテーブ
ルのＳＩＺＥが、０乃至９に対応する部分だけを可変長
符号解読器８０５に出力するように、可変長符号化テー
ブル記憶部８０７に対して指示する。

【０２３８】さらに、"intra＿dc＿precision"コードＳ
６３が「１０」である場合（ＤＣ係数のビット精度が１
０ビット精度と指定されている場合）、表４に示すテー
ブルのＳＩＺＥが、０乃至１０に対応する部分だけを可
変長符号解読器８０５に出力するように、可変長符号化
テーブル記憶部８０７に対して指示し、また"intra＿dc
＿precision"コードＳ６３が「１１」である場合（ＤＣ
係数のビット精度が１１ビット精度と指定されている場
合）、表４に示すテーブルのＳＩＺＥが、０乃至１１に
対応する部分だけ、即ち表４に示すテーブルすべてを可
変長符号解読器８０５に出力するように、可変長符号化
テーブル記憶部８０７に対して指示する。

【０２３９】なお、"intra＿dc＿precision"コードＳ６
３がいずれの値をとる場合においても、可変長符号化テ
ーブル記憶部８０７に、表４に示すテーブルすべてを可
変長符号解読器８０５に出力させるようにしても良い。
但し、この場合、可変長符号の解読に用いられない部分
も可変長符号解読器８０５に出力され、これにより表４
に示すテーブルの必要な部分だけが出力される場合に比
較して、可変長符号解読処理（逆ＶＬＣ処理）に時間が
かかるようになる恐れがあるので、上述のように、表４
に示すテーブルの必要な部分だけを出力するようにする
方が好ましい。

【０２４０】さらに、可変長符号化テーブル変更部８０
６は、ＹフラグＳ８０２，ＣbフラグＳ８０３、および
ＣrフラグＳ８０４のうち、ＹフラグＳ８０２が立って
いる場合（ＤＣデータＳ８０８が輝度（Ｙ）ブロックの
ものである場合）、表５に示すテーブルを、Ｃbフラグ
Ｓ８０３またはＣrフラグＳ８０４が立っている場合
（ＤＣデータＳ８０８が色差ブロックのものである場
合）、表６に示すテーブルをそれぞれ可変長符号解読器
８０５に出力するように、可変長符号化テーブル記憶部
８０７に対して指示する。

【０２４１】可変長符号化テーブル記憶部８０７は、可
変長符号化テーブル変更部８０６からの指示にしたが
い、表４に示すテーブルの必要な部分だけと、表５およ
び表６に示すテーブルのうちのいずれか一方とを可変長
符号解読器８０５に出力する。

【０２４２】可変長符号解読器８０５は、まず可変長符
号化テーブル記憶部８０７からの表５または表６に示す
テーブルを参照し、分離器８０３からのＤＣデータＳ８
０８としての、ＤＣ係数を可変長符号化したコード（co
de）と、そのコードのビット幅を表すＳＩＺＥに対応す
るコード（VLC code）との組み合わせデータのうち、Ｓ
ＩＺＥに対応するコード（VLC code）から、ＤＣ係数を
可変長符号化したコード（code）のビット幅（dct dc s
ize luminance）、即ちＳＩＺＥを求める。

【０２４３】このＳＩＺＥは、ＤＣ係数を可変長符号化
したコード（code）のビット幅に等しい値とされている
ので、可変長符号解読器８０５は、上述のようにしてＳ
ＩＺＥを求めた後、分離器８０３からのＤＣデータＳ８
０８のうち、ＳＩＺＥに対応するコードに続く、ＳＩＺ
Ｅに等しいビット数分のコード、即ちＤＣ係数を可変長
符号化したコード（code）を、表４に示すテーブルを参
照して、ＤＣ係数（Differential DC）（量子化された
ＤＣ係数）に変換し、信号Ｓ８１０としてブロック化回
路８０８に出力する。

【０２４４】ブロック化回路８０８では、解読器８０４
からのＡＣ係数（量子化されたＡＣ係数）と、解読器８
０５からのＤＣ係数（量子化されたＤＣ係数）が、８×
８のブロックにブロック化され、ブロック信号Ｓ５０と
して逆差分化器１５３（図１５）に出力される。

【０２４５】以上のようにして、逆ＶＬＣ器１５２で
は、要求される画質に応じた符号化処理が行われた画像
データに対する逆ＶＬＣ処理が行われる。

【０２４６】次に、ＤＣ係数逆差分化器１５３は、例え
ば図１７に示すように構成され、そこには、逆ＶＬＣ器
１５２の出力（量子化されたＤＣＴ係数）Ｓ５０、動き
補償モードＳ６２，"intra＿dc＿precision"コードＳ６
３、スライススタートフラグＳ１０３，ＭＢスタートフ
ラグＳ１０４、およびＭＢアドレスＳ６４が供給されて
いる。

【０２４７】逆ＶＬＣ器１５２からの量子化されたＤＣ
Ｔ係数（以下、量子化係数という）Ｓ５０は、端子６０
０を介してブロックカウンタ６１３およびスイッチＳＷ
６００に入力される。ブロックカウンタ６１３は、入力
される量子化係数Ｓ５０によって構成されるブロックの
数をカウントし、そのカウント値Ｓ６０１を出力する。
なお、ブロックカウンタ６１３には、ＭＢスタートフラ
グＳ１０４が供給されており、ＭＢスタートフラグＳ１
０４が立つとリセットされる。

【０２４８】ブロック数のカウント値Ｓ６０１は、Ｙ／
Ｃb／Ｃrフラグ発生器６１４に入力される。フラグ発生
器６１４は、カウント値Ｓ６０１が４以下の場合、即ち
輝度（Ｙ）ブロックが入力されている場合、ＹフラグＳ
６０２を立て、カウント値Ｓ６０１が５に等しい場合、
即ちＣbブロックが入力されている場合、ＣbフラグＳ２
０３を立てる。また、カウント値Ｓ６０１が６に等しい
場合、即ちＣrブロックが入力されている場合、Ｃrフラ
グＳ６０４を立てる。

【０２４９】一方、動き補償モードＳ６２は、端子６２
１を介し、イントラフラグ発生器６０９に入力される。
イントラフラグ発生器６０９は、動き補償モードＳ６２
が「イントラ符号化（画像内予測）モード」である場合
のみ、イントラフラグＳ６０６を立てる（通常０となっ
ているイントラフラグＳ６０６を１とする）。

【０２５０】イントラフラグＳ６０６は、スイッチＳＷ
６００およびＳＷ６１０に供給されており、スイッチＳ
Ｗ６００は、イントラフラグＳ６０６が０の場合、端子
Ａ側を選択し、またイントラフラグＳ６０６が１の場
合、端子Ｂ側を選択するようになされている。

【０２５１】従って、動き補償モードＳ６２が「イント
ラ符号化（画像内予測）モード」でない場合（Ｓ６０６
＝０の場合）においては、量子化係数Ｓ５０は、スイッ
チＳＷ６００および端子Ａを介し、信号Ｓ６０１として
ブロック化回路６０２に出力される。ブロック化回路６
０２では、量子化係数Ｓ６０１が８×８のブロックにブ
ロック化され、ブロック信号Ｓ５１として、端子６２０
を介して逆スキャンコンバータ１５４（図１５）に出力
される。

【０２５２】一方、動き補償モードＳ６２が「イントラ
符号化（画像内予測）モード」である場合（Ｓ６０６＝
１の場合）においては、量子化係数Ｓ５０、即ち差分化
され、さらに量子化されたＤＣＴ係数Ｓ５０は、スイッ
チＳＷ６００および端子Ｂを介し、ＤＣ／ＡＣ係数分離
器６０１に供給される。分離器６０１においては、差分
化され、さらに量子化されたＤＣＴ係数Ｓ５０が、ＡＣ
係数Ｓ６０２とＤＣ係数Ｓ６０３とに分離され、ＡＣ係
数Ｓ６０２はブロック化回路６０２に、ＤＣ係数Ｓ６０
３は加算器６１３に、それぞれ出力される。

【０２５３】ＤＣ係数Ｓ６０３は、スイッチＳＷ６０
３，ＳＷ６０４、レジスタ群６０５、および加算器６１
３において、隣あったブロックまたはＭＢ間のものどう
しで逆差分化される。この逆差分化は、輝度（Ｙ）ブロ
ック、２つの色差（Ｃｂ，Ｃｒ）ブロックで、それぞれ
独立に行われる。

【０２５４】即ち、フラグ発生器６１４から出力された
ＹフラグＳ６０２，ＣbフラグＳ６０３、およびＣrフラ
グのうち、ＹフラグＳ６０２が立っている場合、ＤＣ係
数Ｓ６０３は、Ｙ0乃至Ｙ3ブロックのうちのいずれかの
輝度（Ｙ）ブロックの差分化されたＤＣ係数であり、こ
の場合、スイッチＳＷ６０３またはＳＷ６０４は、端子
ＣまたはＣ'をそれぞれ選択する。これにより、輝度
（Ｙ）ブロックのＤＣ係数Ｓ６０３は、加算器６１３に
おいて、レジスタ群６０５を構成するＹレジスタにラッ
チされている、既に逆差分化がなされた輝度（Ｙ）ブロ
ックのＤＣ係数Ｓ６３０と加算され、これにより差分が
とられる前のＤＣ係数Ｓ６０５に変換される。このＤＣ
係数Ｓ６０５は、スイッチＳＷ６０４および端子Ｃ'を
介して、レジスタ群６０５を構成するＹレジスタに供給
されてラッチ（上書き）されるとともに、ブロック化回
路６０２に出力される。

【０２５５】レジスタ群６０５のＹレジスタは、輝度
（Ｙ）ブロックのＤＣ係数Ｓ６０５を、１ブロックに対
応する分だけ遅延し、この遅延信号Ｓ６３０を、端子Ｃ
およびスイッチＳＷ６０３を介して加算器６１３に出力
する。

【０２５６】以上の処理が繰り返され、輝度（Ｙ）ブロ
ックのＤＣ係数Ｓ６０３の逆差分化が行われ、元のＤＣ
係数（量子化されたＤＣ係数）６０５が生成される。

【０２５７】ブロック化回路６０２では、ＤＣ係数Ｓ６
０５と、分離回路４０１からのＡＣ係数Ｓ６０２とを、
８×８のブロックにブロック化し、ブロック信号Ｓ５１
として、端子６２０を介して逆スキャンコンバータ１５
４（図１５）に出力する。

【０２５８】また、フラグ発生器６１４より出力された
ＣbフラグＳ６０３が立っている場合、ＤＣ係数Ｓ６０
３は、ＣbブロックのＤＣ係数であり、この場合、スイ
ッチＳＷ６０３またはＳＷ６０４は、端子ＤまたはＤ'
をそれぞれ選択する。これにより、ＣbブロックのＤＣ
係数Ｓ６０３は、加算器６１３において、レジスタ群６
０５を構成するＣbレジスタにラッチされている、既に
逆差分化がなされたＣbブロックのＤＣ係数Ｓ６３０と
加算され、これにより差分がとられる前のＤＣ係数Ｓ６
０５に変換される。このＤＣ係数Ｓ６０５は、スイッチ
ＳＷ６０４および端子Ｄ'を介して、レジスタ群６０５
を構成するＣbレジスタに供給されてラッチ（上書き）
されるとともに、ブロック化回路６０２に出力される。

【０２５９】レジスタ群６０５のＣbレジスタは、Ｃbブ
ロックのＤＣ係数Ｓ６０５を、１ＭＢに対応する分だけ
遅延し、この遅延信号Ｓ６３０を、端子Ｄおよびスイッ
チＳＷ６０３を介して加算器６１３に出力する。

【０２６０】以上の処理が繰り返され、Ｃbブロックの
ＤＣ係数Ｓ６０３の逆差分化が行われ、元のＤＣ係数
（量子化されたＤＣ係数）６０５が生成される。

【０２６１】さらに、フラグ発生器６１４より出力され
たＣrフラグＳ６０４が立っている場合、ＤＣ係数Ｓ６
０３は、ＣrブロックのＤＣ係数であり、この場合、ス
イッチＳＷ６０３またはＳＷ６０４は、端子Ｅまたは
Ｅ'をそれぞれ選択する。そして、以下、上述のＣbブロ
ックにおける場合と同様の処理が行われる。

【０２６２】なお、レジスタ群６０５は、イントラ符号
化処理されたＭＢのＭＢアドレスＳ６４が不連続である
場合か、または入力されたＤＣ係数のブロックがスライ
スの最初のＭＢを構成するブロックである場合、レジス
タ群６０５のＹ，Ｃb，Ｃrレジスタは、レジスタ初期値
発生器６０６が発生する初期値Ｓ６１３によってリセッ
トされるようになされている。

【０２６３】即ち、スイッチＳＷ６１０は、イントラフ
ラグＳ６０６が０の場合、ＯＦＦ状態になり、またイン
トラフラグＳ６０６が１の場合、ＯＮ状態になるように
なされている。さらに、スイッチＳＷ６１０には、逆Ｖ
ＬＣ器１５２（図１５）から端子６２３を介してＭＢア
ドレスＳ６４が供給されるようになされている。

【０２６４】従って、動き補償モードＳ６２が「イント
ラ符号化（画像内予測）モード」である場合（Ｓ６０６
＝１の場合）においては、ＭＢアドレスＳ６４が、ＳＷ
６１０を介してレジスタ６１１に供給されてラッチ（上
書き）される。レジスタ６１１は、ＭＢアドレスＳ６４
を、１ＭＢに対応する時間だけ遅延し、この遅延信号Ｓ
６０７を減算器６１２に供給する。

【０２６５】減算器６１２には、遅延信号Ｓ６０７の
他、端子６２３を介してＭＢアドレスＳ６４が供給され
ており、そこで式（Ｓ６４−Ｓ６０７）にしたがった差
分演算が行われ、これにより、隣あったＭＢのアドレス
どうしの差分Ｓ６０８が生成される。この差分Ｓ６０８
は、ＯＲゲート６０８の一端に供給される。

【０２６６】ＯＲゲート６０８の他端には、逆ＶＬＣ器
１５２（図１５）からのスライススタートフラグＳ１０
３が供給されており、ＯＲゲート６０８は、通常０およ
び１のうちの、例えば０を出力しているが、差分Ｓ６０
８が１より大きい場合（Ｓ６０８＞１）か、またはスラ
イススタートフラグＳ１０３が立っている場合、０およ
び１のうちの、例えば１を出力する。

【０２６７】スイッチＳＷ６０７は、ＯＲゲート６０８
の出力が０のときＯＦＦ状態に、ＯＲゲート６０８の出
力が１のときＯＮ状態になるようになされており、また
レジスタ初期値発生器６０６で発生された初期値Ｓ６１
３は、スイッチＳＷ６０７を介してレジスタ群６０５に
供給されるようになされている。

【０２６８】従って、イントラ符号化処理されたＭＢの
ＭＢアドレスＳ６４が不連続である場合、または入力さ
れたＤＣ係数からなるブロックがスライスの最初のＭＢ
を構成するブロックである場合、レジスタ初期値発生器
６０６で発生された初期値Ｓ６１３は、スイッチＳＷ６
０７を介してレジスタ群６０５に供給される。

【０２６９】レジスタ初期値発生器６０６では、ＤＣ係
数の符号化精度を表す"intra＿dc＿precision"コードＳ
６３に対応して、レジスタ群６０５を構成するＹ，Ｃ
b，Ｃrレジスタの初期値Ｓ６１３が発生される。

【０２７０】即ち、レジスタ初期値発生器６０６は、例
えば"intra＿dc＿precision"コードＳ６３が「００」で
ある場合（ＤＣ係数のビット精度が８ビット精度と指定
されている場合）、初期値Ｓ６１３を１２８に設定して
出力し、また"intra＿dc＿precision"コードＳ６３が
「０１」である場合（ＤＣ係数のビット精度が９ビット
精度と指定されている場合）、初期値Ｓ６１３を２５６
に設定して出力する。さらに、"intra＿dc＿precision"
コードＳ６３が「１０」である場合（ＤＣ係数のビット
精度が１０ビット精度と指定されている場合）、初期値
Ｓ６１３を５１２に設定して出力し、また"intra＿dc＿
precision"コードＳ６３が「１１」である場合（ＤＣ係
数のビット精度が１１ビット精度と指定されている場
合）、初期値Ｓ６１３を１０２４に設定して出力する。

【０２７１】以上のようにして、ＤＣ係数逆差分化器１
５３では、要求される画質に応じて、シーケンス単位、
ＧＯＰ単位、ピクチャ単位、またはスライス単位で切り
換えられたＤＣ係数の符号化精度（ビット数）に対応し
て、ＤＣ係数の逆差分化処理が行われる。

【０２７２】以上、８ビット精度の動画像信号が入力さ
れた場合について説明したが、本発明は、他のビット精
度の画像信号に対しても適用可能である。

【０２７３】即ち、符号化装置において、入力信号に対
するＤＣＴ処理の結果得られるＤＣＴ係数のうちのＤＣ
係数のビット幅がＮビットであり、"intra＿dc＿precis
ion"コードによりＭ（１乃至Ｎのうちのいずれか）ビッ
トの符号化精度が指定された場合、図４に示す符号化装
置の量子化回路１１５における量子化ステップ幅を２
^(N-M)とし、ＤＣ係数差分化器１２５における初期値Ｓ
４１３（図９）を２^M／２とする。そして、ＶＬＣ器１
２６に、表５または表６にそれぞれ代えて、以下に示す
表７または表８に示すテーブルに基づいてＶＬＣ処理を
行わせるようにする。なお、この場合、表７または表８
に示すテーブルは、その値が固定されたものではなく、
入力画像信号の統計的な調査をもとに、符号化後の圧縮
率が向上するように、値が変更されたものを使用するよ
うにすることができる。

【０２７４】

【表７】

【０２７５】

【表８】

【０２７６】また、このようにして符号化された画像を
復号する場合には、図１５に示す復号化装置の逆量子化
回路１５５における逆量子化ステップ幅を２^(N-M)と
し、ＤＣ係数逆差分化器１５３における初期値Ｓ６１３
（図１７）を２^M／２とする。そして、逆ＶＬＣ器１５
２に、表５または表６にそれぞれ代えて表７または表８
に示すテーブルに基づいて逆ＶＬＣ処理を行わせるよう
にすればよい。

【０２７７】さらに、本実施例においては、予測画像に
基づく差分データの生成、またはデータのＤＣＴ処理
を、それぞれフィールド単位で行うようにしたが、符号
化後の圧縮率が向上するようにフィールド処理とフレー
ム処理とを切り換えて、予測画像に基づく差分データの
生成、またはデータのＤＣＴ処理をそれぞれ行うように
することができる。

【０２７８】

【発明の効果】本発明の動画像復号化方法および装置に
よれば、無駄のない復号化が可能となる。

【図面の簡単な説明】

【図１】シーケンス、ＧＯＰ、ピクチャ、スライス、Ｍ
Ｂ（マクロブロック）、ブロックを説明する図である。

【図２】実施例での直交変換の直流成分係数の符号化の
アルゴリズムを示す図である。

【図３】実施例での直交変換の直流成分係数の可変長符
号化アルゴリズムを実行するＣ言語のソースプログラム
である。

【図４】本発明の動画像符号化装置の一実施例の構成を
示すブロック図である。

【図５】"intra＿dc＿precision"コードが記述されたピ
クチャヘッダを示す図である。

【図６】図５のピクチャヘッダに続くピクチャヘッダで
ある。

【図７】図４の実施例における量子化回路１１５のより
詳細なブロック図である。

【図８】図４の実施例における逆量子化回路１１８のよ
り詳細なブロック図である。

【図９】図４の実施例におけるＤＣ係数差分化器１２５
のより詳細なブロック図である。

【図１０】図４の実施例におけるＶＬＣ器１２６のより
詳細なブロック図である。

【図１１】図４の動画像符号化装置により符号化された
データが記録された光ディスクを製造する方法を説明す
る図である。

【図１２】図４の動画像符号化装置により符号化された
データが記録された光ディスクを製造する方法を説明す
る図である。

【図１３】実施例での直交変換の直流成分係数の復号化
のアルゴリズムを示す図である。

【図１４】実施例での直交変換の直流成分係数の可変長
符号の復号化アルゴリズムを実行するＣ言語のソースプ
ログラムである。

【図１５】本発明の動画像復号化装置の一実施例の構成
を示すブロック図である。

【図１６】図１５の実施例における逆ＶＬＣ器１５２の
より詳細なブロック図である。

【図１７】図１５の実施例におけるＤＣ係数逆差分化器
１５３のより詳細なブロック図である。

【図１８】２次元ＤＣＴ（８×８）の係数の性質を説明
するための図である。

【図１９】動画像の符号化及び復号化を説明するための
図である。

【図２０】直流成分係数の差分化及び逆差分化処理の順
序を示す図である。

【図２１】直流成分係数の差分化する差分化器及び逆差
分化する逆差分化器の構成を示すブロック図である。

【符号の説明】

１１１フィールドメモリ群，１１２動き予測器，
１１３加算器，１１４ＤＣＴ回路，１１５量
子化回路，１１６スキャンコンバータ，１１７逆
スキャンコンバータ，１１８逆量子化回路，１１
９逆ＤＣＴ回路，１２０加算器，１２１フィ
ールドメモリ群，１２２動き補償器，１２３参
照画像コントロール器，１２４フィールドメモリ群
コントロール器，１２５ＤＣ係数差分化器，１２
６ＶＬＣ器，１２７バッファ，１２８ＭＢカ
ウンタ，１２９ピクチャカウンタ，１３０画像
符号化制御情報記憶用メモリ，１３４制御情報外部
入力部

Claims

(57)【特許請求の範囲】

【請求項１】画像精度が８ビットの動画像を画像内符
号化処理して得られたDCT係数、又は上記動画像を画像
間予測符号化処理した後DCT変換して得られたDCT係数を
量子化処理し、可変長符号に変換して圧縮伝送された動
画像信号を復号する動画像復号化方法において、上記圧縮伝送された動画像信号を、上記画像内符号化処
理して得られたDCT係数の可変長符号、または上記画像
間予測符号化処理した後DCT変換して得られたDCT係数の
可変長符号とに分離する分離ステップと、画像間予測符号化処理して得られたDCT係数の上記可変
長符号を可変長復号化し、量子化ステップにて８ビット
の画像信号に逆量子化する画像間予測符号復号化ステッ
プと、画像内符号復号化ステップとを含み、上記画像内符号復号化ステップは、画像内符号化処理して得られたDCT係数の上記可変長符
号を、量子化されたDCT係数の直流成分DCT係数と交流成
分DCT係数とに可変長復号化する可変長復号化ステップ
と、上記可変長復号化ステップの処理で得られた上記量子化
された直流成分DCT係数の符号化精度を表す２ビットの
識別信号を発生する発生ステップと、上記量子化された直流成分DCT係数を、上記２ビットの
識別信号に応じて、８ビットから１１ビットの範囲で、
適応的に逆量子化するとともに、上記可変長復号化ステ
ップの処理で得られた上記量子化された交流成分DCT係
数を、量子化ステップにて８ビットの画像信号に逆量子
化する逆量子化処理ステップとを含むことを特徴とする
動画像復号化方法。
【請求項２】画像精度が８ビットの動画像を画像内符
号化処理して得られたDCT係数、又は上記動画像を画像
間予測符号化処理した後DCT変換して得られたDCT変換係
数を量子化処理し、可変長符号に変換して圧縮伝送され
た動画像信号を復号する動画像復号化装置において、上記圧縮伝送された動画像信号を、上記画像内符号化処
理して得られたDCT変換係数の可変長符号と、上記画像
間予測符号化処理した後DCT変換して得られたDCT係数の
可変長符号とに分離する分離手段と、画像間予測符号化処理して得られたDCT係数の上記可変
長符号を可変長復号化し、量子化ステップにて８ビット
の画像信号に逆量子化する画像間予測符号復号化手段
と、画像内符号復号化手段とを備え、上記画像内符号復号化手段は、画像内符号化処理して得られたDCT係数の上記可変長符
号を、量子化されたDCT係数の直流成分DCT係数と交流成
分DCT係数とに可変長復号化する可変長復号化手段と、上記可変長復号化手段により可変長復号化された上記量
子化された直流成分DCT係数の符号化精度を表す２ビッ
トの識別信号を発生する発生手段と、上記量子化された直流成分DCT係数を、上記２ビットの
識別信号に応じて、８ビットから１１ビットの範囲で、適応的に逆量子化す
るとともに、上記可変長復号化手段で得られた上記量子
化された交流成分DCT係数を、量子化ステップにて８ビ
ット信号の画像信号に逆量子化する逆量子化処理手段と
を備えることを特徴とする動画像復号化装置。