JP3346786B2 - 電源投入制御用スイッチング回路および電源投入制御方法 - Google Patents
電源投入制御用スイッチング回路および電源投入制御方法Info
- Publication number
- JP3346786B2 JP3346786B2 JP29660591A JP29660591A JP3346786B2 JP 3346786 B2 JP3346786 B2 JP 3346786B2 JP 29660591 A JP29660591 A JP 29660591A JP 29660591 A JP29660591 A JP 29660591A JP 3346786 B2 JP3346786 B2 JP 3346786B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- time constant
- output voltage
- relay
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は，電源投入制御用スイ
ッチング回路に関する。
ッチング回路に関する。
【０００２】
【従来の技術】従来の電源投入制御用スイッチング回路
の一例が図４に示されている。
の一例が図４に示されている。
【０００３】直流安定化電源23にはヒューズ22を介して
接続されているＡＣコンセント・プラグ21から商用交流
電圧が供給される。直流安定化電源23から直流５Ｖ（Ｖ
１）が出力される。直流安定化電源23の出力端子にはＣ
ＰＵ24が接続されており，直流安定化電源23から動作電
圧がこのＣＰＵ24に直接に供給される。直流安定化電源
23の出力端子にはさらにリレー25のリレー接点25Ｂを介
して負荷30が接続されている。
接続されているＡＣコンセント・プラグ21から商用交流
電圧が供給される。直流安定化電源23から直流５Ｖ（Ｖ
１）が出力される。直流安定化電源23の出力端子にはＣ
ＰＵ24が接続されており，直流安定化電源23から動作電
圧がこのＣＰＵ24に直接に供給される。直流安定化電源
23の出力端子にはさらにリレー25のリレー接点25Ｂを介
して負荷30が接続されている。
【０００４】リレー25に含まれるリレー・コイル25Ａに
はトランジスタＱのコレクタが接続されている。トラン
ジスタのベースに制御信号が与えられることによりトラ
ンジスタＱがオンし，リレー・コイル25Ａに通電し，リ
レー接点25Ｂがオンする。リレー接点25Ｂがオンするこ
とにより負荷30に動作電圧が供給される。
はトランジスタＱのコレクタが接続されている。トラン
ジスタのベースに制御信号が与えられることによりトラ
ンジスタＱがオンし，リレー・コイル25Ａに通電し，リ
レー接点25Ｂがオンする。リレー接点25Ｂがオンするこ
とにより負荷30に動作電圧が供給される。
【０００５】
【発明が解決しようとする課題】しかしながら図４に示
すスイッチング回路は，リレー接点25Ｂがオンとなると
きに図５に示すように突入電流により直流安定化電源23
の出力電圧が低下することがある。これによりＣＰＵ24
に誤動作が生じることがある。
すスイッチング回路は，リレー接点25Ｂがオンとなると
きに図５に示すように突入電流により直流安定化電源23
の出力電圧が低下することがある。これによりＣＰＵ24
に誤動作が生じることがある。
【０００６】この発明は，スイッチをオンとしたときに
突入電流による直流安定化電源の出力電圧の低下を防ぐ
ようにすることを目的とする。
突入電流による直流安定化電源の出力電圧の低下を防ぐ
ようにすることを目的とする。
【０００７】
【０００８】
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】
【発明の構成，作用および効果】第１の発明による電源
投入制御用スイッチング回路は，定電圧電源回路と負荷
との間に接続されたメイン・リレーのリレー接点，電源
オン制御信号の入力に応答して所定の時定数で出力電圧
が増大する第１の時定数回路，上記メイン・リレーのリ
レー接点に並列に接続され，上記第１の時定数回路の出
力電圧によって制御され，上記第１の時定数回路の出力
電圧の増大に伴って遮断状態から導通状態に徐々に移行
する補助用半導体三端子制御素子，上記メイン・リレー
のリレー・コイルおよびその駆動回路，ならびに上記第
１の時定数回路の出力電圧が与えられ，上記補助用半導
体三端子制御素子が導通状態に移行した時点において上
記リレー・コイルの駆動回路を起動させる出力電圧を発
生するように定められた時定数を有する第２の時定数回
路を備えていることを特徴とする。
投入制御用スイッチング回路は，定電圧電源回路と負荷
との間に接続されたメイン・リレーのリレー接点，電源
オン制御信号の入力に応答して所定の時定数で出力電圧
が増大する第１の時定数回路，上記メイン・リレーのリ
レー接点に並列に接続され，上記第１の時定数回路の出
力電圧によって制御され，上記第１の時定数回路の出力
電圧の増大に伴って遮断状態から導通状態に徐々に移行
する補助用半導体三端子制御素子，上記メイン・リレー
のリレー・コイルおよびその駆動回路，ならびに上記第
１の時定数回路の出力電圧が与えられ，上記補助用半導
体三端子制御素子が導通状態に移行した時点において上
記リレー・コイルの駆動回路を起動させる出力電圧を発
生するように定められた時定数を有する第２の時定数回
路を備えていることを特徴とする。
【００１４】電源オン制御信号が入力すると，これに応
答して第１の時定数回路の出力電圧が徐々に増大してい
く。この出力電圧によって制御される補助用半導体三端
子制御素子は遮断状態から徐々に導通状態に移行してい
く。したがって，定電圧電源回路から補助用半導体三端
子制御素子を通して負荷に供給される電源電圧も徐々に
増大していくことになる。
答して第１の時定数回路の出力電圧が徐々に増大してい
く。この出力電圧によって制御される補助用半導体三端
子制御素子は遮断状態から徐々に導通状態に移行してい
く。したがって，定電圧電源回路から補助用半導体三端
子制御素子を通して負荷に供給される電源電圧も徐々に
増大していくことになる。
【００１５】補助用半導体三端子制御素子が導通状態に
なると，定電圧電源回路の出力電圧からこの三端子制御
素子における電圧降下分を差引いた電圧が負荷に印加さ
れることになる。この時点で第２の時定数回路によって
リレー・コイルの駆動回路が駆動され，リレー接点がオ
ンとなる。
なると，定電圧電源回路の出力電圧からこの三端子制御
素子における電圧降下分を差引いた電圧が負荷に印加さ
れることになる。この時点で第２の時定数回路によって
リレー・コイルの駆動回路が駆動され，リレー接点がオ
ンとなる。
【００１６】リレー接点における電圧降下は三端子制御
素子における電圧降下よりもはるかに小さいので，負荷
にはオンとなったリレー接点を通して定電圧電源回路の
定電圧が供給されることになる。
素子における電圧降下よりもはるかに小さいので，負荷
にはオンとなったリレー接点を通して定電圧電源回路の
定電圧が供給されることになる。
【００１７】第１の発明においては，第１段階において
三端子制御素子を通して徐々に高くなる電圧が負荷に印
加される。次に第２段階においてリレー接点を通して電
源電圧が負荷に印加される。負荷に印加される電圧はこ
のようにして徐々に増大し，急激に増大することは決し
てないので，従来のように突入電流が生じることが回避
される。したがって，定電圧電源回路の出力電圧が急激
に低下するような自体が発生することはなく，定電圧電
源回路にこのスイッチング回路の前段において接続され
ているＣＰＵ等の誤動作を未然に防止することができ
る。上記時定数回路の出力電圧の増大は正方向に増大す
ることおよび負方向に増大することの両方を含む概念で
ある。
三端子制御素子を通して徐々に高くなる電圧が負荷に印
加される。次に第２段階においてリレー接点を通して電
源電圧が負荷に印加される。負荷に印加される電圧はこ
のようにして徐々に増大し，急激に増大することは決し
てないので，従来のように突入電流が生じることが回避
される。したがって，定電圧電源回路の出力電圧が急激
に低下するような自体が発生することはなく，定電圧電
源回路にこのスイッチング回路の前段において接続され
ているＣＰＵ等の誤動作を未然に防止することができ
る。上記時定数回路の出力電圧の増大は正方向に増大す
ることおよび負方向に増大することの両方を含む概念で
ある。
【００１８】第２の発明による電源投入用制御回路は，
定電圧電源回路と負荷との間に接続されたメイン・リレ
ーのリレー接点，上記メイン・リレーのリレー接点に並
列に接続された補助用の第１の半導体三端子制御素子，
電源オン制御信号の入力に応答して所定の時定数で出力
電圧が増大する時定数回路，制御端子に時定数回路の出
力電圧が与えられ，この出力電圧によって制御される第
２の半導体三端子制御素子，および上記第２の半導体三
端子制御素子の一方の入出力端子と上記第１の半導体三
端子制御素子の制御端子との間に接続された上記メイン
・リレーのリレー・コイルを備えていることを特徴とす
る。
定電圧電源回路と負荷との間に接続されたメイン・リレ
ーのリレー接点，上記メイン・リレーのリレー接点に並
列に接続された補助用の第１の半導体三端子制御素子，
電源オン制御信号の入力に応答して所定の時定数で出力
電圧が増大する時定数回路，制御端子に時定数回路の出
力電圧が与えられ，この出力電圧によって制御される第
２の半導体三端子制御素子，および上記第２の半導体三
端子制御素子の一方の入出力端子と上記第１の半導体三
端子制御素子の制御端子との間に接続された上記メイン
・リレーのリレー・コイルを備えていることを特徴とす
る。
【００１９】上記時定数回路の出力電圧の増大は正方向
に増大することおよび負方向に増大することの両方を含
む概念である。
に増大することおよび負方向に増大することの両方を含
む概念である。
【００２０】電源オン制御信号が入力すると，これに応
答して時定数回路の出力電圧が徐々に増大していく。こ
の出力電圧によって制御される第２の半導体三端子制御
素子は遮断状態から徐々に導通状態に移行していく。第
２の半導体三端子制御素子の出力電圧はリレー・コイル
を介して第１の半導体三端子制御素子の制御端子に与え
られるので，第１の三端子制御素子も遮断状態から導通
状態に徐々に移行していく。したがって，この第１の三
端子制御素子を介して定電圧電源回路から負荷に供給さ
れる電圧も徐々に増大していく。第１の三端子制御素子
がほぼ導通状態になったときにその制御端子から第２の
三端子制御素子に流れる電流によってリレー・コイルが
励磁され，リレー接点がオンとなる。この後は，オンと
なったリレー接点を介して定電圧電源回路から負荷に電
圧が供給されることになる。
答して時定数回路の出力電圧が徐々に増大していく。こ
の出力電圧によって制御される第２の半導体三端子制御
素子は遮断状態から徐々に導通状態に移行していく。第
２の半導体三端子制御素子の出力電圧はリレー・コイル
を介して第１の半導体三端子制御素子の制御端子に与え
られるので，第１の三端子制御素子も遮断状態から導通
状態に徐々に移行していく。したがって，この第１の三
端子制御素子を介して定電圧電源回路から負荷に供給さ
れる電圧も徐々に増大していく。第１の三端子制御素子
がほぼ導通状態になったときにその制御端子から第２の
三端子制御素子に流れる電流によってリレー・コイルが
励磁され，リレー接点がオンとなる。この後は，オンと
なったリレー接点を介して定電圧電源回路から負荷に電
圧が供給されることになる。
【００２１】この発明によっても第１段階において第１
の三端子制御素子を通して徐々に高くなる電圧が負荷に
印加される。次に第２段階においてリレー接点を通して
電源電圧が負荷に印加される。負荷に印加される電圧は
徐々に増大するので突入電流が生じることはない。定電
圧電源回路の出力電圧が急激に低下することもないの
で，スイッチング回路の前段に接続されているＣＰＵ等
の誤動作を未然に防止できる。
の三端子制御素子を通して徐々に高くなる電圧が負荷に
印加される。次に第２段階においてリレー接点を通して
電源電圧が負荷に印加される。負荷に印加される電圧は
徐々に増大するので突入電流が生じることはない。定電
圧電源回路の出力電圧が急激に低下することもないの
で，スイッチング回路の前段に接続されているＣＰＵ等
の誤動作を未然に防止できる。
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【実施例】図１はこの発明の実施例を示すもので，スイ
ッチング回路の回路図，図２は図１に示す回路の電圧と
時間との関係を表わすグラフである。
ッチング回路の回路図，図２は図１に示す回路の電圧と
時間との関係を表わすグラフである。
【００２８】図１は図４に示す従来のスイッチング回路
のリレー25とトランジスタＱに相当する部分の回路図で
あり，図４に示す回路と比較して直流安定化電源23，Ｃ
ＰＵ24および被制御対象の負荷30はそれぞれ図示が省略
されている。
のリレー25とトランジスタＱに相当する部分の回路図で
あり，図４に示す回路と比較して直流安定化電源23，Ｃ
ＰＵ24および被制御対象の負荷30はそれぞれ図示が省略
されている。
【００２９】電源と負荷との間にはメイン・リレー10の
リレー接点10Ｂが接続され，このリレー接点10Ｂに並列
に補助トランジスタＱ３が接続されている。トランジス
タＱ３のベース端子にはトランジスタＱ３の駆動用トラ
ンジスタＱ１のコレクタ端子が接続されている。トラン
ジスタＱ３駆動用トランジスタＱ１のコレクタ端子は抵
抗Ｒを介して電源と接続されている。またメイン・リレ
ー10のリレー・コイル10Ａにはリレー駆動用トランジス
タＱ２のコレクタ端子が接続されている。
リレー接点10Ｂが接続され，このリレー接点10Ｂに並列
に補助トランジスタＱ３が接続されている。トランジス
タＱ３のベース端子にはトランジスタＱ３の駆動用トラ
ンジスタＱ１のコレクタ端子が接続されている。トラン
ジスタＱ３駆動用トランジスタＱ１のコレクタ端子は抵
抗Ｒを介して電源と接続されている。またメイン・リレ
ー10のリレー・コイル10Ａにはリレー駆動用トランジス
タＱ２のコレクタ端子が接続されている。
【００３０】またスイッチング回路には第１の時定数回
路11および第２の時定数回路12が含まれている。第１の
時定数回路11には負荷への動作電圧Ｖ２の供給を制御す
るためのオン／オフ制御信号がＣＰＵから与えられる。
第１の時定数回路11の出力電圧が第２の時定数回路12お
よびトランジスタＱ３駆動用トランジスタＱ１のベース
端子にそれぞれ与えられる。
路11および第２の時定数回路12が含まれている。第１の
時定数回路11には負荷への動作電圧Ｖ２の供給を制御す
るためのオン／オフ制御信号がＣＰＵから与えられる。
第１の時定数回路11の出力電圧が第２の時定数回路12お
よびトランジスタＱ３駆動用トランジスタＱ１のベース
端子にそれぞれ与えられる。
【００３１】負荷に動作電圧Ｖ２が供給されるときに
は，ＣＰＵから制御信号が出力され，時定数回路11に与
えられる。これにより時定数回路11の動作が開始され，
図２(A) に示すように所定の時定数で出力電圧が増大す
る。時定数回路11の出力電圧が徐々に上昇すると，トラ
ンジスタＱ３駆動用トランジスタＱ１のベース電位も徐
々に上昇し，トランジスタＱ３駆動用トランジスタＱ１
のコレクタ電位は徐々に下降する。トランジスタＱ３駆
動用トランジスタＱ１のコレクタ電位が徐々に下降する
こにとより補助トランジスタＱ３のベース電位も徐々に
下降する。したがって補助トランジスタＱ３は遮断状態
から徐々に導通状態（時刻ｔ1 ）に移行する。このため
図２(B) に示すように負荷に供給される電圧Ｖ２も徐々
に増大していく。補助トランジスタＱ３が導通状態とな
ると電源の出力電圧Ｖ１から補助トランジスタＱ３の電
圧降下分を差引いた電圧が負荷に与えられる。
は，ＣＰＵから制御信号が出力され，時定数回路11に与
えられる。これにより時定数回路11の動作が開始され，
図２(A) に示すように所定の時定数で出力電圧が増大す
る。時定数回路11の出力電圧が徐々に上昇すると，トラ
ンジスタＱ３駆動用トランジスタＱ１のベース電位も徐
々に上昇し，トランジスタＱ３駆動用トランジスタＱ１
のコレクタ電位は徐々に下降する。トランジスタＱ３駆
動用トランジスタＱ１のコレクタ電位が徐々に下降する
こにとより補助トランジスタＱ３のベース電位も徐々に
下降する。したがって補助トランジスタＱ３は遮断状態
から徐々に導通状態（時刻ｔ1 ）に移行する。このため
図２(B) に示すように負荷に供給される電圧Ｖ２も徐々
に増大していく。補助トランジスタＱ３が導通状態とな
ると電源の出力電圧Ｖ１から補助トランジスタＱ３の電
圧降下分を差引いた電圧が負荷に与えられる。
【００３２】また時定数回路11の出力電圧が時定数回路
12に与えられ，図２(C) に示すように時定数回路12の出
力電圧は時定数回路11の出力電圧よりもさらに遅れて徐
々に上昇していく。補助トランジスタＱ３が導通状態と
なる時点以降の時刻ｔ2 においてリレー駆動用トランジ
スタＱ２がオンとなる。これによりリレー・コイル10Ａ
に励磁電流が流れリレー接点10Ｂがオンとなる。リレー
接点10Ｂがオンとなることにより電源の電圧Ｖ１はリレ
ー接点10Ｂを介して負荷に与えられる。リレー接点10Ｂ
の電圧降下は補助トランジスタＱ３の電圧降下に比べて
低く，ほぼ電源の出力電圧が負荷に与えられることとな
る。
12に与えられ，図２(C) に示すように時定数回路12の出
力電圧は時定数回路11の出力電圧よりもさらに遅れて徐
々に上昇していく。補助トランジスタＱ３が導通状態と
なる時点以降の時刻ｔ2 においてリレー駆動用トランジ
スタＱ２がオンとなる。これによりリレー・コイル10Ａ
に励磁電流が流れリレー接点10Ｂがオンとなる。リレー
接点10Ｂがオンとなることにより電源の電圧Ｖ１はリレ
ー接点10Ｂを介して負荷に与えられる。リレー接点10Ｂ
の電圧降下は補助トランジスタＱ３の電圧降下に比べて
低く，ほぼ電源の出力電圧が負荷に与えられることとな
る。
【００３３】図３は他の実施例を示している。
【００３４】図３に示すスイッチング回路は，図１に示
すスイッチング回路と比較してトランジスタＱ３駆動用
トランジスタＱ１のコレクタ端子に接続されていた抵抗
Ｒの代わりにリレー・コイル10Ａを接続することにより
リレー駆動用トランジスタＱ２および第２の時定数回路
12を省略したものである。
すスイッチング回路と比較してトランジスタＱ３駆動用
トランジスタＱ１のコレクタ端子に接続されていた抵抗
Ｒの代わりにリレー・コイル10Ａを接続することにより
リレー駆動用トランジスタＱ２および第２の時定数回路
12を省略したものである。
【００３５】図３に示すスイッチング回路においてはト
ランジスタＱ３駆動用トランジスタＱ１のコレクタ端子
がリレー・コイル10Ａを介して補助トランジスタＱ３の
ベース端子と接続されている。またリレー・コイル10Ａ
と並列にダイオード13が接続されている。さらに図１に
示す第１の時定数回路として，抵抗Ｒ１とコンデンサＣ
で構成される積分回路14ならびに抵抗Ｒ２およびＲ３で
構成される分圧回路15が含まれ，積分回路14の入力にオ
ン／オフ制御信号が与えられ，分圧回路15の出力電圧が
トランジスタＱ１のベース端子に与えられる。
ランジスタＱ３駆動用トランジスタＱ１のコレクタ端子
がリレー・コイル10Ａを介して補助トランジスタＱ３の
ベース端子と接続されている。またリレー・コイル10Ａ
と並列にダイオード13が接続されている。さらに図１に
示す第１の時定数回路として，抵抗Ｒ１とコンデンサＣ
で構成される積分回路14ならびに抵抗Ｒ２およびＲ３で
構成される分圧回路15が含まれ，積分回路14の入力にオ
ン／オフ制御信号が与えられ，分圧回路15の出力電圧が
トランジスタＱ１のベース端子に与えられる。
【００３６】電源オン制御信号が入力されると，これに
応答して分圧回路15の出力電圧が徐々に上昇していく。
これに伴いリレー・コイル10Ａを介して補助トランジス
タＱ３のベース端子に与えられる電圧は徐々に下降す
る。補助トランジスタＱ３が遮断状態から動作状態に移
行し，負荷に与えられる電圧Ｖ２も徐々に増大してい
く。
応答して分圧回路15の出力電圧が徐々に上昇していく。
これに伴いリレー・コイル10Ａを介して補助トランジス
タＱ３のベース端子に与えられる電圧は徐々に下降す
る。補助トランジスタＱ３が遮断状態から動作状態に移
行し，負荷に与えられる電圧Ｖ２も徐々に増大してい
く。
【００３７】補助トランジスタＱ３がほぼ導通状態とな
ったときに補助トランジスタＱ３のベース端子からトラ
ンジスタＱ３駆動用トランジスタＱ１のコレクタ端子に
流れる電流によりリレー・コイル10Ａが励磁され，リレ
ー接点10Ｂがオンとされる。そして，リレー接点10Ｂを
介して電源からの電圧が負荷に与えられる。
ったときに補助トランジスタＱ３のベース端子からトラ
ンジスタＱ３駆動用トランジスタＱ１のコレクタ端子に
流れる電流によりリレー・コイル10Ａが励磁され，リレ
ー接点10Ｂがオンとされる。そして，リレー接点10Ｂを
介して電源からの電圧が負荷に与えられる。
【図１】この発明の実施例を示すもので，スイッチング
回路の回路図である。
回路の回路図である。
【図２】図１に示す回路の各回路部分に与えられる電圧
と時間との関係を表わすグラフである。
と時間との関係を表わすグラフである。
【図３】他の実施例を示している。
【図４】従来のスイッチ回路の一例を示している。
【図５】電圧源の出力電圧が低下する様子を示すグラフ
である。
である。
10 リレー 10Ａ リレー・コイル 10Ｂ リレー接点 11，12 時定数回路 Ｑ１ トランジスタＱ３駆動用トランジスタ Ｑ２ リレー駆動用トランジスタ Ｑ３ 補助トランジスタ
Claims (2)
- 【請求項１】 定電圧電源回路と負荷との間に接続され
たメイン・リレーのリレー接点， 電源オン制御信号の入力に応答して所定の時定数で出力
電圧が増大する第１の時定数回路， 上記メイン・リレーのリレー接点に並列に接続され，上
記第１の時定数回路の出力電圧によって制御され，上記
第１の時定数回路の出力電圧の増大に伴って遮断状態か
ら導通状態に徐々に移行する補助用半導体三端子制御素
子， 上記メイン・リレーのリレー・コイルおよびその駆動回
路，ならびに上記第１の時定数回路の出力電圧が与えら
れ，上記補助用半導体三端子制御素子が導通状態に移行
した時点において上記リレー・コイルの駆動回路を起動
させる出力電圧を発生するように定められた時定数を有
する第２の時定数回路， を備えた電源投入制御用スイッチング回路。 - 【請求項２】 定電圧電源回路と負荷との間に接続され
たメイン・リレーのリレー接点， 上記メイン・リレーのリレー接点に並列に接続された補
助用の第１の半導体三端子制御素子， 電源オン制御信号の入力に応答して所定の時定数で出力
電圧が増大する時定数回路， 制御端子に時定数回路の出力電圧が与えられ，この出力
電圧によって制御される第２の半導体三端子制御素子，
および上記第２の半導体三端子制御素子の一方の入出力
端子と上記第１の半導体三端子制御素子の制御端子との
間に接続された上記メイン・リレーのリレー・コイル， を備えた電源投入制御用スイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29660591A JP3346786B2 (ja) | 1991-10-17 | 1991-10-17 | 電源投入制御用スイッチング回路および電源投入制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29660591A JP3346786B2 (ja) | 1991-10-17 | 1991-10-17 | 電源投入制御用スイッチング回路および電源投入制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05111156A JPH05111156A (ja) | 1993-04-30 |
| JP3346786B2 true JP3346786B2 (ja) | 2002-11-18 |
Family
ID=17835719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29660591A Expired - Fee Related JP3346786B2 (ja) | 1991-10-17 | 1991-10-17 | 電源投入制御用スイッチング回路および電源投入制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3346786B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08317556A (ja) * | 1995-05-22 | 1996-11-29 | Nec Corp | 突入電流防止回路 |
-
1991
- 1991-10-17 JP JP29660591A patent/JP3346786B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05111156A (ja) | 1993-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7369391B2 (en) | Drive circuit of direct-current voltage-driven magnetic contactor and power converter | |
| JP3346786B2 (ja) | 電源投入制御用スイッチング回路および電源投入制御方法 | |
| JPH07261860A (ja) | 電源回路 | |
| KR19980015556A (ko) | 전자제품의 마이컴으로의 전원공급 제어회로 및 전원공급 제어방법 | |
| JPS62110317A (ja) | 固体継電器 | |
| KR930005473Y1 (ko) | 돌입 전류 제한회로 | |
| JP3227644B2 (ja) | スイッチング電源回路 | |
| JPH01110022A (ja) | 電源装置 | |
| JPH07123719A (ja) | 多出力型電源装置 | |
| JP2005268134A (ja) | リレー駆動回路 | |
| JPH1115540A (ja) | 半導体集積回路 | |
| JPH0327314Y2 (ja) | ||
| JP2551135B2 (ja) | オフデレータイマ | |
| JPH0527874A (ja) | リセツト回路 | |
| JP2633455B2 (ja) | 短絡保護システム | |
| JPS6338694Y2 (ja) | ||
| JP2002312040A (ja) | 負荷制御装置 | |
| JPH0740289Y2 (ja) | オフデレータイマ | |
| JPH05328599A (ja) | 突入電流防止回路 | |
| JPH01268481A (ja) | 直流モータ用電源装置 | |
| JPH01117690A (ja) | 送風機制御装置 | |
| JP2002320326A (ja) | 待機電力低減装置 | |
| JPH0620578A (ja) | 開閉装置用駆動回路 | |
| JPH06260333A (ja) | 電磁石装置 | |
| JPS6191816A (ja) | 電源リレ−駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |