JP3341061B2 - プログラマブルコントローラ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ビットデータ演算命令
を実行するビット演算プロセッサを有するプログラマブ
ルコントローラ（以下、ＰＬＣという）に関する。

【０００２】

【従来の技術】近年、ＰＬＣの分野では、通常の基本命
令や応用命令を実行するプロセッサの他に、ビット単位
のデータ（以下、ビットデータという）の演算命令を専
門に実行するビット演算プロセッサを設け、ビットデー
タ演算命令の高速化と共にＰＬＣ全体の命令処理時間の
高速化を図ることが考えられている。

【０００３】図８にこのようなビット演算プロセッサを
有するＰＬＣの構成を示す。

【０００４】このＰＬＣは、ビット演算プロセッサ１
と、ユーザプログラムが格納されたユーザプログラムメ
モリ２と、ビットデータを記憶するＩ／Ｏメモリ３とを
有しており、ビット演算プロセッサ１にビットデータを
処理するビットデータ演算部１ａを有している。

【０００５】このような従来のＰＬＣでは、ビットデー
タ演算部１ａが、まずユーザプログラムメモリ２からビ
ットデータ演算命令を読込み、続いてＩ／Ｏメモリ３に
アクセスしてそのビットデータ演算命令に用いるビット
データを読込み、そしてそのビットデータ演算命令にし
たがってビットデータを演算する、というようにユーザ
プログラムメモリ２から読み込んだビットデータ演算命
令を実行する度にＩ／Ｏメモリ３にアクセスしている。

【０００６】

【発明が解決しようとする課題】しかし、このようなＰ
ＬＣでは、ビット演算プロセッサがビットデータ演算命
令を実行する度に外部のＩ／Ｏメモリにアクセスしてビ
ットデータを読込む必要があるため、同一ビットデータ
演算命令を実行して同一ビットデータを処理する場合で
も、必ずＩ／Ｏメモリへアクセスしなければならず、ビ
ットデータの演算に時間がかかる、という問題がある。

【０００７】そこで、本発明は、ビットデータの演算時
間をより短縮化できるＰＬＣを提供することを目的とす
る。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、本発明では、ビットデータが記憶されたＩ／Ｏメモ
リと、ビットデータ読込み命令およびビットデータ演算
命令からなるユーザプログラムが格納されたユーザプロ
グラムメモリと、上記ユーザプログラムを実行して上記
ビットデータを処理するビット演算プロセッサとを有す
るプログラマブルコントローラであって、同一ビットデ
ータ演算命令が複数回出現する場合、上記ビット演算プ
ロセッサが、最初に出現するビットデータ演算命令を実
行する前に上記Ｉ／Ｏメモリからビットデータを読み込
むビットデータ読込み手段と、上記ビットデータ読込み
手段によって読み出されたビットデータを記憶するビッ
トデータ記憶手段と、上記ビットデータ記憶手段に記憶
されたビットデータを用いて上記同一のビットデータ演
算命令を複数回実行するビットデータ演算手段と、を具
備することで、上記ビットデータについての上記Ｉ／Ｏ
メモリへのアクセスを１回で済むようにしたことを特徴
とする。

【０００９】

【作用】本発明では、ビット演算プロセッサがユーザプ
ログラム中のビットデータ読込み命令を実行した場合に
は、Ｉ／Ｏメモリからビットデータを読み込み、その読
み込んだビットデータをビットデータ記憶手段に記憶
し、ユーザプログラム中のビットデータ演算命令を実行
した場合には、ビットデータ記憶手段にアクセスして、
ビットデータ記憶手段に記憶されたビットデータを用い
て演算を行う。

【００１０】

【実施例】以下、本発明に係るＰＬＣの第１実施例を図
面に基づいて説明する。

【００１１】図１は、本発明に係るＰＬＣの第１実施例
の構成を示している。

【００１２】このＰＬＣは、ビット演算プロセッサ（Ｂ
ＰＵ）１１と、後述するビットデータ読込み命令および
ビットデータ演算命令からなるビットデータ演算用のユ
ーザプログラムが格納されたユーザプログラムメモリ
（ＵＭ）１２と、ビットデータを記憶したＩ／Ｏメモリ
（Ｉ／ＯＭ）１３とを有する。

【００１３】ここで、ビット演算プロセッサ１１と、そ
の外部となるユーザプログラムメモリ１２およびＩ／Ｏ
メモリ１３とは、各々、バス１４，１５を介して接続さ
れている。

【００１４】ビット演算プロセッサ１１は、ビットデー
タ演算部１１ａと、Ｉ／Ｏメモリ１３から読み込んだビ
ットデータを記憶するビットデータ記憶手段としてのレ
ジスタ１１ｂとを有する。

【００１５】ビットデータ演算部１１ａは、ユーザプロ
グラムメモリ１２に格納されたユーザプログラム中のビ
ットデータ読込み命令およびビットデータ演算命令を実
行して、ビットデータ読込み手段およびビットデータ演
算手段として機能するもので、ビットデータ読込み命令
の実行によりＩ／Ｏメモリ１３からビットデータを読み
込んでレジスタ１１ｂに記憶する一方、ビットデータ演
算命令の実行によりレジスタ１１ｂにアクセスして、レ
ジスタ１１ｂに記憶されたビットデータを用いて当該ビ
ットデータ演算命令を実行するように構成されている。

【００１６】なお、このユーザプログラムは、上述のよ
うにビットデータ演算命令およびビットデータ読込み命
令で構成されており、ユーザプログラムの実行順で最初
に出現するビットデータ演算命令の前にのみビットデー
タ読込み命令を設け、その後繰り返して同一のビットデ
ータ演算命令が出現する場合には、その前にビットデー
タ読込み命令を設けないように予めプログラミングして
おく。

【００１７】次に、このように構成された本実施例に係
るＰＬＣの動作について図面を参照して説明する。

【００１８】図２は、このＰＬＣのビットデータ演算部
１１ａにおける実行手順を示している。なお、この実行
手順は、同一のビットデータ演算命令がｎ回続く場合
で、最初すなわち１回目のビットデータ演算命令の前に
ビットデータ読込み命令が設定されている場合のユーザ
プログラムの実行手順を示している。

【００１９】このようなユーザプログラムを実行する場
合、ビットデータ演算部１１ａでは、まずビットデータ
読込み命令を実行して、次に実行するビットデータ演算
命令の実行の際に必要とされるビットデータをＩ／Ｏメ
モリ１３から読み込んでレジスタ１１ｂに記憶し（ステ
ップ１００）、次に当該ビットデータ演算命令の１回目
を実行する（ステップ２００-1）。

【００２０】そして、この場合には同一ビットデータ演
算命令がｎ個あるため、このビットデータ演算命令をｎ
回繰り返して（ステップ２００-1〜２００-n）、ユーザ
プログラムの実行を終了する。

【００２１】なお、各ステップ１００，２００の右横に
記載されているＴ1 （＝Ｔum＋Ｔiom ）、Ｔ2 （＝Ｔum
＋Ｔrg＋Ｔalu ）は、後述するが各ステップで各々の命
令を実行するのに要する時間を示している。

【００２２】図３に、図２に示すステップ１００におけ
るビットデータ読込み命令の実行手順およびその実行に
要する時間を示す。

【００２３】ビットデータ読込み命令の実行は、まずは
ユーザプログラムメモリ１２からそのビットデータ読込
み命令の読み込みを行い（ステップ１１０）、そのデー
タ読込み命令を実行してＩ／Ｏメモリ１３からビットデ
ータをレジスタ１１ｂへ書き込みを行う（ステップ１２
０）。これでこのビットデータ読込み命令の実行は完了
する。

【００２４】ここで、ユーザプログラムメモリ１２から
ビットデータ読込み命令の読み込みに要する時間をＴu
m、Ｉ／Ｏメモリ１３からビットデータの読込みに要す
る時間をＴiom とした場合、そのビットデータ読込み命
令の実行に要する時間Ｔ1 は、 Ｔ１＝Ｔum＋Ｔiom となる。

【００２５】図４に、図２に示す各ステップ２００-1〜
２００-nにおけるビットデータ演算命令の実行手順およ
びその実行に要する時間を示す。

【００２６】各ステップ２００-1〜２００-nにおけるビ
ットデータ演算命令の実行は、まずユーザプログラムメ
モリ１２からビットデータ演算命令の読み込みを行い
（ステップ２１０）、次いで当該ビットデータ演算命令
の実行に必要とするビットデータをレジスタ１１ｂから
読み込み（ステップ２２０）、そしてこのビットデータ
を用いて当該ビットデータ演算命令を実行する（ステッ
プ２３０）。これでこのビットデータ演算命令の実行は
完了する。

【００２７】ここで、ユーザプログラムメモリ１２から
ビットデータ演算命令の読み込みに要する時間をＴum、
レジスタ１１ｂからビットデータの読み込みに要する時
間をＴrg、ビットデータの演算に要する時間をＴalu と
した場合、ビットデータ演算命令の実行に要する時間Ｔ
2 は、 Ｔ２＝Ｔum＋Ｔrg＋Ｔalu となる。

【００２８】次に、具体的数値を用いて本発明に係るＰ
ＬＣと従来の方式との命令実行時間の差を説明する。

【００２９】まずは、図８に示す従来のビットデータ演
算部における命令実行およびその実行に要する時間を説
明する。

【００３０】図５は、図８に示す従来のＰＬＣのビット
データ演算部１ａにおける実行手順を示している。な
お、この従来のＰＬＣにおける実行手順も、同一のビッ
トデータ演算命令がｎ回続く場合のユーザプログラムの
実行手順を示している。

【００３１】（ａ）は従来のＰＬＣにおけるユーザプロ
グラムの実行手順を示しており、当該ユーザプログラム
中には本発明のようなビットデータ読込み命令がなく、
ビットデータ演算部１ａは、当該ユーザプログラム中の
各ビットデータ演算命令１〜ｎを順に実行していくだけ
である（ステップ３００-1〜３００-n）。なお、各ステ
ップ３００-1〜３００-nの右横に記載されているＴ3
（＝Ｔum＋Ｔiom ＋Ｔalu ）は、後述するが、各ステッ
プで各々の命令を実行するのに要する時間を示してい
る。

【００３２】（ｂ）は各ステップ３００-1〜３００-nに
おける各ビットデータ演算命令の実行手順およびその実
行に要する時間を示しており、まずはユーザプログラム
メモリ２からビットデータ演算命令を読込み（ステップ
３１０）、続いてＩ／Ｏメモリ３にアクセスして当該ビ
ットデータ演算命令の実行に用いるビットデータの読込
みを行い（ステップ３２０）、そしてそのビットデータ
演算命令に従ってビットデータを演算する（ステップ３
３０）。このように、従来では、ビットデータ演算命令
を実行する度にＩ／Ｏメモリ３にアクセスしている。

【００３３】ここで、本実施例の場合と同様に、ユーザ
プログラムメモリ１２からビットデータ演算命令の読み
込みに要する時間をＴum、Ｉ／Ｏメモリ１３からビット
データの読み込みに要する時間をＴiom 、ビットデータ
の演算に要する時間をＴaluとした場合、各ビットデー
タ演算命令の実行に要する時間Ｔ3 は、 Ｔ３＝Ｔum＋Ｔiom ＋Ｔalu となる。

【００３４】次に、上記時間Ｔum、Ｔiom 、Ｔrgおよび
Ｔalu に具体的数値を代入して本発明に係るＰＬＣと従
来のＰＬＣとの命令実行時間の差を比較する。

【００３５】例えば、上記時間Ｔum、Ｔiom 、Ｔrgおよ
びＴalu が、各々、 Ｔum＝１２０ns Ｔiom ＝１２０ns Ｔrg＝２０ns Ｔalu ＝２０ns であるとする（なお、レジスタ１１ｂからの命令読込み
時間Ｔrgと、Ｉ／Ｏメモリ１３からの命令読み時間Ｔio
m との間には、通常、Ｔiom ＞Ｔrgの関係がある）。

【００３６】そして、ｎ＝１０、すなわち同一アドレス
のビットデータを連続して１０回演算する場合には、本
実施例によれば、この場合の演算処理時間は、図２〜図
４に示すように、 Ｔ１＋Ｔ２×１０ ＝（Ｔum＋Ｔiom ）＋（Ｔum＋Ｔrg＋Ｔalu ）×１０ ＝（１２０＋１２０）＋（１２０＋２０＋２０）×１０ ＝１８４０ns となる。

【００３７】これに対し、従来方式での演算処理時間
は、図５（ａ），（ｂ）に示すように、 Ｔ３×１０ ＝（Ｔum＋Ｔiom ＋Ｔalu ）×１０ ＝（１２０＋１２０＋２０）×１０ ＝２６００ns となる。

【００３８】このため、本実施例によれば、同一アドレ
スのビットデータを連続して１０回演算する場合には、
従来の方式より７６０nsだけ高速となり、この差は、同
一アドレスのビットデータを演算する回数が増大すれば
する程大きくなる。

【００３９】従って、本実施例によれば、同一ビットデ
ータを複数回用いてビット演算を行う場合でも、そのビ
ットデータについてのＩ／Ｏメモリへのアクセスが１回
で済むため、ほぼＩ／Ｏメモリ１３へのアクセス時間と
レジスタ１１ｂへのアクセス時間との差（Ｔiom −Ｔrg
）およびその実行回数に応じた分だけ演算時間を高速
化できる。

【００４０】次に、本発明のビット演算プロセッサにお
けるビットデータ演算命令のビット幅を、従来のものと
比較する。

【００４１】図６（ａ）は、図８に示すように構成され
た従来のビット演算プロセッサ１におけるビットデータ
演算命令をマシンコードで示した場合のビット幅の割り
当てを示しており、ビットデータ演算命令の演算種別を
示す情報が格納される演算種別エリア７１と、当該ビッ
トデータ演算命令の実行の際に使用されるビットデータ
のＩ／Ｏメモリ３上の格納領域を示す情報、すなわちア
ドレスが格納されるメモリ指定エリア７２とが確保され
ている。

【００４２】図６（ｂ）は、本発明に係るビット演算プ
ロセッサ１１におけるビットデータ演算命令をマシンコ
ードで示した場合のビット幅の割り当てを示しており、
ビットデータ演算命令の演算種別を示す情報が格納され
る演算種別エリア８１と、当該ビットデータ演算命令の
実行の際に使用されるビットデータのレジスタ１１ｂ上
の格納領域を示すアドレスが格納されるレジスタ指定エ
リア８２とが確保されている。

【００４３】一般に、メモリ指定エリア７２のビット幅
より、レジスタ指定エリア８２のビット幅のほうがアド
レスの指定等の関係から少なくて済み、また容易に少な
くすることができるため、本発明によるＰＬＣの方が、
メモリ指定エリア７２のビット幅とレジスタ指定エリア
８２のビット幅との差、すなわち図中、破線で囲まれた
エリア８３の幅だけ、ビットデータ演算命令のビット幅
を短くすることができる。

【００４４】これにより、ビットデータ演算用のユーザ
プログラムのプログラムサイズが減少するため、プログ
ラムメモリのメモリサイズが削減できると共に、プログ
ラム読込み時間が減少し、この点でもプログラム実行の
高速化を図ることができる。次に、本発明の第２実施例
を説明する。図７に第２実施例のＰＬＣの構成を示す。

【００４５】第２実施例のＰＬＣは、ビット演算プロセ
ッサ２１のビットデータ演算部２１ａおよびレジスタ２
１ｂの構成については第１実施例のものと同一で、第１
実施例の場合と異なる点は、ユーザプログラムメモリお
よびＩ／Ｏメモリを単一の外部メモリ２２で構成し、ビ
ット演算プロセッサ２１と当該外部メモリ２２とをバス
２４で接続し、ビット演算プロセッサ２１と、外部のユ
ーザプログラムメモリおよびＩ／Ｏメモリとを接続する
バスを単一のバスにして構成したものである。つまり、
第１実施例では、図１に示すように外部のユーザプログ
ラムメモリ１２あるいはＩ／Ｏメモリ１３に接続するバ
ス１４，１５を分離して別々に設けていたのを、図７に
示すように単一のバス２４に置き換え、ユーザプログラ
ムメモリおよびＩ／Ｏメモリを単一の外部メモリ２２で
構成したものである。

【００４６】このように構成しても、本発明に係るこの
ＰＬＣでは、ビット演算プロセッサ２１が外部メモリ２
２のユーザプログラムメモリに相当するエリアからバス
２４を介してユーザプログラム中の各命令を順次読み込
んで実行し、ビットデータ読込み命令を実行した際に
は、外部メモリ２２のＩ／Ｏメモリに相当するエリアか
らバス２４を介してビットデータを読込んでレジスタ２
１ｂに記憶し、ビットデータ演算命令を実行した際に
は、レジスタ２１ｂからビットデータを読出し、そのビ
ットデータで演算命令を実行する。

【００４７】このため、ビット演算プロセッサ２１と外
部のユーザプログラムメモリおよびＩ／Ｏメモリとを接
続するバスを単一のバス２４で構成した場合であって
も、ビット演算プロセッサ２１が同一アドレスのビット
データを連続して複数回演算する場合には、外部メモリ
２２のＩ／Ｏメモリに相当するエリアへのバス２４を介
してのアクセスは１回のみで済み、同一ビットデータの
２回目以降の演算ではレジスタ２１ｂへアクセスしてバ
ス２４を使用しないため、外部メモリ２２のユーザプロ
グラムメモリに相当するエリアからバス２４を介しての
ビットデータ演算命令の読み込みにほとんど影響を与え
ることがなくなり、ビット演算プロセッサと外部のユー
ザプログラムメモリおよびＩ／Ｏメモリとを接続するバ
スを別々に分離して設けた場合とほぼ同速度でビットデ
ータの演算を実行できることになる。

【００４８】従って、この第２実施例によれば、外部メ
モリへのバスが単一バスであっても、外部メモリへのバ
スを別々に設けた場合と同等の高速度で、ビットデータ
の演算処理が可能となると共に、外部メモリへのバスを
単一にしたことによりユーザプログラムメモリとＩ／Ｏ
メモリとを単一の外部メモリ２２で構成することが可能
になるため、ＰＬＣの構成が簡単になり、ＰＬＣの製造
コストの低減化が図れる。

【００４９】なお、この第２実施例においても、第１実
施例の場合と同様に図６（ｂ）に示す構造のビットデー
タ演算命令を使用しているため、従来の場合と較べて、
ビットデータ演算用のユーザプログラムのプログラムサ
イズが減少する。

【００５０】このため、第１実施例と同様に、プログラ
ムメモリのメモリサイズが削減できると共に、プログラ
ム読込み時間が減少し、この点でもプログラム実行の高
速化を図ることができる。

【００５１】

【発明の効果】以上説明したように、本発明では、ビッ
ト演算プロセッサ内にレジスタ等のビットデータ記憶手
段を設け、ビット演算プロセッサがユーザプログラム中
のビットデータ読込み命令を実行した場合には、Ｉ／Ｏ
メモリからビットデータを読み込んで、その読み込んだ
ビットデータをビットデータ記憶手段に記憶し、ユーザ
プログラム中のビットデータ演算命令を実行する場合に
は、ビットデータ記憶手段にアクセスして、ビットデー
タ記憶手段に記憶されたそのビットデータを用いて演算
を行うようにしたため、同一ビットデータを複数回用い
てビット演算を行う場合には、そのビットデータについ
てのＩ／Ｏメモリへのアクセスが１回で済むことにな
り、演算速度を高速化できる。

【００５２】また、本発明では、ビット演算プロセッサ
とユーザプログラムメモリおよびＩ／Ｏメモリとを接続
するバスを単一にしているが、この場合でも、ビット演
算プロセッサが同一アドレスのビットデータを連続して
複数回演算する場合には、単一バスを介してのＩ／Ｏメ
モリへのアクセスは１回のみで済み、２回目以降の演算
ではレジスタへアクセスして当該バスを使用しないた
め、ユーザプログラムメモリに相当するエリアからバス
を介してのビットデータ演算命令の読み込みにほとんど
影響を与えることがなくなる。

【００５３】このため、外部メモリへのバスを別々に設
けた場合と同等の高速度でビットデータの演算処理が可
能になると共に、ユーザプログラムメモリとＩ／Ｏメモ
リとを単一のメモリで構成することが可能になるため、
ＰＬＣの構成が簡単になり、ＰＬＣの製造コストの低減
化が図れる。

【００５４】さらに、本発明では、ビットデータ演算命
令を当該ビットデータ演算命令の種別を示す情報と、当
該ビットデータ演算命令の実行の際に使用されるビット
データのビットデータ記憶手段における格納領域を示す
情報とで構成したため、ビットデータ記憶手段がレジス
タ等の場合におけるこの格納領域指定情報は、Ｉ／Ｏメ
モリの場合における格納領域指定情報より演算命令のビ
ット幅が短くて済むことになり、ビットデータ演算用の
ユーザプログラムのプログラムサイズが減少する。

【００５５】このため、プログラムメモリのメモリサイ
ズが削減できると共に、プログラム読込み時間が減少
し、この点でもプログラム実行の高速化を図ることがで
きる。

【図面の簡単な説明】

【図１】本発明に係るＰＬＣの第１実施例の構成を示す
ブロック図。

【図２】ビットデータ演算部における実行手順を示すフ
ローチャート。

【図３】ビットデータ読込み命令の実行手順を示すフロ
ーチャート。

【図４】ビットデータ演算命令の実行手順を示すフロー
チャート。

【図５】従来のビットデータ演算部における実行手順を
示すフローチャート。

【図６】従来および本発明における演算命令の構成を示
すブロック図。

【図７】本発明に係るＰＬＣの第２実施例の構成を示す
ブロック図。

【図８】従来のビット演算プロセッサを有するＰＬＣの
構成を示すブロック図。

【符号の説明】

１１ ビット演算プロセッサ １２ ユーザプログラムメモリ １３ Ｉ／Ｏメモリ １１ａ ビットデータ演算部（ビットデータ読込み手
段，ビットデータ演算手段） １１ｂ レジスタ（ビットデータ記憶手段）

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G05B 19/04 - 19/05

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 ビットデータが記憶されたＩ／Ｏメモリ
   と、ビットデータ読込み命令およびビットデータ演算命
   令からなるユーザプログラムが格納されたユーザプログ
   ラムメモリと、上記ユーザプログラムを実行して上記ビ
   ットデータを処理するビット演算プロセッサとを有する
   プログラマブルコントローラであって、同一ビットデータ演算命令が複数回出現する場合、 上記ビット演算プロセッサが、最初に出現するビットデータ演算命令を実行する前に 上
   記Ｉ／Ｏメモリからビットデータを読み込むビットデー
   タ読込み手段と、 上記ビットデータ読込み手段によって読み出されたビッ
   トデータを記憶するビットデータ記憶手段と、 上記ビットデータ記憶手段に記憶されたビットデータを
   用いて上記同一のビットデータ演算命令を複数回実行す
   るビットデータ演算手段と、 を具備することで、上記ビットデータについての上記Ｉ
   ／Ｏメモリへのアクセスを１回で済むようにしたことを
   特徴とするプログラマブルコントローラ。
2. 【請求項２】 ビットデータが記憶されたＩ／Ｏメモリ
   と、ビットデータ読込み命令およびビットデータ演算命
   令からなるユーザプログラムが格納されたユーザプログ
   ラムメモリと、上記ユーザプログラムを実行して上記ビ
   ットデータを処理するビット演算プロセッサとを有する
   プログラマブルコントローラであって、 同一ビットデータを複数回用いてビット演算を行なう場
   合、 上記ビット演算プロセッサが、 最初に出現するビットデータ演算命令を実行する前に上
   記Ｉ／Ｏメモリから上記同一ビットデータを読み込むビ
   ットデータ読込み手段と、 上記ビットデータ読込み手段によって読み出されたビッ
   トデータを記憶するビットデータ記憶手段と、 上記ビットデータ記憶手段に記憶されたビットデータを
   複数回用いて上記ビッ トデータ演算命令を実行するビッ
   トデータ演算手段と、 を具備することで、上記ビットデータについての上記Ｉ
   ／Ｏメモリへのアクセスを１回で済むようにした ことを
   特徴とするプログラマブルコントローラ。
3. 【請求項３】 ビットデータ演算命令は、当該ビットデ
   ータ演算命令の種別を示す情報と、当該ビットデータ演
   算命令の実行の際に使用されるビットデータのビットデ
   ータ記憶手段における格納領域を示す情報とから構成さ
   れていることを特徴とする請求項１または請求項２記載
   のプログラマブルコントローラ。