KR20160141145A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20160141145A
KR20160141145A KR1020150075098A KR20150075098A KR20160141145A KR 20160141145 A KR20160141145 A KR 20160141145A KR 1020150075098 A KR1020150075098 A KR 1020150075098A KR 20150075098 A KR20150075098 A KR 20150075098A KR 20160141145 A KR20160141145 A KR 20160141145A
Authority
KR
South Korea
Prior art keywords
integrated circuit
disposed
display device
pad portion
electrically connected
Prior art date
Application number
KR1020150075098A
Other languages
English (en)
Other versions
KR102391249B1 (ko
Inventor
서해관
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150075098A priority Critical patent/KR102391249B1/ko
Priority to US15/146,731 priority patent/US10747038B2/en
Publication of KR20160141145A publication Critical patent/KR20160141145A/ko
Application granted granted Critical
Publication of KR102391249B1 publication Critical patent/KR102391249B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73261—Bump and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Abstract

표시 장치는 표시 패널, 구동 집적 회로 및 연결 구조를 포함할 수 있다. 상기 구동 집적 회로의 제1 면이 상기 표시 패널에 전기적으로 연결될 수 있다. 상기 연결 구조의 제1 측부는 상기 구동 집적 회로의 제1 면에 대향하는 제2 면에 전기적으로 연결될 수 있고, 상기 연결 구조의 제2 측부가 외부 장치와 전기적으로 연결될 수 있다. 상기 제1 면은 상기 제2 면과 전기적으로 연결될 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 구동 집적 회로 및 연결 구조를 포함하는 표시 장치에 관한 것이다.
표시 장치에 있어서, 구동 집적 회로는 칩-온-글래스(Chip-On-Glass; COG) 방식, 테이프 캐리어 패키지(Tape Carrier Package; TCP) 방식, 칩-온-필름(Chip-On-Film; COF) 방식 등으로 표시 패널에 실장될 수 있다. 구동 집적 회로가 표시 패널에 직접 실장되는 COG 방식은, TCP 방식 및 COF 방식에 비해 구조가 간단하고, 표시 패널에서 표시 영역이 차지하는 비율을 증가시킬 수 있어 최근에 널리 사용되고 있는 추세이다.
한편, 표시 패널에 인가되는 데이터의 전송 속도는 고해상도의 표시 장치가 개발되는 추세에 따라 계속 증가하고 있고, 이에 따라 인쇄 회로 기판 및 연성 인쇄 회로 상의 배선에서 전송 속도를 높이는 기술들이 개발되고 있다. 또한, 집적 회로의 공정 능력이 꾸준히 발전하면서 동일한 면적에 더욱 많은 배선을 배치하는 것이 가능해지고 있다.
다만, 표시 패널 상의 배선은 물리적인 한계로 인해 높일 수 있는 전송 속도에 제약이 있다. 또한, 표시 패널의 공정에 있어서, 집적 회로와 달리 표시 패널 상의 패드의 피치를 좁게 가져가는데 한계가 있다.
본 발명의 일 목적은 입력 신호들을 표시 패널 상의 배선들을 통하지 않고 직접 구동 집적 회로로 전송할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 한 개의 집적 회로로 수 개의 패드부에 출력 신호들을 전송할 수 있는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상기 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 예시적인 실시예들에 따른 표시 장치는 표시 패널, 상기 표시 패널과 전기적으로 연결되는 제1 면 및 상기 제1 면에 대향하는 제2 면을 갖는 구동 집적 회로, 그리고 상기 구동 집적 회로의 제2 면과 전기적으로 연결되는 제1 측부 및 외부 장치와 전기적으로 연결되는 제2 측부를 갖는 연결 구조를 포함할 수 있다. 여기서, 상기 제1 면 및 상기 제2 면은 전기적으로 연결될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 면은 실리콘 관통 비아를 이용하여 상기 제2 면과 연결될 수 있다.
예시적인 실시예들에 있어서, 상기 연결 구조는 베이스 필름, 상기 베이스 필름의 저면 상에 배치되는 도전 패턴, 및 상기 도전 패턴 상에 배치되는 절연층을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 구동 집적 회로는 상기 제1 면 상에 배치되는 출력 범프들 및 상기 제2 면 상에 배치되는 입력 범프들을 더 포함할 수 있다. 상기 출력 범프들은 상기 제1 면 상에 전체적으로 배치될 수 있고, 상기 입력 범프들은 상기 제2 면 상에 전체적으로 배치될 수 있다. 예를 들면, 상기 입력 범프들 및 상기 출력 범프들은 각기 금(Au), 납(Pb), 구리(Cu), 도전성 수지 또는 수지-금속 복합 재료를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 측부는 상기 제2 면을 전체적으로 덮을 수 있다.
다른 예시적인 실시예들에 있어서, 상기 제1 측부는 상기 제2 면을 부분적으로 덮을 수 있다.
예시적인 실시예들에 있어서, 상기 구동 집적 회로는 데이터 구동 집적 회로 또는 스캔 구동 집적 회로일 수 있다.
예시적인 실시예들에 있어서, 표시 장치는 상기 연결 구조의 제1 측부와 상기 구동 집적 회로의 제2 면을 감싸는 밀봉 부재를 더 포함할 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여, 예시적인 실시예들에 따른 표시 장치는, 제1 패드부 및 제2 패드부를 포함하는 표시 패널, 상기 제1 패드부에 전기적으로 연결되는 제1 면 및 상기 제1 면에 대향하는 제2 면을 갖는 구동 집적 회로, 그리고 상기 구동 집적 회로의 제2 면에 전기적으로 연결되는 제1 영역 및 상기 제2 패드부에 전기적으로 연결되는 제2 영역을 갖는 연결 구조를 포함할 수 있다. 이 경우, 상기 제1 면 및 상기 제2 면이 전기적으로 연결될 수 있다.
예시적인 실시예들에 있어서, 상기 구동 집적 회로는 상기 제1 면 상에 배치되는 제1 출력 범프들 및 상기 제2 면 상에 배치되는 제2 출력 범프들을 더 포함하며, 상기 연결 구조는 상기 제2 영역 상에 배치되는 연결 범프들을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 패드부는 상기 제1 패드부의 좌측 또는 우측에 배치될 수 있다.
다른 예시적인 실시예들에 있어서, 상기 표시 패널은 제3 패드부를 더 포함하고, 상기 연결 구조는 상기 제3 패드부에 전기적으로 연결되는 제3 영역을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 구동 집적 회로는 상기 제1 면 상에 배치되는 제1 출력 범프들과 상기 제2 면 상에 배치되는 제2 출력 범프들 및 제3 출력 범프들을 더 포함하며, 상기 연결 구조는 상기 제2 영역에 배치되는 제1 연결 범프들 및 상기 제3 영역에 배치되는 제2 연결 범프들을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 패드부는 상기 제1 패드부의 좌측 또는 우측에 배치되고, 상기 제3 패드부는 상기 제2 패드부의 반대 측에 배치될 수 있다.
본 발명의 실시예들에 따른 표시 장치에 있어서, 외부 장치로부터 구동 집적 회로에 전달되는 입력 신호들이 표시 패널 상의 배선을 통하지 않고 연결 구조를 통해 직접적으로 구동 집적 회로에 전송됨에 따라, 신호들의 전달 속도가 증가될 수 있다. 또한, 구동 집적 회로의 복수의 면들이 사용 가능해짐에 따라, 입출력 신호들의 수가 증가될 수 있다. 이에 따라, 표시 장치의 고해상도에 따른 증가된 입출력 신호의 수요를 충족하고, 빠른 속도로 표시 장치를 구동하는 것이 가능해진다. 본 발명의 다른 실시예들에 따른 표시 장치에 있어서, 구동 집적 회로의 복수의 면들이 사용 가능해짐에 따라, 출력 신호들의 수가 증가될 수 있다. 또한, 연결 구조를 이용함에 따라, 1개의 구동 집적 회로에 연결되어 출력 신호들을 전송할 수 있는 패드부들의 수가 증가될 수 있다. 따라서, 표시 장치의 고해상도에 따른 증가된 출력 신호의 수요를 충족하는 것이 가능해진다.
다만, 본 발명의 효과는 전술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 2는 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 측면도이다.
도 3은 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 단면도이다.
도 4는 본 발명의 다른 예시적인 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 5는 본 발명의 또 다른 예시적인 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 6은 본 발명의 다른 예시적인 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 7은 본 발명의 다른 예시적인 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 8은 본 발명의 다른 예시적인 실시예들에 따른 표시 장치를 나타내는 단면도이다.
도 9는 본 발명의 다른 예시적인 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 10은 본 발명의 다른 예시적인 실시예들에 따른 표시 장치를 나타내는 평면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 표시 장치들을 보다 상세하게 설명한다. 도면상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 평면도이다. 도 2는 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 측면도이다.
도 1 및 도 2를 참조하면, 표시 장치(100)는 표시 패널(120), 구동 집적 회로(140), 연결 구조(160) 등을 포함할 수 있다. 이러한 표시 장치(100)에는 외부 장치(180)가 전기적으로 연결될 수 있다.
표시 패널(120)은 복수의 화소들(115)이 배치되는 표시 영역(110) 및 구동 집적 회로(140)가 전기적으로 연결되는 주변 영역을 포함할 수 있다. 표시 영역(110)에는, 예를 들면, 매트릭스(matrix)의 구조로 복수의 화소들(115)이 배치될 수 있다. 화소들(115)은 구동 집적 회로(140)로부터 전달되는 신호들에 기초하여 영상을 표시할 수 있다. 표시 패널(120)은 표시 장치(100)의 유형에 따라 유기 발광 표시 패널 또는 액정 표시 패널을 포함할 수 있다.
구동 집적 회로(140)는 연결 구조(160)로부터 입력 신호들을 전달받아 표시 패널(120)의 표시 영역(110)의 화소들(115)에 출력 신호들을 전송할 수 있다. 예를 들어, 상기 입력 신호들 및 상기 출력 신호들은 전원 전압 신호, 초기화 전압 신호, 데이터 전압 신호, 스캔 전압 신호 등을 포함할 수 있다. 예시적인 실시예에 있어서, 구동 집적 회로(140)는 표시 영역(110)에 데이터 전압을 인가할 수 있는 데이터 구동 집적 회로, 표시 영역(110)에 스캔 전압을 인가할 수 있는 스캔 구동 집적 회로, 또는 데이터 구동 및 스캔 구동이 함께 집적될 수 있는 통합 구동 집적 회로일 수 있다.
구동 집적 회로(140)의 제1 면(142)은 표시 패널(120)의 주변 영역에 전기적으로 연결될 수 있다. 예를 들어, 제1 면(142)은 구동 집적 회로(140)의 저면일 수 있다. 예시적인 실시예들에 있어서, 구동 집적 회로(140)는 표시 패널(120)에 칩-온-글래스(Chip-On-Glass; COG) 방식을 통해 전기적으로 연결될 수 있다. 도 1에는 표시 패널(120)에 전기적으로 연결되는 하나의 구동 집적 회로(140)를 예시하지만, 선택적으로는 복수의 구동 집적 회로들이 표시 패널(120)에 전기적으로 연결될 수 있다.
연결 구조(160)는 외부 장치(180)로부터 신호들을 전달받아 구동 집적 회로(140)에 전송할 수 있다.
연결 구조(160)의 제1 측부(162)는 제1 면(142)에 대향하는 구동 집적 회로(140)의 제2 면(144)에 전기적으로 연결될 수 있다. 예를 들어, 제1 측부(162)는 연결 구조(160)의 임의의 측부일 수 있고, 제2 면(144)은 구동 집적 회로(140)의 상면일 수 있다. 예시적인 실시예들에 있어서, 연결 구조(160)는 구동 집적 회로(140)에 칩-온-필름(Chip-On-Film; COF) 방식을 통해 전기적으로 연결될 수 있다.
예시적인 실시예에 있어서, 연결 구조(160)의 제1 측부(162)는 구동 집적 회로(140)의 제2 면(144)을 전체적으로 덮을 수 있다. 이에 따라, 연결 구조(160)와 구동 집적 회로(140)가 접촉되는 면적이 실질적으로 증가할 수 있기 때문에, 표시 패널(120)과의 전기적 연결에 대하여 구동 집적 회로(140)의 제2 면(144)의 전부를 활용할 수 있다. 따라서, 구동 집적 회로(140)를 통해 표시 패널(120)에 전달될 수 있는 신호들의 수가 증가할 수 있다.
외부 장치(180)는 신호들을 연결 구조(160)에 전송할 수 있다. 예를 들면, 외부 장치(180)는 연성 인쇄 회로 또는 인쇄 회로 기판일 수 있다. 실시예들에 따라, 외부 장치(180)는 구동 집적 회로(140)에 전달되는 신호들을 제어하기 위한 타이밍 컨트롤러 등을 포함할 수 있다.
연결 구조(160)의 제2 측부(164)는 외부 장치(180)에 전기적으로 연결될 수 있다. 예를 들어, 제2 측부(164)는 연결 구조(160)의 제1 측부(162)와 다른 측부일 수 있다.
도 3은 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 단면도이다.
도 3을 참조하면, 표시 장치(100)는 표시 패널(120), 구동 집적 회로(140), 연결 구조(160) 등을 포함할 수 있다.
구동 집적 회로(140)는 연결 구조(160)로부터 입력 신호들을 전달받아 표시 패널(120)의 표시 영역(110)에 위치하는 화소들(115)에 출력 신호들을 전송할 수 있다.
예시적인 실시예들에 있어서, 구동 집적 회로(140)의 제1 면(142)과 제2 면(144)은 서로 전기적으로 연결될 수 있다. 예를 들어, 제1 면(142)과 제2 면(144)은 직접적인 방법(예를 들어, 와이어 본딩 또는 플립 칩 본딩) 또는 간접적인 방법(예를 들어, 전기장 또는 자기장을 이용하는 방법)으로 연결될 수 있다. 제1 면(142)과 제2 면(144)이 전기적으로 연결됨에 따라, 표시 패널(120)과의 전기적 연결을 위한 구동 집적 회로(140)의 사용 가능한 면의 수가 증가할 수 있고, 입력 및 출력 신호들의 수가 증가될 수 있다.
실시예들에 따른 구동 집적 회로(140)에 있어서, 제1 면(142)은 실리콘 관통 비아(Through-Silicon-Via; TSV)(146)를 이용하여 제2 면(144)과 전기적으로 연결될 수 있다. 종래의 연결 방식(예를 들어, 와이어 본딩)에 비하여 실리콘 관통 비아(TSV)를 이용하는 경우, 본딩을 위한 추가적인 공간이 요구되지 않아 표시 장치(100)의 집적도를 높일 수 있고, 연결 길이가 감소하여 빠른 속도로 신호가 전달될 수 있다. 제1 면(142)과 제2 면(144)이 실리콘 관통 비아(146)를 통해 연결됨에 따라, 구동 집적 회로(140)의 사용 가능한 면의 수가 증가될 수 있다.
실시예들에 따라, 구동 집적 회로(140)는 제1 면(142) 상에 배치되는 복수의 출력 범프들(150)을 더 포함할 수 있다. 이러한 출력 범프들(150)을 통해 구동 집적 회로(140)가 표시 패널(120)과 전기적으로 연결될 수 있다. 구동 집적 회로(140)의 출력 신호들은 출력 범프들(150)을 통해 표시 패널(120)의 화소들(115)에 전달될 수 있다.
출력 범프들(150)은 구동 집적 회로(140)의 제1 면(142) 상에 전체적으로 배치될 수 있다. 예를 들어, 구동 집적 회로(140)의 제1 면(142)이 실질적으로 사각형의 평면 형상을 가질 경우, 출력 범프들(150)은 제1 면(142)의 한 쌍의 상대적으로 긴 변들을 따라 2열로 배치되거나, 제1 면(142)의 네 변에 전체적으로 배치될 수 있다. 출력 범프들(150)이 제1 면(142) 상에 전체적으로 배치됨에 따라, 구동 집적 회로(140)로부터 표시 패널(120)에 전달되는 출력 신호들의 수가 늘어날 수 있다.
예시적인 실시예들에 있어서, 구동 집적 회로(140)는 제2 면(144) 상에 배치되는 복수의 입력 범프들(152)을 더 포함할 수 있다. 이러한 입력 범프들(152)을 통해 구동 집적 회로(140)가 연결 구조(160)와 전기적으로 연결될 수 있다. 구동 집적 회로(140)의 입력 신호들은 입력 범프들(152)을 통해 연결 구조(160)로부터 전달될 수 있다.
구동 집적 회로(140)의 출력 범프들(150) 및 입력 범프들(152)은 각기 금속, 도전성 수지, 수지-금속 복합 재료 등과 같은 도전성 물질로 형성될 수 있다. 예를 들어, 상기 금속은, 이에 한정되지 않으나, 금(Au), 납(Pb), 구리(Cu) 등을 포함할 수 있다.
예시적인 실시예들에 있어서, 연결 구조(160)는 베이스 필름(170), 도전 패턴(171) 및 절연층(172)을 포함할 수 있다. 연결 구조(160)는 외부 장치(180)로부터 전달되는 신호들을 구동 집적 회로(140)에 전송할 수 있다.
베이스 필름(170)은 절연성을 갖는 물질을 포함할 수 있다. 예를 들어, 베이스 필름(170)은 폴리이미드 필름일 수 있다.
도전 패턴(171)은 베이스 필름(170)의 저면 상에 배치될 수 있다. 예를 들어, 도전 패턴(171)은 구리(Cu) 패턴 상에 금(Au)을 도금하여 베이스 필름(170)의 저면 상에 형성될 수 있다. 표시 장치(100)의 구동을 위하여, 도전 패턴(171)은 입력 신호들 및 출력 신호들을 전달하기 위한 배선들로 이용될 수 있다.
절연층(172)은 도전 패턴(171) 상에 배치될 수 있다. 절연층(172)은 도전 패턴(171)이 외부로 노출되는 것을 방지하는 역할을 한다. 따라서, 절연층(172)은 도전 패턴(171)이 구동 집적 회로(140)와 연결되는 부분 및 외부 장치(180)와 연결되는 부분을 제외하고 도전 패턴(171) 상에 전체적으로 형성될 수 있다. 예를 들어, 절연층(172)으로는 솔더 레지스트(Solder Resist)가 사용될 수 있다.
구동 집적 회로(140)의 제2 면(144) 상에 배치되는 입력 범프들(152)과 연결 구조(160)의 제1 측부(162)에서 도전 패턴(171)이 접속됨에 따라, 구동 집적 회로(140)와 연결 구조(160)가 전기적으로 연결될 수 있다. 예시적인 실시예들에 있어서, 밀봉 부재(190)가 구동 집적 회로(140)와 연결 구조(160)의 연결 안정성을 위해 제공될 수 있다. 밀봉 부재(190)는 연결 구조(160)의 제1 측부(162)와 구동 집적 회로(140)의 제2 면(144)을 실질적으로 감쌀 수 있다. 예를 들면, 밀봉 부재(190)는 에폭시 수지 등으로 구성될 수 있다.
예시적인 실시예들에 따르면, 외부 장치(180)로부터 구동 집적 회로(140)에 전달되는 입력 신호들이 연결 구조(160)를 통해 직접적으로 구동 집적 회로(140)에 전송됨에 따라, 신호들의 전달 속도가 증가될 수 있다. 또한, 구동 집적 회로(140)의 복수의 면들이 사용 가능해짐에 따라, 입출력 신호들의 수가 증가될 수 있다. 이에 따라, 표시 장치(100)의 고해상도에 따른 증가된 입출력 신호의 수요를 충족하고, 빠른 속도로 표시 장치(100)를 구동하는 것이 가능해진다.
도 4는 본 발명의 다른 예시적인 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 4를 참조하면, 다른 예시적인 실시예들에 따른 표시 장치에 있어서, 구동 집적 회로(140)는 복수의 입력 범프들(152)을 포함할 수 있고, 구동 집적 회로(140) 상부에 연결 구조(160)가 배치될 수 있으며, 입력 범프들(152)이 연결 구조(160)의 연결 배선들(178)과 전기적으로 연결될 수 있다.
실시예들에 따른 구동 집적 회로(140)에 있어서, 입력 범프들(152)은 제2 면(144) 상에 전체적으로 배치될 수 있다. 예를 들어, 입력 범프들(152)은 실질적으로 사각형의 평면 형상을 가질 수 있는 제2 면(144)의 한 쌍의 상대적으로 긴 변들을 따라 2열로 배치되거나, 도 4에 도시된 바와 같이 제2 면(144)의 네 변에 전체적으로 배치될 수 있다. 입력 범프들(152)이 제2 면(144) 상에 전체적으로 배치됨에 따라, 연결 구조(160)로부터 구동 집적 회로(140)에 전달되는 입력 신호들의 수가 늘어날 수 있다.
도 5는 본 발명의 또 다른 예시적인 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 5를 참조하면, 상기 표시 장치의 구동 집적 회로(140)는 복수의 입력 범프들(152)을 구비할 수 있고, 구동 집적 회로(140) 상부에 연결 구조(160)가 위치할 수 있으며, 입력 범프들(152)이 연결 구조(160)의 연결 배선들(178)과 전기적으로 연결될 수 있다.
도 5에 예시한 실시예들에 있어서, 연결 구조(160)의 제1 측부(162)는 구동 집적 회로(140)의 제2 면(144)을 부분적으로 커버할 수 있다. 예를 들어, 연결 구조(160)는 구동 집적 회로(140)의 제2 면(144)의 실질적으로 절반을 덮을 수 있다. 이에 따라, 구동 집적 회로(140)의 일부가 노출될 수 있으므로, 본딩(bonding) 공정 시에 열 전달을 용이하게 할 수 있다.
도 6은 본 발명의 또 다른 예시적인 실시예들에 따른 표시 장치를 나타내는 평면도이다. 도 7은 본 발명의 또 다른 예시적인 실시예들에 따른 표시 장치를 나타내는 평면도이다. 도 8은 본 발명의 또 다른 예시적인 실시예들에 따른 표시 장치를 나타내는 단면도이다.
도 6 내지 도 8을 참조하면, 표시 장치(200)는, 표시 패널(220), 구동 집적 회로(240), 연결 구조(260) 등을 포함할 수 있다. 이러한 표시 장치(200)에는 외부 장치(280)가 전기적으로 연결될 수 있다.
표시 패널(220)은 복수의 화소들(도시되지 않음)이 배치되는 표시 영역(210) 및 구동 집적 회로(240)가 전기적으로 연결되는 주변 영역을 구비할 수 있다. 표시 패널(220)은 상기 주변 영역에 위치하는 제1 패드부(230), 제2 패드부(232) 및 배선들(238)을 포함할 수 있다. 여기서, 제1 패드부(230) 및 제2 패드부(232)는 각각 구동 집적 회로(240) 및 연결 구조(260)로부터 전달되는 출력 신호들을 표시 영역(210)의 화소들에 전송할 수 있다. 배선들(238)은 외부 장치(280)로부터 전달되는 신호들을 구동 집적 회로(240)에 전송할 수 있다.
도 6에 예시한 바와 같이, 제2 패드부(232)는 제1 패드부(230)의 좌측에 배치될 수 있지만, 이러한 제1 패드부(230) 및 제2 패드부(232)의 배치는 경우에 따라 변경될 수 있다. 예를 들면, 제2 패드부(232)가 제1 패드부(230)의 우측에 배치될 수도 있다. 제2 패드부(232)가 제1 패드부(230)의 좌측 또는 우측에 배치되는 경우, 표시 패널(220)의 출력 배선들이 배치되기 위한 공간을 감소시킬 수 있으므로, 표시 패널(220)의 데드 스페이스(dead space)를 감소시킬 수 있다.
구동 집적 회로(240)는 외부 장치(280)로부터 전달되는 입력 신호들을 전달받아 표시 패널(220)의 표시 영역(210)에 위치하는 상기 화소들에 출력 신호들을 전송할 수 있다. 예를 들어, 상기 입력 및 출력 신호들은 전원 전압 신호, 초기화 전압 신호, 데이터 전압 신호, 스캔 전압 신호 등을 포함할 수 있다.
예시적인 실시예들에 있어서, 구동 집적 회로(240)의 제1 면(242)과 제2 면(244)은 서로 전기적으로 연결될 수 있다. 실시예들에 있어서, 제1 면(242) 및 제2 면(244)은 각각 구동 집적 회로(240)의 저면 및 상면일 수 있다. 예를 들어, 제1 면(242)과 제2 면(244)은 직접적인 방법(예를 들어, 와이어 본딩 또는 플립 칩 본딩) 또는 간접적인 방법(예를 들어, 전기장 또는 자기장을 이용하는 방법)으로 연결될 수 있다. 제1 면(242)과 제2 면(244)이 전기적으로 연결됨에 따라, 표시 패널(220)과의 전기적 연결을 위한 구동 집적 회로(240)의 사용 가능한 면의 수가 증가할 수 있고, 입력 및 출력 신호들의 수가 증가될 수 있다.
구동 집적 회로(240)의 제1 면(242)은 표시 패널(220)의 제1 패드부(230)에 전기적으로 연결될 수 있다. 예를 들어, 구동 집적 회로(240)는 표시 패널(220)에 COG 방식을 통해 전기적으로 연결될 수 있다. 예시적인 실시예들에 있어서, 구동 집적 회로(240)의 제1 면(242) 상에 제1 출력 범프들(250)이 배치되어 제1 패드부(230)의 패드들과 전기적으로 연결될 수 있다.
연결 구조(260)는 구동 집적 회로(240)로부터 출력 신호들을 전달받아 표시 패널(220)의 제2 패드부(232)에 전송할 수 있다.
연결 구조(260)의 제1 영역(266)은 구동 집적 회로(240)의 제2 면(244)에 전기적으로 연결될 수 있다. 예를 들어, 도 8에 도시된 바와 같이 제1 영역(266)은 연결 구조(260)의 우측에 배치될 수 있지만, 본 발명은 이에 제한되지 않는다. 예시적인 실시예들에 있어서, 구동 집적 회로(240)의 제2 면(244) 상에 제2 출력 범프들(252)이 배치되어 제1 영역(266)과 전기적으로 연결될 수 있다.
연결 구조(260)의 제2 영역(267)은 표시 패널(220)의 제2 패드부(232)에 전기적으로 연결될 수 있다. 예를 들어, 도 8에 도시된 바와 같이 제2 영역(267)은 연결 구조(260)의 좌측에 배치될 수 있지만, 본 발명은 이에 제한되지 않는다. 예시적인 실시예들에 있어서, 연결 구조(260)의 제2 영역(267)에 연결 범프들(274)이 배치되어 제2 패드부(232)의 패드들과 전기적으로 연결될 수 있다.
연결 구조(260) 내의 연결 배선들(278)은 제2 출력 범프들(252)과 연결 범프들(274)을 전기적으로 연결할 수 있다. 따라서, 구동 집적 회로(240)로부터 전달된 출력 신호들이 제2 패드부(232)를 통해 표시 패널(220)의 표시 영역(210)의 화소들로 전달되고, 표시 장치(200)가 구동될 수 있다.
외부 장치(280)는 표시 패널(220) 상의 배선들(238)을 통해 구동 집적 회로(240)에 입력 신호들을 전달할 수 있다. 실시예들에 따라, 외부 장치(280)는 구동 집적 회로(240)에 전달되는 신호들을 제어하기 위한 타이밍 컨트롤러 등을 포함할 수 있다.
외부 장치(280)는 표시 패널(220)에 전기적으로 연결될 수 있다. 예를 들어, 도 6에 도시된 바와 같이 외부 장치(280)는 연성 인쇄 회로(285)를 통해 표시 패널(220)에 전기적으로 연결될 수 있거나, 직접 표시 패널(220)에 전기적으로 연결될 수 있다.
예시적인 실시예들에 따르면, 구동 집적 회로(240)의 복수의 면들이 사용 가능해짐에 따라, 출력 신호들의 수가 증가될 수 있다. 또한, 연결 구조(260)를 이용함에 따라, 1개의 구동 집적 회로(240)에 전기적으로 연결되어 출력 신호들을 전송할 수 있는 패드부들의 수가 증가될 수 있다. 따라서, 표시 장치(200)의 고해상도에 따른 증가된 출력 신호의 수요를 충족하는 것이 가능해진다.
도 9는 본 발명의 또 다른 예시적인 실시예들에 따른 표시 장치를 나타내는 평면도이다. 도 10은 본 발명의 또 다른 예시적인 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 9 및 도 10을 참조하면, 표시 장치(300)는 표시 패널(320), 구동 집적 회로(340), 연결 구조(360) 등을 포함할 수 있다. 이러한 표시 장치(300)에는 외부 장치(380)가 전기적으로 연결될 수 있다. 이하, 표시 장치(300)의 구성 요소 중 도 6 내지 도 8을 참조하여 설명한 표시 장치(200)와 동일한 부분에 대해서는 그에 대한 중복되는 설명을 생략하기로 한다.
표시 패널(320)은 복수의 화소들(도시되지 않음)이 배치되는 표시 영역(310) 및 구동 집적 회로(340)가 전기적으로 연결되는 주변 영역을 구비할 수 있다. 표시 패널(320)은 상기 주변 영역에 위치하는 제1 패드부(330), 제2 패드부(332), 제3 패드부(334) 및 배선들(338)을 포함할 수 있다. 여기서, 제1 패드부(330)는 구동 집적 회로(340)로부터 전달되는 출력 신호들을 표시 영역(310)의 화소들에 전송하고, 제2 패드부(332) 및 제3 패드부(334)는 연결 구조(360)로부터 전달되는 출력 신호들을 표시 영역(310)의 상기 화소들에 전송할 수 있다.
도 9에 예시한 바와 같이, 제2 패드부(332)는 제1 패드부(330)의 좌측에 배치되고 제3 패드부(334)는 제1 패드부(330)의 우측에 배치될 수 있지만, 이러한 제1 패드부(330), 제2 패드부(332) 및 제3 패드부(334)의 배치는 경우에 따라 변경될 수 있다. 예를 들면, 제2 패드부(332)는 제1 패드부(330)의 우측에 배치되고 제3 패드부(334)는 제1 패드부(330)의 좌측에 배치될 수 있다. 상술한 바와 같이 제1 패드부(330), 제2 패드부(332) 및 제3 패드부(334)가 배치되는 경우, 표시 패널(320)의 출력 배선들이 배치되기 위한 공간을 감소시킬 수 있으므로, 표시 패널(320)의 데드 스페이스(dead space)를 감소시킬 수 있다.
연결 구조(360)는 구동 집적 회로(340)로부터 출력 신호들을 전달받아 표시 패널(320)의 제2 패드부(332) 및 제3 패드부(334)에 전송할 수 있다.
연결 구조(360)의 제1 영역(366)은 구동 집적 회로(340)의 제2 면에 전기적으로 연결될 수 있다. 예를 들어, 도 10에 도시된 바와 같이 제1 영역(366)은 연결 구조(360)의 중앙에 배치될 수 있지만, 본 발명은 이에 제한되지 않는다. 예시적인 실시예들에 있어서, 구동 집적 회로(340)의 상기 제2 면 상에는 제2 출력 범프들(352) 및 제3 출력 범프들(354)이 배치되어 제1 영역(366)과 전기적으로 연결될 수 있다.
연결 구조(360)의 제2 영역(367)은 표시 패널(320)의 제2 패드부(332)에 전기적으로 연결될 수 있다. 예를 들어, 도 10에 도시된 바와 같이 제2 영역(367)은 연결 구조(360)의 좌측에 배치될 수 있지만, 본 발명은 이에 제한되지 않는다. 예시적인 실시예들에 있어서, 연결 구조(360)의 제2 영역(367)에 제1 연결 범프들(374)이 배치되어 제2 패드부(332)의 패드들과 전기적으로 연결될 수 있다.
연결 구조(360)의 제3 영역(368)은 표시 패널(320)의 제3 패드부(334)에 전기적으로 연결될 수 있다. 예를 들어, 도 10에 도시된 바와 같이 제3 영역(368)은 연결 구조(360)의 우측에 배치될 수 있지만, 본 발명은 이에 제한되지 않는다. 예시적인 실시예들에 있어서, 연결 구조(360)의 제3 영역(368)에 제2 연결 범프들(376)이 배치되어 제3 패드부(334)의 패드들과 전기적으로 연결될 수 있다.
연결 구조(360) 내의 연결 배선들(378)은 제2 출력 범프들(352)과 제1 연결 범프들(374)을 전기적으로 연결하고, 제3 출력 범프들(354)과 제2 연결 범프들(376)을 전기적으로 연결할 수 있다. 따라서, 구동 집적 회로(340)로부터 전달된 출력 신호들이 제2 패드부(332) 및 제3 패드부(334)를 통해 표시 패널(320)의 표시 영역(310)의 화소들로 전달되고, 표시 장치(300)가 구동될 수 있다.
이상, 본 발명의 실시예들에 따른 표시 장치들에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
본 발명은 표시 장치를 구비한 전자기기에 다양하게 적용될 수 있다. 예를 들어, 본 발명은 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어, 디지털 카메라, 비디오 캠코더 등에 적용될 수 있다.
상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
100, 200, 300: 표시 장치
110, 210, 310: 표시 영역
115: 화소들
120, 220, 320: 표시 패널
230, 330: 제1 패드부
232, 332: 제2 패드부
334: 제3 패드부
238, 338: 배선들
140, 240, 340: 구동 집적 회로
142, 242: 제1 면
144, 244: 제2 면
146: 실리콘 관통 비아
150: 출력 범프들
250: 제1 출력 범프들
152: 입력 범프들
252, 352: 제2 출력 범프들
354: 제3 출력 범프들
160, 260, 360: 연결 구조
162: 제1 측부
164: 제2 측부
266, 366: 제1 영역
267, 367: 제2 영역
368: 제3 영역
170: 베이스 필름
171: 도전 패턴
172: 절연층
274: 연결 범프들
374: 제1 연결 범프들
376: 제2 연결 범프들
178, 278, 378: 연결 배선들
180, 280, 380: 외부 장치
285: 연성 인쇄 회로
190: 밀봉 부재

Claims (17)

  1. 표시 패널;
    상기 표시 패널과 전기적으로 연결되는 제1 면 및 상기 제1 면에 대향하는 제2 면을 갖는 구동 집적 회로; 및
    상기 구동 집적 회로의 제2 면과 전기적으로 연결되는 제1 측부 및 외부 장치와 전기적으로 연결되는 제2 측부를 갖는 연결 구조를 포함하고,
    상기 제1 면 및 상기 제2 면이 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  2. 제 1 항에 있어서, 상기 제1 면이 실리콘 관통 비아를 이용하여 상기 제2 면과 연결되는 것을 특징으로 하는 표시 장치.
  3. 제 1 항에 있어서, 상기 연결 구조는
    베이스 필름;
    상기 베이스 필름의 저면 상에 배치되는 도전 패턴; 및
    상기 도전 패턴 상에 배치되는 절연층을 포함하는 것을 특징으로 하는 표시 장치.
  4. 제 1 항에 있어서, 상기 구동 집적 회로는 상기 제1 면 상에 배치되는 출력 범프들 및 상기 제2 면 상에 배치되는 입력 범프들을 더 포함하는 것을 특징으로 하는 표시 장치.
  5. 제 4 항에 있어서, 상기 출력 범프들은 상기 제1 면 상에 전체적으로 배치되는 것을 특징으로 하는 표시 장치.
  6. 제 4 항에 있어서, 상기 입력 범프들은 상기 제2 면 상에 전체적으로 배치되는 것을 특징으로 하는 표시 장치.
  7. 제 4 항에 있어서, 상기 입력 범프들 및 상기 출력 범프들은 각기 금(Au), 납(Pb), 구리(Cu), 도전성 수지 또는 수지-금속 복합 재료를 포함하는 것을 특징으로 하는 표시 장치.
  8. 제 1 항에 있어서, 상기 연결 구조의 제1 측부가 상기 구동 집적 회로의 제2 면을 전체적으로 덮는 것을 특징으로 하는 표시 장치.
  9. 제 1 항에 있어서, 상기 연결 구조의 제1 측부가 상기 구동 집적 회로의 제2 면을 부분적으로 덮는 것을 특징으로 하는 표시 장치.
  10. 제 1 항에 있어서, 상기 구동 집적 회로는 데이터 구동 집적 회로 또는 스캔 구동 집적 회로인 것을 특징으로 하는 표시 장치.
  11. 제 1 항에 있어서, 상기 연결 구조의 제1 측부와 상기 구동 집적 회로의 제2 면을 감싸는 밀봉 부재를 더 포함하는 것을 특징으로 하는 표시 장치.
  12. 제1 패드부 및 제2 패드부를 포함하는 표시 패널;
    상기 제1 패드부에 전기적으로 연결되는 제1 면 및 상기 제1 면에 대향하는 제2 면을 갖는 구동 집적 회로; 및
    상기 구동 집적 회로의 제2 면에 전기적으로 연결되는 제1 영역 및 상기 제2 패드부에 전기적으로 연결되는 제2 영역을 갖는 연결 구조를 포함하고,
    상기 제1 면 및 상기 제2 면이 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  13. 제 12 항에 있어서, 상기 구동 집적 회로는 상기 제1 면 상에 배치되는 제1 출력 범프들 및 상기 제2 면 상에 배치되는 제2 출력 범프들을 더 포함하며, 상기 연결 구조는 상기 제2 영역에 배치되는 연결 범프들을 더 포함하는 것을 특징으로 하는 표시 장치.
  14. 제 12 항에 있어서, 상기 제2 패드부는 상기 제1 패드부의 좌측 또는 우측에 배치되는 것을 특징으로 하는 표시 장치.
  15. 제 12 항에 있어서, 상기 표시 패널은 제3 패드부를 더 포함하고, 상기 연결 구조는 상기 제3 패드부에 전기적으로 연결되는 제3 영역을 더 포함하는 것을 특징으로 하는 표시 장치.
  16. 제 15 항에 있어서, 상기 구동 집적 회로는 상기 제1 면 상에 배치되는 제1 출력 범프들과 상기 제2 면 상에 배치되는 제2 출력 범프들 및 제3 출력 범프들을 더 포함하며, 상기 연결 구조는 상기 제2 영역에 배치되는 제1 연결 범프들 및 상기 제3 영역에 배치되는 제2 연결 범프들을 더 포함하는 것을 특징으로 하는 표시 장치.
  17. 제 15 항에 있어서, 상기 제2 패드부는 상기 제1 패드부의 좌측 또는 우측에 배치되고, 상기 제3 패드부는 상기 제2 패드부의 반대 측에 배치되는 것을 특징으로 하는 표시 장치.
KR1020150075098A 2015-05-28 2015-05-28 표시 장치 KR102391249B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150075098A KR102391249B1 (ko) 2015-05-28 2015-05-28 표시 장치
US15/146,731 US10747038B2 (en) 2015-05-28 2016-05-04 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150075098A KR102391249B1 (ko) 2015-05-28 2015-05-28 표시 장치

Publications (2)

Publication Number Publication Date
KR20160141145A true KR20160141145A (ko) 2016-12-08
KR102391249B1 KR102391249B1 (ko) 2022-04-28

Family

ID=57399034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150075098A KR102391249B1 (ko) 2015-05-28 2015-05-28 표시 장치

Country Status (2)

Country Link
US (1) US10747038B2 (ko)
KR (1) KR102391249B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019101329A1 (en) * 2017-11-24 2019-05-31 Huawei Technologies Co., Ltd. Display arrangement and thereto related integrated circuit and method and user equipment
CN209000913U (zh) * 2018-11-06 2019-06-18 惠科股份有限公司 一种显示面板和显示装置
KR20210041143A (ko) * 2019-10-04 2021-04-15 삼성전자주식회사 필름 패키지 및 패키지 모듈의 제조 방법
KR20220014374A (ko) 2020-07-23 2022-02-07 삼성디스플레이 주식회사 데이터-스캔 통합 칩을 포함하는 표시 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100266213B1 (ko) * 1997-08-09 2000-09-15 구본준; 론 위라하디락사 패드마진을줄인cog형액정패널
JP3340779B2 (ja) * 1993-01-22 2002-11-05 シチズン時計株式会社 半導体装置
KR20050106689A (ko) * 2004-05-06 2005-11-11 삼성전자주식회사 가요성 인쇄 회로 필름 및 이를 포함하는 액정 표시 장치
KR20050116315A (ko) * 2004-06-07 2005-12-12 매그나칩 반도체 유한회사 평판표시 시스템
KR20080011870A (ko) * 2006-08-01 2008-02-11 엘지.필립스 엘시디 주식회사 액정표시장치
KR20080098657A (ko) * 2006-03-28 2008-11-11 헤모큐에이비 형광 표지된 생물학적 성분을 탐지하는 방법 및 장치
KR20100040198A (ko) * 2008-10-09 2010-04-19 삼성전기주식회사 전자소자 패키지

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3469116B2 (ja) * 1999-01-28 2003-11-25 シャープ株式会社 表示用駆動装置およびそれを用いた液晶モジュール
JP2000276068A (ja) * 1999-03-26 2000-10-06 Seiko Epson Corp 表示装置及び電子機器
KR100598032B1 (ko) * 2003-12-03 2006-07-07 삼성전자주식회사 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 디스플레이패널 어셈블리
KR100721353B1 (ko) 2005-07-08 2007-05-25 삼성전자주식회사 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조
KR100723492B1 (ko) * 2005-07-18 2007-06-04 삼성전자주식회사 디스플레이 드라이버 집적회로 장치와 필름 및 이들을포함하는 모듈
KR20080020858A (ko) * 2006-09-01 2008-03-06 삼성전자주식회사 칩 필름 패키지 및 이를 포함하는 디스플레이 패널어셈블리
JP5503208B2 (ja) * 2009-07-24 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置
US9123700B2 (en) 2012-01-06 2015-09-01 Micron Technology, Inc. Integrated circuit constructions having through substrate vias and methods of forming integrated circuit constructions having through substrate vias
KR101364088B1 (ko) 2012-09-12 2014-02-20 전자부품연구원 인터포저, 그리고 이의 제조 방법
US9343497B2 (en) * 2012-09-20 2016-05-17 Semiconductor Components Industries, Llc Imagers with stacked integrated circuit dies
KR102233188B1 (ko) * 2014-10-29 2021-03-30 삼성디스플레이 주식회사 표시 장치
KR102274576B1 (ko) * 2014-12-31 2021-07-06 엘지디스플레이 주식회사 터치 스크린 일체형 표시 장치
KR20160096739A (ko) * 2015-02-05 2016-08-17 삼성디스플레이 주식회사 표시 장치
KR102396760B1 (ko) * 2015-04-08 2022-05-11 삼성디스플레이 주식회사 표시 장치
KR102322766B1 (ko) * 2015-09-03 2021-11-08 삼성디스플레이 주식회사 디스플레이 장치
CN204948505U (zh) * 2015-09-18 2016-01-06 京东方科技集团股份有限公司 一种柔性基板和显示装置
US9978663B2 (en) * 2015-12-09 2018-05-22 Samsung Display Co., Ltd. Integrated circuit assembly with heat spreader and method of making the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3340779B2 (ja) * 1993-01-22 2002-11-05 シチズン時計株式会社 半導体装置
KR100266213B1 (ko) * 1997-08-09 2000-09-15 구본준; 론 위라하디락사 패드마진을줄인cog형액정패널
KR20050106689A (ko) * 2004-05-06 2005-11-11 삼성전자주식회사 가요성 인쇄 회로 필름 및 이를 포함하는 액정 표시 장치
KR20050116315A (ko) * 2004-06-07 2005-12-12 매그나칩 반도체 유한회사 평판표시 시스템
KR20080098657A (ko) * 2006-03-28 2008-11-11 헤모큐에이비 형광 표지된 생물학적 성분을 탐지하는 방법 및 장치
KR20080011870A (ko) * 2006-08-01 2008-02-11 엘지.필립스 엘시디 주식회사 액정표시장치
KR20100040198A (ko) * 2008-10-09 2010-04-19 삼성전기주식회사 전자소자 패키지

Also Published As

Publication number Publication date
US20160351586A1 (en) 2016-12-01
US10747038B2 (en) 2020-08-18
KR102391249B1 (ko) 2022-04-28

Similar Documents

Publication Publication Date Title
US9922891B2 (en) Film for semiconductor package, semiconductor package using film and display device including the same
US7599193B2 (en) Tape circuit substrate with reduced size of base film
KR102258746B1 (ko) 벤딩부를 갖는 칩 온 필름 패키지
US10607939B2 (en) Semiconductor packages and display devices including the same
US8917227B2 (en) Display
US10903127B2 (en) Film for a package substrate
US20120080789A1 (en) SEMICONDUCTOR CHIP AND MOUNTING STRUCTURE OF THE SAME (as amended)
US20230077996A1 (en) Chip-on-film packages and display apparatuses including the same
US20180049324A1 (en) Semiconductor packages and display devices including the same
US10314172B2 (en) Flexible substrate and display device
CN101574022A (zh) 电子电路装置及其制造方法以及显示装置
KR102391249B1 (ko) 표시 장치
KR20150038842A (ko) 구동 칩, 이를 구비한 표시 장치 및 구동 칩 제조 방법
TW201806109A (zh) 半導體裝置、顯示面板總成、半導體結構
US10325871B2 (en) Display device
KR102554491B1 (ko) 칩온필름 패키지용 회로 기판
US20100044871A1 (en) Semiconductor device, display device, and electronic device
KR20120063202A (ko) 반도체 패키지 및 이를 포함하는 디스플레이 패널 어셈블리
KR20240012820A (ko) 필름 패키지 및 이를 포함하는 패키지 모듈
JP2005259924A (ja) 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置
US20240096904A1 (en) Chip-on-film package and display device including the same
US20230369265A1 (en) Film package and package module including the same
KR20240008178A (ko) 반도체 패키지 및 이를 포함하는 패키지 모듈
TWI404464B (zh) 電路板、覆晶電路和驅動電路之佈線的結構
TW201740173A (zh) 晶片封裝結構

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right