JP3339398B2 - 集積回路内部信号監視装置 - Google Patents
集積回路内部信号監視装置Info
- Publication number
- JP3339398B2 JP3339398B2 JP01857898A JP1857898A JP3339398B2 JP 3339398 B2 JP3339398 B2 JP 3339398B2 JP 01857898 A JP01857898 A JP 01857898A JP 1857898 A JP1857898 A JP 1857898A JP 3339398 B2 JP3339398 B2 JP 3339398B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- internal
- integrated circuit
- ring buffer
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2882—Testing timing characteristics
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路内部信号
監視装置に関するもので、特に、大規模集積回路（以後
ＬＳＩと呼ぶ）システムでの入出力ピン数を増設するこ
となく複数の内部状態の読出しに特徴を有するものであ
る。
監視装置に関するもので、特に、大規模集積回路（以後
ＬＳＩと呼ぶ）システムでの入出力ピン数を増設するこ
となく複数の内部状態の読出しに特徴を有するものであ
る。
【０００２】
【従来の技術】従来、集積回路内部信号監視装置は、特
許公報第２５８０５５８号公報に記載されたものが知ら
れている。
許公報第２５８０５５８号公報に記載されたものが知ら
れている。
【０００３】従来の集積回路内部信号監視装置について
図３を用いて説明する。ＬＳＩ１１内部の本来の機能を
もつ回路ブロック１２内の動作をＬＳＩ外部から観測す
るために、セレクタ１９を準備する。前記セレクタ１９
は、前記回路ブロック１２内部で観測したい信号群２１
を入力とし、ＬＳＩ外部からのセレクト信号３１を入力
ピンを通してセレクタに供給することで、観測したい信
号の指定を行なう。前記セレクト信号３１の値に従っ
て、セレクタ１９は入力信号群２１から複数本の信号３
２を選択して出力ピンを通してＬＳＩ外部に出力してモ
ニタする。
図３を用いて説明する。ＬＳＩ１１内部の本来の機能を
もつ回路ブロック１２内の動作をＬＳＩ外部から観測す
るために、セレクタ１９を準備する。前記セレクタ１９
は、前記回路ブロック１２内部で観測したい信号群２１
を入力とし、ＬＳＩ外部からのセレクト信号３１を入力
ピンを通してセレクタに供給することで、観測したい信
号の指定を行なう。前記セレクト信号３１の値に従っ
て、セレクタ１９は入力信号群２１から複数本の信号３
２を選択して出力ピンを通してＬＳＩ外部に出力してモ
ニタする。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、ＬＳＩ内部において駆動される信号群を、
ＬＳＩ出力ピンを通して外部で観測する際、同時に観測
したい信号数が多くなると、多数の観測用出力ピン、セ
レクト信号入力ピンが必要となり、ＬＳＩ全体のピン数
が増加する問題点がある。
の構成では、ＬＳＩ内部において駆動される信号群を、
ＬＳＩ出力ピンを通して外部で観測する際、同時に観測
したい信号数が多くなると、多数の観測用出力ピン、セ
レクト信号入力ピンが必要となり、ＬＳＩ全体のピン数
が増加する問題点がある。
【０００５】また、ＬＳＩ外部にロジックアナライザ等
でＬＳＩ内部信号を観測するに際し、ＬＳＩ内部状態を
イベント条件として信号解析しようとすると、該イベン
ト条件に関わる内部信号までＬＳＩ外部にあらかじめひ
きだしておく必要があり、入出力ピン数のさらなる増加
につながるという問題があった。
でＬＳＩ内部信号を観測するに際し、ＬＳＩ内部状態を
イベント条件として信号解析しようとすると、該イベン
ト条件に関わる内部信号までＬＳＩ外部にあらかじめひ
きだしておく必要があり、入出力ピン数のさらなる増加
につながるという問題があった。
【０００６】
【課題を解決するための手段】前記課題を解決するため
に、本発明の集積回路内部信号監視装置は、集積回路内
の測定すべき複数の内部信号の変化を検出し、その複数
の内部信号の内の少なくとも一つの内部信号のレベルが
変化した際、その変化した内部信号とそのレベルを示す
とともに他の内部信号のレベルに変化がないことを示す
フラグを順次作成する信号変化情報生成手段と、そのフ
ラグを順次記憶する記憶手段と、その記憶手段への書き
込みを停止させる書き込み停止トリガ信号を発生するト
リガ発生手段とを有し、前記書き込み停止トリガ信号発
生後の前記フラグを順次読み出すことを特徴としたもの
である。
に、本発明の集積回路内部信号監視装置は、集積回路内
の測定すべき複数の内部信号の変化を検出し、その複数
の内部信号の内の少なくとも一つの内部信号のレベルが
変化した際、その変化した内部信号とそのレベルを示す
とともに他の内部信号のレベルに変化がないことを示す
フラグを順次作成する信号変化情報生成手段と、そのフ
ラグを順次記憶する記憶手段と、その記憶手段への書き
込みを停止させる書き込み停止トリガ信号を発生するト
リガ発生手段とを有し、前記書き込み停止トリガ信号発
生後の前記フラグを順次読み出すことを特徴としたもの
である。
【０００７】本発明によれば、従来に比べて非常に少な
い入出力ピン数で、必要な時点近辺のＬＳＩ内部信号を
観測することが可能となり、外部イベント及び内部イベ
ントの発生時近傍の信号状態を容易にデバッグ可能とな
る。
い入出力ピン数で、必要な時点近辺のＬＳＩ内部信号を
観測することが可能となり、外部イベント及び内部イベ
ントの発生時近傍の信号状態を容易にデバッグ可能とな
る。
【０００８】
【発明の実施の形態】本発明の請求項１に記載の集積回
路内部信号監視装置は、集積回路内の測定すべき複数の
内部信号の変化を検出し、その複数の内部信号の内の少
なくとも一つの内部信号のレベルが変化した際、レベル
が変化した内部信号の変化した方向を示すとともに他の
内部信号のレベルに変化がないことを示すフラグを順次
作成する信号変化情報生成手段と、そのフラグを順次記
憶する記憶手段と、その記憶手段への書き込みを停止さ
せる書き込み停止トリガ信号を発生するトリガ発生手段
とを有し、前記書き込み停止トリガ信号発生後の前記フ
ラグを順次読み出すことを特徴としたものであり、信号
変化点の値のみを記憶素子に蓄積し、該記憶素子の情報
を必要に応じて外部から読み出し波形化することによ
り、ＬＳＩ入出力ピン数の削減とともに、ＬＳＩを組み
込んだシステムにおいて、観測したい時期を特定して内
部信号状態を観測することでシステムデバッグが容易に
なる。
路内部信号監視装置は、集積回路内の測定すべき複数の
内部信号の変化を検出し、その複数の内部信号の内の少
なくとも一つの内部信号のレベルが変化した際、レベル
が変化した内部信号の変化した方向を示すとともに他の
内部信号のレベルに変化がないことを示すフラグを順次
作成する信号変化情報生成手段と、そのフラグを順次記
憶する記憶手段と、その記憶手段への書き込みを停止さ
せる書き込み停止トリガ信号を発生するトリガ発生手段
とを有し、前記書き込み停止トリガ信号発生後の前記フ
ラグを順次読み出すことを特徴としたものであり、信号
変化点の値のみを記憶素子に蓄積し、該記憶素子の情報
を必要に応じて外部から読み出し波形化することによ
り、ＬＳＩ入出力ピン数の削減とともに、ＬＳＩを組み
込んだシステムにおいて、観測したい時期を特定して内
部信号状態を観測することでシステムデバッグが容易に
なる。
【０００９】次に、本発明の請求項２に記載された集積
回路内部信号監視装置は、請求項１において、前記記憶
手段はリングバッファにより構成され、前記フラグは順
次時系列的に前記リングバッファに記憶され、集積回路
内部信号と集積回路外部から入力される信号の期待値を
比較し、一致すると前記リングバッファへの書き込みを
停止する書き込み停止トリガ信号を発生することを特徴
としたものであり、記憶手段の容量を小さくすることが
出来るとともに、ＬＳＩ入出力ピン数を増加することな
く、ＬＳＩシステムの内部信号状態を監視出来、システ
ムデバッグが容易になる。
回路内部信号監視装置は、請求項１において、前記記憶
手段はリングバッファにより構成され、前記フラグは順
次時系列的に前記リングバッファに記憶され、集積回路
内部信号と集積回路外部から入力される信号の期待値を
比較し、一致すると前記リングバッファへの書き込みを
停止する書き込み停止トリガ信号を発生することを特徴
としたものであり、記憶手段の容量を小さくすることが
出来るとともに、ＬＳＩ入出力ピン数を増加することな
く、ＬＳＩシステムの内部信号状態を監視出来、システ
ムデバッグが容易になる。
【００１０】（実施の形態１）以下に、本発明の請求項
１に記載された発明の実施の形態について図１、２を用
いて説明する。
１に記載された発明の実施の形態について図１、２を用
いて説明する。
【００１１】図１は、本発明におけるＬＳＩ内部信号監
視装置のブロック構成を示すものであり、図２は、前記
ＬＳＩ１１の内部観測信号群の信号変化情報を記憶素子
に記録する際の動作を説明するための波形図及び記憶内
容を示すものである。
視装置のブロック構成を示すものであり、図２は、前記
ＬＳＩ１１の内部観測信号群の信号変化情報を記憶素子
に記録する際の動作を説明するための波形図及び記憶内
容を示すものである。
【００１２】ＬＳＩ１１の本来の機能を持つ回路ブロッ
ク１２内の動作をＬＳＩ１１外部から観測するために、
回路ブロック１２の内部の観測対象信号群２１を以下の
構成を用いて処理する。前記信号群２１は、信号変化情
報生成部１３に入力され、全信号群２１のうち任意信号
の変化した時点で、その変化直後の信号レベルとそれ以
外の信号が無変化であることを示すフラグ２８を生成
し、リングバッファ１４に順次記憶させる。リングバッ
ファ１４への書き込みを停止させるタイミングは、イベ
ントトリガ発生部１５から出力される書き込み停止トリ
ガ信号２７に依っている。
ク１２内の動作をＬＳＩ１１外部から観測するために、
回路ブロック１２の内部の観測対象信号群２１を以下の
構成を用いて処理する。前記信号群２１は、信号変化情
報生成部１３に入力され、全信号群２１のうち任意信号
の変化した時点で、その変化直後の信号レベルとそれ以
外の信号が無変化であることを示すフラグ２８を生成
し、リングバッファ１４に順次記憶させる。リングバッ
ファ１４への書き込みを停止させるタイミングは、イベ
ントトリガ発生部１５から出力される書き込み停止トリ
ガ信号２７に依っている。
【００１３】次に、イベントトリガ発生の流れを説明す
る。トリガイベントとしては、ＬＳＩ外部からの信号２
４の変化を元にする場合と、回路ブロック１２の内部信
号２２の変化を元にする場合の２種類がある。前者の場
合は、外部からの信号２４の変化を元に書き込み停止ト
リガ信号２７を発行する。後者の場合は、内部信号２２
の変化を元に書き込み停止トリガ信号２７を発生させる
ことになり、内部信号２２のうちトリガイベントとして
用いる信号をＬＳＩ外部から設定されるイベント指定信
号２３によってセレクタ１８を用いて選択して内部状態
ラッチ部１６に記憶させ、前記イベント指定信号２３に
より選択される信号の期待値をイベント指定部１７に書
き込み、トリガ要因となる信号の値２５とイベント指定
部に書き込まれた期待される信号値２６をイベントトリ
ガ発生部１５が常時比較し、一致した時点でトリガ信号
２７が発行される。
る。トリガイベントとしては、ＬＳＩ外部からの信号２
４の変化を元にする場合と、回路ブロック１２の内部信
号２２の変化を元にする場合の２種類がある。前者の場
合は、外部からの信号２４の変化を元に書き込み停止ト
リガ信号２７を発行する。後者の場合は、内部信号２２
の変化を元に書き込み停止トリガ信号２７を発生させる
ことになり、内部信号２２のうちトリガイベントとして
用いる信号をＬＳＩ外部から設定されるイベント指定信
号２３によってセレクタ１８を用いて選択して内部状態
ラッチ部１６に記憶させ、前記イベント指定信号２３に
より選択される信号の期待値をイベント指定部１７に書
き込み、トリガ要因となる信号の値２５とイベント指定
部に書き込まれた期待される信号値２６をイベントトリ
ガ発生部１５が常時比較し、一致した時点でトリガ信号
２７が発行される。
【００１４】イベントトリガ発生部１５が発行した書き
込み停止トリガ信号２７により、リングバッファ１４へ
のフラグ情報２８の書き込みは停止する。前記書き込み
停止トリガ信号２７は、ＬＳＩ１１の外部に出力され、
リングバッファ１４への書き込み停止が外部に伝わり、
ＬＳＩ１１の外部にリングバッファ１４から信号情報２
９を読み出す。この読み出しにおいては、１本のシリア
ルピンで対応することも可能である。外部では、該読み
出し情報を元に内部信号波形を再生する。
込み停止トリガ信号２７により、リングバッファ１４へ
のフラグ情報２８の書き込みは停止する。前記書き込み
停止トリガ信号２７は、ＬＳＩ１１の外部に出力され、
リングバッファ１４への書き込み停止が外部に伝わり、
ＬＳＩ１１の外部にリングバッファ１４から信号情報２
９を読み出す。この読み出しにおいては、１本のシリア
ルピンで対応することも可能である。外部では、該読み
出し情報を元に内部信号波形を再生する。
【００１５】次に、ＬＳＩ１１の内部観測信号群の信号
変化情報を記憶するリングバッファ１４（ロケーション
は８個の場合）への書き込み情報であるフラグ２８の書
き込み動作について、図２を用いて説明する。４種類の
信号が信号変化情報生成部１３に入力される場合を想定
する。まず、信号Ａが”Ｌ”から”Ｈ”と変化する
［１］において、他の信号は変化していないので、リン
グバッファ１４への書き込み情報であるフラグ２８は、
信号Ａは立ち上がり直後が”Ｈ”を示す”１”を、その
他の信号については変化なしを示す”２”となる。次に
信号Ｂが”Ｈ”から”Ｌ”へ変化する［２］において、
リングバッファ１４への書き込み情報のフラグ２８は、
信号Ｂは立ち下がり直後が”Ｌ”を示す”０”を、その
他の信号については変化なしを示す”２”となる。以下
同様にして、リングバッファ１４に順次、信号変化点に
おけるフラグ情報を書き込む。
変化情報を記憶するリングバッファ１４（ロケーション
は８個の場合）への書き込み情報であるフラグ２８の書
き込み動作について、図２を用いて説明する。４種類の
信号が信号変化情報生成部１３に入力される場合を想定
する。まず、信号Ａが”Ｌ”から”Ｈ”と変化する
［１］において、他の信号は変化していないので、リン
グバッファ１４への書き込み情報であるフラグ２８は、
信号Ａは立ち上がり直後が”Ｈ”を示す”１”を、その
他の信号については変化なしを示す”２”となる。次に
信号Ｂが”Ｈ”から”Ｌ”へ変化する［２］において、
リングバッファ１４への書き込み情報のフラグ２８は、
信号Ｂは立ち下がり直後が”Ｌ”を示す”０”を、その
他の信号については変化なしを示す”２”となる。以下
同様にして、リングバッファ１４に順次、信号変化点に
おけるフラグ情報を書き込む。
【００１６】リングバッファ１４の最終［８］までフラ
グ書き込みを終えると、次の変化点［９］では、［９］
時点のフラグ情報（信号Ｂは”１”、その他は”２”）
を再びリングバッファ１４の先頭情報に上書きする。こ
の例では、変化点［１０］の状態までのフラグ情報をリ
ングバッファ１４に書き込んだ状態で、リングバッファ
１４のアドレスポインタが図内のポインタ位置を指して
いる。もし、この時点でイベントトリガ発生部１５から
の書き込み停止トリガ信号２７が発行された場合、前記
フラグ情報２８のリングバッファ１４への書き込みは停
止する。その後、外部からリングバッファ１４の情報を
読み出す場合は、前記ポインタから［３］、［４］、
［５］、［６］、［７］、［８］、［９］、［１０］の
順で出力フラグ情報２９を読み出し、信号Ａ、Ｂ、Ｃ、
Ｄの波形を再生することが可能となる。
グ書き込みを終えると、次の変化点［９］では、［９］
時点のフラグ情報（信号Ｂは”１”、その他は”２”）
を再びリングバッファ１４の先頭情報に上書きする。こ
の例では、変化点［１０］の状態までのフラグ情報をリ
ングバッファ１４に書き込んだ状態で、リングバッファ
１４のアドレスポインタが図内のポインタ位置を指して
いる。もし、この時点でイベントトリガ発生部１５から
の書き込み停止トリガ信号２７が発行された場合、前記
フラグ情報２８のリングバッファ１４への書き込みは停
止する。その後、外部からリングバッファ１４の情報を
読み出す場合は、前記ポインタから［３］、［４］、
［５］、［６］、［７］、［８］、［９］、［１０］の
順で出力フラグ情報２９を読み出し、信号Ａ、Ｂ、Ｃ、
Ｄの波形を再生することが可能となる。
【００１７】
【発明の効果】以上のように本発明によれば、観測する
内部制御信号の数に関係なく、使用する入出力ピンの本
数が少なくてすむため、同時に多数の信号を観測するこ
とが出来る集積回路内部信号監視装置を提供することが
可能となる。従来に比べＬＳＩのチップサイズを小型化
出来るとともに、ＬＳＩを含むシステムデバッグ時にお
いて、外部ロジックアナライザを用いてのトリガ作成や
信号解析する必要がなく、イベントトリガ発生時期近辺
の内部制御信号の位相関係が容易に調査可能となる。
内部制御信号の数に関係なく、使用する入出力ピンの本
数が少なくてすむため、同時に多数の信号を観測するこ
とが出来る集積回路内部信号監視装置を提供することが
可能となる。従来に比べＬＳＩのチップサイズを小型化
出来るとともに、ＬＳＩを含むシステムデバッグ時にお
いて、外部ロジックアナライザを用いてのトリガ作成や
信号解析する必要がなく、イベントトリガ発生時期近辺
の内部制御信号の位相関係が容易に調査可能となる。
【図１】本発明の実施の形態における集積回路内部信号
監視装置のブロック構成図
監視装置のブロック構成図
【図２】本発明の実施の形態における集積回路内部信号
監視装置の観測信号群の波形図とリングバッファの記録
状態を模式的に説明するための図
監視装置の観測信号群の波形図とリングバッファの記録
状態を模式的に説明するための図
【図３】従来の集積回路内部信号監視装置のブロック構
成図
成図
１１ ＬＳＩ本体 １２ ＬＳＩ本来の動作に関わる回路ブロック １３ 信号変化情報生成部 １４ リングバッファ １５ イベントトリガ発生部 １６ 内部状態ラッチ部 １７ イベント指定部 １８、１９ セレクタ ２１ 回路ブロック内部の観測対象信号群 ２２ イベントトリガの対象となる内部信号 ２３ 外部イベント指定信号情報 ２４ 外部トリガ信号 ２５ イベントトリガの対象となるＬＳＩ内部状態出力
信号値 ２６ イベントトリガのための期待信号値 ２７ リングバッファ書き込み停止トリガ信号 ２８ 内部信号変化情報を示す書き込みフラグ ２９ リングバッファ出力フラグ
信号値 ２６ イベントトリガのための期待信号値 ２７ リングバッファ書き込み停止トリガ信号 ２８ 内部信号変化情報を示す書き込みフラグ ２９ リングバッファ出力フラグ
Claims (2)
- 【請求項１】 集積回路内の測定すべき複数の内部信号
の変化を検出し、その複数の内部信号の内の少なくとも
一つの内部信号のレベルが変化した際、レベルが変化し
た内部信号の変化した方向を示すとともに他の内部信号
のレベルに変化がないことを示すフラグを順次作成する
信号変化情報生成手段と、そのフラグを順次記憶する記
憶手段と、その記憶手段への書き込みを停止させる書き
込み停止トリガ信号を発生するトリガ発生手段とを有
し、前記書き込み停止トリガ信号発生後の前記フラグを
順次読み出すことを特徴とする集積回路内部信号監視装
置。 - 【請求項２】前記記憶手段はリングバッファにより構成
され、前記フラグは順次時系列的に前記リングバッファ
に記憶され、集積回路内部信号と集積回路外部から入力
される信号の期待値を比較し、一致すると前記リングバ
ッファへの書き込みを停止する書き込み停止トリガ信号
を発生することを特徴とする請求項１に記載の集積回路
内部信号監視装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01857898A JP3339398B2 (ja) | 1998-01-30 | 1998-01-30 | 集積回路内部信号監視装置 |
| PCT/JP1999/004103 WO2001013135A1 (fr) | 1998-01-30 | 1999-07-29 | Appareil de controle de signaux internes de circuit integre |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01857898A JP3339398B2 (ja) | 1998-01-30 | 1998-01-30 | 集積回路内部信号監視装置 |
| PCT/JP1999/004103 WO2001013135A1 (fr) | 1998-01-30 | 1999-07-29 | Appareil de controle de signaux internes de circuit integre |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11212827A JPH11212827A (ja) | 1999-08-06 |
| JP3339398B2 true JP3339398B2 (ja) | 2002-10-28 |
Family
ID=26355279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01857898A Expired - Fee Related JP3339398B2 (ja) | 1998-01-30 | 1998-01-30 | 集積回路内部信号監視装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3339398B2 (ja) |
| WO (1) | WO2001013135A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4787624B2 (ja) * | 2006-02-10 | 2011-10-05 | エヌイーシーコンピュータテクノ株式会社 | デバッグ回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4631697A (en) * | 1983-08-11 | 1986-12-23 | Duffers Scientific, Inc. | Signal controlled waveform recorder |
| JPH04171542A (ja) * | 1990-11-06 | 1992-06-18 | Nec Corp | デバッグ機能内蔵マイクロプロセッサ |
| JPH0534416A (ja) * | 1991-07-30 | 1993-02-09 | Nec Ibaraki Ltd | 半導体論理集積回路 |
| US5347540A (en) * | 1992-07-08 | 1994-09-13 | Tektronix, Inc. | Dynamic storage allocation in a logic analyzer |
| JPH0863374A (ja) * | 1994-08-22 | 1996-03-08 | Toshiba Corp | トレース機能内蔵型ｌｓｉ |
-
1998
- 1998-01-30 JP JP01857898A patent/JP3339398B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-29 WO PCT/JP1999/004103 patent/WO2001013135A1/ja active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001013135A1 (fr) | 2001-02-22 |
| JPH11212827A (ja) | 1999-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7603595B2 (en) | Memory test circuit and method | |
| US4835675A (en) | Memory unit for data tracing | |
| US4586181A (en) | Test pattern generating apparatus | |
| US7559003B2 (en) | Semiconductor memory test apparatus | |
| JP3367848B2 (ja) | 半導体デバイスのテスト装置 | |
| US20050262401A1 (en) | Central processing unit and micro computer | |
| JPH10144095A (ja) | 半導体メモリ試験装置用不良解析メモリ | |
| US6006350A (en) | Semiconductor device testing apparatus and method for testing memory and logic sections of a semiconductor device | |
| JP3339398B2 (ja) | 集積回路内部信号監視装置 | |
| US20080082874A1 (en) | FBM generation device and FBM generation method | |
| JP3384272B2 (ja) | フェイルメモリ | |
| EP1734537A2 (en) | Bitmap analysis system and method for high speed testing of a memory device | |
| KR100400957B1 (ko) | 집적회로 내부신호 감시장치 | |
| CN1171094C (zh) | 集成电路内部信号监控设备 | |
| JPH11283397A (ja) | 半導体記憶装置とその試験方法 | |
| JP2000065904A (ja) | 半導体試験装置 | |
| JP2583056B2 (ja) | Ｉｃテストシステム | |
| JP3018431B2 (ja) | 半導体メモリ用オンチップテスト方式 | |
| KR100296425B1 (ko) | 메모리 결함 에뮬레이터 | |
| JP2002222923A (ja) | 半導体集積回路 | |
| JP2762325B2 (ja) | メモリテスター | |
| JP2000285698A (ja) | メモリ試験装置 | |
| JPH0997194A (ja) | フェイルメモリのデータ取得装置 | |
| JP2000339190A (ja) | 半導体集積回路 | |
| JPS6011400B2 (ja) | Ｉｃ試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070816 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |