JP3331635B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3331635B2 JP3331635B2 JP26383492A JP26383492A JP3331635B2 JP 3331635 B2 JP3331635 B2 JP 3331635B2 JP 26383492 A JP26383492 A JP 26383492A JP 26383492 A JP26383492 A JP 26383492A JP 3331635 B2 JP3331635 B2 JP 3331635B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- semiconductor device
- circuit pattern
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Description
実装体に関するものである。
と対向させ、前記半導体素子1の電極を前記外部回路基
板6のパターン5上に接続するという、いわゆるフリッ
プチップ実装方式に使用される半導体素子の電極は、従
来、図3のように、Al電極層2上に、スパッタリング
により設けたCr層7及びCu層8の、いわゆるバリア
メタル層を介し、電解メッキによりCuメッキ層9を3
〜4μm程度設け、さらに、100μm程度の半田を施
し突起状にした、いわゆる半田バンプの電極が主流であ
った。
術でのハンダバンプの電極では、図3で示したCuメッ
キ層9の厚さが3〜4μmと非常に薄いために、フリッ
プチップ実装の際、図4のように、Cuメッキ層9と外
部回路基板6とのパターンとの間のギャップ10が大き
くなる。例えば、半導体素子1にかかる圧力が小さい場
合、図4(a)のように、半田4による接続が不十分で
あるのに対し、かかる圧力が大きい場合、図4(b)の
ように、半田の流れ出しにより、パターン間でショート
する可能性が高くなるので、回路パターンの細密化が困
難になるという問題点を有する。そこで本発明はこのよ
うな問題点を解決するもので、その目的とするところ
は、前記ギャップの均一化による半導体装置の品質安定
化及びハンダバンプ製作工程の簡素化、低コスト化を提
供するところにある。
装置は、回路パターンを有する外部回路基板と、前記回
路パターンに電気的に接続された電極を有し、前記外部
回路基板に向けて前記電極を有する表面が配置された半
導体素子と、を含む半導体装置であって、前記電極は、
Ni層と半田層とを含み、前記半田層が前記回路パター
ンに接するように配置されており、前記半田層は、少な
くとも前記回路パターンの側面に被着していることを特
徴とする。 (2) 本発明の半導体装置は、回路パターンを有する
外部回路基板と、前記回路パターンに電気的に接続され
た電極を有し、前記外部回路基板に向けて前記電極を有
する表面が配置された半導体素子と、を含む半導体装置
であって、前記電極は、Ni層と前記Ni層の上方に設
けられた半田層とを含み、前記半田層が前記回路パター
ンに接して配置されており、前記Ni層は、前記回路パ
ターンの少なくとも一部に接触していることを特徴とす
る。 (3) 本発明の半導体装置は、上記(1)又は(2)
に記載の半導体装置において、前記Ni層の厚みは、前
記半田層の厚みよりも厚いことを特徴とする。 (4) 本発明の半導体装置は、上記(1)から(3)
のいずれかに記載の半導体装置において、前記Ni層
は、無電解メッキにより形成されてなることを特徴とす
る。 (5) 本発明の半導体装置は、上記(1)から(4)
に記載の半導体装置において、前記電極は、前記半導体
素子の表面に設けられた電極層を含み、前記Ni層は、
前記電極層の表面に接して設けられることを特徴とす
る。 (6) 本発明の半導体装置は、上記(1)から(5)
のいずれかに記載の半導体装置において、前記電極は、
前記半導体素子の表面に露出している部分の全面が前記
半田層で覆われていることを特徴とする。 (7) 本発明の半導体装置の製造方法は、Ni層と前
記Ni層の上方に設けられた半田層とを含む電極を有す
る半導体素子を、前記電極を有する表面と回路パターン
を有する外部回路基板とを対向させて配置する工程と、
少なくとも前記回路パターンの側面に前記半田層を被着
させ、前記電極と前記回路パターンとを熱圧着して、前
記電極と前記回路パターンとを電気的に接続する工程
と、を有することを特徴とする。 (8) 本発明の半導体装置の製造方法は、Ni層と前
記Ni層の上方の半田層とを含む電極を有する半導体素
子を、前記電極を有する表面と回路パターンを有する外
部回路基板とを対向させて配置する工程と、前記電極と
前記回路パターンとを熱圧着して、少なくとも前記Ni
層を前記回路パターンの少なくとも一部に接触させて、
前記電極と前記回路パターンとを電気的に接続する工程
と、を有することを特徴とする。 (9) 本発明の半導体装置の製造方法は、上記(7)
又は(8)に記載の半導体装置の製造方法において、さ
らに、前記半導体素子と前記外部回路基板とを対向させ
て配置する工程の前に、前記半導体素子の表面に前記半
導体素子の前記電極を設ける工程を有し、前記電極を設
ける工程において、前記Ni層は無電解メッキ法により
形成され、前記半田層はディッピングにより形成される
ことを特徴とする。 (10) 本発明の半導体装置の製造方法は、半導体素
子の表面の電極層の上方にNi層を設ける工程と、半田
浴に前記半導体素子を浸漬する工程と、等速で前記半田
浴から前記半導体素子を引き上げ、前記Ni層の上方に
前記Ni層よりも薄い前記半田層を設ける工程と、を有
することを特徴とする。 (11) 本発明の半導体装置の製造方法は、上記(1
0)記載の半導体装置の製造方法において、前記Ni層
の上方に前記半田層を設ける工程において、前記半導体
素子の前記電極が設けられた表面にN2パージした熱風
を吹き付け、前記半導体素子の前記電極以外に付着した
半田を除去する工程を有することを特徴とする。
厚高に形成したNiメッキ層上に、半田をディッピング
することにより、ボンディングの際、突起状のNiメッ
キ層と外部回路基板のパターンが接触し、突起状のNi
メッキ層が、ギャップを保持するため、半導体素子と外
部回路基板との間のギャップが均一化される。
図4により説明する。
して、Al電極層2表面を洗浄するため、前記半導体素
子1表面にUV照射(照射時間2分)及びArプラズマ
(100W・5分)を施す。さらに、この半導体素子1
を、パラジウム濃度0.03g/l、液温5℃の塩化パ
ラジウム溶液中に2分間浸漬させ、Al電極層2表面を
活性化させる。活性化した後、直ちに、Niイオン濃度
3.0g/l(pH5.5)、液温65℃の無電解Ni
メッキ液中に、2時間静止状態で浸漬させ、厚さ15μ
m程度のNiメッキ層3を設ける。さらに、230℃に
加熱した半田浴(半田組成;Sn:Pb=6:4)中
に、半導体素子1を、能動面と液面が平行になる状態で
1〜2分浸漬させた後、ゆっくり等速で引き上げること
により、Niメッキ層3上に厚さ3〜4μmの半田層4
を形成することができる。このとき、半導体素子1を等
速で引き上げながら、N2でパージした熱風を浴外から
出た前記半導体素子1の能動面に吹きつけ、電極部分以
外に付着した余分な半田を払い落とす。このとき、Ni
メッキ層3が15μmと比較的厚く、しかもバンプ状に
形成されているため、重力及び表面張力の作用により、
半田層4は、バンプ状のNiメッキ層3表面を3〜4μ
mの厚みでコーティングされた状態で形成されることに
なる。このようにして製作した半田バンプを有する半導
体素子1を、外部回路基板6と対向させ、前記半導体素
子の電極を、パターン5上に熱圧着(条件:250℃,
5.0g/bump)により接続すると、図2のように、良
好な接合状態が得られる。図4に示した従来例と比較し
てもわかるように、従来は、半導体素子1のAl電極層
2上に3〜4μmと比較的薄く電解メッキされたCuメ
ッキ層9と外部回路基板6上のパターン5とが、半田を
介して接続されていたため、前記半導体素子1と前記外
部回路基板6との間のギャップ10が不均一になり、例
えば、前記半導体素子1に加える熱圧着条件の圧力が
「2.0g/bump」と小さかった場合、図4(a)のよ
うに、接続が不十分になったり、逆に、加える圧力が
「15g/bump」と大きかった場合、図4(b)のよう
に半田の流れ出しによるパターン間のショートを引き起
こす原因となった。ところが、本発明の場合は、熱圧着
の際、図2のようにバンプ状のNiメッキ層3とパター
ン5とが接触するため、ギャップ10を均一に保つこと
ができると同時に、半田層4が、3〜4μmの厚さで、
前記Niメッキ層上をコーティングするように形成され
ているため、半田量の調節が容易になり、半田の流れ出
しによるパターン間のショートを防ぐことができる。
は、半導体素子のAl電極層上にNiメッキ層を厚く形
成することにより、フリップチップ実装方式による接続
の際、半導体素子と外部回路基板との間のギャップが均
一になると同時に、半田量の調節が容易になり、半田の
流れ出しによるパターン間のショートを防止できること
から、品質の良い半導体装置を得ることができる。さら
に、半田バンプ製作工程に関しても、従来のバンプ状電
極の製作工程と比較して、本発明の半田バンプには、蒸
着工程やフォト工程がないことや、金属バンプの形成
を、機械及び装置の点で、比較的安価な無電解メッキ法
で行なうことから、製作工程の簡素化ならびに低コスト
化を図ることができる。
ンダバンプの断面図。
装された半導体装置の断面図。
ダバンプの断面図。
された半導体装置の断面図。 (a) 半導体素子に加える圧力が小さい場合の断面
図。 (b) 半導体素子に加える圧力が大きい場合の断面
図。
Claims (11)
- 【請求項1】 回路パターンを有する外部回路基板と、 前記回路パターンに電気的に接続された電極を有し、前
記外部回路基板に向けて前記電極を有する表面が配置さ
れた半導体素子と、を含む半導体装置であって、 前記電極は、Ni層と半田層とを含み、前記半田層が前
記回路パターンに接するように配置されており、 前記半田層は、少なくとも前記回路パターンの側面に被
着していることを特徴とする半導体装置。 - 【請求項2】 回路パターンを有する外部回路基板と、 前記回路パターンに電気的に接続された電極を有し、前
記外部回路基板に向けて前記電極を有する表面が配置さ
れた半導体素子と、を含む半導体装置であって、 前記電極は、Ni層と前記Ni層の上方に設けられた半
田層とを含み、前記半田層が前記回路パターンに接して
配置されており、 前記Ni層は、前記回路パターンの少なくとも一部に接
触していることを特徴とする半導体装置。 - 【請求項3】 請求項1又は2に記載の半導体装置にお
いて、 前記Ni層の厚みは、前記半田層の厚みよりも厚いこと
を特徴とする半導体装置。 - 【請求項4】 請求項1から3のいずれかに記載の半導
体装置において、 前記Ni層は、無電解メッキにより形成されてなること
を特徴とする半導体装置。 - 【請求項5】 請求項1から4に記載の半導体装置にお
いて、 前記電極は、前記半導体素子の表面に設けられた電極層
を含み、 前記Ni層は、前記電極層の表面に接して設けられるこ
とを特徴とする半導体装置。 - 【請求項6】 請求項1から5のいずれかに記載の半導
体装置において、 前記電極は、前記半導体素子の表面に露出している部分
の全面が前記半田層で覆われていることを特徴とする半
導体装置。 - 【請求項7】 Ni層と前記Ni層の上方に設けられた
半田層とを含む電極を有する半導体素子を、前記電極を
有する表面と回路パターンを有する外部回路基板とを対
向させて配置する工程と、 少なくとも前記回路パターンの側面に前記半田層を被着
させ、前記電極と前記回路パターンとを熱圧着して、前
記電極と前記回路パターンとを電気的に接続する工程
と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項8】 Ni層と前記Ni層の上方の半田層とを
含む電極を有する半導体素子を、前記電極を有する表面
と回路パターンを有する外部回路基板とを対向させて配
置する工程と、 前記電極と前記回路パターンとを熱圧着して、少なくと
も前記Ni層を前記回路パターンの少なくとも一部に接
触させて、前記電極と前記回路パターンとを電気的に接
続する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項9】 請求項7又は8に記載の半導体装置の製
造方法において、 さらに、前記半導体素子と前記外部回路基板とを対向さ
せて配置する工程の前に、前記半導体素子の表面に前記
半導体素子の前記電極を設ける工程を有し、 前記電極を設ける工程において、前記Ni層は無電解メ
ッキ法により形成され、前記半田層はディッピングによ
り形成されることを特徴とする半導体装置の製造方法。 - 【請求項10】 半導体素子の表面の電極層の上方にN
i層を設ける工程と、 半田浴に前記半導体素子を浸漬する工程と、 等速で前記半田浴から前記半導体素子を引き上げ、前記
Ni層の上方に前記Ni層よりも薄い前記半田層を設け
る工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項11】 請求項10記載の半導体装置の製造方
法において、 前記Ni層の上方に前記半田層を設ける工程において、
前記半導体素子の前記電極が設けられた表面にN2パー
ジした熱風を吹き付け、前記半導体素子の前記電極以外
に付着した半田を除去する工程を有することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26383492A JP3331635B2 (ja) | 1992-10-01 | 1992-10-01 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26383492A JP3331635B2 (ja) | 1992-10-01 | 1992-10-01 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06120226A JPH06120226A (ja) | 1994-04-28 |
JP3331635B2 true JP3331635B2 (ja) | 2002-10-07 |
Family
ID=17394876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26383492A Expired - Lifetime JP3331635B2 (ja) | 1992-10-01 | 1992-10-01 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3331635B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3700598B2 (ja) * | 2001-03-21 | 2005-09-28 | セイコーエプソン株式会社 | 半導体チップ及び半導体装置、回路基板並びに電子機器 |
US9084377B2 (en) * | 2007-03-30 | 2015-07-14 | Stats Chippac Ltd. | Integrated circuit package system with mounting features for clearance |
-
1992
- 1992-10-01 JP JP26383492A patent/JP3331635B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06120226A (ja) | 1994-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3761309A (en) | Ctor components into housings method of producing soft solderable contacts for installing semicondu | |
US4652336A (en) | Method of producing copper platforms for integrated circuits | |
US5842626A (en) | Method for coupling surface mounted capacitors to semiconductor packages | |
JP2785338B2 (ja) | 半導体装置の製造方法 | |
US6372624B1 (en) | Method for fabricating solder bumps by wave soldering | |
US5780931A (en) | Surface mounting semiconductor device and semiconductor mounting component | |
KR100275381B1 (ko) | 반도체 패키지용 리드프레임 및 리드프레임도금방법 | |
JP3483490B2 (ja) | 半導体装置の製造方法 | |
JP3331635B2 (ja) | 半導体装置及びその製造方法 | |
US4387116A (en) | Conditioner for adherence of nickel to a tin oxide surface | |
JP3369665B2 (ja) | 半導体パッケージ用のセラミック製リッド基板およびセラミック製リッド | |
JP2000038682A (ja) | ニッケルめっき方法及び半導体装置 | |
JPH05315731A (ja) | 配線基板の接続パッドの製造方法 | |
JP2811741B2 (ja) | 半導体装置の製造方法 | |
JP2000012605A (ja) | 半導体チップの電極部の形成方法 | |
JPH02253628A (ja) | 半導体装置の製造方法 | |
JPH03101234A (ja) | 半導体装置の製造方法 | |
JP3561582B2 (ja) | 半導体装置の製造方法 | |
JPH0465832A (ja) | 半導体装置の製造方法 | |
JPH09148331A (ja) | 半導体集積回路装置およびその製造方法 | |
JP3297717B2 (ja) | 半導体装置の電極形成方法 | |
JPH02276249A (ja) | 半導体回路バンプの製造方法 | |
JPH0252436A (ja) | ハンダバンプ製造方法 | |
JPS61225839A (ja) | バンプ電極の形成方法 | |
JP3242827B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090726 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20110726 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20120726 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20130726 |