JP3331103B2 - Ｉｃテスタの電流測定装置 - Google Patents
Ｉｃテスタの電流測定装置Info
- Publication number
- JP3331103B2 JP3331103B2 JP20910395A JP20910395A JP3331103B2 JP 3331103 B2 JP3331103 B2 JP 3331103B2 JP 20910395 A JP20910395 A JP 20910395A JP 20910395 A JP20910395 A JP 20910395A JP 3331103 B2 JP3331103 B2 JP 3331103B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- output
- test
- output short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、被試験用半導体（以下
ＤＵＴと称する）の入出力直流特性試験を行う直流試験
ユニットでＩＣテスタの電流測定装置に関する。
ＤＵＴと称する）の入出力直流特性試験を行う直流試験
ユニットでＩＣテスタの電流測定装置に関する。
【０００２】
【従来の技術】ＩＣテスタでは、ＤＵＴの入出力の直流
試験を行うための直流試験ユニットを備えているが、一
般の入出力直流特性試験に対して、ＤＵＴや接続する周
辺回路の保護のための出力短絡電流測定では、比較的大
きな電流制限及び電流測定回路が必要である。ＤＵＴの
出力短絡電流測定のために、入出力試験用の直流試験ユ
ニットは短絡電流に耐える回路を備えなくてはならず、
小型化、低電力化の障害となっていた。
試験を行うための直流試験ユニットを備えているが、一
般の入出力直流特性試験に対して、ＤＵＴや接続する周
辺回路の保護のための出力短絡電流測定では、比較的大
きな電流制限及び電流測定回路が必要である。ＤＵＴの
出力短絡電流測定のために、入出力試験用の直流試験ユ
ニットは短絡電流に耐える回路を備えなくてはならず、
小型化、低電力化の障害となっていた。
【０００３】ＤＵＴの出力短絡電流試験の基本構成図を
図３に示す。回路のトランジスタＴｒ１のコレクタに電
圧Ｖｃｃを印加してＤＵＴの出力短絡電流試験を行う。
トランジスタＴｒ１のエミッタとトランジスタＴｒ２の
コレクタの間に組み込まれた電流制限素子８の電流保護
能力をテストするためにトランジスタＴｒ２のコレクタ
側を接地させて流れる出力短絡電流ＩＨ例えば２００ｍ
Ａ流して電流制限素子８が働き保護回路が作動するかを
テストする。短絡試験の場合の各トランジスタＴｒ１、
Ｔｒ２の消費電力はトランジスタＴｒ１でＰＨ＝Ｖｃｅ
１×ＩＨでトランジスタＴｒ２でＰＬ＝Ｖｃｅ２×ＩＬ
となる。
図３に示す。回路のトランジスタＴｒ１のコレクタに電
圧Ｖｃｃを印加してＤＵＴの出力短絡電流試験を行う。
トランジスタＴｒ１のエミッタとトランジスタＴｒ２の
コレクタの間に組み込まれた電流制限素子８の電流保護
能力をテストするためにトランジスタＴｒ２のコレクタ
側を接地させて流れる出力短絡電流ＩＨ例えば２００ｍ
Ａ流して電流制限素子８が働き保護回路が作動するかを
テストする。短絡試験の場合の各トランジスタＴｒ１、
Ｔｒ２の消費電力はトランジスタＴｒ１でＰＨ＝Ｖｃｅ
１×ＩＨでトランジスタＴｒ２でＰＬ＝Ｖｃｅ２×ＩＬ
となる。
【０００４】従来の技術によるＩＣテスタの出力短絡電
流測定のための入出力試験用の直流試験ユニットのブロ
ック図を図４に示す。出力短絡電流測定が必要なピンは
一個のＤＵＴに何箇所もある、一か所のピンについて説
明する。ＤＵＴの出力短絡電流テストを行う場合は、電
圧印加電流測定機能と電流制限機能を持ったデバイス電
源ユニット１０よりＤＵＴに規定の電圧を印加して、Ｄ
ＵＴの出力電流Ｉ１はＤＵＴの入出力ピンに対するイン
タフェースとして使用さるピンエレクトロニクス部２０
を経由して出力電流Ｉ２は入出力直流試験ユニット３０
へ入力する、電圧印加電流測定機能と電流制限機能を持
った入出力直流試験ユニット３０はＤＵＴの電流制御用
の保護回路が正常に動作するかのテストを直接短絡でき
る回路を持ってＤＵＴの出力短絡電流を測定する。
流測定のための入出力試験用の直流試験ユニットのブロ
ック図を図４に示す。出力短絡電流測定が必要なピンは
一個のＤＵＴに何箇所もある、一か所のピンについて説
明する。ＤＵＴの出力短絡電流テストを行う場合は、電
圧印加電流測定機能と電流制限機能を持ったデバイス電
源ユニット１０よりＤＵＴに規定の電圧を印加して、Ｄ
ＵＴの出力電流Ｉ１はＤＵＴの入出力ピンに対するイン
タフェースとして使用さるピンエレクトロニクス部２０
を経由して出力電流Ｉ２は入出力直流試験ユニット３０
へ入力する、電圧印加電流測定機能と電流制限機能を持
った入出力直流試験ユニット３０はＤＵＴの電流制御用
の保護回路が正常に動作するかのテストを直接短絡でき
る回路を持ってＤＵＴの出力短絡電流を測定する。
【０００５】ＤＵＴの通常電流の入出力試験はスイッチ
Ｋ０をオンとして、スイッチＫ５をオフとして、抵抗Ｒ
３、Ｒ４の電流レンジで試験を行う。出力短絡電流試験
はスイッチＫ０をオンとして、スイッチＫ４をオフとし
て、スイッチＫ５をオンとして、抵抗Ｒ５の電流レンジ
で試験を行う。
Ｋ０をオンとして、スイッチＫ５をオフとして、抵抗Ｒ
３、Ｒ４の電流レンジで試験を行う。出力短絡電流試験
はスイッチＫ０をオンとして、スイッチＫ４をオフとし
て、スイッチＫ５をオンとして、抵抗Ｒ５の電流レンジ
で試験を行う。
【０００６】ＤＵＴの通常電流は８ｍＡ程度であり、バ
ッファ用として２４ｍＡ／４８ｍＡ程度であるため６０
ｍＡ程度の電流容量であればよいが、ＤＵＴの電流制御
作用の保護回路が正常に動作するかテストを行う短絡回
路ではＤＵＴの出力短絡電流は１５０ｍＡ程度必要とな
るためデバイス電源ユニット１０も大きくなり、入出力
直流試験ユニット３０のスイッチイング機構を含めすべ
て１５０ｍＡ程度に対応できる回路構成にするため装置
を大型化にする必要があった。
ッファ用として２４ｍＡ／４８ｍＡ程度であるため６０
ｍＡ程度の電流容量であればよいが、ＤＵＴの電流制御
作用の保護回路が正常に動作するかテストを行う短絡回
路ではＤＵＴの出力短絡電流は１５０ｍＡ程度必要とな
るためデバイス電源ユニット１０も大きくなり、入出力
直流試験ユニット３０のスイッチイング機構を含めすべ
て１５０ｍＡ程度に対応できる回路構成にするため装置
を大型化にする必要があった。
【０００７】入出力直流試験ユニット３０の抵抗Ｒ３、
Ｒ４、Ｒ５は電流の検出と制限を行い、抵抗Ｒ３は数マ
イクロアンペアの電流が流れ、抵抗Ｒ５には短絡電流数
百ミリアンペアが流れる。このようにＤＵＴの出力短絡
電流を測定するためには、入出力直流試験ユニット３０
のアンプＡ１と抵抗Ｒ５に大きな電流が流せることが必
要で入出力直流試験ユニット３０は大型になった。大型
になった入出力直流試験ユニット３０をＤＵＴのピンの
数百すべてに対応することは困難である。それはＩＣテ
スタにはＤＵＴの各ピンごとに対応するパー・ピン方式
とＤＵＴのピンに必要な条件を切り換えるシェアード・
リソース方式があるがシェアード・リソース方式で必要
ピンに切替えて対応してもＩＣテスタ１台当たり数十台
を必要としていた。
Ｒ４、Ｒ５は電流の検出と制限を行い、抵抗Ｒ３は数マ
イクロアンペアの電流が流れ、抵抗Ｒ５には短絡電流数
百ミリアンペアが流れる。このようにＤＵＴの出力短絡
電流を測定するためには、入出力直流試験ユニット３０
のアンプＡ１と抵抗Ｒ５に大きな電流が流せることが必
要で入出力直流試験ユニット３０は大型になった。大型
になった入出力直流試験ユニット３０をＤＵＴのピンの
数百すべてに対応することは困難である。それはＩＣテ
スタにはＤＵＴの各ピンごとに対応するパー・ピン方式
とＤＵＴのピンに必要な条件を切り換えるシェアード・
リソース方式があるがシェアード・リソース方式で必要
ピンに切替えて対応してもＩＣテスタ１台当たり数十台
を必要としていた。
【０００８】
【発明が解決しようとする課題】上記の説明のように、
出力短絡電流測定だけのために、入出力試験用の直流試
験ユニットは大電流回路を備えており、ＩＣテスタの小
型化、低電力化を妨げていた。そこで、本発明が解決し
ようとする課題は、出力短絡試験の制御は入出力直流流
試験ユニットまたはピンエレクトロニクス部で行って、
出力短絡試験の電流測定はデバイス電源ユニットで行う
ことで、入出力直流試験ユニットの小型化、低電力化を
目的とする。
出力短絡電流測定だけのために、入出力試験用の直流試
験ユニットは大電流回路を備えており、ＩＣテスタの小
型化、低電力化を妨げていた。そこで、本発明が解決し
ようとする課題は、出力短絡試験の制御は入出力直流流
試験ユニットまたはピンエレクトロニクス部で行って、
出力短絡試験の電流測定はデバイス電源ユニットで行う
ことで、入出力直流試験ユニットの小型化、低電力化を
目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明のＩＣテスタの電流測定装置で行う出力短絡
試験の制御は入出力直流試験ユニットまたはピンエレク
トロニクス部で行って、出力短絡試験の電流測定をデバ
イス電源ユニットで行う構成手段とした。電圧印加電流
測定機能と電流制限機能を有したデバイス電源ユニット
の電圧供給や電流を測定できる手段を用いて、入出力直
流試験ユニットまたはピンエレクトロニクス部で出力短
絡試験の制御を行いＤＵＴの総出力短絡電流と消費電流
と通常電流の計測をデバイス電源ユニットで行い、出力
短絡電流を算出して求める。
に、本発明のＩＣテスタの電流測定装置で行う出力短絡
試験の制御は入出力直流試験ユニットまたはピンエレク
トロニクス部で行って、出力短絡試験の電流測定をデバ
イス電源ユニットで行う構成手段とした。電圧印加電流
測定機能と電流制限機能を有したデバイス電源ユニット
の電圧供給や電流を測定できる手段を用いて、入出力直
流試験ユニットまたはピンエレクトロニクス部で出力短
絡試験の制御を行いＤＵＴの総出力短絡電流と消費電流
と通常電流の計測をデバイス電源ユニットで行い、出力
短絡電流を算出して求める。
【００１０】ＤＵＴの総出力短絡電流がピンエレクトロ
ニクス部を経由して流れ込む入出力直流試験ユニットの
入口に出力短絡試験用スイッチを設け出力短絡試験を制
御する回路構成としたので総出力短絡電流のような大電
流は制御スイッチを流れるのみで入出力直流試験ユニッ
トの全体の回路には大電流は流れないため回路の電流容
量は通常電流の設計基準を満たせばよいことになった。
ニクス部を経由して流れ込む入出力直流試験ユニットの
入口に出力短絡試験用スイッチを設け出力短絡試験を制
御する回路構成としたので総出力短絡電流のような大電
流は制御スイッチを流れるのみで入出力直流試験ユニッ
トの全体の回路には大電流は流れないため回路の電流容
量は通常電流の設計基準を満たせばよいことになった。
【００１１】出力短絡試験を制御するその他として、ピ
ンエレクトロニクス部に出力短絡試試験用スイッチを設
け出力短絡試験を制御する回路構成としたので入出力直
流試験ユニットは出力短絡試験の制御は行わない、入出
力直流試験ユニットに出力短絡電流が流れ込まない回路
構成であるので電流容量は通常電流の設計基準を満たせ
ばよいことになった。
ンエレクトロニクス部に出力短絡試試験用スイッチを設
け出力短絡試験を制御する回路構成としたので入出力直
流試験ユニットは出力短絡試験の制御は行わない、入出
力直流試験ユニットに出力短絡電流が流れ込まない回路
構成であるので電流容量は通常電流の設計基準を満たせ
ばよいことになった。
【００１２】
【作用】ＤＵＴの総出力短絡電流がピンエレクトロニク
ス部を経由して流れ込む入出力直流試験ユニットの入口
に出力短絡試験用スイッチを設けたので、総出力短絡電
流のような大電流は制御スイッチを流れるが、回路全体
を大電流が流れないので回路の電流容量は通常電流の設
計基準を満たせばよい、小型化と低電力化が可能となっ
た。
ス部を経由して流れ込む入出力直流試験ユニットの入口
に出力短絡試験用スイッチを設けたので、総出力短絡電
流のような大電流は制御スイッチを流れるが、回路全体
を大電流が流れないので回路の電流容量は通常電流の設
計基準を満たせばよい、小型化と低電力化が可能となっ
た。
【００１３】他の実施例としてピンエレクトロニクス部
で出力短絡試験を制御すると、それはピンエレクトロニ
クス部に出力短絡試験用スイッチを設け出力短絡試験を
制御する、入出力直流試験ユニットには総出力短絡電流
は流れないので回路の電流容量は通常電流の設計基準を
満たせばよいので、小型化と低電力化が可能となった。
で出力短絡試験を制御すると、それはピンエレクトロニ
クス部に出力短絡試験用スイッチを設け出力短絡試験を
制御する、入出力直流試験ユニットには総出力短絡電流
は流れないので回路の電流容量は通常電流の設計基準を
満たせばよいので、小型化と低電力化が可能となった。
【００１４】
【実施例】実施例について図面を参照して説明すると、
図１においてＩＣテスタの電流測定装置のブロック図を
示す。出力短絡電流測定が必要なピンは一個のＤＵＴに
何箇所もある、一か所のピンについて説明する。電圧印
加電流測定機能と電流制限機能を持ったデバイス電源ユ
ニット１１はＤＵＴに規定の電圧を印加する。デバイス
電源ユニット１１の通常電流試験はピンエレクトロニク
ス部２１のスイッチＫ８をオンにして、入出力直流試験
ユニッット３１のスイッチＫ１０をオン、スイッチＫ１
６をオフにして、抵抗Ｒ１３、Ｒ１４の電流レンジで試
験をする。ＤＵＴの出力短絡電流試験の場合の電流を次
の式で表す。出力短絡電流をＩ１１として、Ｉ１１以外
のＤＵＴ内部の消費電流をαとすると総出力短絡電流Ｉ
１３＝Ｉ１１＋αで表す。出力短絡電流試験は、ピンエ
レクトロニクス部２１のスイッチＫ８をオンにして、入
出力直流試験ユニット３１のスイッチＫ１０がオフさ
れ、スイッチＫ１６がオフのとき流れるＤＵＴ内部の消
費電流をαとする。スイッチＫ１０がオフされ、スイッ
チＫ１６がオンされるとデバイス電源ユニット１１の電
流は総出力短絡電流Ｉ１３を示し、出力短絡電流Ｉ１１
＝Ｉ１３−αで求める。
図１においてＩＣテスタの電流測定装置のブロック図を
示す。出力短絡電流測定が必要なピンは一個のＤＵＴに
何箇所もある、一か所のピンについて説明する。電圧印
加電流測定機能と電流制限機能を持ったデバイス電源ユ
ニット１１はＤＵＴに規定の電圧を印加する。デバイス
電源ユニット１１の通常電流試験はピンエレクトロニク
ス部２１のスイッチＫ８をオンにして、入出力直流試験
ユニッット３１のスイッチＫ１０をオン、スイッチＫ１
６をオフにして、抵抗Ｒ１３、Ｒ１４の電流レンジで試
験をする。ＤＵＴの出力短絡電流試験の場合の電流を次
の式で表す。出力短絡電流をＩ１１として、Ｉ１１以外
のＤＵＴ内部の消費電流をαとすると総出力短絡電流Ｉ
１３＝Ｉ１１＋αで表す。出力短絡電流試験は、ピンエ
レクトロニクス部２１のスイッチＫ８をオンにして、入
出力直流試験ユニット３１のスイッチＫ１０がオフさ
れ、スイッチＫ１６がオフのとき流れるＤＵＴ内部の消
費電流をαとする。スイッチＫ１０がオフされ、スイッ
チＫ１６がオンされるとデバイス電源ユニット１１の電
流は総出力短絡電流Ｉ１３を示し、出力短絡電流Ｉ１１
＝Ｉ１３−αで求める。
【００１５】総出力短絡電流Ｉ１３を回路全体に流さな
い回路構成とした入出力直流試験ユニット３１はＤＵＴ
の通常動作の電流容量となったので、電圧印加電流測定
機能と電流制限機能を持った入出力直流試験ユニット３
１は小型化、低電力化が可能となった。電圧印加用の基
準電圧を作成するＤＡ・コンバータ５１と演算増幅を用
いた定電圧発生回路である抵抗Ｒ１１と、アンプＡ１２
と抵抗Ｒ１２と、電流電圧変換された値を測定するＡＤ
・コンバータ６１と電流制限回路７１とをアンプＡ１１
と接続して、アンプＡ１１の電流供給能力は抵抗Ｒ４で
必要な例えば最高６０ｍＡ程度までとして、スイッチＫ
１０と電圧変換を行うアンプＡ１３も同様の電流容量の
部品で設けた。入出力直流試験ユニット３１のなかで出
力短絡電流試験を制御するスイッチＫ６のみ例えば２０
０ｍＡ程度に耐える部品で設けた。ピンエレクトロニク
ス部２１はＤＵＴの入出力ピンに対するインタフェース
として使用している。
い回路構成とした入出力直流試験ユニット３１はＤＵＴ
の通常動作の電流容量となったので、電圧印加電流測定
機能と電流制限機能を持った入出力直流試験ユニット３
１は小型化、低電力化が可能となった。電圧印加用の基
準電圧を作成するＤＡ・コンバータ５１と演算増幅を用
いた定電圧発生回路である抵抗Ｒ１１と、アンプＡ１２
と抵抗Ｒ１２と、電流電圧変換された値を測定するＡＤ
・コンバータ６１と電流制限回路７１とをアンプＡ１１
と接続して、アンプＡ１１の電流供給能力は抵抗Ｒ４で
必要な例えば最高６０ｍＡ程度までとして、スイッチＫ
１０と電圧変換を行うアンプＡ１３も同様の電流容量の
部品で設けた。入出力直流試験ユニット３１のなかで出
力短絡電流試験を制御するスイッチＫ６のみ例えば２０
０ｍＡ程度に耐える部品で設けた。ピンエレクトロニク
ス部２１はＤＵＴの入出力ピンに対するインタフェース
として使用している。
【００１６】出力短絡試験を制御するその他の実施例の
ＩＣテスタの出力短絡電流測定のブロック図を図２に示
す。出力短絡電流測定が必要なピンは一個のＤＵＴに何
箇所もある、一か所のピンについて説明する。それはピ
ンエレクトロニクス部２２に出力短絡試験を制御する出
力短絡試験用スイッチＫ２６を設け出力短絡試験を制御
する。これによって入出力直流試験ユニット３２に総出
力短絡電流Ｉ１３０は流れない。入出力直流試験ユニッ
ト３２では出力短絡試験を制御しないため、図４と図１
で示した入出力直流試験ユニット３０、３１で有した抵
抗Ｒ５とスイッチＫ５、Ｋ６は不要となり回路構成より
取り除いたので回路の電流容量は通常電流の設計基準を
満たせばよく、入出力直流試験ユニット３２は小型化、
低電力化が可能となった。
ＩＣテスタの出力短絡電流測定のブロック図を図２に示
す。出力短絡電流測定が必要なピンは一個のＤＵＴに何
箇所もある、一か所のピンについて説明する。それはピ
ンエレクトロニクス部２２に出力短絡試験を制御する出
力短絡試験用スイッチＫ２６を設け出力短絡試験を制御
する。これによって入出力直流試験ユニット３２に総出
力短絡電流Ｉ１３０は流れない。入出力直流試験ユニッ
ト３２では出力短絡試験を制御しないため、図４と図１
で示した入出力直流試験ユニット３０、３１で有した抵
抗Ｒ５とスイッチＫ５、Ｋ６は不要となり回路構成より
取り除いたので回路の電流容量は通常電流の設計基準を
満たせばよく、入出力直流試験ユニット３２は小型化、
低電力化が可能となった。
【００１７】電圧印加電流測定機能と電流制限機能を持
ったデバイス電源ユニット１２はＤＵＴに規定の電圧を
印加する。デバイス電源ユニット１２の通常電流試験は
ピンエレクトロニクス部２２のスイッチＫ２１をオンに
して入出力直流試験ユニッット３２のスイッチＫ１００
をオンにして、抵抗Ｒ１３、Ｒ１４等の電流レンジで試
験をする。ＤＵＴの出力短絡電流試験の場合の電流を次
の式で表す。出力短絡電流をＩ１１０として、出力短絡
電流Ｉ１１０以外のＤＵＴ内部の消費電流をγとすると
総出力短絡電流Ｉ１３０＝Ｉ１１０＋γで表す。ピンエ
レクトロニクス部２２のスイッチＫ２１、Ｋ２６がオフ
のときデバイス電源ユニット１２に流れるＤＵＴ内部の
電流が消費電流γである。出力短絡電流試験は、ＤＵＴ
に規定の電圧が供給されピンエレクトロニクス部２２の
スイッチＫ２１をオフにして、出力短絡試験用のスイッ
チＫ２６がオンされると出力短絡電流Ｉ１１０はＫ２６
を経由して流れ、デバイス電源ユニット１２の電流は総
出力短絡電流Ｉ１３０を示す、出力短絡電流Ｉ１１０＝
Ｉ１３０−γで求める。
ったデバイス電源ユニット１２はＤＵＴに規定の電圧を
印加する。デバイス電源ユニット１２の通常電流試験は
ピンエレクトロニクス部２２のスイッチＫ２１をオンに
して入出力直流試験ユニッット３２のスイッチＫ１００
をオンにして、抵抗Ｒ１３、Ｒ１４等の電流レンジで試
験をする。ＤＵＴの出力短絡電流試験の場合の電流を次
の式で表す。出力短絡電流をＩ１１０として、出力短絡
電流Ｉ１１０以外のＤＵＴ内部の消費電流をγとすると
総出力短絡電流Ｉ１３０＝Ｉ１１０＋γで表す。ピンエ
レクトロニクス部２２のスイッチＫ２１、Ｋ２６がオフ
のときデバイス電源ユニット１２に流れるＤＵＴ内部の
電流が消費電流γである。出力短絡電流試験は、ＤＵＴ
に規定の電圧が供給されピンエレクトロニクス部２２の
スイッチＫ２１をオフにして、出力短絡試験用のスイッ
チＫ２６がオンされると出力短絡電流Ｉ１１０はＫ２６
を経由して流れ、デバイス電源ユニット１２の電流は総
出力短絡電流Ｉ１３０を示す、出力短絡電流Ｉ１１０＝
Ｉ１３０−γで求める。
【００１８】
【発明の効果】本発明は、以上説明したように構成され
ているので、下記に記載されるような効果を奏する。Ｉ
Ｃテスタの電流測定装置の出力短絡電流試験をデバイス
電ユニットで測定することによって、入出力直流試験ユ
ニットの回路に総出力短絡電流を流さないので、数多く
使用している入出力直流試験ユニットの回路全体を小型
化、低電力化することが可能となった、ＤＵＴの各ピン
ごとに対応するパー・ピン方式のＩＣテスタの電流測定
装置であっても小型化、低電力化することでＩＣテスタ
全体を小型化、低電力化することができる。
ているので、下記に記載されるような効果を奏する。Ｉ
Ｃテスタの電流測定装置の出力短絡電流試験をデバイス
電ユニットで測定することによって、入出力直流試験ユ
ニットの回路に総出力短絡電流を流さないので、数多く
使用している入出力直流試験ユニットの回路全体を小型
化、低電力化することが可能となった、ＤＵＴの各ピン
ごとに対応するパー・ピン方式のＩＣテスタの電流測定
装置であっても小型化、低電力化することでＩＣテスタ
全体を小型化、低電力化することができる。
【図１】本発明の一実施例によるＩＣテスタの電流測定
装置のブロック図である。
装置のブロック図である。
【図２】本発明の変形一実施例にＩＣテスタの電流測定
装置のブロック図である。
装置のブロック図である。
【図３】従来の技術によるＤＵＴの出力短絡電流試験の
基本構成図である。
基本構成図である。
【図４】従来の技術によるＩＣテスタの電流測定装置の
ブロック図である。
ブロック図である。
Ａ１、Ａ１１、Ａ１２、Ａ１３、Ａ１１１ アンプ Ａ１２２、Ａ１３３ アンプ Ｉ１、Ｉ２ 出力電流 Ｋ４、Ｋ５、Ｋ６、Ｋ１０、Ｋ１４、Ｋ１６ スイッチ Ｋ２１、Ｋ２６、Ｋ１００、Ｋ１４４ スイッチ Ｉ１１、Ｉ１１０ 出力短絡電流 Ｉ１３、Ｉ１３０ 総出力短絡電流 Ｒ３、Ｒ４、Ｒ５、Ｒ１１、Ｒ１２、Ｒ１３ 抵抗 Ｒ１４、Ｒ１１１、Ｒ１２２、Ｒ１３３ 抵抗 Ｒ１４４ 抵抗 Ｔｒ１、Ｔｒ２ トランジスタ α、γ 消費電流 β、δ 通常電流 ８ 電流制限素子 １０、１１、１２ デバイス電源ユニット ２０、２１、２２ ピンエレクトロニクス部 ３０、３１、３２ 入出力直流試験ユニット ５１、５１１ ＤＡ・コンバータ ６１、６１１ ＡＤ・コンバータ ７１、７１１ 電流制限回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/26 G01R 31/28 - 31/3193
Claims (4)
- 【請求項１】 電圧印加電流測定機能と電流制限機能を
持ったデバイス電源ユニット（１１）とＤＵＴの入出力
ピンに対するインタフェースとして使用されるピンエレ
クトロニクス部（２１）と通常電流試験を行うユニット
はＤＡ・コンバータ（５１）と抵抗（Ｒ１１）と、アン
プ（Ａ１２）と抵抗（Ｒ１２）と、ＡＤ・コンバータ
（６１）と電流制限回路（７１）とをアンプ（Ａ１１）
に接続して設けて、アンプ（Ａ１１）の出力側に接続さ
れた抵抗（Ｒ１３）と抵抗（Ｒ１４）とスイッチ（Ｋ１
４）を電圧変換を行うアンプ（Ａ１３）に接続して設け
た入出力直流試験ユニット（３１）とを有したＩＣテス
タの電流測定装置において、 入出力直流試験ユニット（３１）に通常の入出力電流試
験を行うスイッチ（Ｋ１０）と、出力短絡試験を制御す
るスイッチ（Ｋ１６）を設け、 以上の構成を具備することを特徴とするＩＣテスタの電
流測定装置。 - 【請求項２】 請求項１記載の構成手段において、 規定の電圧を印加したＤＵＴは入出力直流試験ユニット
（３１）よって、総出力短絡電流（Ｉ１３）と、出力短
絡電流（Ｉ１１）以外のＤＵＴに流れる消費電流（α）
と、それ以外の通常電流（β）とを制御して、 総出力短絡電流（Ｉ１３）と、出力短絡電流（Ｉ１１）
以外のＤＵＴに流れる消費電流（α）と、それ以外の通
常電流（β）とをデバイス電源ユニット（１１）で計測
して、 出力短絡電流（Ｉ１１）＝総出力短絡電流（Ｉ１３）−
消費電流（α）より算出する、 以上の構成を具備することを特徴とするＩＣテスタの電
流測定装置。 - 【請求項３】 電圧印加電流測定機能と電流制限機能を
持ったデバイス電源ユニット（１２）と通常電流試験を
行うユニットはＤＡ・コンバータ（５１１）と抵抗（Ｒ
１１１）と、アンプ（Ａ１２２）と抵抗（Ｒ１２２）
と、ＡＤ・コンバータ（６１１）と電流制限回路（７１
１）とをアンプ（Ａ１１１）に接続して設けて、アンプ
（Ａ１１１）の出力側に接続された抵抗（Ｒ１３３）と
抵抗（Ｒ１４４）とスイッチ（Ｋ１４４）を電圧変換を
行うアンプ（Ａ１３３）に接続して設けた入出力直流試
験ユニット（３２）とを有したＩＣテスタの電流測定装
置において、 ピンエレクトロニクス部（２２）に出力短絡電流試験を
制御するスイッチ（Ｋ２６）を設け、 以上の構成を具備することを特徴とするＩＣテスタの電
流測定装置。 - 【請求項４】 請求項３記載の構成手段において、 規定の電圧を印加したＤＵＴは入出力直流試験ユニット
（３２）よって、総出力短絡電流（Ｉ１３０）と、出力
短絡電流（Ｉ１１０）以外のＤＵＴに流れる消費電流
（γ）と、それ以外の通常電流（δ）とを制御して、 総出力短絡電流（Ｉ１３０）と、出力短絡電流（Ｉ１１
０）以外のＤＵＴに流れる消費電流（γ）と、それ以外
の通常電流（δ）とをデバイス電源ユニット（１２）で
計測して、 出力短絡電流（Ｉ１１０）＝総出力短絡電流（Ｉ１３
０）−消費電流（γ）より算出する、 以上の構成を具備することを特徴とするＩＣテスタの電
流測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20910395A JP3331103B2 (ja) | 1995-07-24 | 1995-07-24 | Ｉｃテスタの電流測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20910395A JP3331103B2 (ja) | 1995-07-24 | 1995-07-24 | Ｉｃテスタの電流測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0933605A JPH0933605A (ja) | 1997-02-07 |
| JP3331103B2 true JP3331103B2 (ja) | 2002-10-07 |
Family
ID=16567345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20910395A Expired - Fee Related JP3331103B2 (ja) | 1995-07-24 | 1995-07-24 | Ｉｃテスタの電流測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3331103B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3426254B2 (ja) * | 1997-11-20 | 2003-07-14 | 株式会社アドバンテスト | Ｉｃ試験方法及びこの試験方法を用いたｉｃ試験装置 |
| US7095267B2 (en) * | 2004-06-22 | 2006-08-22 | Advantest Corp. | MOSFET drive circuit, programmable power supply and semiconductor test apparatus |
| CN106501630B (zh) * | 2015-09-08 | 2019-03-22 | 致茂电子(苏州)有限公司 | 可组合多通道的测试单板 |
-
1995
- 1995-07-24 JP JP20910395A patent/JP3331103B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0933605A (ja) | 1997-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4637020A (en) | Method and apparatus for monitoring automated testing of electronic circuits | |
| JP3119335B2 (ja) | Ｉｃ試験装置 | |
| JP3331103B2 (ja) | Ｉｃテスタの電流測定装置 | |
| JPS6382377A (ja) | 電流測定回路 | |
| JPH08179011A (ja) | 半導体試験装置のピン試験回路 | |
| US5005008A (en) | Method and apparatus for providing thermodynamic protection of a driver circuit used in an in-circuit tester | |
| US6744271B2 (en) | Internal generation of reference voltage | |
| JPH0120700Y2 (ja) | ||
| JP2956913B2 (ja) | Ｉｃ試験装置 | |
| JP2003185716A (ja) | 半導体試験装置のデバイス用電源制御方法及びデバイス用電源装置 | |
| JPH0611510Y2 (ja) | 電圧印加電流測定装置 | |
| JP2002168914A (ja) | 安定化電源装置 | |
| JP2003107135A (ja) | バーンイン装置 | |
| JP2000221242A (ja) | 半導体試験装置 | |
| JP2565866Y2 (ja) | Ｉｃテスタの並列接続デバイス電源 | |
| JPS60253883A (ja) | 定電流負荷兼定電圧印加電流測定器 | |
| JPS6329277A (ja) | 論理集積回路の試験装置 | |
| JP3509043B2 (ja) | Ｉｃテスタ | |
| JP3436138B2 (ja) | 半導体試験装置用バイアス電源回路 | |
| JP2996989B2 (ja) | Ｉｃテスターのピン電流測定回路及びその基板 | |
| US7141984B2 (en) | Switching circuit for current measurement range resistor and current measurement apparatus including switching circuit | |
| JPS60143787A (ja) | 演算増幅器の試験方法 | |
| JPH11160389A (ja) | 半導体試験装置 | |
| JPH0580093A (ja) | 電子回路のインピーダンス検査装置 | |
| JPH08226942A (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020702 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |