JP3330605B2 - Ｄｒａｍセル用メモリコンデンサの製造方法 - Google Patents

Ｄｒａｍセル用メモリコンデンサの製造方法

Info

Publication number
JP3330605B2
JP3330605B2 JP50280694A JP50280694A JP3330605B2 JP 3330605 B2 JP3330605 B2 JP 3330605B2 JP 50280694 A JP50280694 A JP 50280694A JP 50280694 A JP50280694 A JP 50280694A JP 3330605 B2 JP3330605 B2 JP 3330605B2
Authority
JP
Japan
Prior art keywords
film
sio
auxiliary film
auxiliary
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP50280694A
Other languages
English (en)
Other versions
JPH07509346A (ja
Inventor
レースナー、ウオルフガング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH07509346A publication Critical patent/JPH07509346A/ja
Application granted granted Critical
Publication of JP3330605B2 publication Critical patent/JP3330605B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 スタックドキャパシタ型DRAMセルはMOSトランジスタ
及びメモリコンデンサを含み、その場合MOSトランジス
タはシリコン基板内に配置され、メモリコンデンサは２
つのドープされたポリシリコン膜とそれらの間に配置さ
れた１つの誘電体膜とから構成され、これらは基板の表
面に配置される。メモリコンデンサはトランジスタによ
って被覆された面の全部又は一部分を覆っている。
基板の被覆された表面が同じ大きさの場合にメモリコ
ンデンサの容量をもっと大きくし、従ってメモリコンデ
ンサの容量が同じ大きさの場合に基板の所要面積を小さ
くするために、メモリコンデンサを円筒状に形成するこ
とが提案されている。このために、メモリ接続部即ち情
報を電荷の形態で記憶するメモリコンデンサの電極が円
筒状に形成される。この電極は基板の表面に配置された
底面の他に上方へ突出する外被面を含んでいる。誘電体
膜は底面の表面と外被面の内側及び外側とに配置され
る。セル板即ちメモリコンデンサの第２の電極は誘電体
膜の表面上に配置される。このようにしてコンデンサの
面積は基板上に必要とされる面積に比較して著しく拡大
される。
メモリコンデンサを製造するためには基板の表面に先
ず補助膜が形成される。この補助膜に開口部が形成され
る。メモリ接続部を形成するためにドープされたポリシ
リコンから成る薄い膜が開口部を持つ補助膜上に析出さ
れる。開口部の側壁及び底部上に析出したポリシリコン
膜部分は後のメモリ接続部を形成する。開口部の側壁は
従ってできるだけ垂直にすべきである。
補助膜の表面上のポリシリコン膜の一部を除去するこ
とによってメモリ接続部を形成し補助膜を除去した後
に、メモリ誘電体が全面に亘って設けられる。このメモ
リ誘電体はメモリ接続部の孤立した外被部分の内面及び
外面上に延在する。引き続いてセル板が対向電極として
全面に亘って設けられる。
補助膜はMOSトランジスタが予め作られている基板表
面上に設けられる。メモリ接続部と所属のトランジスタ
の各活性領域との間にはセル接触部が形成されなければ
ならない。これは直接的に又は付加的な導電パターンを
介して行うことができる。補助膜の析出前に基板表面は
一般に絶縁膜によって覆われる。補助膜に開口部を形成
する際、補助膜の下に位置する絶縁膜の無制御なパター
ン化が行われないことが保証されなければならない。開
口部を形成する際セル接触部以外にさらに他の導電領域
へ向かって絶縁膜に孔が生成されると、この孔を介し
て、その後形成されるメモリ接続部への短絡が生じる。
このことは回避すべきである。
このような問題を解決するために、W.ワカミヤ等の
「VLSIテクノロジーに関するシンポジウム（1989年発
行、第69頁参照）により、SiO2から形成された補助膜の
下のメモリ接続部の領域にポリシリコン基台を形成する
ことが知られている。このポリシリコン基台は補助膜の
析出前にポリシリコン膜の全面析出及びその後のホトレ
ジストマスクを使用したパターン化によって形成され
る。ポリシリコン基台の大きさは補助膜に開口部を形成
するためのSiO2エッチングがその補助膜に確実に当たる
ように設定される。ポリシリコン基台はこのエッチング
を行う際にエッチングストッパとして作用する。ポリシ
リコン基台は後のメモリ接続部の一部分としてメモリセ
ル内に残される。
Y.カワモト等の「VLSIテクノロジーに関するシンポジ
ウム」（1990年発行、第13頁参照）により、補助膜をポ
リイミドから形成することが知られている。補助膜に開
口部を形成することはその場合問題ではない。というの
は、ポリイミドはSiO2に対する良好な選択度でもってエ
ッチング可能であるからである。ポリイミド補助膜の表
面には、適当な開口部を形成した後、メモリ接続部を形
成するためにポリシリコン膜が析出される。しかしポリ
イミドの温度安定性が小さいために、ポリシリコンの析
出時の温度を制限する必要がある。
T.タゴ等の「IEEE Trans.Electr.Dev.」（第38巻、1
991年発行、第255頁参照）により、補助膜としてSi3N4
及びSiO2から成る合成膜を使用することが知られてい
る。開口部はSiO2及びSi3N4に形成される。Si3N4に開口
部を形成するために、SiO2に対して40:1の選択度でもっ
てエッチング可能な特殊なプラズマエッチング工程が必
要である。
本発明の課題は、スタックドキャパシタ型DRAMセルを
製造する際に使用するのに適し、しかも基板表面に配置
された補助膜に開口部を形成する際に基板の導電パター
ンに無制御な自由エッチングが行われるのを確実に回避
できるDRAMセル用メモリコンデンサの製造方法を提供す
ることにある。
この課題は本発明によれば、全面に亘ってSiO2を備え
た基板の表面上に全面に亘ってポリシリコンから成る第
１補助膜が析出され、この第１補助膜はメモリコンデン
サの配置に応じてパターン化され、それにより第１補助
膜は隣接するメモリコンデンサのメモリ接続部間にそれ
ぞれ延在する開口部を有し、SiO2から成る第２補助膜が
全面に亘って析出され、その際第１補助膜の開口部はSi
O2で充填され、第２補助膜は第１補助膜に対して選択的
化エッチバックされ、それにより第１補助膜の表面が露
出され、開口部内にはSiO2から成るスペースホルダが残
され、第１補助膜はSiO2に対して選択的に完全に除去さ
れ、ドープされたポリシリコン膜が全面に亘って析出さ
れ、このポリシリコン膜は、メモリ接続部を形成するた
めに、スペースホルダの内側の面及びスペースホルダの
側壁がメモリ接続部によって覆われかつそれぞれ前記ス
ペースホルダの上側領域におけるスペースホルダの表面
が露出するようにパターン化され、スペースホルダはメ
モリ接続部に対して選択的にほぼ除去され、メモリ誘電
体と、セル板としての導電膜とが全面に亘って形成され
る、ことによって解決される。
その場合、全面に亘ってSiO2を備えた基板の表面上に
全面に亘ってポリシリコンから成る第１の補助膜が析出
される。基板には予めトランジスタと場合によっては電
気的接続要素とが作られる。第１補助膜はメモリコンデ
ンサの配置に応じてパターン化され、それにより第１補
助膜は隣接するメモリコンデンサのメモリ接続部間にそ
れぞれ延在する開口部を有する。次にSiO2から成る第２
の補助膜が全面に亘って析出され、その際第１補助膜の
開口部はSiO2で充填される。SiO2はポリシリコンに対す
る良好な選択度でもってエッチング可能であり、それゆ
え選択的エッチング工程において第１補助膜の表面は第
２補助膜のエッチバックによって露出される。開口部内
にはSiO2がスペースホルダとして残される。第１補助膜
はSiO2に対して選択的に完全に除去され、それによりス
ペースホルダがそのまま残される。
第１補助膜の析出前に、特に、メモリ接続部を接続す
るための導電パターンを薄いSiO2膜だけによって覆うこ
とが行われる。このSiO2膜はSiO2の短時間の全面バック
エッチによって除去される。
ドープされたポリシリコン膜を全面に亘って析出させ
かつそれぞれスペースホルダの上部領域におけるスペー
スホルダ表面を露出させることによって、メモリ接続部
が形成される。このようにしてメモリ接続部はスペース
ホルダの内側の面を完全に覆い、かつスペースホルダの
側壁をほぼ覆う。このようにして製造されたメモリ接続
部はほぼ円筒状であり、その場合スペースホルダの内側
の面は底面を形成し、スペースホルダの側壁に配置され
たポリシリコン膜部分は円筒体の外被面を形成する。メ
モリ接続部に対して選択的にスペースホルダを除去した
後、メモリ誘電体と、セル板としての導電膜とが全面に
亘って作られる。
第１補助膜がポリシリコンから形成されかつこの第１
補助膜の下にSiO2が連続的に存在ししかもポリシリコン
はSiO2に対する良好な選択度でもってエッチング可能で
あるので、第１補助膜に開口部を形成する際SiO2表面の
下側の導電パターンの無制御な露出が生じないようにす
ることが必要である。
第１補助膜のパターン化はホトレジストマスクを使用
して行われる。全てのその他のパターン化は自動調整
で、即ちそれ以上のホトレジストマスクを用いることな
く行うことができる。ホトレジストマスクはメモリ接続
部のパターン化を行うためには何れにせよ必要である。
本発明による製造方法においては付加的なホトレジスト
マスクを使用することが回避される。
スペースホルダの上部領域の表面を露出させるために
ホトレジストマスクを使用し、このホトレジストマスク
を、ドープされたポリシリコン膜により覆われたスペー
スホルダの上側部分だけを背面露光して現像することに
よって除去することも本発明の枠内に入る。
スペースホルダは、例えば、エッチング期間中エッチ
ング除去量が調整されるSiO2エッチングによって除去さ
れる。
スペースホルダを除去する際に精密な終点コントロー
ルを得るために、スペースホルダを使用してSi3N4から
成るエッチングストッパを設けることも本発明の枠内に
入る。
このために、第１補助膜のパターン化後でかつ第２補
助膜の析出前に、第１補助膜内の開口部の内径の半分よ
りも薄いSi3N4膜が析出される。第２補助膜のエッチバ
ックの際第１補助膜の領域におけるSi3N4膜の表面が露
出される。ポリシリコンに対して選択的に行われるSi3N
4エッチングにおいてその後第１補助膜の表面が露出さ
れる。スペースホルダはこの場合開口部内のスペースホ
ルダを取囲むSi3N4膜部分によって取囲まれる。メモリ
接続部の形成後、スペースホルダはSi3N4に対して選択
的に行われるSiO2エッチングによって除去される。引き
続いてSi3N4エッチングがポリシリコン及びSiO2に対し
て選択的に実施され、その際Si3N4膜の残留物が完全に
除去される。
本発明の実施態様は請求項２以降に記載されている。
次に本発明を図面に示された実施例に基づいて詳細に
説明する。
図１は表面全面にSiO2を備えた基板の断面図である。
図２は第１補助膜を析出した後の基板の断面図であ
る。
図３は第２補助膜を析出した後の基板の断面図であ
る。
図４はスペースホルダを形成した後の断面図である。
図５はドープされたポリシリコン膜を形成した後の基
板の断面図である。
図６はメモリ接続部を形成した後の基板の断面図であ
る。
図７は本発明による製造方法に基づいて形成されたメ
モリコンデンサを備えた基板の断面図である。
本発明による製造方法は、DRAMセル装置用のトランジ
スタが予め作られている基板１（図１参照）から出発す
る。図を簡単にするためにこのトランジスタは図１には
個々には示されていない。基板１は導電パターン２を含
み、この導電パターン２を介してトランジスタが本発明
に基づいて製造されるメモリコンデンサに接続される。
基板１の表面には、導電パターン２ならびに図示されて
いない他の導電要素を完全に覆う絶縁膜３が施されてい
る。この絶縁膜３は主としてSiO2から構成されている。
絶縁膜３（図２参照）上には全面に亘って第１補助膜
４が施される。この第１補助膜４はポリシリコンから成
り、例えばCVD析出法によって施される。第１補助膜４
は例えば１μｍの厚みで施される。第１補助膜４の厚み
は後で製造すべきメモリ接続部の円筒状側面の高さを決
定する。第１補助膜４上にはホトレジストマスク５が設
けられている。このホトレジストマスク５はホトレジス
ト膜の析出、ホトレジスト膜の露光及び現像によって作
られる。例えばHBr、Cl2、C2F6を用いたドライエッチン
グ工程において第１補助膜４はエッチングマスクとして
ホトレジストマスク５を使用してパターン化される（図
２及び図３参照）。その際、第１補助膜４に開口部６が
形成される。この開口部６は隣接するメモリコンデンサ
のメモリ接続部が後で製造される個所の間にそれぞれ延
在している。残された第１補助膜４は絶縁膜３の表面
の、後でメモリ接続部によって覆われる領域を覆う。
次に、Si3N4膜７が全面に亘って例えば20nmの厚みで
析出される。このSi3N4膜７上には全面に亘って第２補
助膜８が析出される。この第２補助膜８はSiO2から形成
されている。第２補助膜８は開口部６が完全にSiO2によ
って充填されるような厚みで析出される。この厚みは例
えば200nmである。第２補助膜８の析出は例えば共形的
に行われる。
例えばCHF3/O2を用いたドライエッチング工程におい
て開口部６以外の第２補助膜８が除去される。その際、
先ずSi3N4膜７の表面が露出させられる。同じエッチン
グ工程においてSi3N4膜７がポリシリコンから成る第１
補助膜４の水平表面から除去される。エッチングはポリ
シリコンに対してそれぞれ選択的に行われる。開口部６
内には、第２補助膜８の残留物から成るSiO2製スペース
ホルダ81が充填された状態で残る。このスペースホルダ
81とこれを取囲む第１補助膜４及びその下に位置する絶
縁膜３との間にはSi3N4膜７のSi3N4が残っている（図４
参照）。
引き続いて、第１補助膜４が例えばコリンを用いたウ
エットケミカルエッチングによって除去される。このエ
ッチング工程はSiO2及びSi3N4に対して選択的に行われ
る。第１補助膜４の下には全面に亘ってSiO2製絶縁膜３
が配置されているので、この第１補助膜４を除去する際
に、絶縁膜３内への無制限なエッチングが進行しないこ
とが保証される。SiO2はウエットケミカルエッチングの
際にはエッチングストッパとして作用する。
次に、導電パターン２への接触部を明けるために、ド
ライエッチング工程において導電パターン２の上方の絶
縁膜３が除去される。事前工程により、このドライエッ
チング工程がSiO2内に不所望な短絡を生じないことが保
証されなければならない。これは特に絶縁膜３の膜厚を
設定することによって行われる。
ドープされたポリシリコン膜９が全面に亘って例えば
100nmの厚みで析出される。このドープされたポリシリ
コン膜９はほぼ共形的に析出され、スペースホルダ81を
完全に覆う（図５参照）。
次に、ドープされたポリシリコン膜９を完全に覆うホ
トレジスト膜が全面に亘って析出される。このホトレジ
スト膜は背面露光されて現像される。背面露光の際ホト
レジスト膜は予め与えられた深さまで露光され、それに
より現像の際このホトレジスト膜の上側部分だけが除去
される。ホトレジスト膜は、ドープされたポリシリコン
膜９により覆われたスペースホルダ81の上側部分を覆わ
ない、現像されたホトレジスト膜10が生成するまで露光
される（図６参照）。引き続いて異方性ドライエッチン
グ工程において、ドープされたポリシリコン膜９は、ス
ペースホルダ81の水平表面及びSi3N4膜７のそれを取囲
むSi3N4の水平表面が露出するようにパターン化され
る。その際にメモリ接続部91が形成される。
現像したホトレジスト膜10の除去後、NH4F,HF（5:1）
を用いたエッチング工程において、スペースホルダ81が
Si3N4及びポリシリコンに対して選択的に除去される。
その際このSi3N4はエッチングストッパとして作用す
る。温HNO3を用いたウエットケミカルエッチング工程に
おいて引き続いてSi3N4膜７の残留部分が完全に除去さ
れる。スペースホルダ81の除去の際Si3N4はエッチング
ストッパとして作用する。スペースホルダ81を除去する
深さの厳密な設定が問題とならない用途では、Si3N4膜
７は省略することができる。これにより工程が簡単にな
る。
例えば熱SiO2,Si3N4及び熱SiO2の製造によってメモリ
誘電体11が全面に亘って作られる。このメモリ誘電体11
上には全面に亘ってドープされたポリシリコンから成る
セル板12が作られる。
個々のメモリコンデンサの大きさはメモリ接続部91の
幾何学的形状によって決定される（図７参照）。その際
メモリコンデンサはメモリ接続部91の底面の表面の他に
メモリ接続部91の円筒部分の内側及び外側の表面を含
む。導電パターン２を介してメモリ接続部は対応するト
ランジスタに接続される。
図を簡単にするために、本発明を、絶縁膜３が平坦状
表面を有する実施例に基づいて説明した。本発明による
製造方法は絶縁膜が表面トポロジーを施されている場合
にも同様に適用可能である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−755（ＪＰ，Ａ) 特開 平４−10651（ＪＰ，Ａ) 欧州特許出願公開443439（ＥＰ，Ａ ２) Ｗ．Ｗａｋａｍｉｙａ ｅｔ ａ ｌ．，”Ｎｏｖｅｌ Ｓｔａｃｋｅｄ Ｃａｐａｃｉｔｏｒ Ｃｅｌｌ ｆｏｒ 64Ｍｂ ＤＲＡＭ”，1989 ＳＹＭＰ ＯＳＩＵＭ ＯＮ ＶＬＳＩ ＴＥＣＨ ＮＯＬＯＧＹ，米国，ＩＥＥＥ，1989年 ５月，ｐｐ．69−70 Ｙ．Ｋａｗａｍｏｔｏ ｅｔ ａ ｌ．，”Ａ １．28μｍ２ Ｂｉｔ−Ｌ ｉｎｅ Ｓｈｉｅｌｄｅｄ Ｍｅｍｏｒ ｙ Ｃｅｌｌ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ 64Ｍｂ ＤＲＡＭｓ”，1990 ＳＹＭＰＯＳＩＵＭ ＯＮ ＶＬＳＩ ＴＥＣＨＮＯＬＯＧＹ，米国，ＩＥＥ Ｅ，1990年 １月，ｐｐ．13−14 Ｔ．Ｋａｇａ ｅｔ ａｌ．，”Ｃｒ ｏｗｎ−Ｓｈａｐｅｄ Ｓｒａｃｋｅｄ −Ｃａｐａｃｉｔｏｒ Ｃｅｌｌ ｆｏ ｒ １．５−Ｖ Ｏｐｅｒａｔｉｏｎ 64−Ｍｂ ＤＲＡＭ’ｓ”，ＩＥＥＥ ＴＲＡＭＳＡＣＴＩＯＮＳ ＯＮ ＥＬ ＥＣＴＲＯＮ ＤＥＶＩＣＥＳ，米国, ＩＥＥＥ，1991年 ２月，Ｖｏｌ．38, Ｎｏ．２，ｐｐ．255−261 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8242 H01L 21/822 H01L 27/04 H01L 27/108

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】全面に亘ってSiO2（３）を備えた基板
    （１）の表面上に全面に亘ってポリシリコンから成る第
    １補助膜（４）が析出され、 この第１補助膜（４）はメモリコンデンサの配置に応じ
    てパターン化され、それにより第１補助膜（４）は隣接
    するメモリコンデンサのメモリ接続部（91）間にそれぞ
    れ延在する開口部（６）を有し、 SiO2から成る第２補助膜（８）が全面に亘って析出さ
    れ、その際第１補助膜（４）の開口部（６）はSiO2で充
    填され、 第２補助膜（８）は第１補助膜（４）に対して選択的に
    エッチバックされ、それにより第１補助膜（４）の表面
    が露出され、開口部（６）内にはSiO2から成るスペース
    ホルダ（81）が残され、 第１補助膜（４）はSiO2に対して選択的に完全に除去さ
    れ、 ドープされたポリシリコン膜（９）が全面に亘って析出
    され、このポリシリコン膜（９）は、メモリ接続部（9
    1）を形成するために、スペースホルダ（81）の内側の
    面及びスペースホルダ（81）の側壁がメモリ接続部（9
    1）によって覆われかつそれぞれ前記スペースホルダ（8
    1）の上側領域におけるスペースホルダ（81）の表面が
    露出するようにパターン化され、 スペースホルダ（81）はメモリ接続部（91）に対して選
    択的にほぼ除去され、 メモリ誘導体（11）と、セル板（12）としての導電膜と
    が全面に亘って形成される、 ことを特徴とするDRAMセル用メモリコンデンサの製造方
    法。
  2. 【請求項２】メモリ接続部（91）を形成するためのドー
    プされたポリシリコン膜（９）を析出する前に、基板
    （１）の表面におけるSiO2（３）には、メモリ接続部
    （91）を基板（１）の表面におけるSiO2（３）内に配置
    された導電パターン（２）に電気的に結合する接触孔が
    明けられることを特徴とする請求項１記載の方法。
  3. 【請求項３】メモリ接続部（91）を形成するためのドー
    プされたポリシリコン膜（９）を析出した後、このドー
    プされたポリシリコン膜（９）を完全に覆うホトレジス
    ト膜が設けられ、 このホトレジスト膜は背面露光されて現像され、それよ
    りドープされたポリシリコン膜（９）によって覆われて
    いるスペースホルダ（81）の上側部分だけが露出され、 異方性ドライエッチング工程においてドープされたポリ
    シリコン膜（９）はSiO2に対して選択的にパターン化さ
    れ、その際スペースホルダ（81）の水平面が露出される ことを特徴とする請求項１又は２記載の方法。
  4. 【請求項４】第１補助膜（４）のパターン化後で第２補
    助膜（８）の析出前に、第１補助膜（４）内の開口部
    （６）の内径の半分よりも薄いSi3N4膜（７）が析出さ
    れ、 第２補助膜（８）のエッチバックの際第１補助膜（４）
    の領域におけるSi3N4膜の表面が露出され、 Si3N4エッチングはポリシリコンに対して選択的に実施
    され、その際第１補助膜（４）の表面が露出され、 メモリ接続部（91）の形成後、スペースホルダ（81）は
    Si3N4に対して選択的に行われるSiO2エッチングによっ
    て除去され、 引き続いてSi3N4エッチングがポリシリコン及びSiO2に
    対して選択的に実施され、その際Si3N4膜（７）の残留
    物が除去される。 ことを特徴とする請求項１乃至３の１つに記載の方法
  5. 【請求項５】第１補助膜（４）のパターン化はホトレジ
    ストマスク（５）を使用してドライエッチング工程にて
    行われることを特徴とする請求項１乃至４の１つに記載
    の方法。
  6. 【請求項６】第２補助膜（８）は共形析出によって形成
    されることを特徴とする請求項１乃至５の１つに記載の
    方法。
  7. 【請求項７】メモリ誘電体（11）は熱SiO2,Si3N4及び熱
    SiO2から成る多層膜として形成されることを特徴とする
    請求項１乃至６の１つに記載の方法。
  8. 【請求項８】セル板（12）はドープされたポリシリコン
    から形成されることを特徴とする請求項１乃至７の１つ
    に記載の方法。
  9. 【請求項９】第１補助膜（４）の析出前に基板にスタッ
    クドキャパシタ型DRAMセル用のビット線及びワード線を
    備えたトランジスタが作られることを特徴とする請求項
    １乃至８の１つに記載の方法。
JP50280694A 1992-07-08 1993-06-15 Ｄｒａｍセル用メモリコンデンサの製造方法 Expired - Fee Related JP3330605B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4222467A DE4222467C1 (ja) 1992-07-08 1992-07-08
DE4222467.5 1992-07-08
PCT/DE1993/000516 WO1994001891A1 (de) 1992-07-08 1993-06-15 Verfahren zur herstellung von speicherkondensatoren für dram-zellen

Publications (2)

Publication Number Publication Date
JPH07509346A JPH07509346A (ja) 1995-10-12
JP3330605B2 true JP3330605B2 (ja) 2002-09-30

Family

ID=6462779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50280694A Expired - Fee Related JP3330605B2 (ja) 1992-07-08 1993-06-15 Ｄｒａｍセル用メモリコンデンサの製造方法

Country Status (9)

Country Link
US (1) US5496757A (ja)
EP (1) EP0649566B1 (ja)
JP (1) JP3330605B2 (ja)
KR (1) KR100309614B1 (ja)
AT (1) ATE160652T1 (ja)
DE (2) DE4222467C1 (ja)
HK (1) HK1002337A1 (ja)
TW (1) TW358242B (ja)
WO (1) WO1994001891A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19640273C1 (de) * 1996-09-30 1998-03-12 Siemens Ag Verfahren zur Herstellung barrierenfreier Halbleiterspeicheranordnungen
US6395613B1 (en) * 2000-08-30 2002-05-28 Micron Technology, Inc. Semiconductor processing methods of forming a plurality of capacitors on a substrate, bit line contacts and method of forming bit line contacts
US5998256A (en) 1996-11-01 1999-12-07 Micron Technology, Inc. Semiconductor processing methods of forming devices on a substrate, forming device arrays on a substrate, forming conductive lines on a substrate, and forming capacitor arrays on a substrate, and integrated circuitry
KR100227070B1 (ko) * 1996-11-04 1999-10-15 구본준 커패시터 및 그의 제조방법
US6590250B2 (en) 1997-11-25 2003-07-08 Micron Technology, Inc. DRAM capacitor array and integrated device array of substantially identically shaped devices
JP2000077619A (ja) * 1998-08-27 2000-03-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6157067A (en) 1999-01-04 2000-12-05 International Business Machines Corporation Metal oxide semiconductor capacitor utilizing dummy lithographic patterns
KR100338959B1 (ko) * 2000-08-31 2002-06-01 박종섭 반도체 소자의 커패시터 하부전극 제조방법
KR100502410B1 (ko) * 2002-07-08 2005-07-19 삼성전자주식회사 디램 셀들
US7468323B2 (en) * 2004-02-27 2008-12-23 Micron Technology, Inc. Method of forming high aspect ratio structures

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62286270A (ja) * 1986-06-05 1987-12-12 Sony Corp 半導体メモリ装置
IT1245495B (it) * 1990-01-26 1994-09-27 Mitsubishi Electric Corp Memoria ad accesso casuale dinamica avente un condensatore del tipo impilato e procedimento di fabbricazione di essa
DD299990A5 (de) * 1990-02-23 1992-05-14 Dresden Forschzentr Mikroelek Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung
JP2519569B2 (ja) * 1990-04-27 1996-07-31 三菱電機株式会社 半導体記憶装置およびその製造方法
JPH0629483A (ja) * 1991-04-29 1994-02-04 Micron Technol Inc スタック型ｉセルキャパシタおよびその製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Ｔ．Ｋａｇａ ｅｔ ａｌ．，"Ｃｒｏｗｎ−Ｓｈａｐｅｄ Ｓｒａｃｋｅｄ−Ｃａｐａｃｉｔｏｒ Ｃｅｌｌ ｆｏｒ １．５−Ｖ Ｏｐｅｒａｔｉｏｎ ６４−Ｍｂ ＤＲＡＭ’ｓ"，ＩＥＥＥ ＴＲＡＭＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ，米国，ＩＥＥＥ，１９９１年 ２月，Ｖｏｌ．３８，Ｎｏ．２，ｐｐ．２５５−２６１
Ｗ．Ｗａｋａｍｉｙａ ｅｔ ａｌ．，"Ｎｏｖｅｌ Ｓｔａｃｋｅｄ Ｃａｐａｃｉｔｏｒ Ｃｅｌｌ ｆｏｒ ６４Ｍｂ ＤＲＡＭ"，１９８９ ＳＹＭＰＯＳＩＵＭ ＯＮ ＶＬＳＩ ＴＥＣＨＮＯＬＯＧＹ，米国，ＩＥＥＥ，１９８９年 ５月，ｐｐ．６９−７０
Ｙ．Ｋａｗａｍｏｔｏ ｅｔ ａｌ．，"Ａ １．２８μｍ２ Ｂｉｔ−Ｌｉｎｅ Ｓｈｉｅｌｄｅｄ Ｍｅｍｏｒｙ Ｃｅｌｌ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ６４Ｍｂ ＤＲＡＭｓ"，１９９０ ＳＹＭＰＯＳＩＵＭ ＯＮ ＶＬＳＩ ＴＥＣＨＮＯＬＯＧＹ，米国，ＩＥＥＥ，１９９０年 １月，ｐｐ．１３−１４

Also Published As

Publication number Publication date
KR950702748A (ko) 1995-07-29
ATE160652T1 (de) 1997-12-15
WO1994001891A1 (de) 1994-01-20
US5496757A (en) 1996-03-05
TW358242B (en) 1999-05-11
JPH07509346A (ja) 1995-10-12
DE4222467C1 (ja) 1993-06-24
KR100309614B1 (ko) 2002-08-27
EP0649566B1 (de) 1997-11-26
HK1002337A1 (en) 1998-08-14
DE59307748D1 (de) 1998-01-08
EP0649566A1 (de) 1995-04-26

Similar Documents

Publication Publication Date Title
US5296400A (en) Method of manufacturing a contact of a highly integrated semiconductor device
JP3330605B2 (ja) Ｄｒａｍセル用メモリコンデンサの製造方法
JPH07283376A (ja) 半導体メモリー装置のキャパシター製造方法
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
US6531358B1 (en) Method of fabricating capacitor-under-bit line (CUB) DRAM
JP3298553B2 (ja) 半導体装置の蓄積容量部の形成方法
KR100282431B1 (ko) 반도체 소자의 커패시터 및 그 형성방법
KR100399071B1 (ko) 캐패시터의 제조 방법
US5691227A (en) Method for forming charge storage electrodes of semiconductor device
KR0122752B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100568395B1 (ko) 금속 콘택 플러그를 이용하는 반도체소자 제조방법
JP2751952B2 (ja) 半導体装置の製造方法
KR100557644B1 (ko) 반도체장치의 캐패시터 제조방법_
JPH11330400A (ja) ダイナミックｒａｍセルキャパシタの製造方法
US5728597A (en) Method for forming a capacitor in a semiconductor device
KR960001337B1 (ko) 고집적 반도체소자의 제조방법
JPH10256506A (ja) 半導体装置及びその製造方法
KR20040001886A (ko) 반도체 장치의 캐패시터 제조방법
JP2918645B2 (ja) 半導体記憶装置の製造方法
KR100419748B1 (ko) 반도체소자의제조방법
KR100226754B1 (ko) 커패시터의 제조방법
KR0120548B1 (ko) 캐패시터의 마스크 공정 마진 확보를 위한 반도체 장치 제조 방법
KR100249177B1 (ko) 반도체 소자의 제조방법
KR19980052408A (ko) 반도체 장치의 캐패시터 제조방법
KR19990075146A (ko) 스토리지 전극의 콘택홀 형성방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees