JP3322011B2 - カラー表示システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はカラー表示システムに関
する。より詳しくは、ＲＧＢ三画素同時サンプリング方
式を採用するカラー表示システムの駆動制御技術に関す
る。さらに詳しくは、画面の左右反転切り換えが可能な
カラー表示システムの駆動制御技術に関する。

【０００２】

【従来の技術】ＲＧＢ三画素同時サンプリング方式はア
クティブマトリクス型の液晶パネル等により代表される
カラー表示ユニットの駆動方式として有力であり、例え
ば特開平４−１１６６８７号公報に開示されている。こ
の方式によれば、カラー表示ユニットは垂直方向に平行
に配設され連続する三本毎に夫々赤（Ｒ）、緑（Ｇ）、
青（Ｂ）の組をなす複数の信号線を有している。又、水
平方向に平行に配設された複数の走査線を有している。
さらに、信号線及び走査線の交点に夫々選択素子を介し
て接続された画素電極を有している。この画素電極は垂
直方向（列方向）の一つおきに水平方向（行方向）に１
／２画素ピッチ分ずらされて設けられているとともに、
垂直方向の一つおきに該信号線に対して左右に交互に接
続されている。加えて、信号線に対応して夫々設けられ
た複数の水平スイッチを有している。さらに、これらの
水平スイッチを介して該信号線の各色毎に接続された三
本のビデオラインを有しており、Ｒ，Ｇ，Ｂの映像信号
を供給する。かかる構成において、水平スイッチをＲ，
Ｇ，Ｂの組を単位として同時に制御する水平駆動回路が
設けられており、所謂ＲＧＢ三画素同時サンプリング駆
動を行なう。この際、三本のビデオラインに供給される
Ｒ，Ｇ，Ｂの映像信号に画素ピッチに対応する遅延量を
相対的に与える遅延手段が設けられている。Ｒ，Ｇ，Ｂ
の映像信号に画素ピッチに対応する遅延量を相対的に与
えるとともに水平スイッチをＲ，Ｇ，Ｂの組を単位とし
て同時に制御する事により、この水平スイッチを駆動す
る水平駆動回路の段数を削減して構成を簡単にするとと
もに消費電力も削減して、良好なカラー表示画像が得ら
れる様にしている。Ｒ，Ｇ，Ｂの各水平スイッチは水平
駆動回路を構成する一つのシフトレジスタからのパルス
で同時にサンプリングされる構成になっているので、シ
フトレジスタの段数は１／３になりクロック周波数も１
／３となる。

【０００３】

【発明が解決しようとする課題】ところで上述したカラ
ー表示システムは例えばプロジェクタ等に応用される。
プロジェクタはカラー表示システムに映し出された画像
を光学系を介して前方のスクリーンに拡大投影するもの
である。プロジェクタの設置姿勢によっては表示システ
ムに左右反転した状態でカラー画像を映し出す必要があ
る。ＲＧＢ三画素同時サンプリング方式を採用した場
合、画面の左右反転切り換えに応じて、Ｒ，Ｇ，Ｂの各
映像信号に与える相対的な遅延量を逆転する必要があ
る。しかしながら、従来の遅延手段ではこの様な対応が
なされておらず、画面の左右反転切り換えを可能とする
為には遅延手段の入力側や出力側にＲ，Ｇ，Ｂの映像信
号の組み換えを行なうアナログスイッチが必要となり回
路構成の複雑化を招いていたという課題がある。

【０００４】

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はＲＧＢ三画素同時サンプリング方式
を採用したカラー表示システムにおいて容易に画面の左
右反転切り換えに対応可能な回路構成を提供する事を目
的とする。かかる目的を達成する為に以下の手段を講じ
た。即ち、本発明にかかるカラー表示システムは行方向
に沿った走査線と、列方向に沿った信号線と、両者の各
交差部に配置され行方向に沿って所定のピッチで配列し
たＲＧＢ三原色の画素と、各信号線を三本単位で同時に
選択し三原色に分かれた三種の映像信号を各々対応する
三個の画素に書き込む駆動回路と、同時選択に先行して
三種の映像信号に対し画素配列のピッチに応じた遅延処
理を行なう遅延手段とを備えている。特徴事項として、
前記遅延手段は三種の映像信号の各々に対応して設けら
れた三個の前段サンプルホールド回路と、これらに接続
した三個の後段サンプルホールド回路とを有している。
前段サンプルホールド回路は互いに独立して制御される
一方各後段サンプルホールド回路は互いに同期して制御
される。前記駆動回路は行方向に沿って該同時選択の走
査方向を反転切り換え可能である。さらに制御手段が設
けられており、該反転切り換えに応じて三個の前段サン
プルホールド回路の制御を調整する。

【０００５】具体的には、前記制御手段は該反転切り換
えが行なわれない時、第一の前段サンプルホールド回路
を最初に間欠動作させ、次に第二の前段サンプルホール
ド回路を間欠動作させ、且つ第三の前段サンプルホール
ド回路を持続動作させる。一方、該反転切り換えが行な
われた時、第三の前段サンプルホールド回路を最初に間
欠動作させ、次に第二の前段サンプルホールド回路を間
欠動作させ、且つ第一の前段サンプルホールド回路を持
続動作させる。好ましくは、前記走査線、信号線、画素
及び駆動回路が表示ユニットに組み込まれ、前記遅延手
段が該表示ユニットに映像信号を供給する三原色ドライ
バユニットに組み込まれ、前記制御手段が表示ユニット
の駆動制御を行なうタイミングジェネレータユニットに
組み込まれている。これら表示ユニットと三原色ドライ
バユニットとタイミングジェネレータユニットとにより
カラー表示システムが構築されている。なお、表示ユニ
ットとしてはアクティブマトリクス型の液晶パネルを採
用する事ができる。

【０００６】

【作用】本発明によれば、ＲＧＢ三画素同時サンプリン
グ方式を採用するカラー表示システムにおいて、三種の
映像信号の遅延処理を行なう遅延手段として、三種の映
像信号の各々に対応して設けられた三個の前段サンプル
ホールド回路と三個の後段サンプルホールド回路とを用
いている。これら六個のサンプルホールド回路に対して
適切なパルス制御を行なう事で、画面の左右反転切り換
えに応じた映像信号の遅延処理を自動的に行なう事が可
能になる。

【０００７】

【実施例】以下図面を参照して本発明にかかるカラー表
示システムの好適な実施例を詳細に説明する。図１は本
カラー表示システムの基本的な構成を示すブロック図で
ある。図示する様に本カラー表示システムは表示ユニッ
ト１とドライバユニット２とタイミングジェネレータユ
ニット３の組み合わせからなる。表示ユニット１は例え
ばアクティブマトリクス型のカラー液晶パネルからな
り、走査線、信号線、画素及び周辺駆動回路が一体的に
形成されている。走査線は行方向に沿って延設されてお
り、信号線は列方向に沿って延設されている。ＲＧＢ三
原色の画素は走査線と信号線の各交差部に配置され行方
向に沿って所定のピッチで配列している。周辺駆動回路
は垂直駆動回路と水平駆動回路を含む。水平駆動回路は
各信号線を三本単位で同時に選択し三原色に分かれた三
種の映像信号を各々対応する三個の画素に書き込む。こ
の水平駆動回路は行方向に沿って同時選択の走査を反転
切り換え可能である。

【０００８】ドライバユニット２は表示ユニット１に前
述した三種の映像信号ＶＲ，ＶＧ，ＶＢを供給する。こ
の三原色ドライバユニット２には遅延手段が組み込まれ
ている。この遅延手段は上述した同時選択に先行して三
種の映像信号ＶＲ，ＶＧ，ＶＢに対し画素配列のピッチ
に応じた遅延処理を行なう。遅延手段は三種の映像信号
の各々に対して設けられた三個の前段サンプルホールド
回路ＦＳＨＡ，ＦＳＨＢ，ＦＳＨＣと、これらに接続し
た三個の後段サンプルホールド回路ＮＳＨＡ，ＮＳＨ
Ｂ，ＮＳＨＣとを有する。ＦＳＨＡとＮＳＨＡの組によ
り赤色入力映像信号Ｒｉｎに対応した遅延チャネルが構
成され、ＦＳＨＢとＮＳＨＢの組で緑色入力映像信号Ｇ
ｉｎに対応した遅延チャネルが構成され、ＦＳＨＣとＮ
ＳＨＣの組で青色入力映像信号Ｂｉｎに対応した遅延チ
ャネルが構成される。各前段サンプルホールド回路ＦＳ
ＨＡ，ＦＳＨＢ，ＦＳＨＣは互いに独立して制御される
一方、各後段サンプルホールド回路ＮＳＨＡ，ＮＳＨ
Ｂ，ＮＳＨＣは互いに同期して制御される。なお各遅延
チャネルの出力段には増幅器ＡＭＰが接続されており外
部入力される制御信号ＷＢに基づいてＲＧＢ各色毎にホ
ワイトバランスの調整を行なう。

【０００９】タイミングジェネレータユニット３は各種
のタイミング信号ＨＳＴ，ＨＣＫ，ＶＳＴ，ＶＣＫ，…
を表示ユニット１に供給しその駆動制御を行なう。この
タイミングジェネレータユニット３には制御手段が組み
込まれておりドライバユニット２のサンプルホールド回
路に対し各種の制御パルスＳＨ１，ＳＨ２，ＳＨ３，Ｓ
Ｈ４を供給する。タイミングジェネレータユニット３の
動作自体は外部入力される同期信号ＳＹＮＣにより制御
される。タイミングジェネレータユニット３に組み込ま
れた制御手段は前述した反転切り換えに応じて三個の前
段サンプルホールド回路ＦＳＨＡ，ＦＳＨＢ，ＦＳＨＣ
の制御を調整する。なお反転切り換えは外部入力される
選択信号ＳＣＴにより指示される。具体的には、反転切
り換えが行なわれない時、制御パルスＳＨ１により第一
の前段サンプルホールド回路ＦＳＨＡを最初に間欠動作
させ、次にＳＨ２により第二の前段サンプルホールド回
路ＦＳＨＢを間欠動作させ、且つ制御パルスＳＨ３によ
り第三の前段サンプルホールド回路ＦＳＨＣを持続動作
させる。一方反転切り換えが行なわれた時、制御パルス
ＳＨ３により第三の前段サンプルホールド回路ＦＳＨＣ
を最初に間欠動作させ、次にＳＨ２により第二の前段サ
ンプルホールド回路ＦＳＨＢを間欠動作させ、且つ制御
パルスＳＨ１により第一の前段サンプルホールド回路Ｆ
ＳＨＡを持続動作させる。

【００１０】図２は、図１に示した表示ユニット１の具
体的な構成例を示す模式的なブロック図である。図示す
る様に、表示ユニット１は行方向に沿った走査線Ｘと、
列方向に沿った信号線Ｙと、両者の交差部に配置された
三原色の画素Ｒ，Ｇ，Ｂとを有している。画素Ｒ，Ｇ，
Ｂは行方向に沿って所定のピッチで配列している。又、
三本単位で信号線Ｙの一端に接続された水平スイッチＨ
ＳＷ１，ＨＳＷ２，…，ＨＳＷｎ−１，ＨＳＷｎを有し
ている。これらの水平スイッチＨＳＷは各信号線Ｙを三
本単位で同時に選択し三原色に分かれた三種の映像信号
ＶＲ，ＶＧ，ＶＢを各々対応する三個の画素Ｒ，Ｇ，Ｂ
に書き込む。従って、これらの水平スイッチＨＳＷが前
述した水平駆動回路の一部を構成している事になる。

【００１１】次に図３を参照して、図１に示したドライ
バユニット２及びタイミングジェネレータユニット３の
動作を詳細に説明する。（Ａ）はドライバユニット２に
含まれる遅延手段の構成を図１から切り取って再び示し
たものである。第一の前段サンプルホールド回路ＦＳＨ
Ａと第一の後段サンプルホールド回路ＮＳＨＡの組から
なる遅延チャネルは赤色入力映像信号Ｒｉｎを遅延処理
して赤色出力映像信号Ｒｏｕｔを生成する。第二の前段
サンプルホールド回路ＦＳＨＢと第二の後段サンプルホ
ールド回路ＮＳＨＢとの組からなる遅延チャネルは緑色
入力映像信号Ｇｉｎを遅延処理して緑色出力映像信号Ｇ
ｏｕｔを生成する。第三の前段サンプルホールド回路Ｆ
ＳＨＣと第三の後段サンプルホールド回路ＮＳＨＣとの
組からなる遅延チャネルは青色入力映像信号Ｂｉｎを遅
延処理して対応する青色出力映像信号Ｂｏｕｔを生成す
る。タイミングジェネレータユニットはＦＳＨＡに対し
制御パルスＳＨ１を入力し、ＦＳＨＢに対し制御パルス
ＳＨ２を入力し、ＦＳＨＣに制御パルスＳＨ３を入力す
る事により、各々独立的にその動作制御を行なう。一方
ＮＳＨＡ，ＮＳＨＢ，ＮＳＨＣには制御パルスＳＨ４が
共通に入力され同期的な制御が行なわれる。何れの制御
パルスＳＨもそのレベルがハイになった時映像信号のサ
ンプリングが行なわれ、その後、ローに復帰した時サン
プリングされた映像信号のホールドが行なわれる。但
し、この制御パルスの極性は反対でも良い。

【００１２】図３の（Ｂ）はドライバユニット２及びタ
イミングジェネレータユニット３の動作シーケンスを表
わすタイミングチャートである。本例では五画素分の白
色書き込みを表わすＲｉｎ，Ｇｉｎ，Ｂｉｎが入力され
た場合を例にとって説明する。反転切り換えが行なわれ
ない通常時では、ＳＨ１が最初に出力されＦＳＨＡが間
欠動作し、Ｒｉｎがサンプルホールドされる。続いてＳ
Ｈ２が出力されＦＳＨＢが間欠動作しＧｉｎがサンプル
ホールドされる。この間ＳＨ３はハイレベルに維持され
ＦＳＨＣは持続動作状態におかれる為Ｂｉｎはそのまま
通過する。ＳＨ２の後ＳＨ４が入力されＮＳＨＡ，ＮＳ
ＨＢ，ＮＳＨＣが同時にサンプルホールドを行なう。こ
の結果、ＳＨ４のタイミングに同期して、Ｒｏｕｔ，Ｇ
ｏｕｔ，Ｂｏｕｔが同時に出力される。以上により、Ｒ
ＧＢの画素配列ピッチに応じた各映像信号の遅延処理が
行なわれた事になる。

【００１３】一方反転切り換えが行なわれた時、最初に
ＳＨ３が出力される事によりＦＳＨＣが間欠動作を行な
いＢｉｎをサンプルホールドする。次にＳＨ２が出力さ
れる事によりＦＳＨＢが間欠動作しＧｉｎがサンプルホ
ールドされる。この間ＳＨ１はハイレベルに維持される
為ＦＳＨＡは持続動作状態におかれＲｉｎはそのまま通
過する。ＳＨ２が出力された後ＳＨ４が出力されＮＳＨ
Ａ，ＮＳＨＢ，ＮＳＨＣが同時にサンプルホールドを行
なう。これにより通常時とは逆位相で遅延処理を施され
たＲｏｕｔ，Ｇｏｕｔ，Ｂｏｕｔが同時に出力される事
になる。以上の説明から理解される様に、左右反転時に
は通常時のＳＨ１とＳＨ３を時間的に入れ換えたパルス
を遅延手段に入力する。これによりサンプルホールドさ
れたＲｏｕｔとＢｏｕｔの位相関係が逆転し、左右反転
に対応した映像信号が得られる。なお、上記のタイミン
グ制御は何れのユニットにおいても行なう事が可能であ
るが、デルタ配列を有するアクティブマトリクス型のカ
ラー液晶パネルを表示ユニットとして用いた場合、ライ
ン間オフセットの方向を左右反転時に逆にしなければな
らない等液晶パネルの構造に依存する複雑な操作を行な
わなければならない。この点に鑑み、上述した遅延処理
のタイミング制御はタイミングジェネレータユニット３
で行なう事が好ましい。

【００１４】図４は、参考の為左右反転対応型の構造を
有さない遅延手段の構成例及びその動作を表わしてい
る。なお、理解を容易にする為、図３に示した本発明に
かかる遅延手段の構成と対応する部分には対応する参照
番号を付してある。異なる点は特定の遅延チャネルにだ
け前段のサンプルホールド回路が設けられていない事で
ある。この特定のチャネルは表示ユニットに内蔵される
ＨＳＷ（図２参照）の最後についている画素Ｂに対応し
ている。仮に、表示ユニットを左右反対側から走査して
映像信号を書き込む場合、この特定チャネルはＨＳＷの
反対側についている画素（この例の場合Ｒ）に対応する
ものにならなければならない。従って、図４の遅延回路
構成で左右反転切り換えに対応しようとすると、遅延手
段の前段にＲｉｎとＢｉｎを入れ換えるアナログスイッ
チが必要になり、同じく遅延手段の後段にＲｏｕｔとＢ
ｏｕｔを入れ換えるアナログスイッチが必要になる。こ
れは回路規模の拡大化を招くばかりでなく、一度個々の
液晶パネルに合わせて設定したホワイトバランス（図１
参照）が、左右反転を行なう事により変化してしまうと
いう問題を生じさせる。

【００１５】図５は、図２に示した表示ユニットのさら
に詳細な構成例を示す回路図である。図示する様に、表
示ユニットの画面内には信号線Ｙと走査線Ｘが交差配列
している。信号線Ｙと走査線Ｘの各交差部に画素１１が
配置している。個々の画素は微細な液晶セルＬＣと選択
素子との結合からなる。本例では選択素子は薄膜トラン
ジスタＴｒからなり、そのゲート電極は対応する走査線
Ｘに接続し、ソース電極は対応する信号線Ｙに接続し、
ドレイン電極は対応する液晶セルＬＣの一方の端子を構
成する画素電極に接続している。なお液晶セルＬＣの他
方の端子を構成する対向電極１２が設けられている。又
液晶セルＬＣと並列に保持容量Ｃｓも接続されている。
走査線Ｘの一端には垂直駆動回路１３が接続しており、
タイミングジェネレータから供給されるスタート信号Ｖ
ＳＴやクロック信号ＶＣＫ１，ＶＣＫ２等に応じて順次
ゲートパルスを一水平期間毎に出力する。ゲートパルス
に応答して薄膜トランジスタＴｒが導通し、各画素の行
を順次選択する。各信号線Ｙの上端部にはトランスミッ
ションゲート素子ＴＧを介してビデオライン１４が接続
している。ビデオライン１４は三本に分かれており三原
色ドライバユニットからＲＧＢに分割された映像信号Ｖ
Ｒ，ＶＧ，ＶＢの供給を受ける。前述した様に、これら
の映像信号ＶＲ，ＶＧ，ＶＢはＲＧＢ三画素同時サンプ
リング駆動を行なう為所定の遅延処理が施されている。
各画素列に割り当てられたＲＧＢ三原色と対応する様に
ビデオライン１４が接続されている。三個単位のトラン
スミッションゲート素子ＴＧは一組となって水平スイッ
チＨＳＷ（図２参照）を構成し、水平走査回路１５から
順次出力されるサンプリングパルスによって開閉制御さ
れ、映像信号ＶＲ，ＶＧ，ＶＢを同時サンプリングし、
上述した順次選択に同期して画素列に映像信号を書き込
む。以上の説明から理解される様に、水平走査回路１５
と水平スイッチＨＳＷの組み合わせが、水平駆動回路を
構成する。水平走査回路１５はタイミングジェネレータ
ユニットから供給されるスタート信号ＨＳＴ及びクロッ
ク信号ＨＣＫ１，ＨＣＫ２に応じて順次サンプリングパ
ルスを出力する。前述した様にこの水平走査回路１５は
制御信号ＳＣＴに応じてサンプリングパルスの走査を順
方向（右方向）と逆方向（左方向）で切り換える事がで
きる。

【００１６】図６は、上述した反転切り換え機能を有す
る水平走査回路の具体的な構成例を示すブロック図であ
る。図示する様に、水平走査回路は単一のシフトレジス
タ１５ａを有しており、所定のスタート信号ＨＳＴを段
毎に転送して水平スイッチＨＳＷの順次開閉駆動を行な
う。このシフトレジスタ１５ａは一対の入力端子Ｉ及び
出力端子Ｏを備えたフリップフロップＦＦを水平スイッ
チＨＳＷの数に応じた個数だけ多段接続した構造となっ
ている。個々のＦＦの入出力端子は二本のデータ転送路
１６を介して順次接続されている。本例では、先頭のＦ
Ｆ₁ から最終のＦＦ_M までＭ個のフリップフロップが多
段接続されている。本例のシフトレジスタ１５ａは双方
向性であり、切り換え可能にデータの順方向転送と逆方
向転送を行なう事ができる。この目的で隣り合う段に位
置する一対のフリップフロップの入出力端子間に夫々転
送ゲート素子Ａ，Ｂが介在している。転送ゲート素子
Ａ，Ｂを択一的に開閉する事によりデータ転送を順方向
又は逆方向に制御して水平スイッチの順次開閉動作を可
能にする。例えばＦＦ₁ の入力端子とＦＦ₂ の出力端子
との間に一方の転送ゲート素子Ｂが介在している。又、
ＦＦ₁ の出力端子ＯとＦＦ₂ の入力端子Ｉとの間に他方
の転送ゲート素子Ａが介在している。以下同様に互いに
隣り合うＦＦの入出力端子間に夫々転送ゲート素子Ａ，
Ｂが介在している。転送ゲート素子Ａを開く一方転送ゲ
ート素子Ｂを閉じると、スタート信号ＨＳＴはデータ転
送路１６を介して順次順方向に送られる。逆に転送ゲー
ト素子Ａを閉じる一方転送ゲート素子Ｂを開くと、スタ
ート信号ＨＳＴはデータ転送路１６を介して順次逆方向
に送られる。

【００１７】図７は、図６に示した水平走査回路の具体
的な回路構成例を部分的に示した回路図である。データ
（ＨＳＴ）の双方向転送を説明する為、二個のフリップ
フロップ（先段ＦＦ、次段ＦＦ）とそれに付随する転送
ゲート素子Ａ，Ｂのみを示している。全ての回路素子は
薄膜トランジスタ（ＴＦＴ）から構成されている。先段
ＦＦ及び次段ＦＦともにＤ型フリップフロップから構成
されている。各Ｄ型フリップフロップは第一及び第二の
クロックトインバータと第三のインバータからなり、互
いに逆相のクロック信号ＨＣＫ１，ＨＣＫ２に応じて動
作し、入力端子ＩＮから入力されたデータをクロック信
号の半周期分だけ遅延して出力端子ＯＵＴに出力する。
転送ゲート素子Ａ，Ｂは夫々ＣＭＯＳタイプのトランス
ミッションゲート素子からなる。転送ゲート素子Ａ，Ｂ
は外部入力される互いに逆相の反転切り換え制御信号Ｓ
ＣＴ，ＳＣＴＸにより制御されている。一方の制御信号
ＳＣＴがハイレベルで他方の制御信号ＳＣＴＸがローレ
ベルの時、一方の転送ゲート素子Ａが開かれ、他方の転
送ゲート素子Ｂが閉じられる。従って、この時にはデー
タは最初の転送ゲート素子Ａを通過した後、先段ＦＦの
入力端子ＩＮに供給される。ここでクロック信号の半周
期分だけ遅延処理を施された後、出力端子ＯＵＴから次
の転送ゲート素子Ａを介して次段ＦＦの入力端子ＩＮに
転送される。この様にして、データは順次順方向に向っ
て転送されていく。一方、制御信号ＳＣＴがローレベル
で制御信号ＳＣＴＸがハイレベルに切り換わった時、一
方の転送ゲート素子Ａが閉じ他方の転送ゲート素子Ｂが
開く。この場合には逆方向から転送されてきたデータが
次段ＦＦの入力端子ＩＮに供給され所定の遅延処理を施
された後、出力端子ＯＵＴから転送ゲート素子Ｂを介し
て先段ＦＦの入力端子ＩＮに転送される。再び所定の遅
延処理を施された後、出力端子ＯＵＴから出力されたデ
ータは次の転送ゲート素子Ｂに至る。

【００１８】

【発明の効果】以上説明した様に、本発明によれば、Ｒ
ＧＢ三画素同時サンプリング方式において映像信号の遅
延処理を行なう遅延手段が、三種の映像信号の各々に対
応して設けられた三個の前段サンプルホールド回路とこ
れらに接続した三個の後段サンプルホールド回路とから
構成され、各前段サンプルホールド回路は互いに独立し
て制御される一方各後段サンプルホールド回路は互いに
同期して制御される様になっている。かかる構成によ
り、表示された画像の左右反転切り換えを行なった場合
でも、自動的に対応が可能となりＲＧＢ三種の映像信号
の位相関係を反転切り換えに応じて逆にする事ができ
る。従来の遅延回路構成に比べ左右反転切り換え対応の
為のアナログスイッチを必要としないので回路規模を縮
小できるという効果がある。又左右反転切り換えを行な
ってもホワイトバランスずれ等が起る惧れがなくなると
いう効果がある。通常ＲＧＢ三原色ドライバユニットに
は遅延手段を構成するサンプルホールド回路の他に各色
のＤＣゲイン等を調整する部分が含まれている。本発明
では左右反転切り換えを行なっても映像信号の入れ換え
を行なわないので、この調整も変化させる必要がない。
加えて、各遅延チャネルを同一構成とする事によりチャ
ネル間の遅延量を均一にできる。従って色ずれが起りに
くくなるという効果がある。

【図面の簡単な説明】

【図１】本発明にかかるカラー表示システムの基本的な
構成を示すブロック図である。

【図２】図１に示したカラー表示システムに組み込まれ
る表示ユニットの一例を示すブロック図である。

【図３】図１に示したカラー表示システムの動作説明に
供する配線図並びにタイミングチャートである。

【図４】遅延手段の参考例を示す配線図並びにタイミン
グチャートである。

【図５】図２に示した表示ユニットのさらに具体的な構
成を示す回路図である。

【図６】図５に示した表示ユニットに組み込まれる水平
走査回路の具体的な構成例を示すブロック図である。

【図７】図６に示した水平走査回路のさらに具体的な構
成を示す回路図である。

【符号の説明】

１ 表示ユニット ２ ドライバユニット ３ タイミングジェネレータユニット

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 行方向に沿った走査線と、列方向に沿っ
   た信号線と、両者の各交差部に配置され行方向に沿って
   所定のピッチで配列した三原色の画素と、各信号線を三
   本単位で同時に選択し三原色に分かれた三種の映像信号
   を各々対応する三個の画素に書き込む駆動回路と、同時
   選択に先行して三種の映像信号に対し画素配列のピッチ
   に応じた遅延処理を行なう遅延手段とを備えたカラー表
   示システムであって、 前記遅延手段は三種の映像信号の各々に対応して設けら
   れた三個の前段サンプルホールド回路とこれらに接続し
   た三個の後段サンプルホールド回路とを有し、各前段サ
   ンプルホールド回路は互いに独立して制御される一方各
   後段サンプルホールド回路は互いに同期して制御され、 前記駆動回路は行方向に沿って該同時選択の走査を反転
   切り換え可能であるとともに、 制御手段が設けられており、該反転切り換えに応じて三
   個の前段サンプルホールド回路の制御を調整する事を特
   徴とするカラー表示システム。
2. 【請求項２】 前記制御手段は該反転切り換えが行なわ
   れない時、第一の前段サンプルホールド回路を最初に間
   欠動作させ、次に第二の前段サンプルホールド回路を間
   欠動作させ、且つ第三の前段サンプルホールド回路を持
   続動作させる一方、該反転切り換えが行なわれた時、第
   三の前段サンプルホールド回路を最初に間欠動作させ、
   次に第二の前段サンプルホールド回路を間欠動作させ、
   且つ第一の前段サンプルホールド回路を持続動作させる
   事を特徴とする請求項１記載のカラー表示システム。
3. 【請求項３】 前記走査線、信号線、画素及び駆動回路
   が表示ユニットに組み込まれ、前記遅延手段が該表示ユ
   ニットに映像信号を供給する三原色ドライバユニットに
   組み込まれ、前記制御手段が表示ユニットの駆動制御を
   行なうタイミングジェネレータユニットに組み込まれて
   いる事を特徴とする請求項１記載のカラー表示システ
   ム。
4. 【請求項４】 前記表示ユニットはアクティブマトリク
   ス型の液晶パネルである事を特徴とする請求項３記載の
   カラー表示システム。