KR20010065254A - 반도체 패키지 제조용 부재 - Google Patents

Abstract

본 발명은 반도체 패키지 제조용 부재에 관한 것으로서, 부재의 반도체 패키지 영역 밖에 인식마크를 형성하여, 반도체 패키지 영역내에는 인식마크가 없어진 공간을 전도성패턴 공간으로 활용할 수 있고, 와이어 본딩 장치가 와이어 본딩시 쉽게 인식마크를 인식할 수 있게 하여 종래의 와이어 본딩시의 에러발생을 방지할 수 있도록 한 반도체 패키지 제조용 부재를 제공하고자 한 것이다.

Description

반도체 패키지 제조용 부재{Substrate for manufacturing semiconductor package}

본 발명은 반도체 패키지 제조용 부재에 관한 것으로서, 더욱 상세하게는 반도체 패키지의 제조공정중에 와이어 본딩 공정시, 와이어 본딩장치의 와이어 본딩 기준점이 되는 인식마크의 위치가 변경 개선된 반도체 패키지 제조용 부재에 관한 것이다.

통상적으로 반도체 패키지는 전자기기의 집약적 발달과 소형화 경향으로 인하여 고집적화, 소형화, 고기능화의 추세에 병행하여, 상기 반도체 칩탑재판의 저면이 외부로 노출된 구조의 반도체 패키지, 솔더볼과 같은 인출단자를 포함하는 볼 그리드 어레이 반도체 패키지, 리드프레임, 인쇄회로기판, 필름등의 부재를 이용한 반도체 패키지등 다양한 종류의 패키지가 경박단소화로 개발되어 왔고, 개발중에 있다.

상기 부재중의 하나로서, 리드프레임은 골격을 이루는 사이드레일과, 반도체칩이 실장될 수 있는 칩탑재판과, 칩탑재판과 간격을 두고 사이드레일에 일체 형성된 다수의 리드와, 칩탑재판을 잡아줄 수 있도록 칩탑재판의 각 모서리를 사이드레일에 연결시켜주는 타이바로 구성되어 있다.

특히, 상기 리드프레임에는 3 ×3, 4 ×4등 매트릭스 형태로 다수의 칩탑재영역이 형성되어 있다.

또한, 상기 부재중의 하나로서, 인쇄회로기판에도 수지층을 중심으로 상면 중앙에는 다수의 매트릭스로 된 칩탑재영역이 형성되어 있고, 그 외곽에는 칩탑재영역에 실장되는 반도체 칩과 와이어로 본딩되는 신호전달용, 접지용등 전도성패턴이 형성되어 있다.

한편, 상기와 같은 부재에서 특히, 인쇄회로기판의 반도체패키지 영역내에서 칩탑재영역에 인접한 위치에는 첨부한 도 2에 도시한 바와 같이 한군데 내지 두군데 구석 부위에 와이어 본딩시의 기준점이 되는 인식마크(14)가 새겨져 형성되어 있다.

상기와 같은 부재를 이용하여 반도체 패키지를 제조하는 공정중에서 부재의 칩탑재영역에 반도체 칩을 부착하는 공정 다음으로, 반도체 칩의 본딩패드와 부재의 본딩영역간에 와이어를 부착하는 공정이 진행되는데, 반도체 패키지 영역내에 형성된 인식마크를 와이어 본딩 장치가 인식하여, 이것을 기준점으로 와이어 본딩을 실시하게 된다.

그러나, 복잡한 전도성패턴이 서로 인접되어 형성되어 있는 경우에는, 인식마크를 형성하는 작업이 어렵고, 인식마크를 작게 형성하더라도 와이어 본딩장치가 인식마크를 인식하지 못하는 에러를 일으키는 단점이 있다.

더욱이, 반도체 패키지 영역이 매트릭스 타입으로 형성된 부재의 경우에는 반도체 패키지의 크기가 매우 경박단소화로 제조되기 때문에 인식마크의 크기는 더욱 작아서, 와이어 본딩장치가 인식마크를 인식하지 못하는 에러가 발생하여 와이어 본딩 작업에 불편을 주는 단점이 있었다.

따라서, 본 발명은 상기와 같은 점을 해결하기 위하여 부재의 반도체 패키지 영역 밖에 인식마크를 형성하여, 반도체 패키지 영역내에는 인식마크가 없어진 공간을 전도성패턴 공간으로 활용할 수 있고, 와이어 본딩 장치가 와이어 본딩시 쉽게 인식마크를 인식할 수 있게 하여 종래의 와이어 본딩시의 에러발생을 방지할 수 있도록 한 반도체 패키지 제조용 부재를 제공하는데 그 목적이 있다.

도 1은 본 발명에 따른 반도체 패키지 제조용 부재를 나타내는 평면도,

도 2는 종래의 반도체 패키지 제조용 부재를 나타내는 평면도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 반도체 패키지 영역 12 : 부재

14 : 인식마크 16 : 반도체 칩

18 : 전도성패턴

이하 첨부도면을 참조로 본 발명을 상세하게 설명하면 다음과 같다.

본 발명은 수지층과, 수지층상에 형성된 칩탑재영역과, 이 칩탑재영역의 주변에 형성된 전도성패턴(18)으로 구성된 다수의 반도체 패키지 영역(10)을 포함하는 반도체 패키지 제조용 부재에 있어서, 상기 부재의 반도체 패키지 영역(10) 밖에 와이어 본딩시의 기준이 되는 인식마크(14)를 형성하여서 된 것을 특징으로 한다.

여기서 상기와 같은 특징으로 이루어진 본 발명을 실시예로서, 첨부한 도 1을 참조로 더욱 상세하게 설명하면 다음과 같다.

첨부한 도 1은 본 발명에 따른 반도체 패키지 제조용 부재를 나타내는 평면도로서, 도면부호 12는 반도체 패키지 제조용 부재중의 하나인 인쇄회로기판을 나타낸다.

상기 부재(12)는 스트립 형태로 된 수지층상에 다수의 반도체 패키지 영역(10)이 형성되는데, 이 반도체 패키지 영역은 반도체 패키지의 경박단소화를 실현할 수 있도록 3 ×3등 매트릭스 타입으로 다수개가 형성되어진다.

상기 반도체 패키지 영역(10)내에는 반도체 칩이 실장되는 칩탑재영역과 그 바깥쪽에 형성된 전도성패턴(18)으로 구성되어 있고, 반도체 패키지 영역(10)의 바깥쪽에는 상기 칩탑재영역과 전도성패턴으로 구성된 반도체 패키지 영역(10)을 지지하는 수지층으로 형성되어 있다.

여기서 상기 부재의 반도체 패키지 영역의 바깥쪽에 인식마크(14)를 형성하는 바, 바람직하게는 매트릭스 타입의 반도체 패키지 영역(10)의 각 구석쪽에서 벗어난 위치에 형성하는 것이 바람직하다.

한편, 종래에 칩탑재영역과 인접한 전도성패턴(18)에 형성된 인식마크는 배제되고, 이 배제된 위치에는 전도성 패턴(18)을 연장시켜 형성할 수 있게 됨에 따라, 전도성패펀(18)를 형성하는 공간활용도가 넓어지게 된다.

따라서, 상기 부재(12)의 칩탑재영역에 반도체 칩을 실장시킨 후, 와이어 본딩 공정을 진행시키는 바, 와이어 본딩장치가 상기 반도체 패키지 영역 바깥쪽에 형성된 인식마크(14)를 인식하고, 이곳을 기준점으로 하여, 반도체 칩(16)의 본딩패드와 전도성패턴(18)의 와이어 본딩영역간에 와이어로 본딩하는 작업을 용이하게 진행하게 된다.

이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 제조용 부재에 의하면, 종래에 부재의 반도체 패키지 영역내에 전도성패턴과 함께 형성되어 있던 인식마크를 반도체 패키지 영역 밖에 형성함으로써, 와이어 본딩장치가 인식마크를 용이하게 식별하여 와이어 본딩작업을 에러없이 진행할 수 있고, 종래의 인식마크가 제거된 자리에는 전도성패턴을 형성할 수 있어, 전도성패턴의 공간활용도를 높일 수 있는 효과를 제공하게 된다.

Claims (1)

1. 수지층과, 수지층상에 형성된 칩탑재영역과, 이 칩탑재영역의 주변에 형성된 전도성패턴(18)으로 구성된 다수의 반도체 패키지 영역(10)을 포함하는 반도체 패키지 제조용 부재에 있어서, 상기 부재의 반도체 패키지 영역(10) 밖에 와이어 본딩시의 기준이 되는 인식마크(14)를 형성하여서 된 것을 특징으로 하는 반도체 패키지 제조용 부재.