JP3309158B2 - ディジタル信号の品質評価装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル信号の
品質を評価するための装置において、特にディジタル信
号の波形品質を正確に把握できるようにするための技術
に関する。

【０００２】

【従来の技術】ディジタル信号を伝送する各種の通信シ
ステムでは、ディジタル信号の送信元の特性変動や伝送
路の特性変化等により、ディジタル信号の波形品質が劣
化する。

【０００３】ディジタル信号の波形品質の劣化は、振幅
やバイアスの変動および位相の揺らぎに起因するもので
あり、この波形品質を評価するために、従来ではオシロ
スコープを用いて波形パターンを観測する方法がとられ
ていた。

【０００４】即ち、オシロスコープにディジタル信号を
入力するとともに、このディジタル信号のクロック成分
で掃引のトリガをかけたとき、「０」から「１」へ変化
する波形、「１」から「０」へ変化する波形、「０」が
連続する波形、「１」が連続する波形が重なり合って、
図８の（ａ）のように、時間軸に平行な２本の線Ｌ１、
Ｌ２と、その２本の線Ｌ１、Ｌ２の間でＸ状に交わる線
Ｌ３、Ｌ４とからなる波形パターンが観測される。

【０００５】この波形パターンは一般にアイパターンと
呼ばれ、振幅やバイアスの変動および位相の揺らぎが少
なく波形品質のよいディジタル信号のアイパターンは、
図８の（ｂ）のように各線Ｌ１〜Ｌ４が細くなる。

【０００６】また、振幅やバイアスの変動および位相の
揺らぎが多く品質が悪いディジタル信号のアイパターン
は、図８の（ｃ）ように各線Ｌ１〜Ｌ４が太くなる。

【０００７】したがって、このアイパターンを基準のア
イパターンと比較することにより、ディジタル信号の波
形品質の善し悪しを判別できる。

【０００８】このアイパターンの比較は、基準のアイパ
ターン（例えば図８の（ａ）の波形パターンと一致する
ようなアイパターン）が表示されたアイマスクをオシロ
スコープの画面に貼り付け、ディジタル信号のアイパタ
ーンがアイマスクのアイパターンに隠れるかはみ出すか
によって、ディジタル信号の波形の品質の善し悪しを判
別していた。

【０００９】

【発明が解決しようとする課題】しかしながら、前記の
ようにディジタル信号をオシロスコープで観測する従来
の方法は、正確性に欠け、観測者による評価のバラツキ
が発生しやすく、しかも、波形品質の経時的な変化の様
子等を知ることができず、定量的な評価が行えないとい
う問題があった。

【００１０】本発明は、この問題を解決して、ディジタ
ル信号の波形品質を正確に且つ定量的に把握できるディ
ジタル信号の品質評価装置を提供することを目的として
いる。

【００１１】

【課題を解決するための手段】前記目的を達成するため
に、本発明のディジタル信号の品質評価装置は、入力さ
れる評価対象のディジタル信号の電圧としきい値電圧と
を比較するアナログコンパレータ（２１）と、前記評価
対象のディジタル信号とともに入力されるクロック信号
を遅延する遅延回路（２４）と、前記アナログコンパレ
ータの出力レベルを前記遅延回路によって遅延されたク
ロック信号によって読み取る読取回路（２５）と、全ビ
ット０の第１の参照信号および全ビット１の第２の参照
信号のいずれかを選択的に出力する選択回路（２７）
と、前記読取回路から出力される信号と前記選択回路か
ら出力される信号とのビット誤りを検出し、その誤り率
を測定する誤り率測定器（２８）と、前記選択回路から
前記第１の参照信号を選択させた状態で、前記しきい値
をディジタル信号の上側の包絡線と交わる範囲で可変す
るとともに、前記遅延時間を可変して、前記誤り率測定
器の誤り率が所定の基準値を通過するときのしきい値と
遅延時間で示される上側包絡線を求める上側包絡線検出
手段（３３）と、前記選択回路から前記第２の参照信号
を選択させた状態で、前記しきい値をディジタル信号の
下側の包絡線と交わる範囲で可変するとともに、前記遅
延時間を可変して、前記誤り率測定器の誤り率が前記基
準値を通過するときのしきい値と遅延時間で示される下
側包絡線を求める下側包絡線検出手段（３４）と、表示
装置（４１）と、前記上側包絡線検出手段によって検出
された上側包絡線と下側包絡線検出手段によって検出さ
れた下側包絡線とを前記表示装置の座標上に表示する波
形表示手段（３５）とを備えている。

【００１２】

【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態を説明する。図１は、本発明の実施の形態のデ
ィジタル信号の品質評価装置２０の構成を示している。

【００１３】この品質評価装置２０は、評価対象のディ
ジタル信号Ａを入力するための第１の入力端子２０ａ
と、このディジタル信号Ａの２値判定用のクロック信号
ＣＫを入力するための第２の入力端子２０ｂとを有して
いる。

【００１４】なお、ここでは、評価対象のディジタル信
号Ａを、所定長のＰＮパターン信号（擬似ランダム信
号）とする。

【００１５】第１の入力端子２０ａに入力されたディジ
タル信号は、アナログコンパレータ２１の一方の端子に
入力されている。

【００１６】アナログコンパレータ２１は、Ｄ／Ａ変換
器２２から出力されるアナログのしきい値Ｖｓとディジ
タル信号Ａの電圧とを比較して、ディジタル信号Ａの電
圧がしきい値Ｖｓ以上のときにハイレベルの信号を出力
し、ディジタル信号Ａの電圧がしきい値Ｖｓより低いと
きにローレベルの信号を出力する。

【００１７】Ｄ／Ａ変換器２２は、後述する制御部３０
から指定されたしきい値Ｖｓを出力する。

【００１８】一方、第２の入力端子２０ｂに入力されク
ロック信号ＣＫは、周波数検出回路２３および遅延回路
２４に入力される。

【００１９】周波数検出回路２３はクロック信号ＣＫの
周波数を検出して制御部３０へ出力し、遅延回路２４
は、クロック信号ＣＫを制御部３０から指定された遅延
時間Ｔｄだけ遅延したクロック信号ＣＫ′を出力する。

【００２０】アナログコンパレータ２１の出力信号Ａ′
と、遅延回路２４からのクロック信号ＣＫ′は読取回路
２５に入力される。

【００２１】読取回路２５は、クロック信号ＣＫ′の立
ち上がりタイミングにアナログコンパレータ２１の出力
信号Ａ′の２値レベルを読み取って出力する。

【００２２】参照パターン信号発生回路２６は、入力さ
れるディジタル信号の正規のパターンと同一パターンの
参照パターン信号Ｋをクロック信号ＣＫ′に同期して発
生する。

【００２３】この参照パターン信号発生回路２６は、後
述する制御部３０からの引込み指示を受けると、読取回
路２５の出力信号Ａ″を所定ビット分取り込んで内部に
初期値として設定し、以後この初期値から、入力される
ディジタル信号Ａと同一の生成過程によってクロック信
号ＣＫ′に同期した符号（ＰＮ符号）を順次出力する。

【００２４】選択回路２７は、参照パターン信号Ｋと、
常時「０」の第１の参照信号Ｊ１と、常時「１」の第２
の参照信号Ｊ２のうち、制御部３０から指定された信号
を選択的に出力する。

【００２５】誤り測定器２８は、読取回路２５の出力信
号Ａ″と、選択回路２７から出力される参照信号とのビ
ット誤りを検出し、所定時間毎の誤り率Ｅを算出して、
制御部３０に出力する。

【００２６】制御部３０は、ＣＰＵ、ＲＯＭ、ＲＡＭを
含むマイクロコンピュータによって構成されている。こ
の制御部３０は、波形測定のための制御モードとビット
エラー測定のための制御モードとを有しており、操作部
４０の操作で指定された制御モードを実行する。

【００２７】即ち、操作部４０の操作等によって波形測
定が指定されると、周波数検出回路２３によって検出さ
れた周波数Ｆおよび誤り測定器２８からの誤り率Ｅを受
けながら、アナログコンパレータ２１のしきい値Ｖｓと
遅延回路２４の遅延時間Ｔｄの可変および選択回路２７
が選択する信号の切り換えを所定順に行い、ディジタル
信号Ａの波形の品質評価に必要なデータを取得し、その
結果を表示装置４１に表示する。

【００２８】また、ビットエラー測定が指定されると、
操作部４０の操作等で指定されたしきい値Ｖｓと遅延時
間Ｔｄをアナログコンパレータ２１と遅延回路２４に設
定して、選択回路２７から参照パターン信号Ｋを出力さ
せて、誤り測定器２８で規定の誤り率測定を行わせ、そ
の結果を表示装置４１に表示する。

【００２９】制御部３０は、図１で機能ブロック化して
いるように、周期算出手段３１、エラーフリー領域検出
手段３２、上側包絡線検出手段３３、下側包絡線検出手
段３４、波形表示手段３５およびビットエラー測定制御
手段３７とを有している。

【００３０】周期算出手段３１は、周波数検出回路２３
によって検出されたクロック信号ＣＫの周波数からその
周期Ｔを算出する。

【００３１】エラーフリー領域検出手段３２は、選択回
路２７から参照パターン信号Ｋを選択させ、誤り率測定
器２８によって測定される誤り率Ｅを監視しながら、し
きい値Ｖｓと遅延時間Ｔｄとを可変して、誤り率Ｅが基
準値Ｅｒを通過するときのしきい値Ｖｓと遅延時間Ｔｄ
とで決まる座標を、誤り率Ｅが基準値Ｅｒより小となる
領域と基準値Ｅｒ以上の領域との境界を確定する読取座
標点Ｐとして求めて、図示しないメモリに記憶する。

【００３２】上側包絡線検出手段３３は、選択回路２７
から常時「０」の第１の参照信号Ｊ１を選択させ、誤り
率測定器２８によって測定される誤り率Ｅを監視しなが
ら、しきい値Ｖｓをディジタル信号の上側の包絡線と交
わる範囲で可変するとともに、遅延時間Ｔｄを少なくと
もディジタル信号の１周期Ｔ分可変して、誤り率Ｅが基
準値Ｅｒを通過するときのしきい値Ｖｓと遅延時間Ｔｄ
とで決まる座標、即ち、誤り率Ｅが基準値Ｅｒより小と
なる領域と基準値Ｅｒ以上となる領域との境界を確定す
る読取座標点Ｑを、入力されるディジタル信号の上側包
絡線の座標として求めて図示しないメモリに記憶する。

【００３３】下側包絡線検出手段３４は、選択回路２７
から常時「１」の第２の参照信号Ｊ２を選択させ、誤り
率測定器２８によって測定される誤り率Ｅを監視しなが
ら、しきい値Ｖｓをディジタル信号の下側の包絡線と交
わる範囲で可変するとともに、遅延時間Ｔｄを少なくと
もディジタル信号の１周期Ｔ分可変して、誤り率Ｅが基
準値Ｅｒを通過するときのしきい値Ｖｓと遅延時間Ｔｄ
とで決まる座標、即ち、誤り率Ｅが基準値Ｅｒより小と
なる領域と基準値Ｅｒ以上となる領域との境界を確定す
るしきい値Ｖｓと遅延時間Ｔｄで決まる読取座標点Ｒ
を、入力されるディジタル信号の下側包絡線の座標とし
て求めて図示しないメモリに記憶する。

【００３４】波形表示手段３５は、表示装置４１に横軸
が時間、縦軸が電圧の直交座標を表示するとともに、こ
の座標面上に、エラーフリー領域検出手段３２によって
求められた各基準値毎の読取座標Ｐ、上側包絡線検出手
段３３によって検出された上側包絡線の読取座標Ｑおよ
び下側包絡線検出手段３４によって検出された下側包絡
線の読取座標Ｒをプロットして、入力されたディジタル
信号の上下の包絡線、およびエラーフリー領域、即ち、
ディジタル信号のアイパターンを画面上で把握できるよ
うにする。

【００３５】なお、この波形表示手段３５は、このアイ
パターンの各エラーフリー領域の高さ（バイアス余裕）
と幅（位相余裕）、上下の包絡線間の距離、オーバーシ
ュート量等を算出して、このアイパターンとともに数値
表示する。

【００３６】ビットエラー測定制御手段３７は、前記し
たように、操作部４０の操作等で指定されたしきい値Ｖ
ｓと遅延時間Ｔｄをアナログコンパレータ２１と遅延回
路２４に設定して、選択回路２７から参照パターン信号
Ｋを出力させて、誤り測定器２８で規定の誤り率測定を
行わせ、その結果を表示装置４１に表示する。

【００３７】次に、この品質評価装置２０の動作につい
て説明する。図２は、エラーフリー領域検出手段３２の
処理手順の一例を示すフローチャートである。以下のこ
のフローチャートに基づいてエラーフリー領域の検出動
作を説明する。

【００３８】始めに、誤り率の基準値Ｅｒ（ｉ）を指定
する変数ｉを０に初期化して、遅延時間Ｔｄを周期検出
手段３１によって算出された周期Ｔに設定し、しきい値
Ｖｓをディジタル信号Ａの公称のハイレベル電圧ＶＨと
ローレベル電圧ＶＬの中間値Ｖａ＝（ＶＨ＋ＶＬ）／２
に設定する（Ｓ１、Ｓ２）。

【００３９】ここで、誤り率の基準値Ｅｒ（ｉ）はＥｒ
（０）〜Ｅｒ（３）の４種類であり、例えば基準値Ｅｒ
（０）は１０の８乗分の１、基準値Ｅｒ（１）は１０の
９乗分の１、基準値Ｅｒ（２）は１０の１０乗分の１、
基準値Ｅｒ（３）は１０の１１乗分の１とする。

【００４０】この状態では、しきい値Ｖｓと遅延時間Ｔ
ｄとで決まる読取座標点Ｐは、図３に示すように、ディ
ジタル信号のアイパターンＩ（Ａ）のほぼ中央に位置す
ることになり、読取回路２５から出力される信号は入力
されるディジタル信号と同一パターンとなる。

【００４１】そして、制御部３０は、参照パターン信号
発生回路２６に対して引込みの指示を行い、選択回路２
７に対して参照パターン信号発生回路２６からの信号を
出力させるように指示する（Ｓ３、Ｓ４）。

【００４２】制御部３０からの引込み指示を受けた参照
パターン信号発生回路２６は、読取回路２５から出力さ
れるディジタル信号を所定ビット分取り込んで内部に初
期値として設定し、以後この初期値から入力されるディ
ジタル信号と同一の生成過程によってクロック信号Ｃ
Ｋ′に同期した符号を順次出力する。

【００４３】参照パターン信号発生回路２６が取り込ん
だ信号に符号誤りがなければ、参照パターン信号発生回
路２６から出力される信号Ｋは、入力されるディジタル
信号の正規パターンに一致することになるので、誤り率
測定器２８によって測定される誤り率Ｅは基準値Ｅｒ
（ｉ）より小となる。

【００４４】制御部３０は、この誤り率Ｅが基準値Ｅｒ
（ｉ）より小となったことを確認して、同期確定と判断
する（Ｓ５）。なお、同期が確定しない場合には、取り
込んだディジタル信号に符号誤りがあったものとして、
再度引込み指示を行う。

【００４５】このようにして同期が確定した後、制御部
３０は、誤り測定器２８からの誤り率Ｅを監視しなが
ら、しきい値ＶｓをＶａからΔＶステップずつ上昇さ
せ、図４の（ａ）のように、誤り率Ｅが基準値Ｅｒ
（ｉ）を超える直前のしきい値Ｖｓと遅延時間Ｔｄと決
まる読取座標点Ｐａ（ｉ）を記憶する（Ｓ６）。

【００４６】また、誤り測定器２８からの誤り率Ｅを監
視しながら、しきい値ＶｓをＶａからΔＶステップずつ
下降させ、図４の（ｂ）のように、誤り率Ｅが基準値Ｅ
ｒ（ｉ）を超える直前のしきい値Ｖｓと遅延時間Ｔｄと
決まる読取座標点Ｐｂ（ｉ）を記憶する（Ｓ７）。

【００４７】このようにして、誤り率Ｅが基準値Ｅｒ
（ｉ）より低くなる領域の遅延時間Ｔｄ＝Ｔにおける上
限と下限の読取座標点Ｐａ（ｉ）、Ｐｂ（ｉ）が得られ
ると、制御部３０は、遅延時間ＴｄをＴからΔＴずつ増
加して、前記同様の処理を繰り返し、誤り率Ｅが基準値
Ｅｒより低くなる領域の各遅延時間毎の上限と下限の読
取座標点Ｐａ（ｉ）、Ｐｂ（ｉ）を、この領域の一方の
端に達するまで求める（Ｓ８、Ｓ９）。

【００４８】次に、遅延時間ＴｄをＴからΔＴずつ減少
させて、誤り率Ｅが基準値Ｅｒ（ｉ）より低くなる領域
の各遅延時間毎の上限と下限の読取座標点Ｐａ（ｉ）、
Ｐｂ（ｉ）を、この領域の他方の端に達するまで求める
（Ｓ１０〜Ｓ１４）。

【００４９】これによって、誤り率Ｅが基準値Ｅｒ
（ｉ）より低くなる領域を確定する各読取座標点Ｐａ
（ｉ）、Ｐｂ（ｉ）（これをまとめてＰ（ｉ）とする）
を得ることができる。

【００５０】以下同様の処理が、基準値Ｅｒ（１）〜Ｅ
ｒ（３）について行われ、誤り率Ｅが各基準値Ｅｒ
（０）〜Ｅｒ（３）より低い領域をそれぞれ確定する読
取座標点Ｐ（０）〜Ｐ（３）が求められる（Ｓ１５、Ｓ
１６）。

【００５１】次に、上側包絡線検出手段３３および下側
包絡線検出手段３４の動作を図５のフローチャートに基
づいて説明する。

【００５２】始めに、しきい値Ｖｓが、前記エラーフリ
ー領域検出処理で基準値Ｅ（０）について得られた読取
座標Ｐ（０）のしきい値Ｖｓの最大値Ｖｐ（ｍａｘ）よ
りΔＶだけ大きい電圧Ｖｂに設定され、遅延時間Ｔｄが
Ｔ／２に設定され、誤り率の基準値ＥｒがＥ（０）に設
定されてから、選択回路２７から常に「０」、即ち全ビ
ット０の第１の参照信号Ｊ１が選択される（Ｓ２１、Ｓ
２２）。

【００５３】このときの読取座標点Ｑ′は、図６の
（ａ）に示すように、誤り率が基準値Ｅｒ（０）の領域
を僅かに超えた位置にあり、しかも、誤り率測定器２８
の参照信号は全ビット０であるから、このときの誤り率
Ｅは基準値Ｅｒ（０）を大きく超えた値となる。

【００５４】ここで、誤り測定器２８からの誤り率Ｅを
監視しながら、しきい値ＶｓをＶｂからΔＶステップず
つ上昇させて、誤り率Ｅが基準値Ｅｒ（０）より小さく
なる直前の読取座標点Ｑを、遅延時間Ｔｄ＝Ｔ／２にお
ける上側包絡線の座標として記憶する（Ｓ２３）。

【００５５】即ち、しきい値Ｖｓが上昇してディジタル
信号の上側包絡線Ｂを超えると、読取回路２５の出力は
全ビット０となり参照信号Ｊ１と全ビット一致して、誤
り率Ｅが基準値Ｅｒ（０）より小さくなる。したがっ
て、その直前の読取座標点Ｑはほぼディジタル信号の上
側包絡線Ｂ上の点を示している。

【００５６】以下同様の処理を、遅延時間Ｔｄを３Ｔ／
２までΔＴずつ増加させながら繰り返すことにより、デ
ィジタル信号Ａの１周期分の上側包絡線Ｂの座標が得ら
れる（Ｓ２４、Ｓ２５）。

【００５７】次に、しきい値Ｖｓが、前記エラーフリー
領域検出処理で基準値Ｅｒ（０）について得られた読取
座標点Ｐ（０）のしきい値Ｖｓの最小値Ｖｐ（ｍｉｎ）
よりΔＶだけ小さい電圧Ｖｃに設定され、遅延時間Ｔｄ
がＴ／２に設定されてから、選択回路２７から常に
「１」、即ち全ビット１の第２の参照信号Ｊ２が選択さ
れる（Ｓ２６、Ｓ２７）。

【００５８】この状態では、読取座標点Ｒ′は、図６の
（ｂ）に示すように、誤り率が基準値Ｅｒ（０）の領域
を僅かに超えた位置にあり、しかも、誤り率測定器２８
の参照信号は全ビット１であるから、このときの誤り率
Ｅは、基準値Ｅｒ（０）を大きく超えた値となる。

【００５９】ここで、誤り測定器２８からの誤り率Ｅを
監視しながら、しきい値ＶｓをＶｃからΔＶステップず
つ下げて、誤り率Ｅが基準値Ｅｒ（０）より小さくなる
直前の読取座標点Ｒを、遅延時間Ｔｄ＝Ｔ／２における
下側包絡線の座標として記憶する（Ｓ２８）。

【００６０】即ち、しきい値Ｖｓが低下してディジタル
信号の下側包絡線Ｃより下がると、読取回路２５の出力
は全ビット１となり参照信号Ｊ２と全ビット一致して、
誤り率Ｅが基準値Ｅｒ（０）より小さくなる。したがっ
て、その直前の読取座標点Ｒはほぼディジタル信号の下
側包絡線Ｃ上の点を示している。

【００６１】以下同様の処理を、遅延時間Ｔｄを３Ｔ／
２までΔＴずつ増加させながら繰り返すことにより、デ
ィジタル信号Ａの１周期分の下側包絡線Ｃの座標が得ら
れる（Ｓ２９、３０）。

【００６２】このようにして、ディジタル信号Ａのエラ
ーフリー領域を確定する座標点Ｐおよび上側包絡線Ｂと
下側包絡線Ｃを確定する座標点Ｑ、Ｒが得られると、波
形表示手段３５によって、ディジタル信号のアイパター
ンが図７に示ように表示装置４１に表示される。

【００６３】また、このアイパターンの基準値Ｅｒ
（０）に対応するエラーフリー領域の高さＨ（バイアス
余裕）と幅Ｗ（位相余裕）、上下包絡線Ｂ、Ｃ間の距離
Ｌ、オーバーシュート量ＯＳ等が算出され、アイパター
ンとともに数値表示される。

【００６４】このため、単にディジタル信号をオシロス
コープで観測する方法に比べて、アイパターンを正確に
把握でき、また、そのパターンの特性値を容易に知るこ
とができ、ディジタル信号の波形品質をより正確に且つ
定量的に把握することができる。

【００６５】また、このアイパターンを決める各座標点
や特性値はメモリに記憶されているので、異なる時刻に
得られたアイパターン同士の変化を数値的に比較するこ
ともできる。

【００６６】なお、前記説明では、エラーフリー領域の
検出処理および上下の包絡線の検出処理で、遅延時間Ｔ
ｄを固定した状態でしきい値ＶｓをΔＶずつ可変して各
座標点を求めていたが、逆にしきい値Ｖｓを固定した状
態で遅延時間ＴｄをΔＴずつ可変して、各座標点を求め
るようにしてもよく、また、上側包絡線と下側包絡線の
いずれを先に求めてもよい。

【００６７】また、詳述しないが、操作部４０の操作に
よってビットエラー測定が指定された場合には、操作部
４０によって指定されたしきい値Ｖｓと遅延時間Ｔｄと
をアナログコンパレータ２１と遅延回路２３に設定し、
参照パターン信号Ｋを選択して、前記同様に引込み処理
を行い、同期確定後に誤り率の測定を規定時間継続して
行い、その測定結果を表示装置４２に表示する。

【００６８】つまり、この品質評価装置２０はビットエ
ラーの測定を行う測定装置とほぼ同一のハードウエアを
利用して、ディジタル信号のフリーエラー領域および上
下の包絡線を検出してこれを表示するようにしているた
め、ビットエラー測定装置と共用化でき、構成を複雑化
することなく、１台の装置でディジタル信号に対する波
形の評価と誤り率の評価とを行うことができるという利
点がある。

【００６９】

【発明の効果】以上説明したように、本発明のディジタ
ル信号の品質評価装置は、入力される評価対象のディジ
タル信号の電圧としきい値電圧とを比較するアナログコ
ンパレータと、ディジタル信号とともに入力されるクロ
ック信号を遅延する遅延回路と、アナログコンパレータ
の出力レベルを遅延回路によって遅延されたクロック信
号によって読み取る読取回路と、全ビット０の第１の参
照信号および全ビット１の第２の参照信号のいずれかを
選択的に出力する選択回路と読取回路から出力される信
号とのビット誤りを検出し、その誤り率を測定する誤り
率測定器と、選択回路から第１の参照信号を選択させた
状態で、しきい値をディジタル信号の上側の包絡線と交
わる範囲で可変するとともに遅延時間を可変して、誤り
率が所定の基準値を通過するときのしきい値と遅延時間
で示される上側包絡線を求める上側包絡線検出手段と、
選択回路から第２の参照信号を選択させた状態で、しき
い値をディジタル信号の下側の包絡線と交わる範囲で可
変するとともに遅延時間を可変して、誤り率が前記基準
値を通過するときのしきい値と遅延時間で示される下側
包絡線を求める下側包絡線検出手段と、上側包絡線検出
手段によって検出された上側包絡線と下側包絡線検出手
段によって検出された下側包絡線とを表示装置の時間軸
と電圧軸とからなる座標上に表示する波形表示手段とを
備えている。

【００７０】このため、ディジタル信号をオシロスコー
プで観測する従来の方法に比べて、ディジタル信号の波
形品質を正確に且つ定量的に把握することができる。

【図面の簡単な説明】

【図１】本発明の実施形態の構成を示すブロック図

【図２】実施形態の要部の処理手順を示すフローチャー
ト

【図３】ディジタル信号のアイパターンと実施形態の動
作を説明するための図

【図４】実施形態の動作を説明するための概略図

【図５】実施形態の要部の処理手順を示すフローチャー
ト

【図６】実施形態の動作を説明するための概略図

【図７】実施形態の表示例を示す図

【図８】ディジタル信号のアイパターンを示す図

【符号の説明】

２０ 品質評価装置 ２０ａ、２０ｂ 入力端子 ２１ アナログコンパレータ ２２ Ｄ／Ａ変換器 ２３ 周波数検出回路 ２４ 遅延回路 ２５ 読取回路 ２６ 参照パターン信号発生回路 ２７ 選択回路 ２８ 誤り率測定器 ３０ 制御部 ３１ 周期算出手段 ３２ エラーフリー領域検出手段 ３３ 上側包絡線検出手段 ３４ 下側包絡線検出手段 ３５ 波形表示手段 ３７ ビットエラー測定制御手段 ４０ 操作部 ４１ 表示装置

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−306745（ＪＰ，Ａ) 特開 昭59−224945（ＪＰ，Ａ) 特開 平１−160237（ＪＰ，Ａ) 特開 平４−54043（ＪＰ，Ａ) 特開 平７−264248（ＪＰ，Ａ) 特開2000−295298（ＪＰ，Ａ) 特開 平４−17432（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 25/02 302 H04L 1/00 G01R 31/28

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】入力される評価対象のディジタル信号の電
   圧としきい値電圧とを比較するアナログコンパレータ
   （２１）と、 前記評価対象のディジタル信号とともに入力されるクロ
   ック信号を遅延する遅延回路（２４）と、 前記アナログコンパレータの出力レベルを前記遅延回路
   によって遅延されたクロック信号によって読み取る読取
   回路（２５）と、 全ビット０の第１の参照信号および全ビット１の第２の
   参照信号のいずれかを選択的に出力する選択回路（２
   ７）と、 前記読取回路から出力される信号と前記選択回路から出
   力される信号とのビット誤りを検出し、その誤り率を測
   定する誤り率測定器（２８）と、 前記選択回路から前記第１の参照信号を選択させた状態
   で、前記しきい値をディジタル信号の上側の包絡線と交
   わる範囲で可変するとともに、前記遅延時間を可変し
   て、前記誤り率測定器の誤り率が所定の基準値を通過す
   るときのしきい値と遅延時間で示される上側包絡線を求
   める上側包絡線検出手段（３３）と、 前記選択回路から前記第２の参照信号を選択させた状態
   で、前記しきい値をディジタル信号の下側の包絡線と交
   わる範囲で可変するとともに、前記遅延時間を可変し
   て、前記誤り率測定器の誤り率が前記基準値を通過する
   ときのしきい値と遅延時間で示される下側包絡線を求め
   る下側包絡線検出手段（３４）と、 表示装置（４１）と、 前記上側包絡線検出手段によって検出された上側包絡線
   と下側包絡線検出手段によって検出された下側包絡線と
   を前記表示装置の座標上に表示する波形表示手段（３
   ５）とを備えたディジタル信号の品質評価装置。