JPH0149904B2 - - Google Patents
Info
- Publication number
- JPH0149904B2 JPH0149904B2 JP17306882A JP17306882A JPH0149904B2 JP H0149904 B2 JPH0149904 B2 JP H0149904B2 JP 17306882 A JP17306882 A JP 17306882A JP 17306882 A JP17306882 A JP 17306882A JP H0149904 B2 JPH0149904 B2 JP H0149904B2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- level
- calibration
- state
- output waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000523 sample Substances 0.000 claims description 158
- 238000000034 method Methods 0.000 claims description 35
- 239000003990 capacitor Substances 0.000 claims description 10
- 230000008569 process Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】
本発明はプローブ校正判断方法、特にオシロス
コープを利用することなくプローブが校正されて
いるか否かを判断する方法に関する。
コープを利用することなくプローブが校正されて
いるか否かを判断する方法に関する。
オシロスコープ、周波数カウンタ、デジタル・
マルチメータ、ロジツク・アナライザ等の電子測
定装置は、プローブを介して種々の周波数帯域の
入力信号を受けて種々の測定を行なう。特にプロ
ーブ自体のインピーダンスと電子測定装置の入力
インピーダンスとにより分圧器を構成する電圧減
衰プローブを用いて信号測定を行う際には、プロ
ーブによる信号波形歪が最小となるようにプロー
ブを校正する必要がある。このため、減衰プロー
ブに校正信号発生器からの校正用矩形波信号を供
給し、プローブの出力信号波形をオシロスコープ
により観測し、この出力信号波形が正確に矩形波
の場合にプローブは校正されていると判断してい
た。即ち、プローブの出力信号波形が矩形波でな
い場合は、オシロスコープにより波形を観測しな
がらプローブを校正した。しかし、オシロスコー
プ以外の電子測定装置では一般にオシロスコープ
の機能を有さないので、プローブの校正を判断す
るためにのみ、オシロスコープを利用しなければ
ならず、不経済かつ非常に面倒であつた。そこ
で、オシロスコープを用いないで、減衰プローブ
が校正されていることを判断する方法が従来提案
されている。
マルチメータ、ロジツク・アナライザ等の電子測
定装置は、プローブを介して種々の周波数帯域の
入力信号を受けて種々の測定を行なう。特にプロ
ーブ自体のインピーダンスと電子測定装置の入力
インピーダンスとにより分圧器を構成する電圧減
衰プローブを用いて信号測定を行う際には、プロ
ーブによる信号波形歪が最小となるようにプロー
ブを校正する必要がある。このため、減衰プロー
ブに校正信号発生器からの校正用矩形波信号を供
給し、プローブの出力信号波形をオシロスコープ
により観測し、この出力信号波形が正確に矩形波
の場合にプローブは校正されていると判断してい
た。即ち、プローブの出力信号波形が矩形波でな
い場合は、オシロスコープにより波形を観測しな
がらプローブを校正した。しかし、オシロスコー
プ以外の電子測定装置では一般にオシロスコープ
の機能を有さないので、プローブの校正を判断す
るためにのみ、オシロスコープを利用しなければ
ならず、不経済かつ非常に面倒であつた。そこ
で、オシロスコープを用いないで、減衰プローブ
が校正されていることを判断する方法が従来提案
されている。
従来のプローブ校正判断方法の1つは、陰極線
管を有するロジツク・アナライザにオシロスコー
プの機能を持たせて、プローブの校正を判断して
いる。しかし、この方法はプローブの校正のため
にのみオシロスコープ機能を組込むので、回路が
複雑となり製品が高価になるという欠点がある。
管を有するロジツク・アナライザにオシロスコー
プの機能を持たせて、プローブの校正を判断して
いる。しかし、この方法はプローブの校正のため
にのみオシロスコープ機能を組込むので、回路が
複雑となり製品が高価になるという欠点がある。
従来の他のプローブ校正判断方法は特開昭52―
137954号(米国特許第4070615号に対応)に開示
された方法である。この方法はプローブに印加さ
れる矩形波信号を差動増幅器の一方の入力端に供
給し、他方の入力端にはプローブの出力信号を供
給する。次に差動増幅器の出力信号を平滑し、そ
の直流レベルを発光ダイオードによりチエツクす
る。操作者は発光ダイオードが最も明るくなつた
ときに、プローブが校正されたと判断する。しか
し、この方法では発光ダイオードが最も明るくな
つたときを識別するのが困難なため、プローブの
最適校正状態を判断するのが難かしい。
137954号(米国特許第4070615号に対応)に開示
された方法である。この方法はプローブに印加さ
れる矩形波信号を差動増幅器の一方の入力端に供
給し、他方の入力端にはプローブの出力信号を供
給する。次に差動増幅器の出力信号を平滑し、そ
の直流レベルを発光ダイオードによりチエツクす
る。操作者は発光ダイオードが最も明るくなつた
ときに、プローブが校正されたと判断する。しか
し、この方法では発光ダイオードが最も明るくな
つたときを識別するのが困難なため、プローブの
最適校正状態を判断するのが難かしい。
更に他の従来のプローブ校正判断方法は特開昭
55―147368号(米国特許第4253057号に対応)に
開示されている。この方法によれば、プローブの
校正は常に補償不足(アンダーシユート)状態か
ら開始しなければならないので、校正を始める前
にプローブが補償過多(オーバーシユート)か或
いは補償不足かを判断しなければならないという
欠点がある。よつてプローブが校正状態か否か直
ちに判断できない。
55―147368号(米国特許第4253057号に対応)に
開示されている。この方法によれば、プローブの
校正は常に補償不足(アンダーシユート)状態か
ら開始しなければならないので、校正を始める前
にプローブが補償過多(オーバーシユート)か或
いは補償不足かを判断しなければならないという
欠点がある。よつてプローブが校正状態か否か直
ちに判断できない。
したがつて、本発明の目的の1つは上述の従来
技術の欠点を克服したプローブ校正判断方法の提
供にある。
技術の欠点を克服したプローブ校正判断方法の提
供にある。
本発明の他の目的はオシロスコープを使用せず
に、確実かつ容易に減衰プローブが校正されたか
否かを判断できるプローブ校正判断方法の提供に
ある。
に、確実かつ容易に減衰プローブが校正されたか
否かを判断できるプローブ校正判断方法の提供に
ある。
本発明のプローブ校正判断方法は、周波数特性
を調整する為の可変コンデンサ及び抵抗器の並列
回路を有する減衰型プローブに既知の校正用矩形
波信号を供給し、上記プローブの出力信号を可変
閾値レベルと順次比較し、この比較結果を表す比
較データに応じて上記プローブの校正状態を判断
するものである。
を調整する為の可変コンデンサ及び抵抗器の並列
回路を有する減衰型プローブに既知の校正用矩形
波信号を供給し、上記プローブの出力信号を可変
閾値レベルと順次比較し、この比較結果を表す比
較データに応じて上記プローブの校正状態を判断
するものである。
その為に、上記可変閾値レベルと上記プローブ
の出力信号との非交差状態(又は交差状態)か
ら、上記可変閾値レベルを順次微小量ずつ交差状
態方向(又は非交差状態方向)へ変化させる毎に
上記比較データを監視し、上記校正用矩形波信号
の一方のレベルの全期間にわたつて、上記可変閾
値レベルが上記プローブの出力信号に対して交差
状態(又は非交差状態)に変化したときを上記比
較データから検出し、上記可変閾値レベルを逆方
向に微小量だけ変化させ、上記校正用矩形波信号
の上記一方のレベルの全期間にわたる、上記可変
閾値レベルと上記プローブの出力信号との非交差
状態(又は交差状態)を上記比較データから検出
したとき、上記プローブが校正されたと判断す
る。
の出力信号との非交差状態(又は交差状態)か
ら、上記可変閾値レベルを順次微小量ずつ交差状
態方向(又は非交差状態方向)へ変化させる毎に
上記比較データを監視し、上記校正用矩形波信号
の一方のレベルの全期間にわたつて、上記可変閾
値レベルが上記プローブの出力信号に対して交差
状態(又は非交差状態)に変化したときを上記比
較データから検出し、上記可変閾値レベルを逆方
向に微小量だけ変化させ、上記校正用矩形波信号
の上記一方のレベルの全期間にわたる、上記可変
閾値レベルと上記プローブの出力信号との非交差
状態(又は交差状態)を上記比較データから検出
したとき、上記プローブが校正されたと判断す
る。
以下添付図を参照して本発明の好適な実施例を
詳細に説明する。第1図は本発明の好適な第1実
施例の主な流れ図である。まず電圧減衰プローブ
を電子測定装置の入力端子に接続し、プローブを
介して電子測定装置に矩形波信号を供給する。こ
のプローブの信号路には少なくとも抵抗器と可変
コンデンサの並列回路が挿入されており、また電
子測定装置の入力インピーダンスは抵抗器及びコ
ンデンサの並列回路とみなすことができる。よつ
てプローブ内の並列回路のインピーダンスと電子
測定装置の入力インピーダンスにより矩形波信号
は分圧されて電子測定装置に加わる。ここで、こ
れらプローブのインピーダンスと電子測定装置の
入力インピーダンスとの夫々の抵抗及び容量の比
が等しければ、即ちプローブが校正されていれ
ば、プローブの出力信号(波形)Viは第2図A
に示す如く正確な矩形波となる。またプローブが
校正されておらず補償不足状態ならばプローブの
出力波形Viは第2図Bの如く立ち上り及び立ち
下り部分の緩やかな波形(アンダーシユート)と
なり、補償過多状態ならばプローブの出力波形
Viは第2図Cの如く立ち上り及び立ち下り部分
が突出する波形(オーバーシユート)となる。そ
こで本発明の第1実施例では以下のステツプでプ
ローブの校正状態の判断を行なう。
詳細に説明する。第1図は本発明の好適な第1実
施例の主な流れ図である。まず電圧減衰プローブ
を電子測定装置の入力端子に接続し、プローブを
介して電子測定装置に矩形波信号を供給する。こ
のプローブの信号路には少なくとも抵抗器と可変
コンデンサの並列回路が挿入されており、また電
子測定装置の入力インピーダンスは抵抗器及びコ
ンデンサの並列回路とみなすことができる。よつ
てプローブ内の並列回路のインピーダンスと電子
測定装置の入力インピーダンスにより矩形波信号
は分圧されて電子測定装置に加わる。ここで、こ
れらプローブのインピーダンスと電子測定装置の
入力インピーダンスとの夫々の抵抗及び容量の比
が等しければ、即ちプローブが校正されていれ
ば、プローブの出力信号(波形)Viは第2図A
に示す如く正確な矩形波となる。またプローブが
校正されておらず補償不足状態ならばプローブの
出力波形Viは第2図Bの如く立ち上り及び立ち
下り部分の緩やかな波形(アンダーシユート)と
なり、補償過多状態ならばプローブの出力波形
Viは第2図Cの如く立ち上り及び立ち下り部分
が突出する波形(オーバーシユート)となる。そ
こで本発明の第1実施例では以下のステツプでプ
ローブの校正状態の判断を行なう。
ステツプ10:基準レベル、例えばスレツシヨ
ルド(T/H)レベルをプローブの出力信号レベ
ルの最大値以上に設定し(第2図A,B及びCを
参照、即ち、非交差状態)、このT/Hレベルを
順次低下させ、プローブの出力波形と交差するま
で調整する(第2図D,E及びFを参照、即ち交
差状態)。よつてT/Hレベルはプローブの出力
信号の最大ピーク値よりも微小低いレベルに設定
されたことになる。なお、このステツプはT/H
レベル及びプローブの出力信号を夫々比較器の反
転入力端及び非反転入力端に供給し、比較器の出
力信号が「低」レベルから「高」レベルに変化し
たことを確認することにより実行できる。
ルド(T/H)レベルをプローブの出力信号レベ
ルの最大値以上に設定し(第2図A,B及びCを
参照、即ち、非交差状態)、このT/Hレベルを
順次低下させ、プローブの出力波形と交差するま
で調整する(第2図D,E及びFを参照、即ち交
差状態)。よつてT/Hレベルはプローブの出力
信号の最大ピーク値よりも微小低いレベルに設定
されたことになる。なお、このステツプはT/H
レベル及びプローブの出力信号を夫々比較器の反
転入力端及び非反転入力端に供給し、比較器の出
力信号が「低」レベルから「高」レベルに変化し
たことを確認することにより実行できる。
ステツプ12:矩形波信造の「高」レベルの全
期間においてT/Hレベルはプローブの出力信号
と交差するか判断する。プローブに供給される矩
形波信号は既知なため、この矩形波信号の「高」
レベルの期間も予め判つている。よつて、この期
間中、比較器の出力信号が連続的に「高」レベル
であるかを判断することにより、このステツプを
実行できる。この判断結果が肯定(イエス)の場
合、即ちプローブの出力信号及びT/Hレベルの
関係が第2図Dの場合は、ステツプ14に進み、
また判断結果が否定(ノー)の場合、即ち第2図
E又はFの場合は、ステツプ20に進む。
期間においてT/Hレベルはプローブの出力信号
と交差するか判断する。プローブに供給される矩
形波信号は既知なため、この矩形波信号の「高」
レベルの期間も予め判つている。よつて、この期
間中、比較器の出力信号が連続的に「高」レベル
であるかを判断することにより、このステツプを
実行できる。この判断結果が肯定(イエス)の場
合、即ちプローブの出力信号及びT/Hレベルの
関係が第2図Dの場合は、ステツプ14に進み、
また判断結果が否定(ノー)の場合、即ち第2図
E又はFの場合は、ステツプ20に進む。
尚、本明細書において、流れ図の判断ブロツク
に関して用いられる「イエス」及び「ノー」の用
語は、日本語の「ハイ」及び「イイエ」に夫々対
応するものと理解されたい。
に関して用いられる「イエス」及び「ノー」の用
語は、日本語の「ハイ」及び「イイエ」に夫々対
応するものと理解されたい。
ステツプ14:T/Hレベルがプローブの出力
波形と交差しない方向にT/Hレベルを微小変
化、即ちT/Hレベルを微小増加させる。
波形と交差しない方向にT/Hレベルを微小変
化、即ちT/Hレベルを微小増加させる。
ステツプ16:T/Hレベルがプローブの出力
波形と交差しないかを判断する。このステツプは
比較器の出力信号が常に「低」レベルであるかを
確認することにより実行できる。ステツプ12及
び16により、矩形波信号が「高」レベルの全期
間中、プローブの出力波形が所定の微小レベル範
囲内にあるか否かを判断して、プローブの校正状
態の判断を確実にしている。ステツプ16の判断
結果がイエスなら、即ち第2図Gの如くT/Hレ
ベルがプローブの出力波形と交差しなければステ
ツプ18に進む。またステツプ12が終了後、操
作者がプローブの可変コンデンサを操作して補償
過多の状態にした場合は第2図Hのようになり、
ステツプ16の判断結果はノーとなりステツプ2
0に進む。
波形と交差しないかを判断する。このステツプは
比較器の出力信号が常に「低」レベルであるかを
確認することにより実行できる。ステツプ12及
び16により、矩形波信号が「高」レベルの全期
間中、プローブの出力波形が所定の微小レベル範
囲内にあるか否かを判断して、プローブの校正状
態の判断を確実にしている。ステツプ16の判断
結果がイエスなら、即ち第2図Gの如くT/Hレ
ベルがプローブの出力波形と交差しなければステ
ツプ18に進む。またステツプ12が終了後、操
作者がプローブの可変コンデンサを操作して補償
過多の状態にした場合は第2図Hのようになり、
ステツプ16の判断結果はノーとなりステツプ2
0に進む。
ステツプ18:表示装置に校正完了(又は校正
済)の表示を行なう。
済)の表示を行なう。
ステツプ20:表示装置に校正不完全の表示を
行なう。
行なう。
このようなステツプ10〜20によりプローブ
の校正を判断できる。またステツプ18及び20
を実行後、ステツプ10に戻ることにより、操作
者はステツプ18及び20の表示を参照しながら
プローブを校正できる。なお、第1図の実施例で
は、T/Hレベルをプローブの出力波形よりも高
いレベルから順次降下させたが、プローブの出力
波形よりも低いレベルから順次上昇させても、同
様にプローブの校正を判断できる。この場合は、
第1図の流れ図において、ステツプ12の「高」
レベルを「低」レベルと変更すればよい。
の校正を判断できる。またステツプ18及び20
を実行後、ステツプ10に戻ることにより、操作
者はステツプ18及び20の表示を参照しながら
プローブを校正できる。なお、第1図の実施例で
は、T/Hレベルをプローブの出力波形よりも高
いレベルから順次降下させたが、プローブの出力
波形よりも低いレベルから順次上昇させても、同
様にプローブの校正を判断できる。この場合は、
第1図の流れ図において、ステツプ12の「高」
レベルを「低」レベルと変更すればよい。
第3図は本発明の好適な第2実施例の流れ図で
ある。以下、この流れ図に従つて説明する。
ある。以下、この流れ図に従つて説明する。
ステツプ22:上述の如くプローブに供給され
る矩形波信号は既知であるので、予めT/Hレベ
ルがプローブの出力波形と交差するように、例え
ばこの出力波形の中間レベルに設定する。次に、
T/Hレベルがプローブの出力波形と交差しなく
なるまでT/Hレベルを上昇させる。このステツ
プも第1図の実施例と同様に比較器を利用するこ
とにより実行できる。
る矩形波信号は既知であるので、予めT/Hレベ
ルがプローブの出力波形と交差するように、例え
ばこの出力波形の中間レベルに設定する。次に、
T/Hレベルがプローブの出力波形と交差しなく
なるまでT/Hレベルを上昇させる。このステツ
プも第1図の実施例と同様に比較器を利用するこ
とにより実行できる。
ステツプ24:矩形波の全期間においてT/H
レベルがプローブの出力波形と交差していないか
を判断する。これは、ステツプ22においてプロ
ーブの出力波形が補償不足又は補償過多の場合
に、T/Hレベルがプローブの出力波形の「高」
レベルと部分的に交差しなくなつたのを検出する
ためである。全期間においてT/Hレベルがプロ
ーブの出力波形と交差しないならばステツプ26
に進み、T/Hレベルがプローブの出力波形と部
分的にでも交差しておればステツプ32に進む。
このステツプは比較器の出力レベルを判断するこ
とにより実行できる。
レベルがプローブの出力波形と交差していないか
を判断する。これは、ステツプ22においてプロ
ーブの出力波形が補償不足又は補償過多の場合
に、T/Hレベルがプローブの出力波形の「高」
レベルと部分的に交差しなくなつたのを検出する
ためである。全期間においてT/Hレベルがプロ
ーブの出力波形と交差しないならばステツプ26
に進み、T/Hレベルがプローブの出力波形と部
分的にでも交差しておればステツプ32に進む。
このステツプは比較器の出力レベルを判断するこ
とにより実行できる。
ステツプ26:T/Hレベルがプローブの出力
波形と交差する方向にT/Hレベルを微小変化さ
せる。
波形と交差する方向にT/Hレベルを微小変化さ
せる。
ステツプ28:矩形波信号の「高」レベルの全
期間において、T/Hレベルがプローブの出力波
形と交差するかを判断する。これは第1図の実施
例のステツプ12に対応する。ステツプ24及び
28により、プローブの出力波形の「高」レベル
が、この出力波形の最大ピークレベルよりも微小
高いレベル及び微小低いレベルの所定範囲内か否
かを、即ちプローブが校正されているか否かを判
断している。ステツプ28においてイエスならス
テツプ30に進み、ノーならばステツプ32に進
む。
期間において、T/Hレベルがプローブの出力波
形と交差するかを判断する。これは第1図の実施
例のステツプ12に対応する。ステツプ24及び
28により、プローブの出力波形の「高」レベル
が、この出力波形の最大ピークレベルよりも微小
高いレベル及び微小低いレベルの所定範囲内か否
かを、即ちプローブが校正されているか否かを判
断している。ステツプ28においてイエスならス
テツプ30に進み、ノーならばステツプ32に進
む。
ステツプ30及び32:夫々第1図の実施例の
ステツプ18及び20に対応する。
ステツプ18及び20に対応する。
このように、ステツプ22〜32によりプロー
ブの校正状態を判断できるし、ステツプ30及び
32の表示を参照することによりプローブを校正
することもできる。また上述の説明では、ステツ
プ22においてT/Hレベルを上昇させたが、下
降させてもよい。この場合ステツプ28の「高」
レベルが「低」レベルとなる。
ブの校正状態を判断できるし、ステツプ30及び
32の表示を参照することによりプローブを校正
することもできる。また上述の説明では、ステツ
プ22においてT/Hレベルを上昇させたが、下
降させてもよい。この場合ステツプ28の「高」
レベルが「低」レベルとなる。
第4図は本発明のプローブ校正判断方法をロジ
ツク・アナライザに適用した場合のロジツク・ア
ナライザのブロツク図である。ロジツク・アナラ
イザ34の構成は以下の通りである。比較器36
及び38の非反転入力端は入力端子40からロジ
ツク入力信号を受け、また反転入力端は夫々デジ
タル・アナログ変換器(DAC)42及び44か
らバス45(データ線,アドレス線及び制御線を
含む)の信号に応じたT/Hレベル及びトリガ・
レベル(TL)を受ける。入力端子40には抵抗
器46及びコンデンサ48の並列回路が接続され
ている。なお、比較器36及び38の入力インピ
ーダンスは非常に高く、ロジツク・アナライザ3
4の入力インピーダンスは上述の並列回路46,
48で決まる。比較器36は入力信号レベルを後
段の取込みメモリ50に適するレベルに変換する
ための回路である。トリガ回路52はバス45か
らの信号に応じて比較器38からのトリガ信号の
傾斜選択及び遅延等を行なう。取込みメモリ制御
回路54はバス45からの制御信号により取込み
メモリ50を書込み状態とし、トリガ回路52の
出力信号により取込みメモリ50の書込み状態を
停止させて読出し状態とする。バス45の信号に
より周波数の制御されるクロツク信号発生器56
からのクロツク信号(CLK)により、取込みメ
モリ50の書込み及び読出し速度が制御され、取
込みメモリ50の読出し信号はバス45に供給さ
れる。バス45には更に中央処理装置(CPU)
58、リード・オンリ・メモリ(ROM)60、
ランダム・アクセス・メモリ(RAM)62、キ
ーボード64、及び表示装置66が接続されてい
る。CPU58はマイクロプロセツサ、例えば
8080型IC又はZ80A型ICであり、ROM60に記
憶されたプログラムに従いRAM62を一時記憶
回路として用いて、種々の制御、取込みメモリ5
0に取込んだデータの処理等を行なう。キーボー
ド64は入力装置であり、種々の設定を行なう。
また表示装置66は例えば陰極線管であり、測定
結果等を表示する。ロジツク・アナライザ34は
更にプローブ校正用の矩形波信号を端子70に発
生する校正信号発生器68を有しており、この矩
形波信号の周波数及び振幅は既知であり、例えば
夫々1KH及び4Vである。
ツク・アナライザに適用した場合のロジツク・ア
ナライザのブロツク図である。ロジツク・アナラ
イザ34の構成は以下の通りである。比較器36
及び38の非反転入力端は入力端子40からロジ
ツク入力信号を受け、また反転入力端は夫々デジ
タル・アナログ変換器(DAC)42及び44か
らバス45(データ線,アドレス線及び制御線を
含む)の信号に応じたT/Hレベル及びトリガ・
レベル(TL)を受ける。入力端子40には抵抗
器46及びコンデンサ48の並列回路が接続され
ている。なお、比較器36及び38の入力インピ
ーダンスは非常に高く、ロジツク・アナライザ3
4の入力インピーダンスは上述の並列回路46,
48で決まる。比較器36は入力信号レベルを後
段の取込みメモリ50に適するレベルに変換する
ための回路である。トリガ回路52はバス45か
らの信号に応じて比較器38からのトリガ信号の
傾斜選択及び遅延等を行なう。取込みメモリ制御
回路54はバス45からの制御信号により取込み
メモリ50を書込み状態とし、トリガ回路52の
出力信号により取込みメモリ50の書込み状態を
停止させて読出し状態とする。バス45の信号に
より周波数の制御されるクロツク信号発生器56
からのクロツク信号(CLK)により、取込みメ
モリ50の書込み及び読出し速度が制御され、取
込みメモリ50の読出し信号はバス45に供給さ
れる。バス45には更に中央処理装置(CPU)
58、リード・オンリ・メモリ(ROM)60、
ランダム・アクセス・メモリ(RAM)62、キ
ーボード64、及び表示装置66が接続されてい
る。CPU58はマイクロプロセツサ、例えば
8080型IC又はZ80A型ICであり、ROM60に記
憶されたプログラムに従いRAM62を一時記憶
回路として用いて、種々の制御、取込みメモリ5
0に取込んだデータの処理等を行なう。キーボー
ド64は入力装置であり、種々の設定を行なう。
また表示装置66は例えば陰極線管であり、測定
結果等を表示する。ロジツク・アナライザ34は
更にプローブ校正用の矩形波信号を端子70に発
生する校正信号発生器68を有しており、この矩
形波信号の周波数及び振幅は既知であり、例えば
夫々1KH及び4Vである。
減衰プローブ72は、例えば抵抗器74及び可
変コンデンサ76の並列回路と可変コンデンサ7
8とから構成され、出力端子及び接地端子を夫々
ロジツク・アナライザ34の入力端子40及び接
地端子80に接続する。よつて上述の如く低抗器
46及び74、並びにコンデンサ48,76及び
78で分圧器を構成する。このプローブ72の校
正状態を判断、又は校正するには、プローブ72
の入力端子を校正端子70に接続する。
変コンデンサ76の並列回路と可変コンデンサ7
8とから構成され、出力端子及び接地端子を夫々
ロジツク・アナライザ34の入力端子40及び接
地端子80に接続する。よつて上述の如く低抗器
46及び74、並びにコンデンサ48,76及び
78で分圧器を構成する。このプローブ72の校
正状態を判断、又は校正するには、プローブ72
の入力端子を校正端子70に接続する。
次に第4図のロジツク・アナライザ34におい
て、本発明のプローブ校正判断方法の一実施例を
第5A〜5G図の流れ図を参照して説明する。こ
の流れ図は第1図に示した本発明の第1実施例を
基本にしている。キーボード64によりプローブ
校正モードを選択すると、CPU58はROM60
内のプログラムに従い以下のステツプを実行す
る。まず第5A図を参照すれば、 ステツプ100:プローブ校正モードになる前
の各種設定をRAM62に記憶し、プローブ校正
モード終了後にこのモードになる前の状態に戻せ
るようにする。
て、本発明のプローブ校正判断方法の一実施例を
第5A〜5G図の流れ図を参照して説明する。こ
の流れ図は第1図に示した本発明の第1実施例を
基本にしている。キーボード64によりプローブ
校正モードを選択すると、CPU58はROM60
内のプログラムに従い以下のステツプを実行す
る。まず第5A図を参照すれば、 ステツプ100:プローブ校正モードになる前
の各種設定をRAM62に記憶し、プローブ校正
モード終了後にこのモードになる前の状態に戻せ
るようにする。
ステツプ102:プローブ校正判断に必要な各
種初期値を設定する。具体的にはDAC42のア
ナログ出力レベル(T/Hレベル)を最大値に設
定し、プローブ72の出力波形Viと交差しない
ようにする。(第2図A,B及びCを参照)また
はプローブ72に供給される校正信号発生器68
からの矩形波信号の立上り時点にトリガ信号TR
が得られるように、DAC44からのアナログ出
力レベル(トリガ・レベル)TLをプローブ出力
波形Viと低いレベルで交差するように設定する。
例えばプローブ72が10倍のプローブの場合、正
しく校正されていればプローブ出力波形Viの振
幅は400mVとなり、トリガ・レベルTLは約
140mVに設定される。トリガ回路52、メモリ
制御回路54及びクロツク信号発生器56は取込
みメモリ50が矩形波信号の1サイクル中の
「高」レベル期間中に比較器36の出力を取込む
ように設定される。即ちトリガ信号TRの立上り
でトリガされるポスト・トリガ・モードが選択さ
れる。これらの設定は矩形波信号が既知なので容
易にできる。
種初期値を設定する。具体的にはDAC42のア
ナログ出力レベル(T/Hレベル)を最大値に設
定し、プローブ72の出力波形Viと交差しない
ようにする。(第2図A,B及びCを参照)また
はプローブ72に供給される校正信号発生器68
からの矩形波信号の立上り時点にトリガ信号TR
が得られるように、DAC44からのアナログ出
力レベル(トリガ・レベル)TLをプローブ出力
波形Viと低いレベルで交差するように設定する。
例えばプローブ72が10倍のプローブの場合、正
しく校正されていればプローブ出力波形Viの振
幅は400mVとなり、トリガ・レベルTLは約
140mVに設定される。トリガ回路52、メモリ
制御回路54及びクロツク信号発生器56は取込
みメモリ50が矩形波信号の1サイクル中の
「高」レベル期間中に比較器36の出力を取込む
ように設定される。即ちトリガ信号TRの立上り
でトリガされるポスト・トリガ・モードが選択さ
れる。これらの設定は矩形波信号が既知なので容
易にできる。
ステツプ104:キーボード64のストツプ・
キーが押されたかを判断し、押されていれば(イ
エスならば)第5G図の終了ルーチンへ進み、ノ
ーならばステツプ106に進む。
キーが押されたかを判断し、押されていれば(イ
エスならば)第5G図の終了ルーチンへ進み、ノ
ーならばステツプ106に進む。
ステツプ106:取込みメモリ50は比較器3
6の出力信号をクロツク信号CLK毎に記憶し、
トリガ信号TRが発生後、矩形波信号の「高」レ
ベル期間が終了したならば書込モードを停止して
読出しモードとする。よつて取込みメモリ50に
は矩形波信号が「高」レベル期間中におけるプロ
ーブ出力波形ViとT/Hレベルとの関係が記憶
される。T/Hレベルがプローブ出力波形Viと
交差した場合の補償適正、補償不足及び補償過多
における各波形関係を第6A,6B及び6C図に
示す。これらの図において、Mは矩形波信号が
「高」レベル期間中における取込みメモリ50の
内容を示す。尚、「0」及び「1」はレベル「低」
及び「高」を示し、また図では10ビツトしか記憶
していないが、実際はクロツク信号CLKの周波
数を上げて64ビツト程記憶してもよい。なお、取
込みメモリ50における矩形波信号「高」レベル
期間中のデータのアドレスは、この「高」レベル
期間、クロツク周波数及びトリガ位置から容易に
判る。
6の出力信号をクロツク信号CLK毎に記憶し、
トリガ信号TRが発生後、矩形波信号の「高」レ
ベル期間が終了したならば書込モードを停止して
読出しモードとする。よつて取込みメモリ50に
は矩形波信号が「高」レベル期間中におけるプロ
ーブ出力波形ViとT/Hレベルとの関係が記憶
される。T/Hレベルがプローブ出力波形Viと
交差した場合の補償適正、補償不足及び補償過多
における各波形関係を第6A,6B及び6C図に
示す。これらの図において、Mは矩形波信号が
「高」レベル期間中における取込みメモリ50の
内容を示す。尚、「0」及び「1」はレベル「低」
及び「高」を示し、また図では10ビツトしか記憶
していないが、実際はクロツク信号CLKの周波
数を上げて64ビツト程記憶してもよい。なお、取
込みメモリ50における矩形波信号「高」レベル
期間中のデータのアドレスは、この「高」レベル
期間、クロツク周波数及びトリガ位置から容易に
判る。
ステツプ108:矩形波信号「高」レベル期間
中のデータをCPU58に読取る。このステツプ
が実行される毎に、このデータを最初から順次読
取る。
中のデータをCPU58に読取る。このステツプ
が実行される毎に、このデータを最初から順次読
取る。
ステツプ110:CPU58は読取つたデータ
が「高」レベル(これはT/Hレベルがプローブ
出力波形Viと交差した状態であり、この状態を
CPU58は「01」と認識する。)かを判断し、ノ
ーならばステツプ112に進み、イエスならばス
テツプ118に進む。
が「高」レベル(これはT/Hレベルがプローブ
出力波形Viと交差した状態であり、この状態を
CPU58は「01」と認識する。)かを判断し、ノ
ーならばステツプ112に進み、イエスならばス
テツプ118に進む。
ステツプ112:CPU58は読取つたデータ
が矩形波信号「高」レベル期間の最終データかを
判断し、イエスならステツプ114に進み、ノー
ならステツプ108に進む。
が矩形波信号「高」レベル期間の最終データかを
判断し、イエスならステツプ114に進み、ノー
ならステツプ108に進む。
ステツプ114:DAC42を制御して、T/
Hレベルを所定値VR、例えば40mV下げる。
Hレベルを所定値VR、例えば40mV下げる。
ステツプ116:CPU58はT/Hレベルの
設定が所定下限値VL、例えば100mV以下である
かを判断して、イエス及びノーなら夫々ステツプ
102及び106に進む。このステツプにより、
T/Hレベルが下り過ぎたことによる暴走を防止
する。
設定が所定下限値VL、例えば100mV以下である
かを判断して、イエス及びノーなら夫々ステツプ
102及び106に進む。このステツプにより、
T/Hレベルが下り過ぎたことによる暴走を防止
する。
このようにステツプ108〜112により、
T/Hレベルがプローブ出力波形Viと交差して
いるかを判断する。交差していない場合はステツ
プ114によりT/Hレベルを微小所定値だけ下
げて新たにデータを取込みメモリ50に記憶さ
せ、T/Hレベルがプローブ出力波形Viと交差
しているかを判断する。これらのステツプはT/
Hレベルがプローブ出力波形と交差するまで繰返
えされる。ステツプ110でイエスの場合は、第
2図のD,E又はFの状態であり、T/Hレベル
はプローブ出力波形Viの最大ピーク値よりも微
小低い値(ステツプ114の所定値VR以下)で
ある。
T/Hレベルがプローブ出力波形Viと交差して
いるかを判断する。交差していない場合はステツ
プ114によりT/Hレベルを微小所定値だけ下
げて新たにデータを取込みメモリ50に記憶さ
せ、T/Hレベルがプローブ出力波形Viと交差
しているかを判断する。これらのステツプはT/
Hレベルがプローブ出力波形と交差するまで繰返
えされる。ステツプ110でイエスの場合は、第
2図のD,E又はFの状態であり、T/Hレベル
はプローブ出力波形Viの最大ピーク値よりも微
小低い値(ステツプ114の所定値VR以下)で
ある。
ステツプ118:ステツプ108で読取つたデ
ータが矩形波信号「高」レベル期間の最初のデー
タかをCPU58判断する。即ち、この「高」レ
ベル期間の初めにおいてT/Hレベルがプローブ
出力波形Viと交差しているかを判断する。イエ
ス(第2図D又はFの状態)ならばステツプ12
0に進み、ノー(第2図Eの補償不足状態)なら
ば第5B図の補償不足ルーチンに進む。
ータが矩形波信号「高」レベル期間の最初のデー
タかをCPU58判断する。即ち、この「高」レ
ベル期間の初めにおいてT/Hレベルがプローブ
出力波形Viと交差しているかを判断する。イエ
ス(第2図D又はFの状態)ならばステツプ12
0に進み、ノー(第2図Eの補償不足状態)なら
ば第5B図の補償不足ルーチンに進む。
ステツプ120:CPU58が次のデータを読
取る。
取る。
ステツプ122:CPU58が、ステツプ12
0で読取つたデータが「低」レベル(これはT/
Hレベルがプローブ出力波形Viと交差しない状
態にあり、この状態をCPU58は「03」と認識
する。)かを判断し、イエスなら第5C図の補償
過多ルーチンへ進み、ノーならばステツプ124
に進む。
0で読取つたデータが「低」レベル(これはT/
Hレベルがプローブ出力波形Viと交差しない状
態にあり、この状態をCPU58は「03」と認識
する。)かを判断し、イエスなら第5C図の補償
過多ルーチンへ進み、ノーならばステツプ124
に進む。
ステツプ124:ステツプ112と同じであ
り、イエスなら第5F図の校正完了ルーチンへ進
み、ノーならばステツプ120に進む。
り、イエスなら第5F図の校正完了ルーチンへ進
み、ノーならばステツプ120に進む。
これらステツプ120〜124により、矩形波
信号「高」レベルの全期間においてT/Hレベル
がプローブ出力波形Viと交差しているかを判断
している。そして第2図Fのように、この全期間
の初めの部分でしかT/Hレベルがプローブ出力
波形Viと交差していない補償過多状態では補償
過多ルーチンへ進む。また第2図Dのように
「高」レベルの全期間にわたつてT/Hレベルが
プローブ出力波形Viと交差している補償適正状
態では校正完了ルーチンへ進む。
信号「高」レベルの全期間においてT/Hレベル
がプローブ出力波形Viと交差しているかを判断
している。そして第2図Fのように、この全期間
の初めの部分でしかT/Hレベルがプローブ出力
波形Viと交差していない補償過多状態では補償
過多ルーチンへ進む。また第2図Dのように
「高」レベルの全期間にわたつてT/Hレベルが
プローブ出力波形Viと交差している補償適正状
態では校正完了ルーチンへ進む。
次に第5B図を参照して補償不足ルーチンを説
明する。
明する。
ステツプ126:ステツプ104と同じであ
り、イエスなら第5G図の終了ルーチンへ進み、
ノーならステツプ128に進む。
り、イエスなら第5G図の終了ルーチンへ進み、
ノーならステツプ128に進む。
ステツプ128:CPU58は表示装置66に
プローブが補償不足状態にある旨表示する。操作
者はこの表示によりプローブ72の可変コンデン
サ76又は78を調整して、プローブ72の校正
を行なえる。
プローブが補償不足状態にある旨表示する。操作
者はこの表示によりプローブ72の可変コンデン
サ76又は78を調整して、プローブ72の校正
を行なえる。
ステツプ130:プローブ72の状態が以前と
異つているため、ステツプ106と同様にデータ
を取込みメモリ50に記憶する。なお、このステ
ツプにおけるプローブ出力波形Viは補償適性,
補償不足又は補償過多状態である。
異つているため、ステツプ106と同様にデータ
を取込みメモリ50に記憶する。なお、このステ
ツプにおけるプローブ出力波形Viは補償適性,
補償不足又は補償過多状態である。
ステツプ132:ステツプ108と同様に
CPU58が取込まれたデータを読取る。
CPU58が取込まれたデータを読取る。
ステツプ134:ステツプ110と同じであ
り、T/Hレベルがプローブ出力波形Viと交差
していれば(「01」ならば)ステツプ138に進
み、交差していなければ(「03」ならば)ステツ
プ136に進む。
り、T/Hレベルがプローブ出力波形Viと交差
していれば(「01」ならば)ステツプ138に進
み、交差していなければ(「03」ならば)ステツ
プ136に進む。
ステツプ136:ステツプ112と同様であ
り、ステツプ132で読取つたデータが最終デー
タかを判断する。イエスならばT/Hレベルが高
過ぎ、第5E図の高ルーチンへ進み、ノーならば
ステツプ132に進む。
り、ステツプ132で読取つたデータが最終デー
タかを判断する。イエスならばT/Hレベルが高
過ぎ、第5E図の高ルーチンへ進み、ノーならば
ステツプ132に進む。
ステツプ138〜144:これらのステツプは
ステツプ118〜124と同じであが、ステツプ
144でイエスならば、第5D図の低ルーチンへ
進む。
ステツプ118〜124と同じであが、ステツプ
144でイエスならば、第5D図の低ルーチンへ
進む。
即ち、ステツプ132〜136によりT/Hレ
ベルがプローブ出力波形Viと部分的にでも交差
するかを判断する。全く交差しない場合は高ルー
チンへ進み、部分的にでも交差する場合は、補償
不足か補償過多かを判断する。なおステツプ14
4がイエスのときにステツプ124のように校正
完了ルーチンへ進まずに、T/Hレベルが低過ぎ
る場合の低ルーチンへ進むのは、プローブ出力波
形Viにノイズが重畳した場合を考慮したためで
ある。
ベルがプローブ出力波形Viと部分的にでも交差
するかを判断する。全く交差しない場合は高ルー
チンへ進み、部分的にでも交差する場合は、補償
不足か補償過多かを判断する。なおステツプ14
4がイエスのときにステツプ124のように校正
完了ルーチンへ進まずに、T/Hレベルが低過ぎ
る場合の低ルーチンへ進むのは、プローブ出力波
形Viにノイズが重畳した場合を考慮したためで
ある。
第5C図は補償過多ルーチンの流れ図である。
ステツプ146:ステツプ104及び126と
同様でありイエス又はノーなら夫々終了ルーチン
及びステツプ148に進む。
同様でありイエス又はノーなら夫々終了ルーチン
及びステツプ148に進む。
ステツプ148:CPU58がプローブが補償
過多状態である旨を表示装置66に表示する。操
作者はこの表示によりプローブ72を適当に調整
してもよい。
過多状態である旨を表示装置66に表示する。操
作者はこの表示によりプローブ72を適当に調整
してもよい。
ステツプ150:ステツプ106及び130と
同様に取込みメモリ50にデータを記憶する。こ
の場合、プローブ出力波形Viは第2図A,B及
びCの如く補償適正,不足及び過多のいずれかで
ある。なお、このステツプにおいて、T/Hレベ
ルは第5図Aのルーチンで補償過多を判断したと
きのままである。
同様に取込みメモリ50にデータを記憶する。こ
の場合、プローブ出力波形Viは第2図A,B及
びCの如く補償適正,不足及び過多のいずれかで
ある。なお、このステツプにおいて、T/Hレベ
ルは第5図Aのルーチンで補償過多を判断したと
きのままである。
ステツプ152:ステツプ108及び132と
同様に矩形波信号「高」レベル期間の最初のデー
タから、このステツプの実行の度に順次データを
CPU58が読取る。
同様に矩形波信号「高」レベル期間の最初のデー
タから、このステツプの実行の度に順次データを
CPU58が読取る。
ステツプ154:ステツプ122と同様に読取
つたデータが「03」か、即ちT/Hレベルがプロ
ーブ出力波形と交差していないかを判断し、交差
していればステツプ156に、交差していなけれ
ばステツプ158に進む。
つたデータが「03」か、即ちT/Hレベルがプロ
ーブ出力波形と交差していないかを判断し、交差
していればステツプ156に、交差していなけれ
ばステツプ158に進む。
ステツプ156:ステツプ152で読取つたデ
ータが最終データかを判断し、イエスなら「低」
ルーチンへ進み、ノーならステツプ152に戻り
次のデータを読取る。
ータが最終データかを判断し、イエスなら「低」
ルーチンへ進み、ノーならステツプ152に戻り
次のデータを読取る。
ステツプ158:ステツプ118と同様に読取
つたデータが矩形波信号「高」レベル期間の最初
のデータかを判断し、イエスのときはステツプ1
60に進み、ノーのときは補償過多ルーチンへ進
む。
つたデータが矩形波信号「高」レベル期間の最初
のデータかを判断し、イエスのときはステツプ1
60に進み、ノーのときは補償過多ルーチンへ進
む。
ステツプ160:CPU58が次のデータを読
取る。
取る。
ステツプ162:ステツプ122及び154と
同様であり、イエスのときはステツプ164に、
ノーのときは補償不足ルーチンへ進む。
同様であり、イエスのときはステツプ164に、
ノーのときは補償不足ルーチンへ進む。
ステツプ164:読取つたデータが最終データ
ならば高ルーチンへ進み、そうでなければステツ
プ160に進む。
ならば高ルーチンへ進み、そうでなければステツ
プ160に進む。
このようにステツプ152〜156によりT/
Hレベルがプローブ出力波形Viと交差しないか
を判断する。矩形波信号「高」レベル全期間にわ
たつて交差するときは、上述のノイズの影響を考
慮して低ルーチンへ進む。またステツプ158に
おいて、最初のデータ以外で交差しないことを示
せば補償過多ルーチンに進む。最初のデータが交
差しないことを示し、2番目のデータが交差した
ことを示す場合は、ノイズの影響を考慮してステ
ツプ162により補償不足ルーチンへ進む。更に
全期間にわたつて交差しないときは高ルーチンへ
進む。
Hレベルがプローブ出力波形Viと交差しないか
を判断する。矩形波信号「高」レベル全期間にわ
たつて交差するときは、上述のノイズの影響を考
慮して低ルーチンへ進む。またステツプ158に
おいて、最初のデータ以外で交差しないことを示
せば補償過多ルーチンに進む。最初のデータが交
差しないことを示し、2番目のデータが交差した
ことを示す場合は、ノイズの影響を考慮してステ
ツプ162により補償不足ルーチンへ進む。更に
全期間にわたつて交差しないときは高ルーチンへ
進む。
第5図Dは低ルーチンの流れ図である。このル
ーチンへ進むのは、T/Hレベルがプローブ出力
波形Viの最大ピーク値よりも微小低い(所定値
VR以内)か、T/Hレベルが充分に低くて、矩
形波信号「高」レベルの全期間においてT/Hレ
ベルがプローブ出力波形Viと交差している場合
である。
ーチンへ進むのは、T/Hレベルがプローブ出力
波形Viの最大ピーク値よりも微小低い(所定値
VR以内)か、T/Hレベルが充分に低くて、矩
形波信号「高」レベルの全期間においてT/Hレ
ベルがプローブ出力波形Viと交差している場合
である。
ステツプ166:ステツプ104と同じであ
り、イエスなら終了ルーチンへ、ノーならばステ
ツプ168に進む。
り、イエスなら終了ルーチンへ、ノーならばステ
ツプ168に進む。
ステツプ168:DAC42を制御し、T/H
レベルを微小所定値VRだけ高くする。
レベルを微小所定値VRだけ高くする。
ステツプ170:ステツプ106と同様にデー
タを取込む。
タを取込む。
ステツプ172:ステツプ108と同様にデー
タを読取る。
タを読取る。
ステツプ174:読取つたデータが交差しない
ことを示せばステツプ176に進み、交差してい
ることを示せばステツプ178に進む。
ことを示せばステツプ176に進み、交差してい
ることを示せばステツプ178に進む。
ステツプ176:ステツプ172で読取つたデ
ータが最終データであれば校正完了ルーチンへ進
み、そうでなければステツプ172に進み次のデ
ータを読取る。
ータが最終データであれば校正完了ルーチンへ進
み、そうでなければステツプ172に進み次のデ
ータを読取る。
ステツプ178:T/Hレベルを所定値VRだ
け下げ、ステツプ106に進む。
け下げ、ステツプ106に進む。
この低ルーチンにおいて、T/Hレベルが全期
間にわたつてプローブ出力波形と交差しなけれ
ば、即ち矩形波信号「高」レベルの全期間にわた
つて、プローブ出力波形の最大ピーク値の微小高
いレベル及び微小低いレベルの範囲にプローブ出
力波形があれば、プローブは校正状態であり、校
正完了ルーチンへ進む。また校正状態でない場合
は第5A図のルーチンへ戻る。
間にわたつてプローブ出力波形と交差しなけれ
ば、即ち矩形波信号「高」レベルの全期間にわた
つて、プローブ出力波形の最大ピーク値の微小高
いレベル及び微小低いレベルの範囲にプローブ出
力波形があれば、プローブは校正状態であり、校
正完了ルーチンへ進む。また校正状態でない場合
は第5A図のルーチンへ戻る。
第5E図は高ルーチンの流れ図である。このル
ーチンへ進むのは、T/Hレベルがプローブ出力
波形Viの最大ピーク値よりも所定値VR以内で微
小高いか、T/Hレベルが充分に高くて、T/H
レベルがプローブ出力波形Viと交差しない場合
である。このルーチンの各ステツプ180〜19
2は第5D図のステツプ166〜178と夫々対
応するが、ステツプ188では読取つたデータが
交差を示すかを判断し、ステツプ182及び19
2ではT/Hレベルを所定値VRだけ夫々下げ及
び上ている。この高ルーチンにおいて、矩形波信
号「高」レベルの全期間にわたつてT/Hレベル
がプローブ出力波形Viと交差すれば、即ちプロ
ーブ出力波形の最大ピーク値の微小高いレベル及
び微小低いレベルの間にプローブ出力波形の高レ
ベルの全期間があれば、プローブは校正状態であ
り、校正完了ルーチンへ進む。また校正状態でな
い場合は第5A図のルーチンへ戻る。
ーチンへ進むのは、T/Hレベルがプローブ出力
波形Viの最大ピーク値よりも所定値VR以内で微
小高いか、T/Hレベルが充分に高くて、T/H
レベルがプローブ出力波形Viと交差しない場合
である。このルーチンの各ステツプ180〜19
2は第5D図のステツプ166〜178と夫々対
応するが、ステツプ188では読取つたデータが
交差を示すかを判断し、ステツプ182及び19
2ではT/Hレベルを所定値VRだけ夫々下げ及
び上ている。この高ルーチンにおいて、矩形波信
号「高」レベルの全期間にわたつてT/Hレベル
がプローブ出力波形Viと交差すれば、即ちプロ
ーブ出力波形の最大ピーク値の微小高いレベル及
び微小低いレベルの間にプローブ出力波形の高レ
ベルの全期間があれば、プローブは校正状態であ
り、校正完了ルーチンへ進む。また校正状態でな
い場合は第5A図のルーチンへ戻る。
第5F図は校正完了ルーチンの流れ図であり、
ステツプ194によりCPU58は表示装置66
に校正が完了した旨を表示する。そしてステツプ
196でT/Hレベルを所定値VRだけ上昇させ
てステツプ106に戻る。
ステツプ194によりCPU58は表示装置66
に校正が完了した旨を表示する。そしてステツプ
196でT/Hレベルを所定値VRだけ上昇させ
てステツプ106に戻る。
第5G図は終了ルーチンの流れ図であり、ステ
ツプ198でRAM62に記憶されたプローブ校
正モード以前の設定値に戻し、以前の状態に戻
る。
ツプ198でRAM62に記憶されたプローブ校
正モード以前の設定値に戻し、以前の状態に戻
る。
従つて第5A〜5G図に示した本発明の実施例
によつても、プローブの校正状態を確実に判断で
きる。またステツプ128,148及び194に
よる校正状態の表示を参照しながらプローブを調
整し、校正完了の表示によりプローブ調整を止
め、キーボード64のストツプ・キーを押せば、
容易にプローブの校正ができる。なお、ステツプ
100〜198は高速で実行されるので、これら
ステツプと非同期にプローブを調整できる。また
これらステツプは上述の如くROM60に記憶さ
れたプログラムにより、RAM62を一時記憶回
路としてCPU58により制御される。
によつても、プローブの校正状態を確実に判断で
きる。またステツプ128,148及び194に
よる校正状態の表示を参照しながらプローブを調
整し、校正完了の表示によりプローブ調整を止
め、キーボード64のストツプ・キーを押せば、
容易にプローブの校正ができる。なお、ステツプ
100〜198は高速で実行されるので、これら
ステツプと非同期にプローブを調整できる。また
これらステツプは上述の如くROM60に記憶さ
れたプログラムにより、RAM62を一時記憶回
路としてCPU58により制御される。
上述の如く発明によればオシロスコープを利用
せずに、確実かつ容易にプローブの校正状態を判
断できる。また電子測定装置がマイクロプロセツ
サ等のCPUを具えていれば、第4図の実施例の
如くプローブ校正判断のためにハードウエア的に
は校正信号発生器を新たに設けるのみでよいの
で、構成が簡単となる。
せずに、確実かつ容易にプローブの校正状態を判
断できる。また電子測定装置がマイクロプロセツ
サ等のCPUを具えていれば、第4図の実施例の
如くプローブ校正判断のためにハードウエア的に
は校正信号発生器を新たに設けるのみでよいの
で、構成が簡単となる。
上述は本発明の好適な実施例についてのみ説明
したが、当業者には本発明の要旨を逸脱すること
なく種々の変形変更が可能なことが理解できよ
う。例えば、プローブに供給する矩形波信号を発
生する校正用信号発生器は、非安定マルチバイブ
レータ等の一般のパルス発生器でもよいし、接地
レベル及び所定レベルを交互に選択するスイツチ
ング回路でもよい。また、この矩形波信号の振幅
はプローブの倍率により選択できる構成であつて
もよい。プローブの校正状態を示す表示装置とし
ては陰極線管の他に、ランプ、発光ダイオード、
液晶等であつてもよい。また第4図の実施例にお
いて、校正信号発生器68の矩形波信号を直接
DAC44のトリガ・レベルTLと比較してもよ
い。
したが、当業者には本発明の要旨を逸脱すること
なく種々の変形変更が可能なことが理解できよ
う。例えば、プローブに供給する矩形波信号を発
生する校正用信号発生器は、非安定マルチバイブ
レータ等の一般のパルス発生器でもよいし、接地
レベル及び所定レベルを交互に選択するスイツチ
ング回路でもよい。また、この矩形波信号の振幅
はプローブの倍率により選択できる構成であつて
もよい。プローブの校正状態を示す表示装置とし
ては陰極線管の他に、ランプ、発光ダイオード、
液晶等であつてもよい。また第4図の実施例にお
いて、校正信号発生器68の矩形波信号を直接
DAC44のトリガ・レベルTLと比較してもよ
い。
第1図は本発明の第1実施例の流れ図、第2図
は本発明を説明する波形図、第3図は本発明の第
2実施例の流れ図、第4図は本発明をロジツク・
アナライザに適用させる場合のロジツク・アナラ
イザ及びプローブのブロツク図、第5A〜5G図
は本発明の第3実施例の流れ図、第6A〜6C図
は本発明の第3実施例を説明する波形図である。 34:ロジツク・アナライザ、72:プロー
ブ。
は本発明を説明する波形図、第3図は本発明の第
2実施例の流れ図、第4図は本発明をロジツク・
アナライザに適用させる場合のロジツク・アナラ
イザ及びプローブのブロツク図、第5A〜5G図
は本発明の第3実施例の流れ図、第6A〜6C図
は本発明の第3実施例を説明する波形図である。 34:ロジツク・アナライザ、72:プロー
ブ。
Claims (1)
- 【特許請求の範囲】 1 周波数特性を調整する為の可変コンデンサ及
び抵抗器の並列回路を有する減衰型プローブに既
知の校正用矩形波信号を供給し、上記プローブの
出力信号を可変閾値レベルと順次比較し、この比
較結果を表す比較データに応じて上記プローブの
校正状態を判断するプローブ校正判断方法であつ
て、 上記可変閾値レベルと上記プローブの出力信号
との非交差状態(又は交差状態)から、上記可変
閾値レベルを順次微小量ずつ交差状態方向(又は
非交差状態方向)へ変化させる毎に上記比較デー
タを監視し、 上記校正用矩形波信号の一方のレベルの全期間
にわたつて、上記可変閾値レベルが上記プローブ
の出力信号に対して交差状態(又は非交差状態)
に変化したときを上記比較データから検出し、 上記可変閾値レベルを逆方向に微小量だけ変化
させ、 上記校正用矩形波信号の上記一方のレベルの全
期間にわたる、上記可変閾値レベルと上記プロー
ブの出力信号との非交差状態(又は交差状態)を
上記比較データから検出したとき、上記プローブ
が校正されたと判断することを特徴とするプロー
ブ校正判断方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17306882A JPS5961789A (ja) | 1982-10-01 | 1982-10-01 | プロ−ブ校正判断方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17306882A JPS5961789A (ja) | 1982-10-01 | 1982-10-01 | プロ−ブ校正判断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5961789A JPS5961789A (ja) | 1984-04-09 |
JPH0149904B2 true JPH0149904B2 (ja) | 1989-10-26 |
Family
ID=15953610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17306882A Granted JPS5961789A (ja) | 1982-10-01 | 1982-10-01 | プロ−ブ校正判断方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5961789A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8278940B2 (en) * | 2009-09-30 | 2012-10-02 | Tektronix, Inc. | Signal acquisition system having a compensation digital filter |
US8564308B2 (en) * | 2009-09-30 | 2013-10-22 | Tektronix, Inc. | Signal acquisition system having reduced probe loading of a device under test |
US8436624B2 (en) * | 2009-09-30 | 2013-05-07 | Tektronix, Inc. | Signal acquisition system having reduced probe loading of a device under test |
CN104267366B (zh) * | 2014-10-13 | 2017-03-29 | 国家电网公司 | 继电保护测试仪输出交流电压响应速度自动测量方法 |
-
1982
- 1982-10-01 JP JP17306882A patent/JPS5961789A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5961789A (ja) | 1984-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4825147A (en) | Capacitance measuring method and apparatus | |
US4608657A (en) | Method and apparatus for testing probe calibration | |
US4581585A (en) | Apparatus and method for automatically calibrating a sweep waveform generator | |
US4853950A (en) | Impedance measuring apparatus for R.F. baseband signals over two wire telephone lines | |
US5463639A (en) | Automatic pattern synchronizing circuit of an error detector | |
JPH0149904B2 (ja) | ||
CN113866661A (zh) | 一种电源动态响应测试方法、***及相关组件 | |
JP3309158B2 (ja) | ディジタル信号の品質評価装置 | |
JPH0666665B2 (ja) | 傾斜信号校正方法及びデジタル・タイム・ベース回路 | |
JPH08146057A (ja) | 絶縁抵抗の測定方法 | |
US4534004A (en) | Apparatus and method for determining signal parameters of periodic square wave signals | |
US5194818A (en) | Risetime and falltime test system and method | |
US4719408A (en) | Apparatus for indicating proper compensation of an adjustable frequency compensation network | |
USH1458H (en) | Signal amplitude distribution analyzer | |
JPS63191979A (ja) | 伝送路パラメ−タ測定装置 | |
JPH05157592A (ja) | 電子機器の性能試験装置 | |
JPH0660913B2 (ja) | 高周波電流測定方法 | |
JPH0664158B2 (ja) | 自動時間間隔測定方法 | |
JPH06103335B2 (ja) | 回路基板検査方法 | |
JP3198493B2 (ja) | Icテスタ | |
KR100287917B1 (ko) | 전력용 계측기의 정격전압 보간방법 | |
JPH0317305B2 (ja) | ||
JPH06222107A (ja) | ヒステリシス幅の測定方法 | |
JPS61201173A (ja) | 磁気デイスク特性測定装置 | |
JPH0679051B2 (ja) | 異常波形検査装置 |