JP2740606B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2740606B2
JP2740606B2 JP4319119A JP31911992A JP2740606B2 JP 2740606 B2 JP2740606 B2 JP 2740606B2 JP 4319119 A JP4319119 A JP 4319119A JP 31911992 A JP31911992 A JP 31911992A JP 2740606 B2 JP2740606 B2 JP 2740606B2
Authority
JP
Japan
Prior art keywords
lid
metal layer
insulating base
semiconductor element
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4319119A
Other languages
English (en)
Other versions
JPH06169027A (ja
Inventor
弘二 井苅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP4319119A priority Critical patent/JP2740606B2/ja
Publication of JPH06169027A publication Critical patent/JPH06169027A/ja
Application granted granted Critical
Publication of JP2740606B2 publication Critical patent/JP2740606B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージに関するものである。
【0002】
【従来の技術】従来、半導体素子、特にLSI等の半導
体素子を収容するための半導体素子収納用パッケージ、
例えばプラグイン型の半導体素子収納用パッケージはア
ルミナセラミックス等の電気絶縁材料から成り、その上
面の略中央部に半導体素子を収容するための凹部を有
し、且つ該凹部周辺から下面にかけて導出されたタング
ステン、モリブデン、マンガン等の高融点金属粉末から
成るメタライズ配線層を有する絶縁基体と、半導体素子
を外部電気回路に電気的に接続するために前記メタライ
ズ配線層に銀ロウ等のロウ材を介し取着された外部リー
ド端子と、アルミナセラミックス等の電気絶縁材料から
成る蓋体とから構成されており、絶縁基体の凹部底面に
半導体素子を接着剤を介して取着固定し、半導体素子の
各電極とメタライズ配線層とをボンディングワイヤを介
して電気的に接続するとともに絶縁基体の上面に蓋体を
半田等から成る封止材により接合させ、絶縁基体と蓋体
とから成る容器の内部に半導体素子を気密に封止するこ
とによって製品としての半導体装置となる。
【0003】尚、かかる従来の半導体素子収納用パッケ
ージは絶縁基体と蓋体の接合が、絶縁基体の上面に予め
タングステン、モリブデン、マンガン等の高融点金属粉
末から成る金属層を、また蓋体の下面に予め銀 パラジ
ウム、もしくは銀 白金から成る金属層を被着させてお
き、絶縁基体上面の金属層と、蓋体下面の金属層とを封
止材である半田を介し接合させることによって行われて
いる。
【0004】また、前記蓋体の下面に被着されている銀
パラジウム、銀 白金から成る金属層はパラジウムも
しくは白金の含有量が少ないと絶縁基体上面の金属層
と、蓋体下面の金属層とを半田を介して接合させる際、
蓋体下面の金属層が半田に吸収され、絶縁基体と蓋体と
を強固に接合させることが困難となるため通常、銀にパ
ラジウムもしくは白金を15.0〜30.0重量%を含
有させたものが使用されている。
【0005】更に前記蓋体側の金属層は銀 パラジウム
粉末もしくは銀 白金粉末にガラスフリットを含有させ
て成る金属ペーストを蓋体の下面に所定厚みに塗布し、
しかる後、これを約850℃の温度で焼成し、蓋体の下
面に銀 パラジウム粉末もしくは銀 白金粉末をガラス
を介し接合させることによって蓋体の下面に被着され
る。
【0006】
【発明が解決しようとする課題】しかしながら、近時、
半導体素子は高集積化に伴って大型化が急速に進んでお
り、該半導体素子を収容する半導体素子収納用パッケー
ジもその全体形状が大きくなり、絶縁基体と蓋体との接
合部面積も広いものとなってきた。そのためこの半導体
素子収納用パッケージ内に半導体素子を気密に収容し、
半導体装置となした後、半導体素子を作動させた場合、
半導体素子が作動時に多量の熱を繰り返し発すると蓋体
の熱膨張係数が封止材である半田の熱膨張係数と相違す
ること及び蓋体に被着させた金属層と半田との接合部面
積が広いこと等から蓋体と半田との間に大きな熱応力が
発生し、該熱応力によって蓋体に銀 パラジウム、もし
くは銀 白金粉末を接合させているガラスに破壊が起こ
り、蓋体の金属層が蓋体から剥離して絶縁基体と蓋体と
から成る容器の気密封止が破れるという欠点を有してい
た。
【0007】
【発明の目的】本発明は上記欠点に鑑みて案出されたも
ので、その目的は絶縁基体と蓋体との接合を強固にし、
絶縁基体と蓋体とから成る容器内部に半導体素子を気密
に封止し、半導体素子を長期間にわたり、正常、且つ安
定に作動させることができる半導体素子収納用パッケー
ジを提供することにある。
【0008】
【課題を解決するための手段】本発明は上面に金属層を
有する絶縁基体と、下面に金属層を有する蓋体とから成
り、絶縁基体と蓋体の各金属層を封止材を介し接合させ
ることによって内部に半導体素子を気密に封止する半導
体素子収納用パッケージにおいて、前記蓋体の金属層は
銀にパラジウムもしくは白金を15.0重量%以上、銅
を0.5重量%以上含有させた金属から成ることを特徴
とするものである。
【0009】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。
【0010】図1は本発明の半導体素子収納用パッケー
ジをプラグイン型の半導体素子収納用パッケージを例に
採って示す断面図であり、1は絶縁基体、2は蓋体であ
る。この絶縁基体1と蓋体2とで半導体素子3を収容す
るための容器4が構成される。
【0011】前記絶縁基体1はアルミナセラミックス等
の電気絶縁材料から成り、その上面略中央部に半導体素
子3を収容するための空所を形成する凹部1aが設けて
あり、該凹部1a底面には半導体素子3がエポキシ樹脂
等の接着剤を介し取着される。
【0012】また前記絶縁基体1には凹部1a周辺から
下面にかけて導出する複数のメタライズ配線層5が形成
されており、該メタライズ配線層5の凹部1a周辺部に
は半導体素子3の各電極がボンディングワイヤ6を介し
て電気的に接続され、また下面に導出された部位には外
部電気回路と接続される外部リード端子7が銀ロウ等の
ロウ材を介し取着される。
【0013】前記絶縁基体1は例えば、アルミナ(Al
2 3 )、シリカ(SiO2 )、カルシア(CaO)、
マグネシア(MgO)等の原料粉末に適当な有機溶剤、
溶媒を添加混合して泥漿状となすとともにこれを従来周
知のドクターブレード法やカレンダーロール法等を採用
することによってセラミックグリーンシート(セラミッ
ク生シート)を形成し、しかる後、前記セラミックグリ
ーンシートに適当な打ち抜き加工を施すとともに複数枚
積層し、高温(約1600℃)で焼成することによって
製作される。
【0014】また前記メタライズ配線層5はタングステ
ン、モリブデン、マンガン等の高融点金属粉末から成
り、該高融点金属粉末に適当な有機溶剤、溶媒を添加混
合して得た金属ペーストを従来周知のスクリーン印刷法
を採用し、絶縁基体1となるセラミックグリーンシート
に予め所定パターンに印刷塗布しておくことによって絶
縁基体1の凹部1a周辺から下面にかけて被着形成され
る。
【0015】尚、前記メタライズ配線層5はその露出す
る表面にニッケル、金等の良導電性で、耐蝕性に優れ、
且つロウ材と濡れ性の良い金属をメッキ法により0. 1
乃至20. 0μmの厚みに層着させておくとメタライズ
配線層5の酸化腐食を有効に防止することができるとと
もにメタライズ配線層5とボンディングワイヤ6との接
続及びメタライズ配線層5と外部リード端子7とのロウ
付けを極めて強固なものとなすことができる。従って、
前記メタライズ配線層5の酸化腐食を防止し、メタライ
ズ配線層5とボンディングワイヤ6との接続及びメタラ
イズ配線層5と外部リード端子7とのロウ付けを強固と
するにはメタライズ配線層5の露出する表面にニッケ
ル、金等を1. 0乃至20. 0μmの厚みに層着させて
おくことが好ましい。
【0016】更に前記メタライズ配線層5にロウ付けさ
れる外部リード端子7は内部に収容する半導体素子3を
外部電気回路に接続する作用を為し、外部リード端子7
を外部電気回路に接続することによって内部に収容され
る半導体素子3はメタライズ配線層5及び外部リード端
子7を介し外部電気回路と電気的に接続されることとな
る。
【0017】前記外部リード端子7はコバール金属(F
e−Ni−Co合金)や42アロイ(Fe−Ni合金)
等の金属材料から成り、コバール金属等のインゴット
(塊)を圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を採用することによって所定の板状に形成され
る。
【0018】前記外部リード端子7はメタライズ配線層
5と同様、その露出表面にニッケル、金等を従来周知の
メッキ法により1. 0乃至20. 0μmの厚みに層着さ
せておけば外部リード端子7を外部電気回路に確実に強
固に接続することができる。従って、外部リード端子7
の露出する表面にもニッケル、金等を1. 0乃至20.
0μmの厚みに層着させておくことが好ましい。
【0019】前記絶縁基体1はまたその上面にタングス
テン、モリブデン、マンガン等から成る金属層8が形成
されており、該金属層8には蓋体2が半田から成る封止
材9を介して接合され、これによって絶縁基体1と蓋体
2とから成る容器4の内部に半導体素子3が気密に封入
される。
【0020】前記絶縁基体1の上面に形成した金属層8
は例えば、タングステン、モリブデン、マンガン等の高
融点金属粉末から成り、該高融点金属粉末に適当な有機
溶剤、溶媒を添加混合して得た金属ペーストを従来周知
のスクリーン印刷法等を採用し、絶縁基体1となるセラ
ミックグリーンシートに予め印刷塗布しておくことによ
って絶縁基体1の上面に形成される。
【0021】尚、前記金属層8の表面には封止材9との
濡れ性(反応性)を改善するためにニッケルから成る層
と金から成る層が順次層着されている。
【0022】また前記絶縁基体1の上面に接合される蓋
体2はアルミナセラミックス等の電気絶縁材料から成
り、その下面外周部に予め金属層10を被着させてお
き、該金属層10を絶縁基体1上面の金属層8に半田か
ら成る封止材9を介し接合させることによって蓋体2は
絶縁基体1に接合されることとなる。
【0023】前記蓋体2は例えばアルミナ(Al
2 3 )、シリカ(SiO2 )、カルシア(CaO)、
マグネシア(MgO)等に適当な有機溶剤、溶媒を添加
混合して得た原料粉末を所定形状のプレス金型内に充填
するとともに一定圧力で押圧して形成し、しかる後、前
記成形品を約1500℃の温度で焼成することによって
製作される。
【0024】また前記蓋体2に被着される金属層10は
銀にパラジウムもしくは白金を15.0重量%以上、銅
を0.5重量%以上含有させた金属から成り、該金属層
10は所定量の銀粉末、パラジウム粉末、白金粉末、銅
粉末に適当な溶媒、溶剤を添加混合することによって得
た金属ペーストを蓋体2の下面外周に従来周知のスクリ
ーン印刷法等により塗布させ、しかる後、これを900
℃の温度で焼き付けることによって蓋体2の下面外周部
に被着される。
【0025】前記金属層10はその内部にパラジウムも
しくは白金が15.0重量%以上含有されていることか
ら金属層10の酸化及び封止材である半田に吸収される
のが有効に防止され、これによって絶縁基体1の上面に
被着させた金属層8と蓋体2の下面に被着させた金属層
10とを半田から成る封止材9を介して接合させる際、
封止材9は絶縁基体1及び蓋体2の両方に被着させた金
属層8、10の各々に強固に接合し、その結果、容器4
の気密封止の信頼性が大幅に向上する。
【0026】前記金属層10はまたその内部に銅が0.
5重量%以上含有されていることから、金属層10を蓋
体2の下面外周部に被着させる際、両者の接合部に金属
層10の銅と蓋体2のアルミナセラミックスとが反応し
てアルミン酸銅(CuAl24 )から成る化合物層が
生成され、該化合物によって金属層10は蓋体2に極め
て強固に被着されることとなる。従って、蓋体2と金属
層10との間に蓋体2と封止材9である半田との熱膨張
係数の相違に起因して発生する熱応力等が作用したとし
ても、金属層10は蓋体2から剥離することはなく、そ
の結果、蓋体2を絶縁基体1に強固に接合させて容器4
の気密封止を維持することが可能となる。
【0027】尚、前記金属層10に含まれるパラジウム
もしくは白金はその含有量は15.0重量%未満である
と金属層10の酸化及び封止材である半田への吸収が有
効に防止されず、金属層10と封止材9との接合強度が
低下するとともに絶縁基体1と蓋体2との接合が弱いも
のとなってしまう。従って、前記金属層10に含有され
るパラジウムもしくは白金はその含有量が15.0重量
%以上に特定され、コストの点を考慮すれば15.0乃
至25.0重量%の範囲とすることが好ましい。
【0028】また前記金属層10に含まれる銅はその含
有量が0.5重量%未満であると金属層10と蓋体2と
の間に生成される化合物層の絶対量が少なくなって金属
層10を蓋体2に強固に被着させることができなくな
る。従って、前記金属層10に含有される銅はその含有
量が0.5重量%以上に特定される。
【0029】更に前記金属層10に含まれる銅はその含
有量が5.0重量%を越えると金属層10の表面に多量
の銅が露出し、これが酸化されて金属層10表面に封止
材である半田に対し濡れ性の悪い酸化物膜が形成されて
しまい、その結果、絶縁基体1と蓋体2とをその各々に
被着させた金属層8、10を半田を介して接合させ、容
器4の内部に半導体素子3を気密に封入させる際、絶縁
基体1と蓋体2との接合が不完全となって半導体素子3
の気密封入が困難となってしまう。従って、前記金属層
10に含まれる銅はその含有量を5.0重量%以下とし
ておくことが好ましい。
【0030】また更に、前記金属層10はその厚みを
2.0〜30.0μmの範囲にしておくと金属層10を
蓋体2に極めて強固に接合させることができる。従って
金属層10の厚みは2.0〜30.0μmの範囲にして
おくことが好ましい。
【0031】かくして本発明の半導体素子収納用パッケ
ージによれば絶縁基体1の凹部1a底面に半導体素子3
を接着剤を介して取着するとともに半導体素子3の各電
極をメタライズ配線層5にボンディングワイヤ6を介し
て電気的に接続し、しかる後、絶縁基体1の上面に形成
した金属層8と蓋体2の下面に形成した金属層10とを
半田から成る封止材9により接合させ、絶縁基体1と蓋
体2とから成る容器4の内部に半導体素子3を気密に封
止することによって製品としての半導体装置となる。
【0032】尚、本発明は前記実施例に限定されるもの
ではなく、本発明の要旨を逸脱しない範囲であれば種々
の変更は可能であり、例えば絶縁基体1の上面に被着す
る金属層8を蓋体2の下面に被着させた金属層10と同
じ材質、同じ層構造としておいてもよい。
【0033】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、蓋体の下面外周に被着させた金属層を銀にパラ
ジウムもしくは白金を15.0重量%以上、銅を0.5
重量%以上含有させた金属層で形成したことから金属層
が酸化されることも金属層が封止材である半田に吸収さ
れることもなく、その結果、絶縁基体の上面に被着させ
た金属層と蓋体の下面に被着させた金属層とを半田から
成る封止材を介して接合させる際、封止材は絶縁基体及
び蓋体の両方に被着させた金属層の各々に強固に接合
し、容器の気密封止の信頼性が大幅に向上する。
【0034】また蓋体に被着させた金属層は金属層と蓋
体との反応により生成される化合物層を介して接合され
ることからその接合強度は極めて強固となり、その結
果、蓋体と金属層との間に蓋体と封止材である半田との
熱膨張係数の相違して起因して発生する熱応力等が作用
したとしても、金属層は蓋体から剥離することはなく、
蓋体を絶縁基体に強固に接合させて容器の気密封止を維
持することも可能となる。
【0035】従って、本発明の半導体素子収納用パッケ
ージは絶縁基体と蓋体とからなる容器内部に半導体素子
を気密に封入することが可能となり、半導体素子を長期
間にわたり、正常、且つ安定に作動させることができ
る。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
【符号の説明】
1・・・絶縁基体 2・・・蓋体 3・・・半導体素子 4・・・容器 5・・・メタライズ配線層 7・・・外部リード端子 8・・・絶縁基体に被着させた金属層 9・・・封止材 10・・・蓋体に被着させた金属層

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】上面に金属層を有する絶縁基体と、下面に
    金属層を有する蓋体とから成り、絶縁基体と蓋体の各金
    属層を封止材を介し接合させることによって内部に半導
    体素子を気密に封止する半導体素子収納用パッケージに
    おいて、前記蓋体の金属層は銀にパラジウムもしくは白
    金を15.0重量%以上、銅を0.5重量%以上含有さ
    せた金属から成ることを特徴とする半導体素子収納用パ
    ッケージ。
JP4319119A 1992-11-30 1992-11-30 半導体素子収納用パッケージ Expired - Fee Related JP2740606B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4319119A JP2740606B2 (ja) 1992-11-30 1992-11-30 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4319119A JP2740606B2 (ja) 1992-11-30 1992-11-30 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH06169027A JPH06169027A (ja) 1994-06-14
JP2740606B2 true JP2740606B2 (ja) 1998-04-15

Family

ID=18106679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4319119A Expired - Fee Related JP2740606B2 (ja) 1992-11-30 1992-11-30 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2740606B2 (ja)

Also Published As

Publication number Publication date
JPH06169027A (ja) 1994-06-14

Similar Documents

Publication Publication Date Title
JP2740606B2 (ja) 半導体素子収納用パッケージ
JP2740605B2 (ja) 半導体素子収納用パッケージの製造方法
JP2750248B2 (ja) 半導体素子収納用パッケージ
JP3426741B2 (ja) 半導体素子収納用パッケージ
JP2801449B2 (ja) 半導体素子収納用パッケージ
JP2750232B2 (ja) 電子部品収納用パッケージ
JP2514094Y2 (ja) 半導体素子収納用パッケ―ジ
JP3318453B2 (ja) 電子部品収納用パッケージ
JP2750255B2 (ja) 電子部品収納用パッケージ
JPH05160284A (ja) 半導体素子収納用パッケージ
JP2750256B2 (ja) 半導体素子収納用パッケージ
JP3176267B2 (ja) 半導体素子収納用パッケージ
JP3176246B2 (ja) 半導体素子収納用パッケージ
JP3138186B2 (ja) 半導体装置
JP3323010B2 (ja) 半導体素子収納用パッケージ
JP2543236Y2 (ja) 半導体素子収納用パッケージ
JP2931468B2 (ja) 電子部品収納用パッケージ
JP2948991B2 (ja) 半導体素子収納用パッケージ
JPH08204047A (ja) 電子部品収納用パッケージ
JP2724083B2 (ja) 半導体素子収納用パッケージ
JP2866962B2 (ja) 半導体素子収納用パッケージの製造方法
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP2783735B2 (ja) 半導体素子収納用パッケージ
JPH0936145A (ja) 半導体装置
JP2000183560A (ja) 電子部品収納用容器

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100123

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110123

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110123

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees