JP3295762B2 - 順次走査変換装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、飛越し走査されたビデ
オ入力信号を非飛越し走査すなわち“順次走査”された
形式に変換して表示する型式のテレビジョン装置に関す
る。

【０００２】

【発明の背景】飛越し走査されたビデオ信号が、飛越し
走査でない、すなわち“順次走査された”形式に変換さ
れ、１フィールドに表示される水平ラインの数が２倍に
なるテレビジョン方式が知られている。このような方式
の利点は、表示された画像のライン構成の可視性が減じ
られることである。

【０００３】画面に表示されるラインの数を２倍にする
と、実際に伝送されるよりも多くのラインが必要となる
ので、この必要となる“追加の”ラインを得るための提
案がこれまで幾つか行われている。受信された信号のラ
インを繰り返すことにより、必要とされる“余分”のラ
インが得られる方式の一例が、１９８３年１１月１５日
に付与された“２倍の水平ラインを有するテレビジョン
表示”という名称のアール・エイ・ディスチャート氏の
米国特許第４，４１５，９３１号に開示されている。受
信された信号の隣接する垂直ラインの補間により“余分
の”ラインすなわち補間ラインが得られる方式の一例
が、１９８３年８月２３日に付与されたケイ・エイチ・
パワーズ氏の米国特許第４，４００，７１９号に開示さ
れている。その他の例として、１９８５年４月２日に付
与された藤村氏外の米国特許第４，５０９，０７１号に
開示されている方式、および１９８４年５月２９日に付
与された岡田氏外の米国特許第４，４５１，８４８号に
開示されている方式がある。

【０００４】以上述べた幾つかの方式は、表示用の余分
のラインがビデオ入力信号の現在受信されているフィー
ルドから得られる構成を述べている。この形式の順次走
査変換は、一般に“フィールド内”変換または“ライ
ン”変換として知られており、連続するフィールド間の
動きを含んでいる画像の場合、目に見えるアーティファ
クト（ａｒｔｉｆａｃｔ）を生じないという利点を有す
る。しかしながら、欠点として、特に垂直補間を用いた
とき、表示された画像の垂直解像度が改善されずに低下
することがあり、そのため、表示された画像が“軟化す
る”（ｓｏｆｔｅｎ）傾向がある。

【０００５】順次走査表示に必要な、追加されるライン
は、現在受信されているフィールドからよりもむしろ前
フィールドから得られることが広く認識されている。こ
のような方式は、一般に“フィールド”または“フィー
ルド間”順次走査方式として知られており、表示される
ラインの数を２倍にするために、現在受信しているフィ
ールドのラインの間に、前に受信したフィールドのライ
ンを挿入する。“フィールド”順次走査の利点は、初め
に走査した映像フレームと同じ垂直解像度を有する静止
画像が発生されることである。

【０００６】“フィールド順次走査”方式の一例は、１
９８４年１月１７日に付与された岡田氏外の米国特許第
４，４２６，６６１号に開示されている。また、１９８
３年８月２４日に公表された“カラーテレビジョン信号
ライン倍増回路”という名称の阿知葉氏外の英国出願Ｇ
Ｂ２，１１４，８４８Ａも参照されたい。あいにくフィ
ールド順次走査方式で問題となる点は、連続するフィー
ルド間の動きが或る場面に存在すると、表示された画像
がぼやけることである。

【０００７】余分のラインが前フィールドから得られる
型式の順次走査処理装置に関して更に問題となる点は、
前フィールドのラインを記憶する（遅延させる）ため
に、相当な量のメモリが必要とされることである。

【０００８】しかしながら、フィールド型順次走査方式
では、表示用の余分のラインを形成する際に前フィール
ドの低周波成分のみと現フィールドの高周波成分を利用
することにより、必要とされるメモリの量の望ましい減
少が得られることが認識されている。このような方式
は、１９８３年５月１３日に公開された“テレビジョン
受像機”という名称の田中氏外の日本公開特許公報昭５
８−７９３７９号で述べられている。田中氏の方式で
は、必要とされるメモリの望ましい減少は達成される
が、動きに関連するアーティファクトの問題は依然とし
て残っている。その上問題となるのは、この開示された
方式では、ビデオ信号を分離するために、１対の“整合
のとれた”（ｍａｔｃｈｅｄ）低域フィルタと高域フィ
ルタが必要とされることである。このようなフィルタ
は、高域と低域の信号成分を、これらの信号成分の間に
空隙や重なりを生じることなく分離するために、慎重に
選択された振幅／位相特性を必要とし、割合に複雑で高
価である。

【０００９】高周波成分と低周波成分を異なる方法で処
理する順次走査処理方式のもう１つの例は、１９８７年
６月１６日に付与されたディスチャート氏外による米国
特許第４，６７３，９７８号に開示されている。この方
式では、表示用の余分のラインすなわち“補間”ライン
を作り出すために、ビデオ信号のフレームくし形濾波さ
れ低域濾波された成分を、そのビデオ信号のフィールド
遅延されラインくし形濾波され且つ高域濾波された成分
に加える。合成された低周波成分と高周波成分は空間的
および時間的に一致しているので、画面に表示されてい
る間、目に見える動きのアーティファクト（二重像）が
減少する。この方式は、処理の仕方が場面の動きにより
変化しないので、“非適応型”である。

【００１０】ライン順次走査方式の垂直解像度の問題お
よびフィールド順次走査方式の動きのぼやけの問題に対
処するために、“動き適応型”のシステムとする方式が
幾つか提案されている。動き適応型方式では動き検出器
を使用して、２個の基本的なプロセッサを動きに応じて
切り換える。例えば、入来するビデオ信号が静止画像を
表わしているならば、その信号は現在受信しているライ
ンの間に前フィールドのラインを挿入することにより表
示用の余分のラインを発生するフィールド型プロセッサ
により処理される。逆に、入来するビデオ信号が動きの
ある画像を表わしているならば、表示用の余分のライン
は現在受信しているフィールドのラインを補間する（ま
たは繰り返す）ことにより得られる。静止画像ではない
が動きの十分でない画像の場合、動きの大きさに比例し
て、ライン型プロセッサとフィールド型プロセッサの出
力を“合成”もしくは“混合”するのが普通である。
“動き適応型”順次走査変換器の一例は、例えば、１９
８７年１２月２９日に付与されたワーゴ氏外の米国特許
第４，７１６，４６２号、および１９８６年７月１日に
アール・エフ・ケイシー氏に付与された米国特許第４，
５９８，３０９号に開示されている。

【００１１】動き適応型システムに特有の問題として、
完全な１フレームだけ遅延されたビデオ信号を比較する
ことにより動き検出が通常の方法で行われる場合、動き
検出を行うために必要とされるメモリの量は、ただ単に
フィールド順次走査を行うために必要とされる量よりも
はるかに多くなる。完全な１フレームのメモリが必要と
されるのを避ける１つの方法は、ビデオ信号の側波帯の
エネルギーを測定することにより動きを検出することで
ある。このような方式の一例は、１９８７年２月３日に
付与されたディー・エイチ・プリチャード氏の米国特許
第４，６４１，１８６号に開示されている。完全な１フ
レームのメモリは避けられるが、この側波帯エネルギー
動き検出法は比較的複雑である。

【００１２】

【発明の概要】本発明は、もっと初期の解決法の利点を
保持すると共に前述の幾つかの問題点を効果的に避け
る、順次走査方式の必要性を認識したことにある。

【００１３】本発明を実現する順次走査変換装置は、一
定のライン速度のビデオ入力信号を供給する信号源を含
んでいる。信号源に結合されるプロセッサは、現在のラ
インの前記ビデオ入力信号から得られる第１の低周波成
分と少なくとも１ライン前のビデオ入力信号から得られ
る第２の低周波成分との差を表わすビデオ差信号を発生
する。出力回路が、このビデオ差信号と入力信号とを時
間圧縮して合成し、順次走査出力信号を形成する。特許
請求の範囲と実施例との対応関係を実施例で使われてい
る参照符号を用いて示すと次の通りである。 所定のライ
ン速度と所定のサンプル速度を有するディジタルビデオ
入力信号（Ｙ３）を供給する信号源（１３）と、 前記信
号源（１３）に結合され、サブサンプリングされたビデ
オ信号（Ｙ６）を供給するサブサンプリング回路（４
０）と、 前記サブサンプリングされたビデオ信号を受け
取るように結合される入力を有し、前記サブサンプリン
グされたビデオ信号の一対の隣接するラインを平均化し
た信号（Ｙ８）と前記サブサンプリングされたビデオ信
号を１フィールド遅延させた信号（Ｙ９）とを発生さ
せ、前記平均化した信号（Ｙ８）と前記１フィールド遅
延させた信号（Ｙ９）とを、検出された動き（Ｍ）に応
じて決まる割合（Ｋ）で合成し、動きに適応して処理さ
れサブサンプリングされたビデオ信号（Ｙ１０）を供給
する動き適応型プロセッサ（４２、４４、４５、４６、
５０）と、 前記サブサンプリングされたビデオ信号（Ｙ
６）と前記動きに適応して処理されサブサンプリングさ
れたビデオ信号（Ｙ１０）とを受け取るように結合され
る入力、およびサブサンプリングされたビデオ差信号
（Ｙ１２）を供給する出力を有する減算器（４８）と、
前記ディジタルビデオ入力信号（Ｙ３）と前記サブサン
プリングされたビデオ差信号（Ｙ１２）とを受け取るよ
うに結合される入力を有し、ライン速度を２倍にするこ
とにより圧縮されたディジタルビデオ入力信号（Ｙ４）
を発生させ、且つライン速度を２倍にすることにより圧
縮されサブサンプリングされたビデオ差信号を（Ｙ１
４）発生させ、前記圧縮されたディジタルビデオ入力信
号と前記圧 縮されサブサンプリングされたビデオ差信号
とを合成して（３８）、順次走査出力信号（Ｙ２）を形
成する出力回路（３０Ｂ）と、を具えた順次走査変換装
置。

【００１４】本発明の例示的実施例では、この出力回路
は、ビデオ差信号のライン速度を２倍にし、ビデオ入力
信号のライン速度を２倍にし、そして２倍ライン速度ビ
デオ差信号の１ラインを１ライン置きの２倍ライン速度
ビデオ入力信号に加えて、前記順次走査出力信号を形成
する回路手段を含んでいる。

【００１５】本発明の好ましい実施例では、ビデオ入力
信号はディジタル型であり、プロセッサはビデオ差信号
を形成する前にビデオ入力信号をサブサンプリングする
手段を含み、出力回路は、２倍ライン速度ビデオ信号を
加える前にビデオ差信号をアップサンプリングして順次
走査出力信号を形成する手段を含んでいる。

【００１６】本発明の特徴については以下に説明し、ま
た、添付した図面で図解する。図面において、同様な要
素には同様な参照番号を付けてある。

【００１７】

【実施例】図１のテレビジョン受像機は、入力回路３０
Ａ（破線で輪郭を示す）と出力回路３０Ｂ（破線で輪郭
を示す）より成る順次走査プロセッサ３０を含んでい
る。本発明の或る顕著な特徴の概観として、入力回路３
０Ａは、現在のラインのビデオ入力信号（Ｙ３）から得
られる第１の低周波成分（Ｙ６）と少なくとも１ライン
前のビデオ入力信号（Ｙ３）から得られる第２の低周波
成分（Ｙ１０）との差を表わすビデオ差信号（Ｙ１２）
を発生する。出力回路３０Ｂは、以下に説明するよう
に、ビデオ差信号（Ｙ１２）とビデオ入力信号（Ｙ３）
を処理し、入力信号のライン速度の２倍の順次走査ルミ
ナンス出力信号（Ｙ２）を発生する。

【００１８】有利な点として、順次走査プロセッサ（３
０）の入力回路（３０Ａ）と出力回路（３０Ｂ）の組み
合わせにより供給される順次走査出力信号（Ｙ２）は、
フィールド順次走査方式に特有の比較的高い垂直解像度
を有し、ライン順次走査方式に特有の動きアーティファ
クトに影響されない特性を有し、動き適応方式に特有の
動き適応性を有すると共に、従来の動き適応方式に比較
して、必要とされるメモリの量が相当に減少している。
その上、帯域分割用の従来の相補的な高域フィルタと低
域フィルタを使用することを必要とせずに、“２帯域”
ビデオ処理が行われる。

【００１９】更に詳しく述べると、図１の受像機１０
は、ルミナンス／クロミナンス信号分離回路１２を含
み、複合ビデオ入力信号Ｓ１をルミナンス成分Ｙ１とク
ロミナンス成分Ｃ１に分離する。入力ビデオ信号Ｓ１
は、アンテナまたはケーブル入力１６から、従来のチュ
ーナ／ＩＦ増幅／検波ユニット１４により供給される
か、あるいは、補助入力端子または他の適当な信号源か
ら供給される。ＹＣ分離回路１２は、よく知られている
ように、くし形フィルタあるいは高域フィルタと低域フ
ィルタの組み合わせのような従来設計のものでよい。

【００２０】分離されたクロミナンス信号成分Ｃ１は加
速回路２０に供給される。加速回路２０は、Ｃ１の各ラ
インを時間圧縮して繰り返し、ビデオ入力信号の２倍の
ライン速度を有するクロミナンス出力信号Ｃ２を供給
し、各ラインが繰り返される。適当な“加速”回路の例
については後で述べる。

【００２１】ルミナンス信号Ｙ１はアナログ／ディジタ
ル（Ａ／Ｄ）変換器１３によりディジタル形式に変換さ
れ、ディジタル化されたルミナンス信号Ｙ３はルミナン
ス信号順次走査プロセッサ３０（破線で輪郭を示す）に
供給され、後述するように、プロセッサ３０は動き適応
型２倍ライン速度順次走査ルミナンス出力信号Ｙ２を発
生する。この信号はディジタル／アナログ（Ｄ／Ａ）変
換器２３により再びアナログ形式（Ｙ５）に変換され、
２倍ライン速度信号Ｃ２とＹ５は普通のルミナンス／ク
ロミナンス信号処理回路２４に供給される。Ｙ／Ｃ処理
回路２４は、色復調、輝度／コントラスト制御、および
カラーマトリックスのような機能を有しており、受像管
２６または他の適当な表示装置（例えば、液晶表示装置
または投射型表示装置）で表示するのに適当な形式（例
えば、ＲＧＢ成分形式）の順次走査された出力信号Ｓ２
を発生する。

【００２２】出力信号Ｓ２のライン速度は入力信号Ｓ１
のライン速度の２倍であるので、受像管２６により発生
される画像は入力信号よりも２倍多いラインを有し、そ
れ故従来の飛越し走査画像と比較して、ラスターのライ
ン構成の可視性が相当に減じられる。

【００２３】Ａ／Ｄ変換器１３とＤ／Ａ変換器２３に用
いるクロック信号ＣＬ（および受像機１０に用いる他の
タイミング信号）はタイミング信号発生器２１から供給
される。このタイミング信号発生器２１は通常設計の位
相ロックループ（ＰＬＬ）発生器でよく、このＰＬＬ発
生器は、入力信号Ｓ１のカラーバースト成分の倍数にロ
ックされあるいは入力信号Ｓ１のライン周波数の倍数に
ロックされる。典型的なサンプリングクロック周波数
は、一般に“バーストロック”クロックと呼ばれるもの
を使用しているシステムの場合、色副搬送波の周波数の
３倍もしくは４倍である。このシステムの好ましい実施
例では、タイミング信号発生器２１は水平ライン周波数
の倍数に位相ロックされる。これは一般に“ラインロッ
ク”のクロック発生と呼ばれ、バーストロックよりも有
利な点として、このシステムは、ライン周波数とバース
ト周波数の関係が変動する、いわゆる非標準ビデオ源と
共に使用できることである。一例として、本発明のこの
特定の例では、クロック周波数ＣＬはビデオ入力信号の
水平ライン周波数の１０２４倍に選定されている。ＮＴ
ＳＣ標準信号源の場合、この周波数ＣＬは約１６．１Ｍ
Ｈｚである。タイミング信号発生器２１により供給され
るその他のクロック信号にはＣＬ／４および２ＣＬがあ
り、これらは、後で説明するように、サンプリング速度
変換のために用いられる。また、タイミング信号発生器
２１は偏向に用いられる水平ライン周波数と垂直ライン
周波数を供給する。

【００２４】図１の残りの部分は、動き適応処理され順
次走査されたルミナンス出力信号Ｙ２を供給する順次走
査プロセッサ３０から成る。Ｙ２の動き適応成分は、ル
ミナンス信号Ｙ３のサブサンプリングされた低周波成分
のみを処理することにより得られることに注目された
い。有利なことに、このように処理を制限すると、動き
適応処理に必要なライン／フィールドおよびフレーム遅
延を実現するのに必要とされるメモリの量が、全帯域幅
信号の処理と比較して、非常に減らされる。

【００２５】更に有利な点は、以下に説明するように、
“差分”処理（すなわち、絶対値よりもむしろ信号の差
を処理する）の使用に関連する。本発明に用いられる差
分処理では、前に述べた従来の分割帯域処理システムで
必要とされる、整合のとれた振幅／位相応答特性を有す
る特別の高域フィルタおよび低域フィルタの必要性が無
くなる。このような高域フィルタと低域フィルタは、忠
実に相補的な振幅／位相特性を有し、複雑で高価であ
る。

【００２６】更に詳しく言うと、本発明のこの実施例を
説明するために、順次走査プロセッサ３０は、破線によ
り入力回路３０Ａと出力回路３０Ｂから成る２つの部分
に分けられる。

【００２７】順次走査プロセッサ３０の入力回路３０Ａ
において、全帯域幅ルミナンス信号Ｙ３は、低域フィル
タ３７によりサブサンプリング回路４０に供給される。
サブサンプリング回路４０は、ＣＬ／４の速度でクロッ
ク制御され、ルミナンス信号のデータ量を大いに減少さ
せ、従って、ビデオ遅延機能を実行するために必要とさ
れるメモリのバイト数を減少させる。一例として、全帯
域幅ルミナンス信号が（約）１６ＭＨｚのクロック周波
数でディジタル化されてから４ＭＨｚのクロック周波数
でサブサンプリングされるとすれば、同じディジタル遅
延を実行するのに、信号がサブサンプリングされないと
きに必要とされるメモリの４分の１しか必要とされな
い。もし望むならば、本発明の原理の特定の応用例のた
めに、他のクロック速度とサブサンプリング速度を選択
してもよい。

【００２８】折返し歪みを避けるため、信号はサブサン
プリングする前に低域濾波される。この機能は低域フィ
ルタ３７により行われる。フィルタ３７の適当なしゃ断
周波数は、サブサンプリング周波数の約２分の１（例え
ば、サブサンプリング周波数を約４ＭＨｚとすると約２
ＭＨｚ）。実際は、フィルタの通過帯域とフィルタの停
止帯域の間の変移領域における有限傾斜のフィルタの応
答を考慮して、フィルタのしゃ断周波数はサブサンプリ
ング周波数の２分の１よりも少し低くするのが望まし
い。仮定したサンプリング周波数に対する例示的しゃ断
周波数は、帯域端における６ｄＢの減衰に対し約１．５
ＭＨｚである。この周波数は、仮定したサンプリング周
波数約４ＭＨｚに対するナイキスト周波数２．０ＭＨｚ
よりも十分に低い。有利なことに、このため、折返し歪
み防止用低域フィルタ３７を実現するために必要とされ
るフィルタ要素の数が減らされる。これよりも高いサン
プリング周波数が用いられる場合には、それに比例して
より高いしゃ断周波数の折返し歪み防止用フィルタを使
用すればよい。

【００２９】サブサンプリングされ且つ低域濾波された
ルミナンス信号Ｙ６は、タップ付きフレーム遅延回路４
２、動き検出器４４、平均化回路４５および減算器４８
の各入力に供給される。遅延回路４２は、１ライン（１
Ｈ）遅延されたルミナンス信号Ｙ７、１フィールド（２
６３Ｈ）遅延されたルミナンス信号Ｙ９および１フレー
ム（５２５Ｈ）遅延されたルミナンス信号Ｙ１１を供給
する出力タップを備えている。ＰＡＬ標準方式の場合、
フィールド遅延は３１３ラインとなり、フレーム遅延は
６２５ラインとなる。遅延回路４２の１ライン（１Ｈ）
遅延出力タップは、平均化回路４６のもう一方の入力に
接続され、平均化回路４６はライン平均された出力信号
Ｙ８を発生する。

【００３０】“ソフトスイッチ”（ｓｏｆｔ ｓｗｉｔ
ｃｈ）５０は、平均されたルミナンス信号Ｙ８とフィー
ルド遅延されたルミナンス信号Ｙ９を合成し、合成され
たすなわち“混合された”ルミナンス出力信号Ｙ１０を
供給し、Ｙ８成分とＹ９成分の割合は動き検出器４４と
制御信号発生器４６により制御される。適当なソフトス
イッチの一例を後で図示し説明する。動き検出器４４の
１つの入力は、遅延されていないルミナンス信号Ｙ６を
受け取るように接続される。動き検出器４４は、第２の
入力が遅延回路４２により供給されるフレーム遅延され
たルミナンス信号Ｙ１１を受け取るように接続され、信
号Ｙ６とＹ１１との差を表わす動き表示信号Ｍを発生す
る。適当な動き検出器を後で図示し説明する。制御信号
発生器４６の目的は、動きと線形関係にある動き信号Ｍ
を、動きと非線形関係にある制御信号Ｋに変換し、人間
の視覚系の動きに対する感受性によりよく合うようにす
る。適当な制御信号発生器の実例を後で図示し説明す
る。

【００３１】ソフトスイッチ５０は、制御信号Ｋに応答
し、ほとんど動きの無い状態（Ｋ＝０）で、フィールド
遅延されたルミナンス信号Ｙ９を選択し、動きの激しい
状態（Ｋ＝１）でライン平均されたルミナンス信号Ｙ８
を選択する。中間値の動きに対して信号Ｙ８とＹ９は、
制御信号発生器４６から供給される非線形制御信号Ｋに
比例して混合される。

【００３２】この結果生じる、ソフトスイッチ５０から
供給される“動きに適応した”ルミナンス信号Ｙ１０は
減算器４８の第２の入力に供給される。減算器４８は、
第１の入力において、遅延されていない、サブサンプリ
ングされ低域濾波されたルミナンス信号Ｙ６を受け取
り、ルミナンス出力差信号Ｙ１２を供給する。信号Ｙ１
２は、現在のラインのビデオ入力信号から得られる第１
の低周波成分（Ｙ６）および少なくとも１ライン前のビ
デオ入力信号から得られる第２の低周波成分（Ｙ１０）
との差を表わすビデオ差信号である。

【００３３】順次走査プロセッサ３０の出力回路３０Ｂ
は、ビデオ差信号（Ｙ１２）を全帯域幅ビデオ入力信号
Ｙ３と選択的に合成し、順次走査ビデオ出力信号Ｙ２を
形成する。出力回路３０Ｂにおいて、全帯域幅ルミナン
ス信号Ｙ３は加速回路３６に供給される。加速回路３６
は各ラインの信号Ｙ３を時間圧縮して繰り返し、２倍の
ライン周波数のルミナンス出力信号Ｙ４を発生する。各
ラインは２分の１に時間圧縮され、繰り返される。減算
器４８から発生される差信号Ｙ１２はルミナンス信号加
速回路５４に供給される。加速回路５４は各ラインを時
間圧縮し、差信号Ｙ１２のライン周波数を２倍にする。
サブサンプリングされた信号Ｙ１２のライン周波数を２
倍にすると、加速された信号Ｙ１３のサンプル速度も２
倍に（例えば、仮定したクロック周波数の場合４ＭＨｚ
から８ＭＨｚに）なる。次に、信号Ｙ１３のサンプル速
度はサンプル速度変換器（“アップサンプル”）５６に
供給され、変換器５６は時間圧縮された信号Ｙ１３のサ
ンプル速度を４倍にする。このサンプル速度の変換は、
サンプルを繰り返すことによりあるいはサンプルを補間
することにより行われる。従って、仮定したクロック値
およびサブサンプリング値に対し、サンプル速度変換器
５６の出力における処理済みの低周波差信号Ｙ１４は約
３２ＭＨｚとなり、これは加速された広帯域ルミナンス
信号Ｙ４のサンプル速度に等しい。

【００３４】処理されたルミナンス信号の低周波成分
（Ｙ１４）と全帯域幅ルミナンス信号（Ｙ４）のサンプ
ル速度の等化すなわち“整合”により、これらの信号を
加算器３８に直接加えることができ、順次走査ルミナン
ス信号Ｙ２が形成される。加算に先立つ最後の段階は、
信号Ｙ１４をスイッチ５７に供給することである。スイ
ッチ５７はライン周波数に同期し、処理済み信号Ｙ４の
１つ置きのラインを変更して、順次走査出力信号Ｙ２を
発生する。

【００３５】これまで述べた図１の実施例では、幾つか
の特徴を有する順次走査プロセッサ３０について説明し
た。これらの特徴には以下のものが含まれる。（１）ラ
イン平均された信号またはフィールド遅延された信号を
動きの関数として選択するソフトスイッチ５０が行う動
き適応処理により、動きのアーティファクトは最少限度
に減らされる。（２）現在のラインおよび選択された前
ラインから得られる、サブサンプルされた低周波ルミナ
ンス成分を処理することにより、必要とされるメモリ量
が相当に減らされる。（３）処理された出力信号は、処
理された低周波差成分を全帯域幅ルミナンス信号と合成
することにより形成される。この最後の特徴により、信
号を処理するためにルミナンス信号の帯域を高域成分と
低域成分に“分離”するとした場合に必要となる、振幅
応答と位相応答の整合のとれた相補的な高域フィルタと
低域フィルタの必要性が完全に無くなる。

【００３６】上述の説明は図１の順次走査プロセッサ３
０の全体的な動作を述べている。全体の動作は、画像の
内容に依存するから割合に複雑であるが、二三の特定の
例を考察することにより容易に理解されよう。第１の例
として、処理されている画像が静止画であるものとす
る。この場合、連続するフレーム間でピクセル（画素）
の差違は無く、従って動き検出器４４の出力Ｍはゼロと
なり、動きの無いことを示す。発生器４６から供給され
る制御信号Ｋは、前に述べたように、Ｍの非線形関数で
ある。説明の便宜上、Ｍがゼロに等しい場合、Ｋはゼ口
に等しいものとする。ソフトスイッチ５０は、フレーム
遅延回路４２のフィールド遅延された出力信号Ｙ９を選
択することにより、制御信号Ｋのゼロ値に応答する。従
って減算器４８は、現在の低周波成分Ｙ６からフィール
ド遅延された低周波成分Ｙ９を差し引いて、差信号Ｙ１
２を供給する。次に加算器３８は、加速されサンプル速
度を変換された差信号Ｙ１４の１ライン（スイッチ５７
により選択される）を、加速された全帯域幅ルミナンス
信号Ｙ４の１つ置きのラインに加えて、順次走査された
ルミナンス出力信号Ｙ２を形成する。

【００３７】加算器３８における加算の結果、このシス
テムが高域フィルタを使用していないにもかかわらず、
ルミナンス信号は異なる周波数帯域にある２つの成分を
含んでいる。第１の成分は、現在受け取られているライ
ンから得られ、低域フィルタ３７のしゃ断周波数よりも
高い周波数に対して、全帯域幅信号Ｙ３の高周波成分に
等しい。第２の成分はフィルタ３７により選択され、前
フィールドから得られる低周波成分に等しい。このこと
を理解するには、差信号Ｙ１２は実際には２つの低周波
成分（Ｙ６とＹ１０）から成り、またこれらの成分のう
ちの選択された１つ（Ｙ６）の位相が減算のために反転
されることを考慮すればよい。従って、この場合加速と
サンプル速度の変換を無視すると、出力信号Ｙ１２は、
全帯域幅ルミナンス信号Ｙ３から、フィルタ３７を通過
したＹ３の低周波成分を引き、フィルタ３７を通過した
が前フィールドから得られるＹ３の低周波成分を足した
ものに等しい。これらの信号が合成されると、現在のラ
インの信号Ｙ３の低周波成分は、位相がずれているの
で、簡単に打ち消される。この打消しにより失われる低
周波成分は、前フィールドからの低周波成分（Ｙ１０）
で置き替えられる。信号Ｙ３の高周波成分はプロセッサ
３０で処理されないので、Ｙ３のこれらの成分は乱され
ず、出力信号Ｙ２の高周波成分を形成する。

【００３８】簡単に要約すると、静止画像の例では、出
力信号Ｙ２の１つ置きのラインは、全帯域幅のルミナン
ス信号Ｙ３を含んでおり、中間のラインすなわち“補
間”ラインは、現在受け取られているラインから得られ
る高周波成分（フィルタ３７のしゃ断周波数よりも高
い）と前フィールドから得られる低周波成分（９）を含
んでいる。従って、この例では、表示される低周波のビ
デオ成分は、完全なビデオフレームの垂直解像度を十分
に表わす。視覚上の効果として、表示された静止画像の
垂直解像度は、標準的な飛越し走査の画像と比べて増加
する。

【００３９】図１のシステムの全体的動作の更に別の例
として、或る場面で相当な動きのある場合を考えてみ
る。この場合、ソフトスイッチ５０がライン平均された
低周波ルミナンス信号Ｙ８のみを選択するので、低周波
差信号Ｙ１２は、現在のラインの低周波成分Ｙ６と、現
在および前ラインの低周波成分の平均Ｙ８との差に等し
くなる。これらの信号が出力回路３０Ｂにおいて加速さ
れて同じサンプル速度に変換されると、その結果生じる
和信号（１ライン置き）は、現在のラインおよび前ライ
ンの平均に等しい低周波成分と、現在のラインから得ら
れた高周波成分とを含んでいる。残りのラインについて
は、出力は現在のラインに等しい。

【００４０】動きが最大（Ｍ＝１）と動きが無い（Ｍ＝
０）の中間の動きが存在する場合、ソフトスイッチ５０
はライン平均された信号Ｙ８とフィールド遅延された信
号Ｙ９を混合し、信号Ｙ１０を形成する。信号Ｙ１０
は、信号Ｙ６を引いた後、差信号Ｙ１２を形成する。そ
の結果、出力信号Ｙ２は、現在受け取られているライン
から得られる高周波成分と、画像の動きの程度に依り現
フィールドの２ラインまたは前フィールドの１ラインか
ら（ソフトスイッチ５０において動きに依存する混合に
より）得られる低周波成分とを含んでいる。

【００４１】先に述べた図１における静止画像の処理で
注目されたのは、差信号Ｙ１２はＹ１０からＹ６を引く
ことにより形成され、この結果、全帯域幅信号Ｙ６の位
相に対して現在の低周波成分Ｙ６の位相が逆相になるの
で、これらの成分は後で加算器３８において加算により
合成されるとき、打ち消されることである。これに代わ
る方法として、以下に述べるように、出力回路３０Ｂを
変更し、信号Ｙ１０をＹ６から引いて差信号Ｙ１２を形
成してもよい。

【００４２】図２は図１の順次走査プロセッサ３０の変
形例を示す。ここで、減算器４８の入力は入力回路３０
Ａにおいて逆になり、出力回路３０Ｂにおいて加算器３
８は減算器３９で置き換えられ、減算器３９は、全帯域
幅ルミナンス信号Ｙ４から信号Ｙ１４の１つ置きのライ
ンを引く。本発明のこの実施例は、図１の実施例と機能
的に同じであり、ここに述べた２つの変更を除けば構成
的にも同じである。

【００４３】更に詳しく述べると、図１の実施例で信号
Ｙ６は信号Ｙ１０から引き算され、低周波差信号Ｙ１２
を形成した。信号Ｙ１２とＹ３を加速およびサンプル速
度等化の後に）加算すると、現ラインから得られる高周
波成分と、前ラインまたは前フィールドから得られる低
周波成分を有する出力信号Ｙ２を生じた。図２におい
て、出力回路３０Ｂの加算器３８を減算器３９で置き換
えることにより入力回路３０Ａの減算器４８の入力が逆
になると、同じ結果が得られる。機能的には同じ結果と
なる。なぜならば本例では、“混合された”低周波ルミ
ナンス信号Ｙ１０は減算器４８と３９により二重に反転
されるので、信号Ｙ３に効果的に加算されるのに対し、
低周波ルミナンス信号Ｙ６は一度だけ（減算器３９で）
反転されるので、信号Ｙ４から効果的に差し引かれる。
これは、図１の例で得られたものと全く同じ結果とな
る。

【００４４】上述の点から見て、Ｙ１０からＹ６を引き
その後に信号Ｙ１４とＹ４を（図１のように）加えて
も、あるいは信号Ｙ６から信号Ｙ１０を引きその後に図
３のようにＹ４からＹ１４を引いても、機能的な相違は
生じない。しかしながら、図１の例が現在好まれてい
る。その理由は、必要とされる減算器が（２個でなく）
１個だけなので、実現するために必要とされるハードウ
ェアが少なくて済むからである。ディジタル処理では、
加算は減算ほど複雑でない。使用される部品の数が少な
いという、明らかな経済的利点に加えて、図１の例は、
故障する部品が少ないので、より高い信頼性が得られる
という技術的な利点をも持っている。

【００４５】図３は順次走査プロセッサ３０の出力回路
の変形例を示す。サンプル速度変換器（“アップサンプ
ル”）回路５６と加速回路５４の位置は、これら２つの
回路要素の縦続接続が逆になっている。この変更を行う
ために必要なことは、種々のクロック周波数の適当な選
択だけである。例えば、加速回路は、書込みクロック周
波数の２倍の読出しクロックを必要とし、サンプル速度
変換は、書込みクロック周波数の４倍の読出しクロック
を必要とする。図１の例では、加速が行われてからサン
プル速度変換が行われ、加速回路は、書込みクロック周
波数ＣＬ／４（例えば、４ＭＨｚ）および読出しクロッ
ク周波数ＣＬ／２（例えば、８ＭＨｚ）を受け取り、サ
ンプル速度変換器は、書込みクロック周波数ＣＬ／２
（例えば、８ＭＨｚ）および読出しクロック周波数２Ｃ
Ｌ（例えば、３２ＭＨｚ）を受け取る。図３の例では、
サンプル速度変換が行われてから加速が行われ、クロッ
ク周波数は以下のように変更される。（１）加速用の書
込みクロックと読出しクロックはそれぞれＣＬと２ＣＬ
（例えば、１６ＭＨｚと３２ＭＨｚ）に変更され、
（２）サンプル速度変換用の書込みクロックと読出しク
ロックはそれぞれＣＬ／４とＣＬ（例えば、約４ＭＨｚ
と１６ＭＨｚ）に変更される。加速およびサンプル速度
変換器の総合動作では、図１の例の場合と全く同じ結果
が得られ、サブサンプリングされた差信号Ｙ１２は、サ
ンプル速度変換および加速の後、加速された全帯域幅ル
ミナンス信号Ｙ３とライン速度およびサンプル速度が同
じであるので、これらの信号は、（図１では加算によ
り、あるいは図２では減算により）合成されて、順次走
査の出力信号Ｙ２を供給する。

【００４６】図４と図５は、図１の受像機においてクロ
ミナンスまたはルミナンス入力信号のライン速度を２倍
にするのに適する“加速”回路を例示する。図４で、入
力４０２において“加速”しようとするビデオ信号は、
ライン速度で動作する“書込み”スイッチ４０４を介し
て、１対の１ライン（１Ｈ）ＣＣＤメモリ４０６と４０
８に交互に供給される。これらのメモリのうちの１つに
１ラインが記憶されている間に、もう一方のメモリは、
書込みクロックの２倍の速度で“読み出され”て、読出
しスイッチ４１０を介して、出力４１２に結合される。
読出しクロック速度は書込みクロック速度の２倍であ
り、入力信号はそれによって時間圧縮され繰り返される
ので、出力信号は、各ラインが繰り返されて、入力信号
のライン速度の２倍となる。ＣＣＤメモリは、２度読み
出すのにリフレッシュする必要があるので、メモリ４０
６と４０８はそれぞれ“リフレッシュ”スイッチ４１４
と４１６が入力端子と出力端子間に接続されており、読
出し動作の間、閉じられ、ＣＣＤメモリの内容を再循環
させることにより、メモリの２つの読出しサイクルのう
ちの第２のサイクルの間、貯えられたデータを繰り返
す。この特定の加速回路は、信号分離フィルタ１２がア
ナログ形式のクロミナンス出力信号を供給する場合、図
１の例ではクロミナンス成分Ｃ１を加速するのに用いら
れる。有利なことに、この型式の加速回路は、アナログ
・ディジタル変換を必要とせずに、アナログ信号を直接
受け取る。もう１つの方法（ディジタル入力信号の場
合）は、二重ポートメモリ（後で述べる）を使用するこ
とであり、これは別々に切り換えられる１ラインメモリ
よりも複雑でない。

【００４７】図５の加速回路は、図４の加速回路と類似
しているが、記憶デバイスとして、ＣＣＤ型の記憶デバ
イスというよりもむしろ、ディジタル（２進）メモリを
用いている。動作は図４に示す例と同じであるが、ディ
ジタルメモリのためのリフレッシュ回路は必要でない。
この型式の加速回路は、プロセッサ３０においてルミナ
ンス信号を処理するために直接使用することができる。
なぜならば、プロセッサにおける信号がすでに２進形式
になっているからである。この加速回路を図１の例にお
いてクロミナンス信号のために使用するには、アナログ
・ディジタル変換器をスイッチ５０４の入力に加えると
共にディジタル・アナログ変換器をスイッチ５１０の出
力（５１２）に加える必要がある。勿論これは、信号分
離回路１２が、アナログ型式でなくすでにディジタル型
式になっている出力信号を供給しているディジタル型式
の回路であるならば、必要でない。図１の例が、ディジ
タル信号の分離を行うように変更されるならば、アナロ
グ・ディジタル変換器１３は省略できる。

【００４８】図６は、入力回路３０Ａにおける回路４０
として使用するのに適するサブサンプリング回路を例示
する。この回路はラッチ６０２から成る。ラッチ６０２
は低域濾波されたルミナンス信号Ｙ３を受け取るデータ
入力６０４を有し、サブサンプリング用クロック信号が
供給されるクロック入力６０５を有し、またサブサンプ
リングされた出力信号Ｙ６を供給する出力６０６を有す
る。このデータラッチはＣＬ／Ｎの速度でクロック制御
される。ここでＮは１よりも大きな数である。Ｎは、
２，３または４のような整数であるのが好ましい。これ
に代わるものとして、Ｎは整数ではなくて端数でもよ
い。Ｎに整数値を用いる（これは好ましい）利点は、サ
ブサンプリングされた信号を発生するのに補間を必要と
しないことである。しかしながら、個々のシステムにお
いて、望まれるならば、非整数値のＮが用いられること
もある。現在好まれているサブサンプリングの整数値
は、２，３および４である。

【００４９】ここに示す個々の実施例では、本発明を説
明するために、Ｎの値は、Ｎ＝４に選択されている。図
１の例において仮定した４：１のサブサンプリングでは
クロック周波数ＣＬ／４が用いられ、ラッチ６０２は低
域濾波されたルミナンス信号Ｙ３の４個のサンプルのう
ち３個を捨てる。従って、このサブサンプリング値（Ｎ
＝４）の場合、ビデオ信号の遅延を行うのに必要とされ
るメモリは、ビデオ信号をサブサンプリングしない場合
に必要となるメモリの僅か４分の１の大きさですむ。

【００５０】平均化回路４６は、図７に示すように、遅
延されていない信号および１Ｈ遅延された信号を加算器
７０２の入力（７０４，７０６）に加え、除算器７０８
において加算器の出力を２で割ることにより、出力端子
７１０にライン平均された出力信号を発生する。実際
上、除算器は、加算器のＬＳＢ出力を使用せず、従って
加算器出力を１ビットシフトさせる。この箇所における
信号処理がアナログ形式で行われるシステムの場合、除
算器は６ｄＢの減衰器で置き換えられ、加算器は加算回
路網で置き換えられる。

【００５１】図８の（Ａ）は、“補間型”のサンプル速
度変換器の一例であって、ルミナンス差信号のサンプル
速度を４倍にするのに用いられる。前に説明したよう
に、サブサンプリングされた各ピクセルを４回繰り返す
だけで、サンプル速度のアップ変換が行われる。しかし
ながら、サンプルを繰り返すことによるサンプル速度の
アップ変換では、割合に粗い対角線構成を有する画像を
生じる傾向がある。図８の（Ａ）（および後で述べる図
８の（Ｂ））におけるような補間変換器は、より滑らか
な対角線を呈するが、幾分“柔かい”水平方向の変移を
呈する。

【００５２】更に詳しく説明すると、図８の（Ａ）の変
換器５６は、入力８０４を有するサンプル遅延回路８０
２を含み、入力８０４にはサブサンプリングされたルミ
ナンス信号Ｙ１３が加えられる。またサンプル遅延回路
８０２は、信号Ｙ１３のサンプル速度に等しいクロック
信号ＣＬ／２を受け取り、１サンプルの遅延を信号Ｙ１
３に与える。サンプル遅延回路８０２の入力信号（Ａ）
と出力信号（Ｂ）は３個の演算回路８０６，８０８およ
び８１０の入力に供給され、演算回路はそれぞれ、出力
信号（３Ａ＋Ｂ）／４、（Ａ＋Ｂ）／２および（Ａ＋３
Ｂ）／４を発生する。演算回路８０６，８０８および８
１０の出力信号およびサンプル遅延回路８０２の入力信
号はマルチプレクサ（ＭＵＸ）８１２に供給され、マル
チプレクサ８１２は、クロック速度２ＣＬで信号を順次
選択する。このクロック速度はサンプル遅延回路８０２
に供給されるクロック速度の４倍であるので、マルチプ
レクサ８１２から出力端子８１４に供給される、補間さ
れ多重化された信号は、入力信号Ｙ１３の４倍のサンプ
ル速度を有する。

【００５３】図９は現在受け取られているピクセルＡが
黒レベル（例えば零ＩＲＥ単位）にあり、前のピクセル
Ｂが白レベル（例えば１００ＩＲＥ単位）にあった場
合、図８の（Ａ）（および後で述べる図８の（Ｂ））の
サンプル速度変換器の動作を示す。図に示すように、マ
ルチプレクサ８１２は演算回路の出力を順次選択し、現
在のピクセル（Ａ）と前のピクセル（Ｂ）の値の間にあ
る、ルミナンスレベル（Ａ＋３Ｂ）／４、（Ａ＋Ｂ）／
２および（３Ａ＋Ｂ）／４を供給する。従ってピクセル
値の線形近似は、入力サンプル速度の４倍で発生する。
前に述べたように、補間法を用いると、入来する各ピク
セルを繰り返すだけでサンプル速度を４倍にするサンプ
ル速度変換法よりも、滑らかな対角線を発生する利点が
ある。

【００５４】図８の（Ｂ）は、図８の（Ａ）の構成にお
けるような乗算器の使用を必要としない、補間サンプル
速度変換器の（好ましい）別の形式のブロック図であ
る。この変換器の入力端子８２０にはルミナンス信号Ｙ
１３が供給され、出力端子８３０にはサンプル比率１：
４の補間されたルミナンス信号Ｙ１４が発生される。端
子８２０は、１：４サンプル比率レピータ８２２、１＋
Ｚ^−１のＺ変換を有するディジタルフィルタ８２４、１
＋Ｚ^−２のＺ変換を有する第２のディジタルフィルタ８
２６および４で割る除算器８２８から成る縦続接続を介
して、端子８３０に結合される。サンプルレピータ８２
２は入来するサンプルを繰り返し、受け取った各サンプ
ルに対し４個の同じ出力サンプルを供給する。第１のデ
ィジタルフィルタは加算器として実現され、入力サンプ
ルを、１サンプル期間だけ遅延した前のサンプルに加え
る。乗算は必要でない。第２のディジタルフィルタは加
算器によって実現され、この加算器は第１のフィルタの
出力を、２サンプル期間だけ遅延した第１フィルタの出
力に相当する信号に加える。やはり、乗算は必要とされ
ない。第２フィルタの出力は、除算器８２８により４分
の１に縮少される。このようにして発生される出力信号
は、以前の例におけるものと同じである。サンプル比率
変換器のこの好ましい実施例では、有利なことに、どの
段階でも乗算が必要とされないので、以前の例の回路よ
りも、回路が相当に簡略化される。

【００５５】図１０、図１１および図１２は、別の実施
例および制御信号発生器４６の別の非線形応答特性を示
す。制御信号発生器４６は、その最も簡単な形式として
は、図１０に示すように実現され、動き表示信号Ｍを閾
値検出器１００２の１つの入力１００４に供給し、検出
器１００２はもう一方の入力１００６において基準信号
Ｒを受け取り、出力１００８において２値の（すなわ
ち、オン／オフ）出力信号を供給し、動き表示信号Ｍが
基準信号以上であるか基準信号以下であるかを表示す
る。この閾値型の動作は、図１２において、応答曲線Ｋ
１で示されている。この図で、基準レベルＲ以下の動き
信号Ｍの値に対しては、制御信号Ｋの値はゼロであり、
それ以外では、制御信号Ｋの値は１であることが分る。

【００５６】図１１は制御信号発生器４６の好ましい実
施例を示す。動き表示信号Ｍは読出し専用メモリ（Ｒ０
Ｍ）１１０２のアドレス入力１１０４に供給され、ＲＯ
Ｍ１１０２はその出力１１０６に制御信号Ｋを発生す
る。この発生器は図１２に示す曲線Ｋ１の閾値応答を生
じることができ、また図１２の応答曲線Ｋ２およびＫ３
で表わされる、より複雑な非線形応答を生じることもで
きる。図１２の応答Ｋ２の例において制御信号Ｋは、動
き信号Ｍの小さい値および大きい値に対しては比較的ゆ
っくり変化し、動き信号Ｍの中間の値に対しては比較的
す速く変化する。応答例Ｋ３の場合、制御信号は動きの
小さな値に対してはす速く増加するが、動きのより大き
な値に対してはそれほどす速く増加しない。制御信号発
生器４６に非線形の応答曲線を使用することは、２進値
閾値検出よりも好まれる。その理由は、曲線（例えば、
Ｋ２あるいはＫ３）の変化は、ずっとゆるやかなので、
処理されたビデオ信号の視聴者には目につきにくいから
である。

【００５７】図１３の（Ａ）はソフトスイッチ５０の適
当な実施例である。ソフトスイッチ５０は１対の乗算器
１３０２と１３０４を含み、乗算器１３０２と１３０４
はそれぞれ入力１３０６と１３０８において、フィール
ド遅延されたルミナンス信号（Ｙ９）とライン平均され
たルミナンス信号（Ｙ８）を受け取り、出力は加算器１
３１０に接続され、加算器１３１０はその出力１３１２
において、混合されたルミナンス信号Ｙ１０を供給す
る。乗算器１３０４は入力１３１４に供給される制御信
号Ｋにより直接制御され、乗算器１３０２は、制御信号
Ｋによりアドレスされる読出し専用メモリ（ＲＯＭ）１
３１６から供給される１−Ｋに等しい信号により制御さ
れる。

【００５８】動作において、動きの無い場合（Ｋ＝
０）、乗算器１３０２は加算器１３１０を介してフィー
ルド遅延されたルミナンス信号Ｙ９を出力に通過させ、
乗算器１３０４はライン平均されたルミナンス信号Ｙ８
を阻止する。動きの激しい場合（Ｋ＝１）、ライン平均
されたルミナンス信号Ｙ８は乗算器１３０４と加算器１
３１０により出力に通過され、フィールド遅延されたル
ミナンス信号は乗算器１３０２により阻止される。中程
度の動き（０＜Ｋ＜１）の場合、出力信号はＫおよび１
−Ｋの割合で混合あるいは合成される。

【００５９】図１３の（Ｂ）は、乗算器を１つだけ必要
とするソフトスイッチ５０の好ましい、適当な実施例で
ある。このスイッチは、乗算器１３３５を介して加算器
１３４０の１つの入力に結合される出力を有する減算器
１３３０を含んでいる。入力１３５０におけるライン平
均されたルミナンス信号Ｙ８は、減算器１３３０の正の
入力すなわち非反転入力（＋）に供給される。入力１３
６０におけるフィールド遅延されたルミナンス信号Ｙ９
は、加算器１３４０と、減算器１３３０の負の（−）入
力に供給される。制御信号Ｋは乗算器１３３５のもう一
方の入力に供給される。

【００６０】動作中、動きがゼロ（Ｋ＝０）の場合、フ
ィールド遅延されたルミナンス信号Ｙ９は、加算器１３
４０を介して出力１３８０に結合される。この場合、Ｋ
＝０のとき、乗算器１３３５は信号Ｙ８を阻止するの
で、信号Ｙ８は無視される。動きが多量（Ｋ＝１）の場
合、乗算器１３３５は、Ｙ８と負のＹ９を加算器１３４
０に結合させ、加算器１３４０はもう一方の入力におい
て正のＹ９を受け取る。従って、この場合、Ｙ９信号は
位相がずれているので互いに打ち消し合い、加算器の出
力は信号Ｙ８である。制限値１とゼロの間にある任意の
Ｋの値（０＜Ｋ＜１）に対し、出力信号は制御信号Ｋに
従って混合されるＹ８とＹ９から成る。

【００６１】ライン平均されたルミナンス信号とフィー
ルド遅延されたルミナンス信号を混合するために“ソフ
トスイッチ”を使用する代りに、図１４に示すような、
閾値検出器（例えば、図１０）により制御される“ハー
ド”スイッチを使用することもできる。このスイッチは
混合を行わずに、動き信号が図１２に示すように閾値よ
りも上にあるか下にあるかに依り、ライン平均されたル
ミナンス信号（Ｙ８）またはフィールド遅延されたルミ
ナンス信号（Ｙ９）の何れか一方を単に選択する。この
ハードスイッチは、ライン平均されたルミナンス信号
（Ｙ８）とフィールド遅延されたルミナンス信号（Ｙ
９）が供給される入力１４０６と１４０８を有し、そし
て共通の出力端子１４１０に結合される出力を有する１
対のゲートを含んでいる。入力１４１２における制御信
号Ｋは、ゲート１４０２の制御入力に直接供給され、反
転回路１４１４を介してゲート１４０４の制御入力に供
給される。

【００６２】動作中、動き信号Ｍが基準電圧Ｒよりも大
きければ、Ｋは１に等しくなり、ゲート１４０２は動作
可能にされ、それによって、ライン平均されたルミナン
ス信号Ｙ８を出力１４１０に結合させる。そうでなけれ
ば、ゲート１４０４が動作可能にされて、フィールド遅
延されたルミナンス信号Ｙ９を出力１４１０に結合させ
る。この形式の“ハード”スイッチは、“ソフト”スイ
ッチよりも、簡単な点で有利であり、“ソフト”スイッ
チの利点は、前述のように、動きが相当に変化する場面
で、ライン処理とフィールド処理の間で滑らかな変移が
得られることである。

【００６３】図１５は、検出器４４として用いるのに適
する動き検出器の１つの形式を例示している。この例
で、遅延されないルミナンス信号Ｙ６とフレーム遅延さ
れたルミナンス信号Ｙ１１は減算器のそれぞれの入力１
５０４と１５０６に供給され、減算器の出力は絶対値回
路１５０８に供給される。絶対値回路１５０８は、遅延
されてないルミナンス信号Ｙ６とフレーム遅延されたル
ミナンス信号Ｙ１１の差の絶対値に比例して、動き表示
信号を（出力１５１０において）供給する。本例で絶対
値回路が含まれている理由は、減算器の出力は正か負の
何れかであり、混合用スイッチ５０を制御するために
は、ただ１つの極性が必要とされるからである。絶対値
回路は、換言すれば、減算器の出力を“整流”して、単
一の極性とする。これに代わる別な方法は、絶対値回路
を省略し、減算器の全出力（正と負の両方の値）を利用
して、制御信号発生器の読出し専用メモリ（例えば、Ｒ
ＯＭ１１０２）のアドレス入力を制御する。動き検出器
４４のもう１つの別のものは、前に述べたプリッチャー
ド氏の米国特許第４，６４１，１８６号に説明されてい
る“側波帯エネルギ検出器”型式である。減算器型の動
き検出器は、比較的簡単なので、本発明で選択されてい
る。

【００６４】図１６と図１７は、遅延回路４２の別の実
施例を示す。遅延回路４２は、ライン遅延された出力信
号Ｙ７、フィールド遅延された出力信号Ｙ９およびフレ
ーム遅延された出力信号Ｙ１１を供給する。これらの信
号の正確な遅延は、容易に認識されるように、ビデオ信
号の伝送標準（例えば、ＮＴＳＣ、ＰＡＬまたはＳＥＣ
ＡＭ）に依って異なる。図１６の例（ＮＴＳＣ標準を仮
定する）では、１Ｈ遅延回路１６０２、２６２Ｈ遅延回
路１６０４、そしてもう１つの２６２Ｈ遅延回路１６０
６の縦続接続により、タップ付きフレーム遅延回路が実
現され、それによって、遅延されたルミナンス出力信号
を、出力１６０３，１６０５および１６０７においてそ
れぞれ発生する。

【００６５】現在好まれている遅延回路４２の実施例を
図１７に示す。図１７で、遅延しようとする信号は、１
Ｈ遅延回路１７０４の入力に供給され、そこからマルチ
プレクサ１７０６を介して、メモリ１７０８に供給され
る。メモリ１７０８は、１フレームのメモリ容量を有
し、１フィールドの遅延を与える。フレームメモリ１７
０８の出力は、デマルチプレクサ１７１０に供給され、
デマルチプレクサ１７１０は、フィールド遅延された出
力信号を端子７１２に供給し、フレーム遅延された信号
を端子１７１４に供給する。フィールド遅延された出力
信号は、マルチプレクサ１７０６のもう一方の入力に戻
され、メモリ１７０８内で、フレーム遅延された信号と
インターリーブされる。これにより、メモリの内容は、
インターリーブされたフィールド遅延およびフレーム遅
延された信号を含み、これらの信号は、デマルチプレク
サ１７１０により出力において分離される。本例のタッ
プ付きフレーム遅延回路４２の更に詳しい説明は、１９
８７年１月２７日に付与された“ビデオ信号フィールド
／フレーム記憶システム”という名称のアール・ティー
・フリング氏の米国特許第４，６３９，７８３号で述べ
られている。

【００６６】図１８は図１の受像機における色信号処理
回路の変形例を示す。図において、分離回路１２より供
給される、分離済みクロミナンス信号は色復調器１８０
２の入力１８０４に供給される。色復調器１８０２は、
復調された（ベースバンド）出力色信号（例えば、Ｒ−
ＹおよびＢ−Ｙ）をそれぞれの加速回路１８０６および
１８０８に供給し、加速回路は復調された２倍ライン速
度クロミナンス信号をＹＣ処理回路／マトリックス２４
に供給する。本例に示すように、加速に先立つクロミナ
ンス信号の復調は、色加速回路を２個必要とするが、先
の例におけるように色復調を加速の後に行う場合に必要
とされるものより低いクロック周波数で復調を行えると
いう利点を有するものとして、現在好まれている。

【００６７】図１９は、図１の受像機に使用するのに適
用するもう１つの加速回路を示す。この回路は、二重ポ
ート型のランダムアクセスメモリ１９０２を使用し、加
速しようとするディジタル信号を受け取る入力ポート１
９０４と、加速されたビデオ出力信号を供給する出力ポ
ート１９０６を備えている。この形式のメモリでは、図
２０に示すように、読出し動作と書込み動作を同時に行
うことができる。図に示すように、入来するラインＡと
Ｂは、書込みクロック（ＣＬ）に応答して、メモリに記
憶される。ラインＡの第１の読出しサイクルは、ライン
Ａの書込みサイクルの中途で始まる。読出しは書込みク
ロック速度の２倍で行われるので、ラインＡは２分の１
に時間圧縮される。ラインＡの第２の読出しサイクル
は、ラインＡの書込みサイクルの終了と同時にそしてラ
インＢの書込みサイクルの始まりと同時に始まる。二重
ポートメモリの使用が現在好まれているのは、これまで
に述べた他の例と比較してあまり複雑でないからであ
る。また、書込みサイクルの始まりとこれに対応する第
１の読出しサイクルの始まりの間の遅延は、前の例にお
けるように完全な１ラインでなく２分の１ラインにすぎ
ないことも注目される。図１の実施例は、これまで特に
列挙し述べてきたもの以外の、他の変更も可能である。
例えば、信号処理を、ここで選択されたディジタル信号
処理法で行う必要はない。他の方法、例えば、すでに述
べたようにＣＣＤデバイスを使用するような方法によ
り、適当な遅延回路を設けることもできる。アナログの
実施例の演算は、演算増幅器、抵抗性加算回路網などの
アナログデバイスにより実行される。本発明は、特許請
求の範囲で定めるように、ここに述べられている個々の
要素に対して、あらゆるアナログおよびディジタルの要
素を選択できる。

【図面の簡単な説明】

【図１】本発明を具体化するテレビジョン受像機のブロ
ック図である。

【図２】図１の受像機の１部分の変更を示すブロック図
である。

【図３】図１の受像機の１部分のもう１つの変更を示す
ブロック図である。

【図４】図１の受像機内で使用するのに適する“加速”
回路のブロック図である。

【図５】図１の受像機内で使用するのに適する代わりの
“加速”回路のブロック図である。

【図６】図１の受像機内で使用するのに適するサブサン
プリング回路のブロック図である。

【図７】図１の受像機内で使用するのに適する平均回路
のブロック図である。

【図８】図１の受像機内で使用するのに適する補間型の
サンプル速度変換器のブロック図である。

【図９】図８の（Ａ）と図８の（Ｂ）のサンプル速度変
換器のピクセル図である。

【図１０】図１の受像機内で使用するのに適する制御信
号発生器のブロック図である。

【図１１】図１の受像機内で使用するのに適する制御信
号発生器のブロック図である。

【図１２】図１０と図１１の制御信号発生器の種々の伝
達関数を示す応答図である。

【図１３】図１の受像機内で使用するのに適する“ソフ
トスイッチ”のブロック図である。

【図１４】図１３の“ソフトスイッチ”の代わりとし
て、図１の受像機内で使用するのに適する“ハードスイ
ッチ”のブロック図である。

【図１５】図１の受像機内で使用するのに適する動き検
出器のブロック図である。

【図１６】ラインタップとフィールドタップを有し、図
１の受像機内で使用するのに適するフレーム遅延回路の
ブロック図である。

【図１７】ラインタップとフィールドタップを有し、図
１の受像機内で使用するのに適するフレーム遅延回路の
ブロック図である。

【図１８】図１の受像機における色信号処理回路の変形
例を示すブロック図である。

【図１９】図１の受像機内で使用するのに適する加速回
路の更に別の例である。

【図２０】図１９の加速回路の動作を示す読出し／書込
みタイミング図である。

【符号の説明】

１０ テレビジョン受像機 １２ ＹＣ分離回路 １３ Ａ／Ｄ変換器 １４ チューナ／ＩＦ増幅／検波器 １６ アンテナ／ケーブル入力 １８ 補助入力端子 ２０ 加速回路 ２１ タイミング信号発生器 ２３ Ｄ／Ａ変換器 ２４ ＹＣ処理回路／マトリックス ２６ 受像管 ３０ 順次走査プロセッサ ３０Ａ 入力回路 ３０Ｂ 出力回路 ３６ 加速回路 ３７ 低域フィルタ ３８ 加算器 ４０ サブサンプリング回路 ４２ フレーム遅延回路 ４４ 動き検出器 ４５ 平均化回路 ４６ 制御信号発生器 ４８ 減算器 ５０ ソフトスイッチ ５４ 加速回路 ５６ サンプル速度変換器 ５７ スイッチ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ドナルド ヘンリイ ウイリス アメリカ合衆国 インデイアナ州 イン デイアナポリス イースト・セブンテイ フオース・プレイス 5175 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 7/01

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 所定のライン速度と所定のサンプル速度
   を有するディジタルビデオ入力信号を供給する信号源
   と、 前記信号源に結合され、サブサンプリングされたビデオ
   信号を供給するサブサンプリング回路と、 前記サブサンプリングされたビデオ信号を受け取るよう
   に結合される入力を有し、前記サブサンプリングされた
   ビデオ信号の一対の隣接するラインを平均化した信号と
   前記サブサンプリングされたビデオ信号を１フィールド
   遅延させた信号とを発生させ、前記平均化した信号と前
   記１フィールド遅延させた信号とを、検出された動きに
   応じて決まる割合で合成し、動きに適応して処理されサ
   ブサンプリングされたビデオ信号を供給する動き適応型
   プロセッサと、 前記サブサンプリングされたビデオ信号と前記動きに適
   応して処理されサブサンプリングされたビデオ信号とを
   受け取るように結合される入力、およびサブサンプリン
   グされたビデオ差信号を供給する出力を有する減算器
   と、 前記ディジタルビデオ入力信号と前記サブサンプリング
   されたビデオ差信号とを受け取るように結合される入力
   を有し、ライン速度を２倍にすることにより圧縮された
   ディジタルビデオ入力信号を発生させ、且つライン速度
   を２倍にすることにより圧縮されサブサンプリングされ
   たビデオ差信号を発生させ、前記圧縮されたディジタル
   ビデオ入力信号と前記圧縮されサブサンプリングされた
   ビデオ差信号とを合成して、順次走査出力信号を形成す
   る出力回路と、 を具えた順次走査変換装置。