JP3295762B2 - 順次走査変換装置 - Google Patents
順次走査変換装置Info
- Publication number
- JP3295762B2 JP3295762B2 JP35534091A JP35534091A JP3295762B2 JP 3295762 B2 JP3295762 B2 JP 3295762B2 JP 35534091 A JP35534091 A JP 35534091A JP 35534091 A JP35534091 A JP 35534091A JP 3295762 B2 JP3295762 B2 JP 3295762B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video
- line
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/28—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical producing multiple scanning, i.e. using more than one spot at the same time
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/57—Control of contrast or brightness
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
Description
【0001】
【産業上の利用分野】本発明は、飛越し走査されたビデ
オ入力信号を非飛越し走査すなわち“順次走査”された
形式に変換して表示する型式のテレビジョン装置に関す
る。
オ入力信号を非飛越し走査すなわち“順次走査”された
形式に変換して表示する型式のテレビジョン装置に関す
る。
【0002】
【発明の背景】飛越し走査されたビデオ信号が、飛越し
走査でない、すなわち“順次走査された”形式に変換さ
れ、1フィールドに表示される水平ラインの数が2倍に
なるテレビジョン方式が知られている。このような方式
の利点は、表示された画像のライン構成の可視性が減じ
られることである。
走査でない、すなわち“順次走査された”形式に変換さ
れ、1フィールドに表示される水平ラインの数が2倍に
なるテレビジョン方式が知られている。このような方式
の利点は、表示された画像のライン構成の可視性が減じ
られることである。
【0003】画面に表示されるラインの数を2倍にする
と、実際に伝送されるよりも多くのラインが必要となる
ので、この必要となる“追加の”ラインを得るための提
案がこれまで幾つか行われている。受信された信号のラ
インを繰り返すことにより、必要とされる“余分”のラ
インが得られる方式の一例が、1983年11月15日
に付与された“2倍の水平ラインを有するテレビジョン
表示”という名称のアール・エイ・ディスチャート氏の
米国特許第4,415,931号に開示されている。受
信された信号の隣接する垂直ラインの補間により“余分
の”ラインすなわち補間ラインが得られる方式の一例
が、1983年8月23日に付与されたケイ・エイチ・
パワーズ氏の米国特許第4,400,719号に開示さ
れている。その他の例として、1985年4月2日に付
与された藤村氏外の米国特許第4,509,071号に
開示されている方式、および1984年5月29日に付
与された岡田氏外の米国特許第4,451,848号に
開示されている方式がある。
と、実際に伝送されるよりも多くのラインが必要となる
ので、この必要となる“追加の”ラインを得るための提
案がこれまで幾つか行われている。受信された信号のラ
インを繰り返すことにより、必要とされる“余分”のラ
インが得られる方式の一例が、1983年11月15日
に付与された“2倍の水平ラインを有するテレビジョン
表示”という名称のアール・エイ・ディスチャート氏の
米国特許第4,415,931号に開示されている。受
信された信号の隣接する垂直ラインの補間により“余分
の”ラインすなわち補間ラインが得られる方式の一例
が、1983年8月23日に付与されたケイ・エイチ・
パワーズ氏の米国特許第4,400,719号に開示さ
れている。その他の例として、1985年4月2日に付
与された藤村氏外の米国特許第4,509,071号に
開示されている方式、および1984年5月29日に付
与された岡田氏外の米国特許第4,451,848号に
開示されている方式がある。
【0004】以上述べた幾つかの方式は、表示用の余分
のラインがビデオ入力信号の現在受信されているフィー
ルドから得られる構成を述べている。この形式の順次走
査変換は、一般に“フィールド内”変換または“ライ
ン”変換として知られており、連続するフィールド間の
動きを含んでいる画像の場合、目に見えるアーティファ
クト(artifact)を生じないという利点を有す
る。しかしながら、欠点として、特に垂直補間を用いた
とき、表示された画像の垂直解像度が改善されずに低下
することがあり、そのため、表示された画像が“軟化す
る”(soften)傾向がある。
のラインがビデオ入力信号の現在受信されているフィー
ルドから得られる構成を述べている。この形式の順次走
査変換は、一般に“フィールド内”変換または“ライ
ン”変換として知られており、連続するフィールド間の
動きを含んでいる画像の場合、目に見えるアーティファ
クト(artifact)を生じないという利点を有す
る。しかしながら、欠点として、特に垂直補間を用いた
とき、表示された画像の垂直解像度が改善されずに低下
することがあり、そのため、表示された画像が“軟化す
る”(soften)傾向がある。
【0005】順次走査表示に必要な、追加されるライン
は、現在受信されているフィールドからよりもむしろ前
フィールドから得られることが広く認識されている。こ
のような方式は、一般に“フィールド”または“フィー
ルド間”順次走査方式として知られており、表示される
ラインの数を2倍にするために、現在受信しているフィ
ールドのラインの間に、前に受信したフィールドのライ
ンを挿入する。“フィールド”順次走査の利点は、初め
に走査した映像フレームと同じ垂直解像度を有する静止
画像が発生されることである。
は、現在受信されているフィールドからよりもむしろ前
フィールドから得られることが広く認識されている。こ
のような方式は、一般に“フィールド”または“フィー
ルド間”順次走査方式として知られており、表示される
ラインの数を2倍にするために、現在受信しているフィ
ールドのラインの間に、前に受信したフィールドのライ
ンを挿入する。“フィールド”順次走査の利点は、初め
に走査した映像フレームと同じ垂直解像度を有する静止
画像が発生されることである。
【0006】“フィールド順次走査”方式の一例は、1
984年1月17日に付与された岡田氏外の米国特許第
4,426,661号に開示されている。また、198
3年8月24日に公表された“カラーテレビジョン信号
ライン倍増回路”という名称の阿知葉氏外の英国出願G
B2,114,848Aも参照されたい。あいにくフィ
ールド順次走査方式で問題となる点は、連続するフィー
ルド間の動きが或る場面に存在すると、表示された画像
がぼやけることである。
984年1月17日に付与された岡田氏外の米国特許第
4,426,661号に開示されている。また、198
3年8月24日に公表された“カラーテレビジョン信号
ライン倍増回路”という名称の阿知葉氏外の英国出願G
B2,114,848Aも参照されたい。あいにくフィ
ールド順次走査方式で問題となる点は、連続するフィー
ルド間の動きが或る場面に存在すると、表示された画像
がぼやけることである。
【0007】余分のラインが前フィールドから得られる
型式の順次走査処理装置に関して更に問題となる点は、
前フィールドのラインを記憶する(遅延させる)ため
に、相当な量のメモリが必要とされることである。
型式の順次走査処理装置に関して更に問題となる点は、
前フィールドのラインを記憶する(遅延させる)ため
に、相当な量のメモリが必要とされることである。
【0008】しかしながら、フィールド型順次走査方式
では、表示用の余分のラインを形成する際に前フィール
ドの低周波成分のみと現フィールドの高周波成分を利用
することにより、必要とされるメモリの量の望ましい減
少が得られることが認識されている。このような方式
は、1983年5月13日に公開された“テレビジョン
受像機”という名称の田中氏外の日本公開特許公報昭5
8−79379号で述べられている。田中氏の方式で
は、必要とされるメモリの望ましい減少は達成される
が、動きに関連するアーティファクトの問題は依然とし
て残っている。その上問題となるのは、この開示された
方式では、ビデオ信号を分離するために、1対の“整合
のとれた”(matched)低域フィルタと高域フィ
ルタが必要とされることである。このようなフィルタ
は、高域と低域の信号成分を、これらの信号成分の間に
空隙や重なりを生じることなく分離するために、慎重に
選択された振幅/位相特性を必要とし、割合に複雑で高
価である。
では、表示用の余分のラインを形成する際に前フィール
ドの低周波成分のみと現フィールドの高周波成分を利用
することにより、必要とされるメモリの量の望ましい減
少が得られることが認識されている。このような方式
は、1983年5月13日に公開された“テレビジョン
受像機”という名称の田中氏外の日本公開特許公報昭5
8−79379号で述べられている。田中氏の方式で
は、必要とされるメモリの望ましい減少は達成される
が、動きに関連するアーティファクトの問題は依然とし
て残っている。その上問題となるのは、この開示された
方式では、ビデオ信号を分離するために、1対の“整合
のとれた”(matched)低域フィルタと高域フィ
ルタが必要とされることである。このようなフィルタ
は、高域と低域の信号成分を、これらの信号成分の間に
空隙や重なりを生じることなく分離するために、慎重に
選択された振幅/位相特性を必要とし、割合に複雑で高
価である。
【0009】高周波成分と低周波成分を異なる方法で処
理する順次走査処理方式のもう1つの例は、1987年
6月16日に付与されたディスチャート氏外による米国
特許第4,673,978号に開示されている。この方
式では、表示用の余分のラインすなわち“補間”ライン
を作り出すために、ビデオ信号のフレームくし形濾波さ
れ低域濾波された成分を、そのビデオ信号のフィールド
遅延されラインくし形濾波され且つ高域濾波された成分
に加える。合成された低周波成分と高周波成分は空間的
および時間的に一致しているので、画面に表示されてい
る間、目に見える動きのアーティファクト(二重像)が
減少する。この方式は、処理の仕方が場面の動きにより
変化しないので、“非適応型”である。
理する順次走査処理方式のもう1つの例は、1987年
6月16日に付与されたディスチャート氏外による米国
特許第4,673,978号に開示されている。この方
式では、表示用の余分のラインすなわち“補間”ライン
を作り出すために、ビデオ信号のフレームくし形濾波さ
れ低域濾波された成分を、そのビデオ信号のフィールド
遅延されラインくし形濾波され且つ高域濾波された成分
に加える。合成された低周波成分と高周波成分は空間的
および時間的に一致しているので、画面に表示されてい
る間、目に見える動きのアーティファクト(二重像)が
減少する。この方式は、処理の仕方が場面の動きにより
変化しないので、“非適応型”である。
【0010】ライン順次走査方式の垂直解像度の問題お
よびフィールド順次走査方式の動きのぼやけの問題に対
処するために、“動き適応型”のシステムとする方式が
幾つか提案されている。動き適応型方式では動き検出器
を使用して、2個の基本的なプロセッサを動きに応じて
切り換える。例えば、入来するビデオ信号が静止画像を
表わしているならば、その信号は現在受信しているライ
ンの間に前フィールドのラインを挿入することにより表
示用の余分のラインを発生するフィールド型プロセッサ
により処理される。逆に、入来するビデオ信号が動きの
ある画像を表わしているならば、表示用の余分のライン
は現在受信しているフィールドのラインを補間する(ま
たは繰り返す)ことにより得られる。静止画像ではない
が動きの十分でない画像の場合、動きの大きさに比例し
て、ライン型プロセッサとフィールド型プロセッサの出
力を“合成”もしくは“混合”するのが普通である。
“動き適応型”順次走査変換器の一例は、例えば、19
87年12月29日に付与されたワーゴ氏外の米国特許
第4,716,462号、および1986年7月1日に
アール・エフ・ケイシー氏に付与された米国特許第4,
598,309号に開示されている。
よびフィールド順次走査方式の動きのぼやけの問題に対
処するために、“動き適応型”のシステムとする方式が
幾つか提案されている。動き適応型方式では動き検出器
を使用して、2個の基本的なプロセッサを動きに応じて
切り換える。例えば、入来するビデオ信号が静止画像を
表わしているならば、その信号は現在受信しているライ
ンの間に前フィールドのラインを挿入することにより表
示用の余分のラインを発生するフィールド型プロセッサ
により処理される。逆に、入来するビデオ信号が動きの
ある画像を表わしているならば、表示用の余分のライン
は現在受信しているフィールドのラインを補間する(ま
たは繰り返す)ことにより得られる。静止画像ではない
が動きの十分でない画像の場合、動きの大きさに比例し
て、ライン型プロセッサとフィールド型プロセッサの出
力を“合成”もしくは“混合”するのが普通である。
“動き適応型”順次走査変換器の一例は、例えば、19
87年12月29日に付与されたワーゴ氏外の米国特許
第4,716,462号、および1986年7月1日に
アール・エフ・ケイシー氏に付与された米国特許第4,
598,309号に開示されている。
【0011】動き適応型システムに特有の問題として、
完全な1フレームだけ遅延されたビデオ信号を比較する
ことにより動き検出が通常の方法で行われる場合、動き
検出を行うために必要とされるメモリの量は、ただ単に
フィールド順次走査を行うために必要とされる量よりも
はるかに多くなる。完全な1フレームのメモリが必要と
されるのを避ける1つの方法は、ビデオ信号の側波帯の
エネルギーを測定することにより動きを検出することで
ある。このような方式の一例は、1987年2月3日に
付与されたディー・エイチ・プリチャード氏の米国特許
第4,641,186号に開示されている。完全な1フ
レームのメモリは避けられるが、この側波帯エネルギー
動き検出法は比較的複雑である。
完全な1フレームだけ遅延されたビデオ信号を比較する
ことにより動き検出が通常の方法で行われる場合、動き
検出を行うために必要とされるメモリの量は、ただ単に
フィールド順次走査を行うために必要とされる量よりも
はるかに多くなる。完全な1フレームのメモリが必要と
されるのを避ける1つの方法は、ビデオ信号の側波帯の
エネルギーを測定することにより動きを検出することで
ある。このような方式の一例は、1987年2月3日に
付与されたディー・エイチ・プリチャード氏の米国特許
第4,641,186号に開示されている。完全な1フ
レームのメモリは避けられるが、この側波帯エネルギー
動き検出法は比較的複雑である。
【0012】
【発明の概要】本発明は、もっと初期の解決法の利点を
保持すると共に前述の幾つかの問題点を効果的に避け
る、順次走査方式の必要性を認識したことにある。
保持すると共に前述の幾つかの問題点を効果的に避け
る、順次走査方式の必要性を認識したことにある。
【0013】本発明を実現する順次走査変換装置は、一
定のライン速度のビデオ入力信号を供給する信号源を含
んでいる。信号源に結合されるプロセッサは、現在のラ
インの前記ビデオ入力信号から得られる第1の低周波成
分と少なくとも1ライン前のビデオ入力信号から得られ
る第2の低周波成分との差を表わすビデオ差信号を発生
する。出力回路が、このビデオ差信号と入力信号とを時
間圧縮して合成し、順次走査出力信号を形成する。特許
請求の範囲と実施例との対応関係を実施例で使われてい
る参照符号を用いて示すと次の通りである。 所定のライ
ン速度と所定のサンプル速度を有するディジタルビデオ
入力信号(Y3)を供給する信号源(13)と、 前記信
号源(13)に結合され、サブサンプリングされたビデ
オ信号(Y6)を供給するサブサンプリング回路(4
0)と、 前記サブサンプリングされたビデオ信号を受け
取るように結合される入力を有し、前記サブサンプリン
グされたビデオ信号の一対の隣接するラインを平均化し
た信号(Y8)と前記サブサンプリングされたビデオ信
号を1フィールド遅延させた信号(Y9)とを発生さ
せ、前記平均化した信号(Y8)と前記1フィールド遅
延させた信号(Y9)とを、検出された動き(M)に応
じて決まる割合(K)で合成し、動きに適応して処理さ
れサブサンプリングされたビデオ信号(Y10)を供給
する動き適応型プロセッサ(42、44、45、46、
50)と、 前記サブサンプリングされたビデオ信号(Y
6)と前記動きに適応して処理されサブサンプリングさ
れたビデオ信号(Y10)とを受け取るように結合され
る入力、およびサブサンプリングされたビデオ差信号
(Y12)を供給する出力を有する減算器(48)と、
前記ディジタルビデオ入力信号(Y3)と前記サブサン
プリングされたビデオ差信号(Y12)とを受け取るよ
うに結合される入力を有し、ライン速度を2倍にするこ
とにより圧縮されたディジタルビデオ入力信号(Y4)
を発生させ、且つライン速度を2倍にすることにより圧
縮されサブサンプリングされたビデオ差信号を(Y1
4)発生させ、前記圧縮されたディジタルビデオ入力信
号と前記圧 縮されサブサンプリングされたビデオ差信号
とを合成して(38)、順次走査出力信号(Y2)を形
成する出力回路(30B)と、を具えた順次走査変換装
置。
定のライン速度のビデオ入力信号を供給する信号源を含
んでいる。信号源に結合されるプロセッサは、現在のラ
インの前記ビデオ入力信号から得られる第1の低周波成
分と少なくとも1ライン前のビデオ入力信号から得られ
る第2の低周波成分との差を表わすビデオ差信号を発生
する。出力回路が、このビデオ差信号と入力信号とを時
間圧縮して合成し、順次走査出力信号を形成する。特許
請求の範囲と実施例との対応関係を実施例で使われてい
る参照符号を用いて示すと次の通りである。 所定のライ
ン速度と所定のサンプル速度を有するディジタルビデオ
入力信号(Y3)を供給する信号源(13)と、 前記信
号源(13)に結合され、サブサンプリングされたビデ
オ信号(Y6)を供給するサブサンプリング回路(4
0)と、 前記サブサンプリングされたビデオ信号を受け
取るように結合される入力を有し、前記サブサンプリン
グされたビデオ信号の一対の隣接するラインを平均化し
た信号(Y8)と前記サブサンプリングされたビデオ信
号を1フィールド遅延させた信号(Y9)とを発生さ
せ、前記平均化した信号(Y8)と前記1フィールド遅
延させた信号(Y9)とを、検出された動き(M)に応
じて決まる割合(K)で合成し、動きに適応して処理さ
れサブサンプリングされたビデオ信号(Y10)を供給
する動き適応型プロセッサ(42、44、45、46、
50)と、 前記サブサンプリングされたビデオ信号(Y
6)と前記動きに適応して処理されサブサンプリングさ
れたビデオ信号(Y10)とを受け取るように結合され
る入力、およびサブサンプリングされたビデオ差信号
(Y12)を供給する出力を有する減算器(48)と、
前記ディジタルビデオ入力信号(Y3)と前記サブサン
プリングされたビデオ差信号(Y12)とを受け取るよ
うに結合される入力を有し、ライン速度を2倍にするこ
とにより圧縮されたディジタルビデオ入力信号(Y4)
を発生させ、且つライン速度を2倍にすることにより圧
縮されサブサンプリングされたビデオ差信号を(Y1
4)発生させ、前記圧縮されたディジタルビデオ入力信
号と前記圧 縮されサブサンプリングされたビデオ差信号
とを合成して(38)、順次走査出力信号(Y2)を形
成する出力回路(30B)と、を具えた順次走査変換装
置。
【0014】本発明の例示的実施例では、この出力回路
は、ビデオ差信号のライン速度を2倍にし、ビデオ入力
信号のライン速度を2倍にし、そして2倍ライン速度ビ
デオ差信号の1ラインを1ライン置きの2倍ライン速度
ビデオ入力信号に加えて、前記順次走査出力信号を形成
する回路手段を含んでいる。
は、ビデオ差信号のライン速度を2倍にし、ビデオ入力
信号のライン速度を2倍にし、そして2倍ライン速度ビ
デオ差信号の1ラインを1ライン置きの2倍ライン速度
ビデオ入力信号に加えて、前記順次走査出力信号を形成
する回路手段を含んでいる。
【0015】本発明の好ましい実施例では、ビデオ入力
信号はディジタル型であり、プロセッサはビデオ差信号
を形成する前にビデオ入力信号をサブサンプリングする
手段を含み、出力回路は、2倍ライン速度ビデオ信号を
加える前にビデオ差信号をアップサンプリングして順次
走査出力信号を形成する手段を含んでいる。
信号はディジタル型であり、プロセッサはビデオ差信号
を形成する前にビデオ入力信号をサブサンプリングする
手段を含み、出力回路は、2倍ライン速度ビデオ信号を
加える前にビデオ差信号をアップサンプリングして順次
走査出力信号を形成する手段を含んでいる。
【0016】本発明の特徴については以下に説明し、ま
た、添付した図面で図解する。図面において、同様な要
素には同様な参照番号を付けてある。
た、添付した図面で図解する。図面において、同様な要
素には同様な参照番号を付けてある。
【0017】
【実施例】図1のテレビジョン受像機は、入力回路30
A(破線で輪郭を示す)と出力回路30B(破線で輪郭
を示す)より成る順次走査プロセッサ30を含んでい
る。本発明の或る顕著な特徴の概観として、入力回路3
0Aは、現在のラインのビデオ入力信号(Y3)から得
られる第1の低周波成分(Y6)と少なくとも1ライン
前のビデオ入力信号(Y3)から得られる第2の低周波
成分(Y10)との差を表わすビデオ差信号(Y12)
を発生する。出力回路30Bは、以下に説明するよう
に、ビデオ差信号(Y12)とビデオ入力信号(Y3)
を処理し、入力信号のライン速度の2倍の順次走査ルミ
ナンス出力信号(Y2)を発生する。
A(破線で輪郭を示す)と出力回路30B(破線で輪郭
を示す)より成る順次走査プロセッサ30を含んでい
る。本発明の或る顕著な特徴の概観として、入力回路3
0Aは、現在のラインのビデオ入力信号(Y3)から得
られる第1の低周波成分(Y6)と少なくとも1ライン
前のビデオ入力信号(Y3)から得られる第2の低周波
成分(Y10)との差を表わすビデオ差信号(Y12)
を発生する。出力回路30Bは、以下に説明するよう
に、ビデオ差信号(Y12)とビデオ入力信号(Y3)
を処理し、入力信号のライン速度の2倍の順次走査ルミ
ナンス出力信号(Y2)を発生する。
【0018】有利な点として、順次走査プロセッサ(3
0)の入力回路(30A)と出力回路(30B)の組み
合わせにより供給される順次走査出力信号(Y2)は、
フィールド順次走査方式に特有の比較的高い垂直解像度
を有し、ライン順次走査方式に特有の動きアーティファ
クトに影響されない特性を有し、動き適応方式に特有の
動き適応性を有すると共に、従来の動き適応方式に比較
して、必要とされるメモリの量が相当に減少している。
その上、帯域分割用の従来の相補的な高域フィルタと低
域フィルタを使用することを必要とせずに、“2帯域”
ビデオ処理が行われる。
0)の入力回路(30A)と出力回路(30B)の組み
合わせにより供給される順次走査出力信号(Y2)は、
フィールド順次走査方式に特有の比較的高い垂直解像度
を有し、ライン順次走査方式に特有の動きアーティファ
クトに影響されない特性を有し、動き適応方式に特有の
動き適応性を有すると共に、従来の動き適応方式に比較
して、必要とされるメモリの量が相当に減少している。
その上、帯域分割用の従来の相補的な高域フィルタと低
域フィルタを使用することを必要とせずに、“2帯域”
ビデオ処理が行われる。
【0019】更に詳しく述べると、図1の受像機10
は、ルミナンス/クロミナンス信号分離回路12を含
み、複合ビデオ入力信号S1をルミナンス成分Y1とク
ロミナンス成分C1に分離する。入力ビデオ信号S1
は、アンテナまたはケーブル入力16から、従来のチュ
ーナ/IF増幅/検波ユニット14により供給される
か、あるいは、補助入力端子または他の適当な信号源か
ら供給される。YC分離回路12は、よく知られている
ように、くし形フィルタあるいは高域フィルタと低域フ
ィルタの組み合わせのような従来設計のものでよい。
は、ルミナンス/クロミナンス信号分離回路12を含
み、複合ビデオ入力信号S1をルミナンス成分Y1とク
ロミナンス成分C1に分離する。入力ビデオ信号S1
は、アンテナまたはケーブル入力16から、従来のチュ
ーナ/IF増幅/検波ユニット14により供給される
か、あるいは、補助入力端子または他の適当な信号源か
ら供給される。YC分離回路12は、よく知られている
ように、くし形フィルタあるいは高域フィルタと低域フ
ィルタの組み合わせのような従来設計のものでよい。
【0020】分離されたクロミナンス信号成分C1は加
速回路20に供給される。加速回路20は、C1の各ラ
インを時間圧縮して繰り返し、ビデオ入力信号の2倍の
ライン速度を有するクロミナンス出力信号C2を供給
し、各ラインが繰り返される。適当な“加速”回路の例
については後で述べる。
速回路20に供給される。加速回路20は、C1の各ラ
インを時間圧縮して繰り返し、ビデオ入力信号の2倍の
ライン速度を有するクロミナンス出力信号C2を供給
し、各ラインが繰り返される。適当な“加速”回路の例
については後で述べる。
【0021】ルミナンス信号Y1はアナログ/ディジタ
ル(A/D)変換器13によりディジタル形式に変換さ
れ、ディジタル化されたルミナンス信号Y3はルミナン
ス信号順次走査プロセッサ30(破線で輪郭を示す)に
供給され、後述するように、プロセッサ30は動き適応
型2倍ライン速度順次走査ルミナンス出力信号Y2を発
生する。この信号はディジタル/アナログ(D/A)変
換器23により再びアナログ形式(Y5)に変換され、
2倍ライン速度信号C2とY5は普通のルミナンス/ク
ロミナンス信号処理回路24に供給される。Y/C処理
回路24は、色復調、輝度/コントラスト制御、および
カラーマトリックスのような機能を有しており、受像管
26または他の適当な表示装置(例えば、液晶表示装置
または投射型表示装置)で表示するのに適当な形式(例
えば、RGB成分形式)の順次走査された出力信号S2
を発生する。
ル(A/D)変換器13によりディジタル形式に変換さ
れ、ディジタル化されたルミナンス信号Y3はルミナン
ス信号順次走査プロセッサ30(破線で輪郭を示す)に
供給され、後述するように、プロセッサ30は動き適応
型2倍ライン速度順次走査ルミナンス出力信号Y2を発
生する。この信号はディジタル/アナログ(D/A)変
換器23により再びアナログ形式(Y5)に変換され、
2倍ライン速度信号C2とY5は普通のルミナンス/ク
ロミナンス信号処理回路24に供給される。Y/C処理
回路24は、色復調、輝度/コントラスト制御、および
カラーマトリックスのような機能を有しており、受像管
26または他の適当な表示装置(例えば、液晶表示装置
または投射型表示装置)で表示するのに適当な形式(例
えば、RGB成分形式)の順次走査された出力信号S2
を発生する。
【0022】出力信号S2のライン速度は入力信号S1
のライン速度の2倍であるので、受像管26により発生
される画像は入力信号よりも2倍多いラインを有し、そ
れ故従来の飛越し走査画像と比較して、ラスターのライ
ン構成の可視性が相当に減じられる。
のライン速度の2倍であるので、受像管26により発生
される画像は入力信号よりも2倍多いラインを有し、そ
れ故従来の飛越し走査画像と比較して、ラスターのライ
ン構成の可視性が相当に減じられる。
【0023】A/D変換器13とD/A変換器23に用
いるクロック信号CL(および受像機10に用いる他の
タイミング信号)はタイミング信号発生器21から供給
される。このタイミング信号発生器21は通常設計の位
相ロックループ(PLL)発生器でよく、このPLL発
生器は、入力信号S1のカラーバースト成分の倍数にロ
ックされあるいは入力信号S1のライン周波数の倍数に
ロックされる。典型的なサンプリングクロック周波数
は、一般に“バーストロック”クロックと呼ばれるもの
を使用しているシステムの場合、色副搬送波の周波数の
3倍もしくは4倍である。このシステムの好ましい実施
例では、タイミング信号発生器21は水平ライン周波数
の倍数に位相ロックされる。これは一般に“ラインロッ
ク”のクロック発生と呼ばれ、バーストロックよりも有
利な点として、このシステムは、ライン周波数とバース
ト周波数の関係が変動する、いわゆる非標準ビデオ源と
共に使用できることである。一例として、本発明のこの
特定の例では、クロック周波数CLはビデオ入力信号の
水平ライン周波数の1024倍に選定されている。NT
SC標準信号源の場合、この周波数CLは約16.1M
Hzである。タイミング信号発生器21により供給され
るその他のクロック信号にはCL/4および2CLがあ
り、これらは、後で説明するように、サンプリング速度
変換のために用いられる。また、タイミング信号発生器
21は偏向に用いられる水平ライン周波数と垂直ライン
周波数を供給する。
いるクロック信号CL(および受像機10に用いる他の
タイミング信号)はタイミング信号発生器21から供給
される。このタイミング信号発生器21は通常設計の位
相ロックループ(PLL)発生器でよく、このPLL発
生器は、入力信号S1のカラーバースト成分の倍数にロ
ックされあるいは入力信号S1のライン周波数の倍数に
ロックされる。典型的なサンプリングクロック周波数
は、一般に“バーストロック”クロックと呼ばれるもの
を使用しているシステムの場合、色副搬送波の周波数の
3倍もしくは4倍である。このシステムの好ましい実施
例では、タイミング信号発生器21は水平ライン周波数
の倍数に位相ロックされる。これは一般に“ラインロッ
ク”のクロック発生と呼ばれ、バーストロックよりも有
利な点として、このシステムは、ライン周波数とバース
ト周波数の関係が変動する、いわゆる非標準ビデオ源と
共に使用できることである。一例として、本発明のこの
特定の例では、クロック周波数CLはビデオ入力信号の
水平ライン周波数の1024倍に選定されている。NT
SC標準信号源の場合、この周波数CLは約16.1M
Hzである。タイミング信号発生器21により供給され
るその他のクロック信号にはCL/4および2CLがあ
り、これらは、後で説明するように、サンプリング速度
変換のために用いられる。また、タイミング信号発生器
21は偏向に用いられる水平ライン周波数と垂直ライン
周波数を供給する。
【0024】図1の残りの部分は、動き適応処理され順
次走査されたルミナンス出力信号Y2を供給する順次走
査プロセッサ30から成る。Y2の動き適応成分は、ル
ミナンス信号Y3のサブサンプリングされた低周波成分
のみを処理することにより得られることに注目された
い。有利なことに、このように処理を制限すると、動き
適応処理に必要なライン/フィールドおよびフレーム遅
延を実現するのに必要とされるメモリの量が、全帯域幅
信号の処理と比較して、非常に減らされる。
次走査されたルミナンス出力信号Y2を供給する順次走
査プロセッサ30から成る。Y2の動き適応成分は、ル
ミナンス信号Y3のサブサンプリングされた低周波成分
のみを処理することにより得られることに注目された
い。有利なことに、このように処理を制限すると、動き
適応処理に必要なライン/フィールドおよびフレーム遅
延を実現するのに必要とされるメモリの量が、全帯域幅
信号の処理と比較して、非常に減らされる。
【0025】更に有利な点は、以下に説明するように、
“差分”処理(すなわち、絶対値よりもむしろ信号の差
を処理する)の使用に関連する。本発明に用いられる差
分処理では、前に述べた従来の分割帯域処理システムで
必要とされる、整合のとれた振幅/位相応答特性を有す
る特別の高域フィルタおよび低域フィルタの必要性が無
くなる。このような高域フィルタと低域フィルタは、忠
実に相補的な振幅/位相特性を有し、複雑で高価であ
る。
“差分”処理(すなわち、絶対値よりもむしろ信号の差
を処理する)の使用に関連する。本発明に用いられる差
分処理では、前に述べた従来の分割帯域処理システムで
必要とされる、整合のとれた振幅/位相応答特性を有す
る特別の高域フィルタおよび低域フィルタの必要性が無
くなる。このような高域フィルタと低域フィルタは、忠
実に相補的な振幅/位相特性を有し、複雑で高価であ
る。
【0026】更に詳しく言うと、本発明のこの実施例を
説明するために、順次走査プロセッサ30は、破線によ
り入力回路30Aと出力回路30Bから成る2つの部分
に分けられる。
説明するために、順次走査プロセッサ30は、破線によ
り入力回路30Aと出力回路30Bから成る2つの部分
に分けられる。
【0027】順次走査プロセッサ30の入力回路30A
において、全帯域幅ルミナンス信号Y3は、低域フィル
タ37によりサブサンプリング回路40に供給される。
サブサンプリング回路40は、CL/4の速度でクロッ
ク制御され、ルミナンス信号のデータ量を大いに減少さ
せ、従って、ビデオ遅延機能を実行するために必要とさ
れるメモリのバイト数を減少させる。一例として、全帯
域幅ルミナンス信号が(約)16MHzのクロック周波
数でディジタル化されてから4MHzのクロック周波数
でサブサンプリングされるとすれば、同じディジタル遅
延を実行するのに、信号がサブサンプリングされないと
きに必要とされるメモリの4分の1しか必要とされな
い。もし望むならば、本発明の原理の特定の応用例のた
めに、他のクロック速度とサブサンプリング速度を選択
してもよい。
において、全帯域幅ルミナンス信号Y3は、低域フィル
タ37によりサブサンプリング回路40に供給される。
サブサンプリング回路40は、CL/4の速度でクロッ
ク制御され、ルミナンス信号のデータ量を大いに減少さ
せ、従って、ビデオ遅延機能を実行するために必要とさ
れるメモリのバイト数を減少させる。一例として、全帯
域幅ルミナンス信号が(約)16MHzのクロック周波
数でディジタル化されてから4MHzのクロック周波数
でサブサンプリングされるとすれば、同じディジタル遅
延を実行するのに、信号がサブサンプリングされないと
きに必要とされるメモリの4分の1しか必要とされな
い。もし望むならば、本発明の原理の特定の応用例のた
めに、他のクロック速度とサブサンプリング速度を選択
してもよい。
【0028】折返し歪みを避けるため、信号はサブサン
プリングする前に低域濾波される。この機能は低域フィ
ルタ37により行われる。フィルタ37の適当なしゃ断
周波数は、サブサンプリング周波数の約2分の1(例え
ば、サブサンプリング周波数を約4MHzとすると約2
MHz)。実際は、フィルタの通過帯域とフィルタの停
止帯域の間の変移領域における有限傾斜のフィルタの応
答を考慮して、フィルタのしゃ断周波数はサブサンプリ
ング周波数の2分の1よりも少し低くするのが望まし
い。仮定したサンプリング周波数に対する例示的しゃ断
周波数は、帯域端における6dBの減衰に対し約1.5
MHzである。この周波数は、仮定したサンプリング周
波数約4MHzに対するナイキスト周波数2.0MHz
よりも十分に低い。有利なことに、このため、折返し歪
み防止用低域フィルタ37を実現するために必要とされ
るフィルタ要素の数が減らされる。これよりも高いサン
プリング周波数が用いられる場合には、それに比例して
より高いしゃ断周波数の折返し歪み防止用フィルタを使
用すればよい。
プリングする前に低域濾波される。この機能は低域フィ
ルタ37により行われる。フィルタ37の適当なしゃ断
周波数は、サブサンプリング周波数の約2分の1(例え
ば、サブサンプリング周波数を約4MHzとすると約2
MHz)。実際は、フィルタの通過帯域とフィルタの停
止帯域の間の変移領域における有限傾斜のフィルタの応
答を考慮して、フィルタのしゃ断周波数はサブサンプリ
ング周波数の2分の1よりも少し低くするのが望まし
い。仮定したサンプリング周波数に対する例示的しゃ断
周波数は、帯域端における6dBの減衰に対し約1.5
MHzである。この周波数は、仮定したサンプリング周
波数約4MHzに対するナイキスト周波数2.0MHz
よりも十分に低い。有利なことに、このため、折返し歪
み防止用低域フィルタ37を実現するために必要とされ
るフィルタ要素の数が減らされる。これよりも高いサン
プリング周波数が用いられる場合には、それに比例して
より高いしゃ断周波数の折返し歪み防止用フィルタを使
用すればよい。
【0029】サブサンプリングされ且つ低域濾波された
ルミナンス信号Y6は、タップ付きフレーム遅延回路4
2、動き検出器44、平均化回路45および減算器48
の各入力に供給される。遅延回路42は、1ライン(1
H)遅延されたルミナンス信号Y7、1フィールド(2
63H)遅延されたルミナンス信号Y9および1フレー
ム(525H)遅延されたルミナンス信号Y11を供給
する出力タップを備えている。PAL標準方式の場合、
フィールド遅延は313ラインとなり、フレーム遅延は
625ラインとなる。遅延回路42の1ライン(1H)
遅延出力タップは、平均化回路46のもう一方の入力に
接続され、平均化回路46はライン平均された出力信号
Y8を発生する。
ルミナンス信号Y6は、タップ付きフレーム遅延回路4
2、動き検出器44、平均化回路45および減算器48
の各入力に供給される。遅延回路42は、1ライン(1
H)遅延されたルミナンス信号Y7、1フィールド(2
63H)遅延されたルミナンス信号Y9および1フレー
ム(525H)遅延されたルミナンス信号Y11を供給
する出力タップを備えている。PAL標準方式の場合、
フィールド遅延は313ラインとなり、フレーム遅延は
625ラインとなる。遅延回路42の1ライン(1H)
遅延出力タップは、平均化回路46のもう一方の入力に
接続され、平均化回路46はライン平均された出力信号
Y8を発生する。
【0030】“ソフトスイッチ”(soft swit
ch)50は、平均されたルミナンス信号Y8とフィー
ルド遅延されたルミナンス信号Y9を合成し、合成され
たすなわち“混合された”ルミナンス出力信号Y10を
供給し、Y8成分とY9成分の割合は動き検出器44と
制御信号発生器46により制御される。適当なソフトス
イッチの一例を後で図示し説明する。動き検出器44の
1つの入力は、遅延されていないルミナンス信号Y6を
受け取るように接続される。動き検出器44は、第2の
入力が遅延回路42により供給されるフレーム遅延され
たルミナンス信号Y11を受け取るように接続され、信
号Y6とY11との差を表わす動き表示信号Mを発生す
る。適当な動き検出器を後で図示し説明する。制御信号
発生器46の目的は、動きと線形関係にある動き信号M
を、動きと非線形関係にある制御信号Kに変換し、人間
の視覚系の動きに対する感受性によりよく合うようにす
る。適当な制御信号発生器の実例を後で図示し説明す
る。
ch)50は、平均されたルミナンス信号Y8とフィー
ルド遅延されたルミナンス信号Y9を合成し、合成され
たすなわち“混合された”ルミナンス出力信号Y10を
供給し、Y8成分とY9成分の割合は動き検出器44と
制御信号発生器46により制御される。適当なソフトス
イッチの一例を後で図示し説明する。動き検出器44の
1つの入力は、遅延されていないルミナンス信号Y6を
受け取るように接続される。動き検出器44は、第2の
入力が遅延回路42により供給されるフレーム遅延され
たルミナンス信号Y11を受け取るように接続され、信
号Y6とY11との差を表わす動き表示信号Mを発生す
る。適当な動き検出器を後で図示し説明する。制御信号
発生器46の目的は、動きと線形関係にある動き信号M
を、動きと非線形関係にある制御信号Kに変換し、人間
の視覚系の動きに対する感受性によりよく合うようにす
る。適当な制御信号発生器の実例を後で図示し説明す
る。
【0031】ソフトスイッチ50は、制御信号Kに応答
し、ほとんど動きの無い状態(K=0)で、フィールド
遅延されたルミナンス信号Y9を選択し、動きの激しい
状態(K=1)でライン平均されたルミナンス信号Y8
を選択する。中間値の動きに対して信号Y8とY9は、
制御信号発生器46から供給される非線形制御信号Kに
比例して混合される。
し、ほとんど動きの無い状態(K=0)で、フィールド
遅延されたルミナンス信号Y9を選択し、動きの激しい
状態(K=1)でライン平均されたルミナンス信号Y8
を選択する。中間値の動きに対して信号Y8とY9は、
制御信号発生器46から供給される非線形制御信号Kに
比例して混合される。
【0032】この結果生じる、ソフトスイッチ50から
供給される“動きに適応した”ルミナンス信号Y10は
減算器48の第2の入力に供給される。減算器48は、
第1の入力において、遅延されていない、サブサンプリ
ングされ低域濾波されたルミナンス信号Y6を受け取
り、ルミナンス出力差信号Y12を供給する。信号Y1
2は、現在のラインのビデオ入力信号から得られる第1
の低周波成分(Y6)および少なくとも1ライン前のビ
デオ入力信号から得られる第2の低周波成分(Y10)
との差を表わすビデオ差信号である。
供給される“動きに適応した”ルミナンス信号Y10は
減算器48の第2の入力に供給される。減算器48は、
第1の入力において、遅延されていない、サブサンプリ
ングされ低域濾波されたルミナンス信号Y6を受け取
り、ルミナンス出力差信号Y12を供給する。信号Y1
2は、現在のラインのビデオ入力信号から得られる第1
の低周波成分(Y6)および少なくとも1ライン前のビ
デオ入力信号から得られる第2の低周波成分(Y10)
との差を表わすビデオ差信号である。
【0033】順次走査プロセッサ30の出力回路30B
は、ビデオ差信号(Y12)を全帯域幅ビデオ入力信号
Y3と選択的に合成し、順次走査ビデオ出力信号Y2を
形成する。出力回路30Bにおいて、全帯域幅ルミナン
ス信号Y3は加速回路36に供給される。加速回路36
は各ラインの信号Y3を時間圧縮して繰り返し、2倍の
ライン周波数のルミナンス出力信号Y4を発生する。各
ラインは2分の1に時間圧縮され、繰り返される。減算
器48から発生される差信号Y12はルミナンス信号加
速回路54に供給される。加速回路54は各ラインを時
間圧縮し、差信号Y12のライン周波数を2倍にする。
サブサンプリングされた信号Y12のライン周波数を2
倍にすると、加速された信号Y13のサンプル速度も2
倍に(例えば、仮定したクロック周波数の場合4MHz
から8MHzに)なる。次に、信号Y13のサンプル速
度はサンプル速度変換器(“アップサンプル”)56に
供給され、変換器56は時間圧縮された信号Y13のサ
ンプル速度を4倍にする。このサンプル速度の変換は、
サンプルを繰り返すことによりあるいはサンプルを補間
することにより行われる。従って、仮定したクロック値
およびサブサンプリング値に対し、サンプル速度変換器
56の出力における処理済みの低周波差信号Y14は約
32MHzとなり、これは加速された広帯域ルミナンス
信号Y4のサンプル速度に等しい。
は、ビデオ差信号(Y12)を全帯域幅ビデオ入力信号
Y3と選択的に合成し、順次走査ビデオ出力信号Y2を
形成する。出力回路30Bにおいて、全帯域幅ルミナン
ス信号Y3は加速回路36に供給される。加速回路36
は各ラインの信号Y3を時間圧縮して繰り返し、2倍の
ライン周波数のルミナンス出力信号Y4を発生する。各
ラインは2分の1に時間圧縮され、繰り返される。減算
器48から発生される差信号Y12はルミナンス信号加
速回路54に供給される。加速回路54は各ラインを時
間圧縮し、差信号Y12のライン周波数を2倍にする。
サブサンプリングされた信号Y12のライン周波数を2
倍にすると、加速された信号Y13のサンプル速度も2
倍に(例えば、仮定したクロック周波数の場合4MHz
から8MHzに)なる。次に、信号Y13のサンプル速
度はサンプル速度変換器(“アップサンプル”)56に
供給され、変換器56は時間圧縮された信号Y13のサ
ンプル速度を4倍にする。このサンプル速度の変換は、
サンプルを繰り返すことによりあるいはサンプルを補間
することにより行われる。従って、仮定したクロック値
およびサブサンプリング値に対し、サンプル速度変換器
56の出力における処理済みの低周波差信号Y14は約
32MHzとなり、これは加速された広帯域ルミナンス
信号Y4のサンプル速度に等しい。
【0034】処理されたルミナンス信号の低周波成分
(Y14)と全帯域幅ルミナンス信号(Y4)のサンプ
ル速度の等化すなわち“整合”により、これらの信号を
加算器38に直接加えることができ、順次走査ルミナン
ス信号Y2が形成される。加算に先立つ最後の段階は、
信号Y14をスイッチ57に供給することである。スイ
ッチ57はライン周波数に同期し、処理済み信号Y4の
1つ置きのラインを変更して、順次走査出力信号Y2を
発生する。
(Y14)と全帯域幅ルミナンス信号(Y4)のサンプ
ル速度の等化すなわち“整合”により、これらの信号を
加算器38に直接加えることができ、順次走査ルミナン
ス信号Y2が形成される。加算に先立つ最後の段階は、
信号Y14をスイッチ57に供給することである。スイ
ッチ57はライン周波数に同期し、処理済み信号Y4の
1つ置きのラインを変更して、順次走査出力信号Y2を
発生する。
【0035】これまで述べた図1の実施例では、幾つか
の特徴を有する順次走査プロセッサ30について説明し
た。これらの特徴には以下のものが含まれる。(1)ラ
イン平均された信号またはフィールド遅延された信号を
動きの関数として選択するソフトスイッチ50が行う動
き適応処理により、動きのアーティファクトは最少限度
に減らされる。(2)現在のラインおよび選択された前
ラインから得られる、サブサンプルされた低周波ルミナ
ンス成分を処理することにより、必要とされるメモリ量
が相当に減らされる。(3)処理された出力信号は、処
理された低周波差成分を全帯域幅ルミナンス信号と合成
することにより形成される。この最後の特徴により、信
号を処理するためにルミナンス信号の帯域を高域成分と
低域成分に“分離”するとした場合に必要となる、振幅
応答と位相応答の整合のとれた相補的な高域フィルタと
低域フィルタの必要性が完全に無くなる。
の特徴を有する順次走査プロセッサ30について説明し
た。これらの特徴には以下のものが含まれる。(1)ラ
イン平均された信号またはフィールド遅延された信号を
動きの関数として選択するソフトスイッチ50が行う動
き適応処理により、動きのアーティファクトは最少限度
に減らされる。(2)現在のラインおよび選択された前
ラインから得られる、サブサンプルされた低周波ルミナ
ンス成分を処理することにより、必要とされるメモリ量
が相当に減らされる。(3)処理された出力信号は、処
理された低周波差成分を全帯域幅ルミナンス信号と合成
することにより形成される。この最後の特徴により、信
号を処理するためにルミナンス信号の帯域を高域成分と
低域成分に“分離”するとした場合に必要となる、振幅
応答と位相応答の整合のとれた相補的な高域フィルタと
低域フィルタの必要性が完全に無くなる。
【0036】上述の説明は図1の順次走査プロセッサ3
0の全体的な動作を述べている。全体の動作は、画像の
内容に依存するから割合に複雑であるが、二三の特定の
例を考察することにより容易に理解されよう。第1の例
として、処理されている画像が静止画であるものとす
る。この場合、連続するフレーム間でピクセル(画素)
の差違は無く、従って動き検出器44の出力Mはゼロと
なり、動きの無いことを示す。発生器46から供給され
る制御信号Kは、前に述べたように、Mの非線形関数で
ある。説明の便宜上、Mがゼロに等しい場合、Kはゼ口
に等しいものとする。ソフトスイッチ50は、フレーム
遅延回路42のフィールド遅延された出力信号Y9を選
択することにより、制御信号Kのゼロ値に応答する。従
って減算器48は、現在の低周波成分Y6からフィール
ド遅延された低周波成分Y9を差し引いて、差信号Y1
2を供給する。次に加算器38は、加速されサンプル速
度を変換された差信号Y14の1ライン(スイッチ57
により選択される)を、加速された全帯域幅ルミナンス
信号Y4の1つ置きのラインに加えて、順次走査された
ルミナンス出力信号Y2を形成する。
0の全体的な動作を述べている。全体の動作は、画像の
内容に依存するから割合に複雑であるが、二三の特定の
例を考察することにより容易に理解されよう。第1の例
として、処理されている画像が静止画であるものとす
る。この場合、連続するフレーム間でピクセル(画素)
の差違は無く、従って動き検出器44の出力Mはゼロと
なり、動きの無いことを示す。発生器46から供給され
る制御信号Kは、前に述べたように、Mの非線形関数で
ある。説明の便宜上、Mがゼロに等しい場合、Kはゼ口
に等しいものとする。ソフトスイッチ50は、フレーム
遅延回路42のフィールド遅延された出力信号Y9を選
択することにより、制御信号Kのゼロ値に応答する。従
って減算器48は、現在の低周波成分Y6からフィール
ド遅延された低周波成分Y9を差し引いて、差信号Y1
2を供給する。次に加算器38は、加速されサンプル速
度を変換された差信号Y14の1ライン(スイッチ57
により選択される)を、加速された全帯域幅ルミナンス
信号Y4の1つ置きのラインに加えて、順次走査された
ルミナンス出力信号Y2を形成する。
【0037】加算器38における加算の結果、このシス
テムが高域フィルタを使用していないにもかかわらず、
ルミナンス信号は異なる周波数帯域にある2つの成分を
含んでいる。第1の成分は、現在受け取られているライ
ンから得られ、低域フィルタ37のしゃ断周波数よりも
高い周波数に対して、全帯域幅信号Y3の高周波成分に
等しい。第2の成分はフィルタ37により選択され、前
フィールドから得られる低周波成分に等しい。このこと
を理解するには、差信号Y12は実際には2つの低周波
成分(Y6とY10)から成り、またこれらの成分のう
ちの選択された1つ(Y6)の位相が減算のために反転
されることを考慮すればよい。従って、この場合加速と
サンプル速度の変換を無視すると、出力信号Y12は、
全帯域幅ルミナンス信号Y3から、フィルタ37を通過
したY3の低周波成分を引き、フィルタ37を通過した
が前フィールドから得られるY3の低周波成分を足した
ものに等しい。これらの信号が合成されると、現在のラ
インの信号Y3の低周波成分は、位相がずれているの
で、簡単に打ち消される。この打消しにより失われる低
周波成分は、前フィールドからの低周波成分(Y10)
で置き替えられる。信号Y3の高周波成分はプロセッサ
30で処理されないので、Y3のこれらの成分は乱され
ず、出力信号Y2の高周波成分を形成する。
テムが高域フィルタを使用していないにもかかわらず、
ルミナンス信号は異なる周波数帯域にある2つの成分を
含んでいる。第1の成分は、現在受け取られているライ
ンから得られ、低域フィルタ37のしゃ断周波数よりも
高い周波数に対して、全帯域幅信号Y3の高周波成分に
等しい。第2の成分はフィルタ37により選択され、前
フィールドから得られる低周波成分に等しい。このこと
を理解するには、差信号Y12は実際には2つの低周波
成分(Y6とY10)から成り、またこれらの成分のう
ちの選択された1つ(Y6)の位相が減算のために反転
されることを考慮すればよい。従って、この場合加速と
サンプル速度の変換を無視すると、出力信号Y12は、
全帯域幅ルミナンス信号Y3から、フィルタ37を通過
したY3の低周波成分を引き、フィルタ37を通過した
が前フィールドから得られるY3の低周波成分を足した
ものに等しい。これらの信号が合成されると、現在のラ
インの信号Y3の低周波成分は、位相がずれているの
で、簡単に打ち消される。この打消しにより失われる低
周波成分は、前フィールドからの低周波成分(Y10)
で置き替えられる。信号Y3の高周波成分はプロセッサ
30で処理されないので、Y3のこれらの成分は乱され
ず、出力信号Y2の高周波成分を形成する。
【0038】簡単に要約すると、静止画像の例では、出
力信号Y2の1つ置きのラインは、全帯域幅のルミナン
ス信号Y3を含んでおり、中間のラインすなわち“補
間”ラインは、現在受け取られているラインから得られ
る高周波成分(フィルタ37のしゃ断周波数よりも高
い)と前フィールドから得られる低周波成分(9)を含
んでいる。従って、この例では、表示される低周波のビ
デオ成分は、完全なビデオフレームの垂直解像度を十分
に表わす。視覚上の効果として、表示された静止画像の
垂直解像度は、標準的な飛越し走査の画像と比べて増加
する。
力信号Y2の1つ置きのラインは、全帯域幅のルミナン
ス信号Y3を含んでおり、中間のラインすなわち“補
間”ラインは、現在受け取られているラインから得られ
る高周波成分(フィルタ37のしゃ断周波数よりも高
い)と前フィールドから得られる低周波成分(9)を含
んでいる。従って、この例では、表示される低周波のビ
デオ成分は、完全なビデオフレームの垂直解像度を十分
に表わす。視覚上の効果として、表示された静止画像の
垂直解像度は、標準的な飛越し走査の画像と比べて増加
する。
【0039】図1のシステムの全体的動作の更に別の例
として、或る場面で相当な動きのある場合を考えてみ
る。この場合、ソフトスイッチ50がライン平均された
低周波ルミナンス信号Y8のみを選択するので、低周波
差信号Y12は、現在のラインの低周波成分Y6と、現
在および前ラインの低周波成分の平均Y8との差に等し
くなる。これらの信号が出力回路30Bにおいて加速さ
れて同じサンプル速度に変換されると、その結果生じる
和信号(1ライン置き)は、現在のラインおよび前ライ
ンの平均に等しい低周波成分と、現在のラインから得ら
れた高周波成分とを含んでいる。残りのラインについて
は、出力は現在のラインに等しい。
として、或る場面で相当な動きのある場合を考えてみ
る。この場合、ソフトスイッチ50がライン平均された
低周波ルミナンス信号Y8のみを選択するので、低周波
差信号Y12は、現在のラインの低周波成分Y6と、現
在および前ラインの低周波成分の平均Y8との差に等し
くなる。これらの信号が出力回路30Bにおいて加速さ
れて同じサンプル速度に変換されると、その結果生じる
和信号(1ライン置き)は、現在のラインおよび前ライ
ンの平均に等しい低周波成分と、現在のラインから得ら
れた高周波成分とを含んでいる。残りのラインについて
は、出力は現在のラインに等しい。
【0040】動きが最大(M=1)と動きが無い(M=
0)の中間の動きが存在する場合、ソフトスイッチ50
はライン平均された信号Y8とフィールド遅延された信
号Y9を混合し、信号Y10を形成する。信号Y10
は、信号Y6を引いた後、差信号Y12を形成する。そ
の結果、出力信号Y2は、現在受け取られているライン
から得られる高周波成分と、画像の動きの程度に依り現
フィールドの2ラインまたは前フィールドの1ラインか
ら(ソフトスイッチ50において動きに依存する混合に
より)得られる低周波成分とを含んでいる。
0)の中間の動きが存在する場合、ソフトスイッチ50
はライン平均された信号Y8とフィールド遅延された信
号Y9を混合し、信号Y10を形成する。信号Y10
は、信号Y6を引いた後、差信号Y12を形成する。そ
の結果、出力信号Y2は、現在受け取られているライン
から得られる高周波成分と、画像の動きの程度に依り現
フィールドの2ラインまたは前フィールドの1ラインか
ら(ソフトスイッチ50において動きに依存する混合に
より)得られる低周波成分とを含んでいる。
【0041】先に述べた図1における静止画像の処理で
注目されたのは、差信号Y12はY10からY6を引く
ことにより形成され、この結果、全帯域幅信号Y6の位
相に対して現在の低周波成分Y6の位相が逆相になるの
で、これらの成分は後で加算器38において加算により
合成されるとき、打ち消されることである。これに代わ
る方法として、以下に述べるように、出力回路30Bを
変更し、信号Y10をY6から引いて差信号Y12を形
成してもよい。
注目されたのは、差信号Y12はY10からY6を引く
ことにより形成され、この結果、全帯域幅信号Y6の位
相に対して現在の低周波成分Y6の位相が逆相になるの
で、これらの成分は後で加算器38において加算により
合成されるとき、打ち消されることである。これに代わ
る方法として、以下に述べるように、出力回路30Bを
変更し、信号Y10をY6から引いて差信号Y12を形
成してもよい。
【0042】図2は図1の順次走査プロセッサ30の変
形例を示す。ここで、減算器48の入力は入力回路30
Aにおいて逆になり、出力回路30Bにおいて加算器3
8は減算器39で置き換えられ、減算器39は、全帯域
幅ルミナンス信号Y4から信号Y14の1つ置きのライ
ンを引く。本発明のこの実施例は、図1の実施例と機能
的に同じであり、ここに述べた2つの変更を除けば構成
的にも同じである。
形例を示す。ここで、減算器48の入力は入力回路30
Aにおいて逆になり、出力回路30Bにおいて加算器3
8は減算器39で置き換えられ、減算器39は、全帯域
幅ルミナンス信号Y4から信号Y14の1つ置きのライ
ンを引く。本発明のこの実施例は、図1の実施例と機能
的に同じであり、ここに述べた2つの変更を除けば構成
的にも同じである。
【0043】更に詳しく述べると、図1の実施例で信号
Y6は信号Y10から引き算され、低周波差信号Y12
を形成した。信号Y12とY3を加速およびサンプル速
度等化の後に)加算すると、現ラインから得られる高周
波成分と、前ラインまたは前フィールドから得られる低
周波成分を有する出力信号Y2を生じた。図2におい
て、出力回路30Bの加算器38を減算器39で置き換
えることにより入力回路30Aの減算器48の入力が逆
になると、同じ結果が得られる。機能的には同じ結果と
なる。なぜならば本例では、“混合された”低周波ルミ
ナンス信号Y10は減算器48と39により二重に反転
されるので、信号Y3に効果的に加算されるのに対し、
低周波ルミナンス信号Y6は一度だけ(減算器39で)
反転されるので、信号Y4から効果的に差し引かれる。
これは、図1の例で得られたものと全く同じ結果とな
る。
Y6は信号Y10から引き算され、低周波差信号Y12
を形成した。信号Y12とY3を加速およびサンプル速
度等化の後に)加算すると、現ラインから得られる高周
波成分と、前ラインまたは前フィールドから得られる低
周波成分を有する出力信号Y2を生じた。図2におい
て、出力回路30Bの加算器38を減算器39で置き換
えることにより入力回路30Aの減算器48の入力が逆
になると、同じ結果が得られる。機能的には同じ結果と
なる。なぜならば本例では、“混合された”低周波ルミ
ナンス信号Y10は減算器48と39により二重に反転
されるので、信号Y3に効果的に加算されるのに対し、
低周波ルミナンス信号Y6は一度だけ(減算器39で)
反転されるので、信号Y4から効果的に差し引かれる。
これは、図1の例で得られたものと全く同じ結果とな
る。
【0044】上述の点から見て、Y10からY6を引き
その後に信号Y14とY4を(図1のように)加えて
も、あるいは信号Y6から信号Y10を引きその後に図
3のようにY4からY14を引いても、機能的な相違は
生じない。しかしながら、図1の例が現在好まれてい
る。その理由は、必要とされる減算器が(2個でなく)
1個だけなので、実現するために必要とされるハードウ
ェアが少なくて済むからである。ディジタル処理では、
加算は減算ほど複雑でない。使用される部品の数が少な
いという、明らかな経済的利点に加えて、図1の例は、
故障する部品が少ないので、より高い信頼性が得られる
という技術的な利点をも持っている。
その後に信号Y14とY4を(図1のように)加えて
も、あるいは信号Y6から信号Y10を引きその後に図
3のようにY4からY14を引いても、機能的な相違は
生じない。しかしながら、図1の例が現在好まれてい
る。その理由は、必要とされる減算器が(2個でなく)
1個だけなので、実現するために必要とされるハードウ
ェアが少なくて済むからである。ディジタル処理では、
加算は減算ほど複雑でない。使用される部品の数が少な
いという、明らかな経済的利点に加えて、図1の例は、
故障する部品が少ないので、より高い信頼性が得られる
という技術的な利点をも持っている。
【0045】図3は順次走査プロセッサ30の出力回路
の変形例を示す。サンプル速度変換器(“アップサンプ
ル”)回路56と加速回路54の位置は、これら2つの
回路要素の縦続接続が逆になっている。この変更を行う
ために必要なことは、種々のクロック周波数の適当な選
択だけである。例えば、加速回路は、書込みクロック周
波数の2倍の読出しクロックを必要とし、サンプル速度
変換は、書込みクロック周波数の4倍の読出しクロック
を必要とする。図1の例では、加速が行われてからサン
プル速度変換が行われ、加速回路は、書込みクロック周
波数CL/4(例えば、4MHz)および読出しクロッ
ク周波数CL/2(例えば、8MHz)を受け取り、サ
ンプル速度変換器は、書込みクロック周波数CL/2
(例えば、8MHz)および読出しクロック周波数2C
L(例えば、32MHz)を受け取る。図3の例では、
サンプル速度変換が行われてから加速が行われ、クロッ
ク周波数は以下のように変更される。(1)加速用の書
込みクロックと読出しクロックはそれぞれCLと2CL
(例えば、16MHzと32MHz)に変更され、
(2)サンプル速度変換用の書込みクロックと読出しク
ロックはそれぞれCL/4とCL(例えば、約4MHz
と16MHz)に変更される。加速およびサンプル速度
変換器の総合動作では、図1の例の場合と全く同じ結果
が得られ、サブサンプリングされた差信号Y12は、サ
ンプル速度変換および加速の後、加速された全帯域幅ル
ミナンス信号Y3とライン速度およびサンプル速度が同
じであるので、これらの信号は、(図1では加算によ
り、あるいは図2では減算により)合成されて、順次走
査の出力信号Y2を供給する。
の変形例を示す。サンプル速度変換器(“アップサンプ
ル”)回路56と加速回路54の位置は、これら2つの
回路要素の縦続接続が逆になっている。この変更を行う
ために必要なことは、種々のクロック周波数の適当な選
択だけである。例えば、加速回路は、書込みクロック周
波数の2倍の読出しクロックを必要とし、サンプル速度
変換は、書込みクロック周波数の4倍の読出しクロック
を必要とする。図1の例では、加速が行われてからサン
プル速度変換が行われ、加速回路は、書込みクロック周
波数CL/4(例えば、4MHz)および読出しクロッ
ク周波数CL/2(例えば、8MHz)を受け取り、サ
ンプル速度変換器は、書込みクロック周波数CL/2
(例えば、8MHz)および読出しクロック周波数2C
L(例えば、32MHz)を受け取る。図3の例では、
サンプル速度変換が行われてから加速が行われ、クロッ
ク周波数は以下のように変更される。(1)加速用の書
込みクロックと読出しクロックはそれぞれCLと2CL
(例えば、16MHzと32MHz)に変更され、
(2)サンプル速度変換用の書込みクロックと読出しク
ロックはそれぞれCL/4とCL(例えば、約4MHz
と16MHz)に変更される。加速およびサンプル速度
変換器の総合動作では、図1の例の場合と全く同じ結果
が得られ、サブサンプリングされた差信号Y12は、サ
ンプル速度変換および加速の後、加速された全帯域幅ル
ミナンス信号Y3とライン速度およびサンプル速度が同
じであるので、これらの信号は、(図1では加算によ
り、あるいは図2では減算により)合成されて、順次走
査の出力信号Y2を供給する。
【0046】図4と図5は、図1の受像機においてクロ
ミナンスまたはルミナンス入力信号のライン速度を2倍
にするのに適する“加速”回路を例示する。図4で、入
力402において“加速”しようとするビデオ信号は、
ライン速度で動作する“書込み”スイッチ404を介し
て、1対の1ライン(1H)CCDメモリ406と40
8に交互に供給される。これらのメモリのうちの1つに
1ラインが記憶されている間に、もう一方のメモリは、
書込みクロックの2倍の速度で“読み出され”て、読出
しスイッチ410を介して、出力412に結合される。
読出しクロック速度は書込みクロック速度の2倍であ
り、入力信号はそれによって時間圧縮され繰り返される
ので、出力信号は、各ラインが繰り返されて、入力信号
のライン速度の2倍となる。CCDメモリは、2度読み
出すのにリフレッシュする必要があるので、メモリ40
6と408はそれぞれ“リフレッシュ”スイッチ414
と416が入力端子と出力端子間に接続されており、読
出し動作の間、閉じられ、CCDメモリの内容を再循環
させることにより、メモリの2つの読出しサイクルのう
ちの第2のサイクルの間、貯えられたデータを繰り返
す。この特定の加速回路は、信号分離フィルタ12がア
ナログ形式のクロミナンス出力信号を供給する場合、図
1の例ではクロミナンス成分C1を加速するのに用いら
れる。有利なことに、この型式の加速回路は、アナログ
・ディジタル変換を必要とせずに、アナログ信号を直接
受け取る。もう1つの方法(ディジタル入力信号の場
合)は、二重ポートメモリ(後で述べる)を使用するこ
とであり、これは別々に切り換えられる1ラインメモリ
よりも複雑でない。
ミナンスまたはルミナンス入力信号のライン速度を2倍
にするのに適する“加速”回路を例示する。図4で、入
力402において“加速”しようとするビデオ信号は、
ライン速度で動作する“書込み”スイッチ404を介し
て、1対の1ライン(1H)CCDメモリ406と40
8に交互に供給される。これらのメモリのうちの1つに
1ラインが記憶されている間に、もう一方のメモリは、
書込みクロックの2倍の速度で“読み出され”て、読出
しスイッチ410を介して、出力412に結合される。
読出しクロック速度は書込みクロック速度の2倍であ
り、入力信号はそれによって時間圧縮され繰り返される
ので、出力信号は、各ラインが繰り返されて、入力信号
のライン速度の2倍となる。CCDメモリは、2度読み
出すのにリフレッシュする必要があるので、メモリ40
6と408はそれぞれ“リフレッシュ”スイッチ414
と416が入力端子と出力端子間に接続されており、読
出し動作の間、閉じられ、CCDメモリの内容を再循環
させることにより、メモリの2つの読出しサイクルのう
ちの第2のサイクルの間、貯えられたデータを繰り返
す。この特定の加速回路は、信号分離フィルタ12がア
ナログ形式のクロミナンス出力信号を供給する場合、図
1の例ではクロミナンス成分C1を加速するのに用いら
れる。有利なことに、この型式の加速回路は、アナログ
・ディジタル変換を必要とせずに、アナログ信号を直接
受け取る。もう1つの方法(ディジタル入力信号の場
合)は、二重ポートメモリ(後で述べる)を使用するこ
とであり、これは別々に切り換えられる1ラインメモリ
よりも複雑でない。
【0047】図5の加速回路は、図4の加速回路と類似
しているが、記憶デバイスとして、CCD型の記憶デバ
イスというよりもむしろ、ディジタル(2進)メモリを
用いている。動作は図4に示す例と同じであるが、ディ
ジタルメモリのためのリフレッシュ回路は必要でない。
この型式の加速回路は、プロセッサ30においてルミナ
ンス信号を処理するために直接使用することができる。
なぜならば、プロセッサにおける信号がすでに2進形式
になっているからである。この加速回路を図1の例にお
いてクロミナンス信号のために使用するには、アナログ
・ディジタル変換器をスイッチ504の入力に加えると
共にディジタル・アナログ変換器をスイッチ510の出
力(512)に加える必要がある。勿論これは、信号分
離回路12が、アナログ型式でなくすでにディジタル型
式になっている出力信号を供給しているディジタル型式
の回路であるならば、必要でない。図1の例が、ディジ
タル信号の分離を行うように変更されるならば、アナロ
グ・ディジタル変換器13は省略できる。
しているが、記憶デバイスとして、CCD型の記憶デバ
イスというよりもむしろ、ディジタル(2進)メモリを
用いている。動作は図4に示す例と同じであるが、ディ
ジタルメモリのためのリフレッシュ回路は必要でない。
この型式の加速回路は、プロセッサ30においてルミナ
ンス信号を処理するために直接使用することができる。
なぜならば、プロセッサにおける信号がすでに2進形式
になっているからである。この加速回路を図1の例にお
いてクロミナンス信号のために使用するには、アナログ
・ディジタル変換器をスイッチ504の入力に加えると
共にディジタル・アナログ変換器をスイッチ510の出
力(512)に加える必要がある。勿論これは、信号分
離回路12が、アナログ型式でなくすでにディジタル型
式になっている出力信号を供給しているディジタル型式
の回路であるならば、必要でない。図1の例が、ディジ
タル信号の分離を行うように変更されるならば、アナロ
グ・ディジタル変換器13は省略できる。
【0048】図6は、入力回路30Aにおける回路40
として使用するのに適するサブサンプリング回路を例示
する。この回路はラッチ602から成る。ラッチ602
は低域濾波されたルミナンス信号Y3を受け取るデータ
入力604を有し、サブサンプリング用クロック信号が
供給されるクロック入力605を有し、またサブサンプ
リングされた出力信号Y6を供給する出力606を有す
る。このデータラッチはCL/Nの速度でクロック制御
される。ここでNは1よりも大きな数である。Nは、
2,3または4のような整数であるのが好ましい。これ
に代わるものとして、Nは整数ではなくて端数でもよ
い。Nに整数値を用いる(これは好ましい)利点は、サ
ブサンプリングされた信号を発生するのに補間を必要と
しないことである。しかしながら、個々のシステムにお
いて、望まれるならば、非整数値のNが用いられること
もある。現在好まれているサブサンプリングの整数値
は、2,3および4である。
として使用するのに適するサブサンプリング回路を例示
する。この回路はラッチ602から成る。ラッチ602
は低域濾波されたルミナンス信号Y3を受け取るデータ
入力604を有し、サブサンプリング用クロック信号が
供給されるクロック入力605を有し、またサブサンプ
リングされた出力信号Y6を供給する出力606を有す
る。このデータラッチはCL/Nの速度でクロック制御
される。ここでNは1よりも大きな数である。Nは、
2,3または4のような整数であるのが好ましい。これ
に代わるものとして、Nは整数ではなくて端数でもよ
い。Nに整数値を用いる(これは好ましい)利点は、サ
ブサンプリングされた信号を発生するのに補間を必要と
しないことである。しかしながら、個々のシステムにお
いて、望まれるならば、非整数値のNが用いられること
もある。現在好まれているサブサンプリングの整数値
は、2,3および4である。
【0049】ここに示す個々の実施例では、本発明を説
明するために、Nの値は、N=4に選択されている。図
1の例において仮定した4:1のサブサンプリングでは
クロック周波数CL/4が用いられ、ラッチ602は低
域濾波されたルミナンス信号Y3の4個のサンプルのう
ち3個を捨てる。従って、このサブサンプリング値(N
=4)の場合、ビデオ信号の遅延を行うのに必要とされ
るメモリは、ビデオ信号をサブサンプリングしない場合
に必要となるメモリの僅か4分の1の大きさですむ。
明するために、Nの値は、N=4に選択されている。図
1の例において仮定した4:1のサブサンプリングでは
クロック周波数CL/4が用いられ、ラッチ602は低
域濾波されたルミナンス信号Y3の4個のサンプルのう
ち3個を捨てる。従って、このサブサンプリング値(N
=4)の場合、ビデオ信号の遅延を行うのに必要とされ
るメモリは、ビデオ信号をサブサンプリングしない場合
に必要となるメモリの僅か4分の1の大きさですむ。
【0050】平均化回路46は、図7に示すように、遅
延されていない信号および1H遅延された信号を加算器
702の入力(704,706)に加え、除算器708
において加算器の出力を2で割ることにより、出力端子
710にライン平均された出力信号を発生する。実際
上、除算器は、加算器のLSB出力を使用せず、従って
加算器出力を1ビットシフトさせる。この箇所における
信号処理がアナログ形式で行われるシステムの場合、除
算器は6dBの減衰器で置き換えられ、加算器は加算回
路網で置き換えられる。
延されていない信号および1H遅延された信号を加算器
702の入力(704,706)に加え、除算器708
において加算器の出力を2で割ることにより、出力端子
710にライン平均された出力信号を発生する。実際
上、除算器は、加算器のLSB出力を使用せず、従って
加算器出力を1ビットシフトさせる。この箇所における
信号処理がアナログ形式で行われるシステムの場合、除
算器は6dBの減衰器で置き換えられ、加算器は加算回
路網で置き換えられる。
【0051】図8の(A)は、“補間型”のサンプル速
度変換器の一例であって、ルミナンス差信号のサンプル
速度を4倍にするのに用いられる。前に説明したよう
に、サブサンプリングされた各ピクセルを4回繰り返す
だけで、サンプル速度のアップ変換が行われる。しかし
ながら、サンプルを繰り返すことによるサンプル速度の
アップ変換では、割合に粗い対角線構成を有する画像を
生じる傾向がある。図8の(A)(および後で述べる図
8の(B))におけるような補間変換器は、より滑らか
な対角線を呈するが、幾分“柔かい”水平方向の変移を
呈する。
度変換器の一例であって、ルミナンス差信号のサンプル
速度を4倍にするのに用いられる。前に説明したよう
に、サブサンプリングされた各ピクセルを4回繰り返す
だけで、サンプル速度のアップ変換が行われる。しかし
ながら、サンプルを繰り返すことによるサンプル速度の
アップ変換では、割合に粗い対角線構成を有する画像を
生じる傾向がある。図8の(A)(および後で述べる図
8の(B))におけるような補間変換器は、より滑らか
な対角線を呈するが、幾分“柔かい”水平方向の変移を
呈する。
【0052】更に詳しく説明すると、図8の(A)の変
換器56は、入力804を有するサンプル遅延回路80
2を含み、入力804にはサブサンプリングされたルミ
ナンス信号Y13が加えられる。またサンプル遅延回路
802は、信号Y13のサンプル速度に等しいクロック
信号CL/2を受け取り、1サンプルの遅延を信号Y1
3に与える。サンプル遅延回路802の入力信号(A)
と出力信号(B)は3個の演算回路806,808およ
び810の入力に供給され、演算回路はそれぞれ、出力
信号(3A+B)/4、(A+B)/2および(A+3
B)/4を発生する。演算回路806,808および8
10の出力信号およびサンプル遅延回路802の入力信
号はマルチプレクサ(MUX)812に供給され、マル
チプレクサ812は、クロック速度2CLで信号を順次
選択する。このクロック速度はサンプル遅延回路802
に供給されるクロック速度の4倍であるので、マルチプ
レクサ812から出力端子814に供給される、補間さ
れ多重化された信号は、入力信号Y13の4倍のサンプ
ル速度を有する。
換器56は、入力804を有するサンプル遅延回路80
2を含み、入力804にはサブサンプリングされたルミ
ナンス信号Y13が加えられる。またサンプル遅延回路
802は、信号Y13のサンプル速度に等しいクロック
信号CL/2を受け取り、1サンプルの遅延を信号Y1
3に与える。サンプル遅延回路802の入力信号(A)
と出力信号(B)は3個の演算回路806,808およ
び810の入力に供給され、演算回路はそれぞれ、出力
信号(3A+B)/4、(A+B)/2および(A+3
B)/4を発生する。演算回路806,808および8
10の出力信号およびサンプル遅延回路802の入力信
号はマルチプレクサ(MUX)812に供給され、マル
チプレクサ812は、クロック速度2CLで信号を順次
選択する。このクロック速度はサンプル遅延回路802
に供給されるクロック速度の4倍であるので、マルチプ
レクサ812から出力端子814に供給される、補間さ
れ多重化された信号は、入力信号Y13の4倍のサンプ
ル速度を有する。
【0053】図9は現在受け取られているピクセルAが
黒レベル(例えば零IRE単位)にあり、前のピクセル
Bが白レベル(例えば100IRE単位)にあった場
合、図8の(A)(および後で述べる図8の(B))の
サンプル速度変換器の動作を示す。図に示すように、マ
ルチプレクサ812は演算回路の出力を順次選択し、現
在のピクセル(A)と前のピクセル(B)の値の間にあ
る、ルミナンスレベル(A+3B)/4、(A+B)/
2および(3A+B)/4を供給する。従ってピクセル
値の線形近似は、入力サンプル速度の4倍で発生する。
前に述べたように、補間法を用いると、入来する各ピク
セルを繰り返すだけでサンプル速度を4倍にするサンプ
ル速度変換法よりも、滑らかな対角線を発生する利点が
ある。
黒レベル(例えば零IRE単位)にあり、前のピクセル
Bが白レベル(例えば100IRE単位)にあった場
合、図8の(A)(および後で述べる図8の(B))の
サンプル速度変換器の動作を示す。図に示すように、マ
ルチプレクサ812は演算回路の出力を順次選択し、現
在のピクセル(A)と前のピクセル(B)の値の間にあ
る、ルミナンスレベル(A+3B)/4、(A+B)/
2および(3A+B)/4を供給する。従ってピクセル
値の線形近似は、入力サンプル速度の4倍で発生する。
前に述べたように、補間法を用いると、入来する各ピク
セルを繰り返すだけでサンプル速度を4倍にするサンプ
ル速度変換法よりも、滑らかな対角線を発生する利点が
ある。
【0054】図8の(B)は、図8の(A)の構成にお
けるような乗算器の使用を必要としない、補間サンプル
速度変換器の(好ましい)別の形式のブロック図であ
る。この変換器の入力端子820にはルミナンス信号Y
13が供給され、出力端子830にはサンプル比率1:
4の補間されたルミナンス信号Y14が発生される。端
子820は、1:4サンプル比率レピータ822、1+
Z−1のZ変換を有するディジタルフィルタ824、1
+Z−2のZ変換を有する第2のディジタルフィルタ8
26および4で割る除算器828から成る縦続接続を介
して、端子830に結合される。サンプルレピータ82
2は入来するサンプルを繰り返し、受け取った各サンプ
ルに対し4個の同じ出力サンプルを供給する。第1のデ
ィジタルフィルタは加算器として実現され、入力サンプ
ルを、1サンプル期間だけ遅延した前のサンプルに加え
る。乗算は必要でない。第2のディジタルフィルタは加
算器によって実現され、この加算器は第1のフィルタの
出力を、2サンプル期間だけ遅延した第1フィルタの出
力に相当する信号に加える。やはり、乗算は必要とされ
ない。第2フィルタの出力は、除算器828により4分
の1に縮少される。このようにして発生される出力信号
は、以前の例におけるものと同じである。サンプル比率
変換器のこの好ましい実施例では、有利なことに、どの
段階でも乗算が必要とされないので、以前の例の回路よ
りも、回路が相当に簡略化される。
けるような乗算器の使用を必要としない、補間サンプル
速度変換器の(好ましい)別の形式のブロック図であ
る。この変換器の入力端子820にはルミナンス信号Y
13が供給され、出力端子830にはサンプル比率1:
4の補間されたルミナンス信号Y14が発生される。端
子820は、1:4サンプル比率レピータ822、1+
Z−1のZ変換を有するディジタルフィルタ824、1
+Z−2のZ変換を有する第2のディジタルフィルタ8
26および4で割る除算器828から成る縦続接続を介
して、端子830に結合される。サンプルレピータ82
2は入来するサンプルを繰り返し、受け取った各サンプ
ルに対し4個の同じ出力サンプルを供給する。第1のデ
ィジタルフィルタは加算器として実現され、入力サンプ
ルを、1サンプル期間だけ遅延した前のサンプルに加え
る。乗算は必要でない。第2のディジタルフィルタは加
算器によって実現され、この加算器は第1のフィルタの
出力を、2サンプル期間だけ遅延した第1フィルタの出
力に相当する信号に加える。やはり、乗算は必要とされ
ない。第2フィルタの出力は、除算器828により4分
の1に縮少される。このようにして発生される出力信号
は、以前の例におけるものと同じである。サンプル比率
変換器のこの好ましい実施例では、有利なことに、どの
段階でも乗算が必要とされないので、以前の例の回路よ
りも、回路が相当に簡略化される。
【0055】図10、図11および図12は、別の実施
例および制御信号発生器46の別の非線形応答特性を示
す。制御信号発生器46は、その最も簡単な形式として
は、図10に示すように実現され、動き表示信号Mを閾
値検出器1002の1つの入力1004に供給し、検出
器1002はもう一方の入力1006において基準信号
Rを受け取り、出力1008において2値の(すなわ
ち、オン/オフ)出力信号を供給し、動き表示信号Mが
基準信号以上であるか基準信号以下であるかを表示す
る。この閾値型の動作は、図12において、応答曲線K
1で示されている。この図で、基準レベルR以下の動き
信号Mの値に対しては、制御信号Kの値はゼロであり、
それ以外では、制御信号Kの値は1であることが分る。
例および制御信号発生器46の別の非線形応答特性を示
す。制御信号発生器46は、その最も簡単な形式として
は、図10に示すように実現され、動き表示信号Mを閾
値検出器1002の1つの入力1004に供給し、検出
器1002はもう一方の入力1006において基準信号
Rを受け取り、出力1008において2値の(すなわ
ち、オン/オフ)出力信号を供給し、動き表示信号Mが
基準信号以上であるか基準信号以下であるかを表示す
る。この閾値型の動作は、図12において、応答曲線K
1で示されている。この図で、基準レベルR以下の動き
信号Mの値に対しては、制御信号Kの値はゼロであり、
それ以外では、制御信号Kの値は1であることが分る。
【0056】図11は制御信号発生器46の好ましい実
施例を示す。動き表示信号Mは読出し専用メモリ(R0
M)1102のアドレス入力1104に供給され、RO
M1102はその出力1106に制御信号Kを発生す
る。この発生器は図12に示す曲線K1の閾値応答を生
じることができ、また図12の応答曲線K2およびK3
で表わされる、より複雑な非線形応答を生じることもで
きる。図12の応答K2の例において制御信号Kは、動
き信号Mの小さい値および大きい値に対しては比較的ゆ
っくり変化し、動き信号Mの中間の値に対しては比較的
す速く変化する。応答例K3の場合、制御信号は動きの
小さな値に対してはす速く増加するが、動きのより大き
な値に対してはそれほどす速く増加しない。制御信号発
生器46に非線形の応答曲線を使用することは、2進値
閾値検出よりも好まれる。その理由は、曲線(例えば、
K2あるいはK3)の変化は、ずっとゆるやかなので、
処理されたビデオ信号の視聴者には目につきにくいから
である。
施例を示す。動き表示信号Mは読出し専用メモリ(R0
M)1102のアドレス入力1104に供給され、RO
M1102はその出力1106に制御信号Kを発生す
る。この発生器は図12に示す曲線K1の閾値応答を生
じることができ、また図12の応答曲線K2およびK3
で表わされる、より複雑な非線形応答を生じることもで
きる。図12の応答K2の例において制御信号Kは、動
き信号Mの小さい値および大きい値に対しては比較的ゆ
っくり変化し、動き信号Mの中間の値に対しては比較的
す速く変化する。応答例K3の場合、制御信号は動きの
小さな値に対してはす速く増加するが、動きのより大き
な値に対してはそれほどす速く増加しない。制御信号発
生器46に非線形の応答曲線を使用することは、2進値
閾値検出よりも好まれる。その理由は、曲線(例えば、
K2あるいはK3)の変化は、ずっとゆるやかなので、
処理されたビデオ信号の視聴者には目につきにくいから
である。
【0057】図13の(A)はソフトスイッチ50の適
当な実施例である。ソフトスイッチ50は1対の乗算器
1302と1304を含み、乗算器1302と1304
はそれぞれ入力1306と1308において、フィール
ド遅延されたルミナンス信号(Y9)とライン平均され
たルミナンス信号(Y8)を受け取り、出力は加算器1
310に接続され、加算器1310はその出力1312
において、混合されたルミナンス信号Y10を供給す
る。乗算器1304は入力1314に供給される制御信
号Kにより直接制御され、乗算器1302は、制御信号
Kによりアドレスされる読出し専用メモリ(ROM)1
316から供給される1−Kに等しい信号により制御さ
れる。
当な実施例である。ソフトスイッチ50は1対の乗算器
1302と1304を含み、乗算器1302と1304
はそれぞれ入力1306と1308において、フィール
ド遅延されたルミナンス信号(Y9)とライン平均され
たルミナンス信号(Y8)を受け取り、出力は加算器1
310に接続され、加算器1310はその出力1312
において、混合されたルミナンス信号Y10を供給す
る。乗算器1304は入力1314に供給される制御信
号Kにより直接制御され、乗算器1302は、制御信号
Kによりアドレスされる読出し専用メモリ(ROM)1
316から供給される1−Kに等しい信号により制御さ
れる。
【0058】動作において、動きの無い場合(K=
0)、乗算器1302は加算器1310を介してフィー
ルド遅延されたルミナンス信号Y9を出力に通過させ、
乗算器1304はライン平均されたルミナンス信号Y8
を阻止する。動きの激しい場合(K=1)、ライン平均
されたルミナンス信号Y8は乗算器1304と加算器1
310により出力に通過され、フィールド遅延されたル
ミナンス信号は乗算器1302により阻止される。中程
度の動き(0<K<1)の場合、出力信号はKおよび1
−Kの割合で混合あるいは合成される。
0)、乗算器1302は加算器1310を介してフィー
ルド遅延されたルミナンス信号Y9を出力に通過させ、
乗算器1304はライン平均されたルミナンス信号Y8
を阻止する。動きの激しい場合(K=1)、ライン平均
されたルミナンス信号Y8は乗算器1304と加算器1
310により出力に通過され、フィールド遅延されたル
ミナンス信号は乗算器1302により阻止される。中程
度の動き(0<K<1)の場合、出力信号はKおよび1
−Kの割合で混合あるいは合成される。
【0059】図13の(B)は、乗算器を1つだけ必要
とするソフトスイッチ50の好ましい、適当な実施例で
ある。このスイッチは、乗算器1335を介して加算器
1340の1つの入力に結合される出力を有する減算器
1330を含んでいる。入力1350におけるライン平
均されたルミナンス信号Y8は、減算器1330の正の
入力すなわち非反転入力(+)に供給される。入力13
60におけるフィールド遅延されたルミナンス信号Y9
は、加算器1340と、減算器1330の負の(−)入
力に供給される。制御信号Kは乗算器1335のもう一
方の入力に供給される。
とするソフトスイッチ50の好ましい、適当な実施例で
ある。このスイッチは、乗算器1335を介して加算器
1340の1つの入力に結合される出力を有する減算器
1330を含んでいる。入力1350におけるライン平
均されたルミナンス信号Y8は、減算器1330の正の
入力すなわち非反転入力(+)に供給される。入力13
60におけるフィールド遅延されたルミナンス信号Y9
は、加算器1340と、減算器1330の負の(−)入
力に供給される。制御信号Kは乗算器1335のもう一
方の入力に供給される。
【0060】動作中、動きがゼロ(K=0)の場合、フ
ィールド遅延されたルミナンス信号Y9は、加算器13
40を介して出力1380に結合される。この場合、K
=0のとき、乗算器1335は信号Y8を阻止するの
で、信号Y8は無視される。動きが多量(K=1)の場
合、乗算器1335は、Y8と負のY9を加算器134
0に結合させ、加算器1340はもう一方の入力におい
て正のY9を受け取る。従って、この場合、Y9信号は
位相がずれているので互いに打ち消し合い、加算器の出
力は信号Y8である。制限値1とゼロの間にある任意の
Kの値(0<K<1)に対し、出力信号は制御信号Kに
従って混合されるY8とY9から成る。
ィールド遅延されたルミナンス信号Y9は、加算器13
40を介して出力1380に結合される。この場合、K
=0のとき、乗算器1335は信号Y8を阻止するの
で、信号Y8は無視される。動きが多量(K=1)の場
合、乗算器1335は、Y8と負のY9を加算器134
0に結合させ、加算器1340はもう一方の入力におい
て正のY9を受け取る。従って、この場合、Y9信号は
位相がずれているので互いに打ち消し合い、加算器の出
力は信号Y8である。制限値1とゼロの間にある任意の
Kの値(0<K<1)に対し、出力信号は制御信号Kに
従って混合されるY8とY9から成る。
【0061】ライン平均されたルミナンス信号とフィー
ルド遅延されたルミナンス信号を混合するために“ソフ
トスイッチ”を使用する代りに、図14に示すような、
閾値検出器(例えば、図10)により制御される“ハー
ド”スイッチを使用することもできる。このスイッチは
混合を行わずに、動き信号が図12に示すように閾値よ
りも上にあるか下にあるかに依り、ライン平均されたル
ミナンス信号(Y8)またはフィールド遅延されたルミ
ナンス信号(Y9)の何れか一方を単に選択する。この
ハードスイッチは、ライン平均されたルミナンス信号
(Y8)とフィールド遅延されたルミナンス信号(Y
9)が供給される入力1406と1408を有し、そし
て共通の出力端子1410に結合される出力を有する1
対のゲートを含んでいる。入力1412における制御信
号Kは、ゲート1402の制御入力に直接供給され、反
転回路1414を介してゲート1404の制御入力に供
給される。
ルド遅延されたルミナンス信号を混合するために“ソフ
トスイッチ”を使用する代りに、図14に示すような、
閾値検出器(例えば、図10)により制御される“ハー
ド”スイッチを使用することもできる。このスイッチは
混合を行わずに、動き信号が図12に示すように閾値よ
りも上にあるか下にあるかに依り、ライン平均されたル
ミナンス信号(Y8)またはフィールド遅延されたルミ
ナンス信号(Y9)の何れか一方を単に選択する。この
ハードスイッチは、ライン平均されたルミナンス信号
(Y8)とフィールド遅延されたルミナンス信号(Y
9)が供給される入力1406と1408を有し、そし
て共通の出力端子1410に結合される出力を有する1
対のゲートを含んでいる。入力1412における制御信
号Kは、ゲート1402の制御入力に直接供給され、反
転回路1414を介してゲート1404の制御入力に供
給される。
【0062】動作中、動き信号Mが基準電圧Rよりも大
きければ、Kは1に等しくなり、ゲート1402は動作
可能にされ、それによって、ライン平均されたルミナン
ス信号Y8を出力1410に結合させる。そうでなけれ
ば、ゲート1404が動作可能にされて、フィールド遅
延されたルミナンス信号Y9を出力1410に結合させ
る。この形式の“ハード”スイッチは、“ソフト”スイ
ッチよりも、簡単な点で有利であり、“ソフト”スイッ
チの利点は、前述のように、動きが相当に変化する場面
で、ライン処理とフィールド処理の間で滑らかな変移が
得られることである。
きければ、Kは1に等しくなり、ゲート1402は動作
可能にされ、それによって、ライン平均されたルミナン
ス信号Y8を出力1410に結合させる。そうでなけれ
ば、ゲート1404が動作可能にされて、フィールド遅
延されたルミナンス信号Y9を出力1410に結合させ
る。この形式の“ハード”スイッチは、“ソフト”スイ
ッチよりも、簡単な点で有利であり、“ソフト”スイッ
チの利点は、前述のように、動きが相当に変化する場面
で、ライン処理とフィールド処理の間で滑らかな変移が
得られることである。
【0063】図15は、検出器44として用いるのに適
する動き検出器の1つの形式を例示している。この例
で、遅延されないルミナンス信号Y6とフレーム遅延さ
れたルミナンス信号Y11は減算器のそれぞれの入力1
504と1506に供給され、減算器の出力は絶対値回
路1508に供給される。絶対値回路1508は、遅延
されてないルミナンス信号Y6とフレーム遅延されたル
ミナンス信号Y11の差の絶対値に比例して、動き表示
信号を(出力1510において)供給する。本例で絶対
値回路が含まれている理由は、減算器の出力は正か負の
何れかであり、混合用スイッチ50を制御するために
は、ただ1つの極性が必要とされるからである。絶対値
回路は、換言すれば、減算器の出力を“整流”して、単
一の極性とする。これに代わる別な方法は、絶対値回路
を省略し、減算器の全出力(正と負の両方の値)を利用
して、制御信号発生器の読出し専用メモリ(例えば、R
OM1102)のアドレス入力を制御する。動き検出器
44のもう1つの別のものは、前に述べたプリッチャー
ド氏の米国特許第4,641,186号に説明されてい
る“側波帯エネルギ検出器”型式である。減算器型の動
き検出器は、比較的簡単なので、本発明で選択されてい
る。
する動き検出器の1つの形式を例示している。この例
で、遅延されないルミナンス信号Y6とフレーム遅延さ
れたルミナンス信号Y11は減算器のそれぞれの入力1
504と1506に供給され、減算器の出力は絶対値回
路1508に供給される。絶対値回路1508は、遅延
されてないルミナンス信号Y6とフレーム遅延されたル
ミナンス信号Y11の差の絶対値に比例して、動き表示
信号を(出力1510において)供給する。本例で絶対
値回路が含まれている理由は、減算器の出力は正か負の
何れかであり、混合用スイッチ50を制御するために
は、ただ1つの極性が必要とされるからである。絶対値
回路は、換言すれば、減算器の出力を“整流”して、単
一の極性とする。これに代わる別な方法は、絶対値回路
を省略し、減算器の全出力(正と負の両方の値)を利用
して、制御信号発生器の読出し専用メモリ(例えば、R
OM1102)のアドレス入力を制御する。動き検出器
44のもう1つの別のものは、前に述べたプリッチャー
ド氏の米国特許第4,641,186号に説明されてい
る“側波帯エネルギ検出器”型式である。減算器型の動
き検出器は、比較的簡単なので、本発明で選択されてい
る。
【0064】図16と図17は、遅延回路42の別の実
施例を示す。遅延回路42は、ライン遅延された出力信
号Y7、フィールド遅延された出力信号Y9およびフレ
ーム遅延された出力信号Y11を供給する。これらの信
号の正確な遅延は、容易に認識されるように、ビデオ信
号の伝送標準(例えば、NTSC、PALまたはSEC
AM)に依って異なる。図16の例(NTSC標準を仮
定する)では、1H遅延回路1602、262H遅延回
路1604、そしてもう1つの262H遅延回路160
6の縦続接続により、タップ付きフレーム遅延回路が実
現され、それによって、遅延されたルミナンス出力信号
を、出力1603,1605および1607においてそ
れぞれ発生する。
施例を示す。遅延回路42は、ライン遅延された出力信
号Y7、フィールド遅延された出力信号Y9およびフレ
ーム遅延された出力信号Y11を供給する。これらの信
号の正確な遅延は、容易に認識されるように、ビデオ信
号の伝送標準(例えば、NTSC、PALまたはSEC
AM)に依って異なる。図16の例(NTSC標準を仮
定する)では、1H遅延回路1602、262H遅延回
路1604、そしてもう1つの262H遅延回路160
6の縦続接続により、タップ付きフレーム遅延回路が実
現され、それによって、遅延されたルミナンス出力信号
を、出力1603,1605および1607においてそ
れぞれ発生する。
【0065】現在好まれている遅延回路42の実施例を
図17に示す。図17で、遅延しようとする信号は、1
H遅延回路1704の入力に供給され、そこからマルチ
プレクサ1706を介して、メモリ1708に供給され
る。メモリ1708は、1フレームのメモリ容量を有
し、1フィールドの遅延を与える。フレームメモリ17
08の出力は、デマルチプレクサ1710に供給され、
デマルチプレクサ1710は、フィールド遅延された出
力信号を端子712に供給し、フレーム遅延された信号
を端子1714に供給する。フィールド遅延された出力
信号は、マルチプレクサ1706のもう一方の入力に戻
され、メモリ1708内で、フレーム遅延された信号と
インターリーブされる。これにより、メモリの内容は、
インターリーブされたフィールド遅延およびフレーム遅
延された信号を含み、これらの信号は、デマルチプレク
サ1710により出力において分離される。本例のタッ
プ付きフレーム遅延回路42の更に詳しい説明は、19
87年1月27日に付与された“ビデオ信号フィールド
/フレーム記憶システム”という名称のアール・ティー
・フリング氏の米国特許第4,639,783号で述べ
られている。
図17に示す。図17で、遅延しようとする信号は、1
H遅延回路1704の入力に供給され、そこからマルチ
プレクサ1706を介して、メモリ1708に供給され
る。メモリ1708は、1フレームのメモリ容量を有
し、1フィールドの遅延を与える。フレームメモリ17
08の出力は、デマルチプレクサ1710に供給され、
デマルチプレクサ1710は、フィールド遅延された出
力信号を端子712に供給し、フレーム遅延された信号
を端子1714に供給する。フィールド遅延された出力
信号は、マルチプレクサ1706のもう一方の入力に戻
され、メモリ1708内で、フレーム遅延された信号と
インターリーブされる。これにより、メモリの内容は、
インターリーブされたフィールド遅延およびフレーム遅
延された信号を含み、これらの信号は、デマルチプレク
サ1710により出力において分離される。本例のタッ
プ付きフレーム遅延回路42の更に詳しい説明は、19
87年1月27日に付与された“ビデオ信号フィールド
/フレーム記憶システム”という名称のアール・ティー
・フリング氏の米国特許第4,639,783号で述べ
られている。
【0066】図18は図1の受像機における色信号処理
回路の変形例を示す。図において、分離回路12より供
給される、分離済みクロミナンス信号は色復調器180
2の入力1804に供給される。色復調器1802は、
復調された(ベースバンド)出力色信号(例えば、R−
YおよびB−Y)をそれぞれの加速回路1806および
1808に供給し、加速回路は復調された2倍ライン速
度クロミナンス信号をYC処理回路/マトリックス24
に供給する。本例に示すように、加速に先立つクロミナ
ンス信号の復調は、色加速回路を2個必要とするが、先
の例におけるように色復調を加速の後に行う場合に必要
とされるものより低いクロック周波数で復調を行えると
いう利点を有するものとして、現在好まれている。
回路の変形例を示す。図において、分離回路12より供
給される、分離済みクロミナンス信号は色復調器180
2の入力1804に供給される。色復調器1802は、
復調された(ベースバンド)出力色信号(例えば、R−
YおよびB−Y)をそれぞれの加速回路1806および
1808に供給し、加速回路は復調された2倍ライン速
度クロミナンス信号をYC処理回路/マトリックス24
に供給する。本例に示すように、加速に先立つクロミナ
ンス信号の復調は、色加速回路を2個必要とするが、先
の例におけるように色復調を加速の後に行う場合に必要
とされるものより低いクロック周波数で復調を行えると
いう利点を有するものとして、現在好まれている。
【0067】図19は、図1の受像機に使用するのに適
用するもう1つの加速回路を示す。この回路は、二重ポ
ート型のランダムアクセスメモリ1902を使用し、加
速しようとするディジタル信号を受け取る入力ポート1
904と、加速されたビデオ出力信号を供給する出力ポ
ート1906を備えている。この形式のメモリでは、図
20に示すように、読出し動作と書込み動作を同時に行
うことができる。図に示すように、入来するラインAと
Bは、書込みクロック(CL)に応答して、メモリに記
憶される。ラインAの第1の読出しサイクルは、ライン
Aの書込みサイクルの中途で始まる。読出しは書込みク
ロック速度の2倍で行われるので、ラインAは2分の1
に時間圧縮される。ラインAの第2の読出しサイクル
は、ラインAの書込みサイクルの終了と同時にそしてラ
インBの書込みサイクルの始まりと同時に始まる。二重
ポートメモリの使用が現在好まれているのは、これまで
に述べた他の例と比較してあまり複雑でないからであ
る。また、書込みサイクルの始まりとこれに対応する第
1の読出しサイクルの始まりの間の遅延は、前の例にお
けるように完全な1ラインでなく2分の1ラインにすぎ
ないことも注目される。図1の実施例は、これまで特に
列挙し述べてきたもの以外の、他の変更も可能である。
例えば、信号処理を、ここで選択されたディジタル信号
処理法で行う必要はない。他の方法、例えば、すでに述
べたようにCCDデバイスを使用するような方法によ
り、適当な遅延回路を設けることもできる。アナログの
実施例の演算は、演算増幅器、抵抗性加算回路網などの
アナログデバイスにより実行される。本発明は、特許請
求の範囲で定めるように、ここに述べられている個々の
要素に対して、あらゆるアナログおよびディジタルの要
素を選択できる。
用するもう1つの加速回路を示す。この回路は、二重ポ
ート型のランダムアクセスメモリ1902を使用し、加
速しようとするディジタル信号を受け取る入力ポート1
904と、加速されたビデオ出力信号を供給する出力ポ
ート1906を備えている。この形式のメモリでは、図
20に示すように、読出し動作と書込み動作を同時に行
うことができる。図に示すように、入来するラインAと
Bは、書込みクロック(CL)に応答して、メモリに記
憶される。ラインAの第1の読出しサイクルは、ライン
Aの書込みサイクルの中途で始まる。読出しは書込みク
ロック速度の2倍で行われるので、ラインAは2分の1
に時間圧縮される。ラインAの第2の読出しサイクル
は、ラインAの書込みサイクルの終了と同時にそしてラ
インBの書込みサイクルの始まりと同時に始まる。二重
ポートメモリの使用が現在好まれているのは、これまで
に述べた他の例と比較してあまり複雑でないからであ
る。また、書込みサイクルの始まりとこれに対応する第
1の読出しサイクルの始まりの間の遅延は、前の例にお
けるように完全な1ラインでなく2分の1ラインにすぎ
ないことも注目される。図1の実施例は、これまで特に
列挙し述べてきたもの以外の、他の変更も可能である。
例えば、信号処理を、ここで選択されたディジタル信号
処理法で行う必要はない。他の方法、例えば、すでに述
べたようにCCDデバイスを使用するような方法によ
り、適当な遅延回路を設けることもできる。アナログの
実施例の演算は、演算増幅器、抵抗性加算回路網などの
アナログデバイスにより実行される。本発明は、特許請
求の範囲で定めるように、ここに述べられている個々の
要素に対して、あらゆるアナログおよびディジタルの要
素を選択できる。
【図1】本発明を具体化するテレビジョン受像機のブロ
ック図である。
ック図である。
【図2】図1の受像機の1部分の変更を示すブロック図
である。
である。
【図3】図1の受像機の1部分のもう1つの変更を示す
ブロック図である。
ブロック図である。
【図4】図1の受像機内で使用するのに適する“加速”
回路のブロック図である。
回路のブロック図である。
【図5】図1の受像機内で使用するのに適する代わりの
“加速”回路のブロック図である。
“加速”回路のブロック図である。
【図6】図1の受像機内で使用するのに適するサブサン
プリング回路のブロック図である。
プリング回路のブロック図である。
【図7】図1の受像機内で使用するのに適する平均回路
のブロック図である。
のブロック図である。
【図8】図1の受像機内で使用するのに適する補間型の
サンプル速度変換器のブロック図である。
サンプル速度変換器のブロック図である。
【図9】図8の(A)と図8の(B)のサンプル速度変
換器のピクセル図である。
換器のピクセル図である。
【図10】図1の受像機内で使用するのに適する制御信
号発生器のブロック図である。
号発生器のブロック図である。
【図11】図1の受像機内で使用するのに適する制御信
号発生器のブロック図である。
号発生器のブロック図である。
【図12】図10と図11の制御信号発生器の種々の伝
達関数を示す応答図である。
達関数を示す応答図である。
【図13】図1の受像機内で使用するのに適する“ソフ
トスイッチ”のブロック図である。
トスイッチ”のブロック図である。
【図14】図13の“ソフトスイッチ”の代わりとし
て、図1の受像機内で使用するのに適する“ハードスイ
ッチ”のブロック図である。
て、図1の受像機内で使用するのに適する“ハードスイ
ッチ”のブロック図である。
【図15】図1の受像機内で使用するのに適する動き検
出器のブロック図である。
出器のブロック図である。
【図16】ラインタップとフィールドタップを有し、図
1の受像機内で使用するのに適するフレーム遅延回路の
ブロック図である。
1の受像機内で使用するのに適するフレーム遅延回路の
ブロック図である。
【図17】ラインタップとフィールドタップを有し、図
1の受像機内で使用するのに適するフレーム遅延回路の
ブロック図である。
1の受像機内で使用するのに適するフレーム遅延回路の
ブロック図である。
【図18】図1の受像機における色信号処理回路の変形
例を示すブロック図である。
例を示すブロック図である。
【図19】図1の受像機内で使用するのに適する加速回
路の更に別の例である。
路の更に別の例である。
【図20】図19の加速回路の動作を示す読出し/書込
みタイミング図である。
みタイミング図である。
10 テレビジョン受像機 12 YC分離回路 13 A/D変換器 14 チューナ/IF増幅/検波器 16 アンテナ/ケーブル入力 18 補助入力端子 20 加速回路 21 タイミング信号発生器 23 D/A変換器 24 YC処理回路/マトリックス 26 受像管 30 順次走査プロセッサ 30A 入力回路 30B 出力回路 36 加速回路 37 低域フィルタ 38 加算器 40 サブサンプリング回路 42 フレーム遅延回路 44 動き検出器 45 平均化回路 46 制御信号発生器 48 減算器 50 ソフトスイッチ 54 加速回路 56 サンプル速度変換器 57 スイッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ドナルド ヘンリイ ウイリス アメリカ合衆国 インデイアナ州 イン デイアナポリス イースト・セブンテイ フオース・プレイス 5175 (58)調査した分野(Int.Cl.7,DB名) H04N 7/01
Claims (1)
- 【請求項1】 所定のライン速度と所定のサンプル速度
を有するディジタルビデオ入力信号を供給する信号源
と、 前記信号源に結合され、サブサンプリングされたビデオ
信号を供給するサブサンプリング回路と、 前記サブサンプリングされたビデオ信号を受け取るよう
に結合される入力を有し、前記サブサンプリングされた
ビデオ信号の一対の隣接するラインを平均化した信号と
前記サブサンプリングされたビデオ信号を1フィールド
遅延させた信号とを発生させ、前記平均化した信号と前
記1フィールド遅延させた信号とを、検出された動きに
応じて決まる割合で合成し、動きに適応して処理されサ
ブサンプリングされたビデオ信号を供給する動き適応型
プロセッサと、 前記サブサンプリングされたビデオ信号と前記動きに適
応して処理されサブサンプリングされたビデオ信号とを
受け取るように結合される入力、およびサブサンプリン
グされたビデオ差信号を供給する出力を有する減算器
と、 前記ディジタルビデオ入力信号と前記サブサンプリング
されたビデオ差信号とを受け取るように結合される入力
を有し、ライン速度を2倍にすることにより圧縮された
ディジタルビデオ入力信号を発生させ、且つライン速度
を2倍にすることにより圧縮されサブサンプリングされ
たビデオ差信号を発生させ、前記圧縮されたディジタル
ビデオ入力信号と前記圧縮されサブサンプリングされた
ビデオ差信号とを合成して、順次走査出力信号を形成す
る出力回路と、 を具えた順次走査変換装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/617,983 US5175619A (en) | 1990-11-26 | 1990-11-26 | Progressive scan television system using luminance low frequencies from previous field |
US617983 | 1990-11-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04287487A JPH04287487A (ja) | 1992-10-13 |
JP3295762B2 true JP3295762B2 (ja) | 2002-06-24 |
Family
ID=24475852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35534091A Expired - Fee Related JP3295762B2 (ja) | 1990-11-26 | 1991-11-25 | 順次走査変換装置 |
Country Status (9)
Country | Link |
---|---|
US (1) | US5175619A (ja) |
EP (1) | EP0488077B1 (ja) |
JP (1) | JP3295762B2 (ja) |
KR (1) | KR100217795B1 (ja) |
CN (1) | CN1033782C (ja) |
DE (1) | DE69120213T2 (ja) |
ES (1) | ES2087952T3 (ja) |
MX (1) | MX9102212A (ja) |
SG (1) | SG64302A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69318216T2 (de) * | 1992-06-22 | 1998-08-27 | Thomson Multimedia Sa | Verfahren und Vorrichtung zur adaptiven Interpolation |
KR970009469B1 (ko) * | 1993-06-05 | 1997-06-13 | 삼성전자 주식회사 | 더블스무딩(Double Smoothing) 기능을 갖는 비월/순차주사변환장치 및 그 방법 |
GB9312022D0 (en) * | 1993-06-10 | 1993-07-28 | Snell & Wilcox Ltd | Video signal processing |
US5844629A (en) * | 1996-05-30 | 1998-12-01 | Analog Devices, Inc. | Digital-to-analog video encoder with novel equalization |
US6040869A (en) * | 1998-03-31 | 2000-03-21 | Matsushita Electric Industrial Co. Ltd. | Method and apparatus for converting an interlace-scan video signal into a non-interlace-scan video signal |
US6393079B1 (en) * | 1998-07-28 | 2002-05-21 | Motorola, Inc. | Transient-suppressing mode switch |
US6184939B1 (en) * | 1998-12-09 | 2001-02-06 | Umax Data Systems Inc. | Apparatus for processing video signals and employing phase-locked loop |
KR100825103B1 (ko) * | 2002-05-16 | 2008-04-25 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
US8379147B2 (en) * | 2009-06-24 | 2013-02-19 | Telegent Systems, Inc. | Adaptive video processing circuitry and techniques |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57111176A (en) * | 1980-12-26 | 1982-07-10 | Sony Corp | Television picture receiver |
JPS57111177A (en) * | 1980-12-26 | 1982-07-10 | Sony Corp | Television picture receiver |
US4400719A (en) * | 1981-09-08 | 1983-08-23 | Rca Corporation | Television display system with reduced line-scan artifacts |
JPS5879379A (ja) * | 1981-11-05 | 1983-05-13 | Sony Corp | テレビジヨン受像機 |
JPS5879378A (ja) * | 1981-11-05 | 1983-05-13 | Sony Corp | テレビジヨン受像機 |
JPS58117788A (ja) * | 1982-01-06 | 1983-07-13 | Hitachi Ltd | カラ−テレビジヨン信号処理回路 |
US4415931A (en) * | 1982-03-18 | 1983-11-15 | Rca Corporation | Television display with doubled horizontal lines |
US4558347A (en) * | 1983-08-26 | 1985-12-10 | Rca Corporation | Progressive scan television system employing vertical detail enhancement |
US4623913A (en) * | 1984-04-13 | 1986-11-18 | Rca Corporation | Progressive scan video processor |
US4641186A (en) * | 1984-05-03 | 1987-02-03 | Rca Corporation | Motion detector that extracts motion information from sidebands of a baseband television signal |
US4598309A (en) * | 1984-05-29 | 1986-07-01 | Rca Corporation | Television receiver that includes a frame store using non-interlaced scanning format with motion compensation |
US4639783A (en) * | 1984-11-30 | 1987-01-27 | Rca Corporation | Video signal field/frame storage system |
US4605962A (en) * | 1984-11-30 | 1986-08-12 | Rca Corporation | Progressive scan television system with video compression exceeding display line rate |
US4603350A (en) * | 1984-12-21 | 1986-07-29 | Rca Corporation | Interlaced digital video input filter/decimator and/or expander/interpolator filter |
US4672445A (en) * | 1985-05-29 | 1987-06-09 | Rca Corporation | Progressive scan processor employing interpolation in luminance channel controlled by a motion signal and a vertical detail representative signal |
US4673978A (en) * | 1986-05-23 | 1987-06-16 | Rca Corporation | Progressive scan processor with plural frequency band interpolation |
US4716462A (en) * | 1986-11-25 | 1987-12-29 | Rca Corporation | Motion adaptive television signal processing system |
JPS63242091A (ja) * | 1987-03-30 | 1988-10-07 | Toshiba Corp | 信号分離回路 |
JPH0257081A (ja) * | 1988-08-23 | 1990-02-26 | Toshiba Corp | テレビジョン信号送信装置およびテレビジョン信号受信装置 |
-
1990
- 1990-11-26 US US07/617,983 patent/US5175619A/en not_active Expired - Lifetime
-
1991
- 1991-11-22 SG SG1996001971A patent/SG64302A1/en unknown
- 1991-11-22 EP EP91119948A patent/EP0488077B1/en not_active Expired - Lifetime
- 1991-11-22 ES ES91119948T patent/ES2087952T3/es not_active Expired - Lifetime
- 1991-11-22 DE DE69120213T patent/DE69120213T2/de not_active Expired - Lifetime
- 1991-11-25 JP JP35534091A patent/JP3295762B2/ja not_active Expired - Fee Related
- 1991-11-25 CN CN91111222A patent/CN1033782C/zh not_active Expired - Fee Related
- 1991-11-25 MX MX9102212A patent/MX9102212A/es unknown
- 1991-11-26 KR KR1019910021836A patent/KR100217795B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0488077B1 (en) | 1996-06-12 |
DE69120213T2 (de) | 1997-01-23 |
EP0488077A2 (en) | 1992-06-03 |
ES2087952T3 (es) | 1996-08-01 |
SG64302A1 (en) | 1999-04-27 |
MX9102212A (es) | 1992-07-08 |
DE69120213D1 (de) | 1996-07-18 |
CN1061879A (zh) | 1992-06-10 |
KR100217795B1 (ko) | 1999-09-01 |
US5175619A (en) | 1992-12-29 |
CN1033782C (zh) | 1997-01-08 |
EP0488077A3 (en) | 1992-08-12 |
JPH04287487A (ja) | 1992-10-13 |
KR920011224A (ko) | 1992-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2704476B2 (ja) | ビデオ雑音低減装置 | |
JP2887771B2 (ja) | 順次走査システム | |
US4661850A (en) | Progressive scan television system with interlaced inter-field sum and difference components | |
CA1311835C (en) | Progressive scan video signal processor | |
JPH0232687A (ja) | テレビジョン信号処理システム | |
JP3295762B2 (ja) | 順次走査変換装置 | |
JPH03247192A (ja) | テレビジョン受信機 | |
JPH011387A (ja) | テレビジョン信号受信機 | |
US4616251A (en) | Progressive scan television system employing a comb filter | |
JP3097140B2 (ja) | テレビジョン信号の受信、処理装置 | |
JPH1098694A (ja) | 画像信号の走査変換方法及び回路 | |
JP2765408B2 (ja) | 映像信号変換装置 | |
JP2848946B2 (ja) | テレビジョン信号処理回路 | |
JPS58177078A (ja) | テレビジヨン信号処理回路 | |
JP2685542B2 (ja) | クロマ信号処理回路 | |
JPH0229177A (ja) | テレビジョン映像信号の画質改善回路 | |
JPH04273683A (ja) | テレビジョン信号の受信、処理装置 | |
JPH04339487A (ja) | テレビジョン受像機 | |
JPH04238484A (ja) | 簡易muse受信機 | |
JPH05347750A (ja) | Museデコーダ | |
JPH04322583A (ja) | テレビジョン信号変換装置 | |
JPH03283884A (ja) | テレビジョン方式変換装置 | |
JPH0662344A (ja) | 走査線数変換装置 | |
JPS63171086A (ja) | テレビジョン信号処理回路 | |
JPH05316420A (ja) | テレビジョン信号の特殊効果装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080412 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |