JPH0666463B2 - ゲ−トタ−ンオフサイリスタ装置 - Google Patents
ゲ−トタ−ンオフサイリスタ装置Info
- Publication number
- JPH0666463B2 JPH0666463B2 JP61193107A JP19310786A JPH0666463B2 JP H0666463 B2 JPH0666463 B2 JP H0666463B2 JP 61193107 A JP61193107 A JP 61193107A JP 19310786 A JP19310786 A JP 19310786A JP H0666463 B2 JPH0666463 B2 JP H0666463B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- ring
- gate
- thyristor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ゲートターンオフサイリスタ装置のゲート電
極の構造、特にゲートターンオフサイリスタのゲート電
極と接触するリング状ゲート電極の構造に関するもので
ある。
極の構造、特にゲートターンオフサイリスタのゲート電
極と接触するリング状ゲート電極の構造に関するもので
ある。
第3図は、例えば実開昭61−30258号公報に示された従
来のゲートターンオフサイリスタ装置を示す断面図であ
る。第3図において、1は半導体基体としてのゲートタ
ーンオフサイリスタ、2はリング状ゲート電極、3は外
部カソード電極、4は外部アノード電極、5はセラミッ
ク筒、6は外部カソード電極3とセラミック筒5の双方
にロー付けされたフランジ、7はセラミック筒5にロー
付けされた溶接フランジ、8は外部アノード電極4にロ
ー付けされた溶接フランジ、9はセラミック筒5にロー
付けされた外部ゲート電極筒、10はゲートターンオフサ
イリスタ1と外部カソード電極3との間に挿入されあ熱
補償板、11はリング状絶縁板、12,13は加圧バネとして
の皿バネ、14は絶縁体筒を示す。
来のゲートターンオフサイリスタ装置を示す断面図であ
る。第3図において、1は半導体基体としてのゲートタ
ーンオフサイリスタ、2はリング状ゲート電極、3は外
部カソード電極、4は外部アノード電極、5はセラミッ
ク筒、6は外部カソード電極3とセラミック筒5の双方
にロー付けされたフランジ、7はセラミック筒5にロー
付けされた溶接フランジ、8は外部アノード電極4にロ
ー付けされた溶接フランジ、9はセラミック筒5にロー
付けされた外部ゲート電極筒、10はゲートターンオフサ
イリスタ1と外部カソード電極3との間に挿入されあ熱
補償板、11はリング状絶縁板、12,13は加圧バネとして
の皿バネ、14は絶縁体筒を示す。
リング状ゲート電極2は、外部カソード電極3等と同様
に銅等の高導電率の金属にNi等のメッキを施したリング
部2aと、ゲート電極1aを電気的に外部に取り出す銅又は
銀から成るリード部2bと、リング部2aとリード部2bをロ
ー付けするロー材部2cから成っており、皿バネ12,13に
よって外部カソード電極3を支持体として、リング状絶
縁板11を介して、ゲートターンオフサイリスタ1のゲー
ト電極1aに圧接されている。またリード部2bは、外部ゲ
ート電極筒9と尖端部分で溶接され、一体化されいる。
に銅等の高導電率の金属にNi等のメッキを施したリング
部2aと、ゲート電極1aを電気的に外部に取り出す銅又は
銀から成るリード部2bと、リング部2aとリード部2bをロ
ー付けするロー材部2cから成っており、皿バネ12,13に
よって外部カソード電極3を支持体として、リング状絶
縁板11を介して、ゲートターンオフサイリスタ1のゲー
ト電極1aに圧接されている。またリード部2bは、外部ゲ
ート電極筒9と尖端部分で溶接され、一体化されいる。
熱補償板10は、絶縁体筒14によって外部カソード電極3
と位置決めされ、外部カソード電極3を介して外部圧力
を加えることよってゲートターンオフサイリスタ1のカ
ソード電極1bに圧接されている。
と位置決めされ、外部カソード電極3を介して外部圧力
を加えることよってゲートターンオフサイリスタ1のカ
ソード電極1bに圧接されている。
ゲートターンオフサイリスタ1はセラミック筒5の内壁
とアノード電極1cの外周部とを係合することによって位
置決めされ、アノード電極1cは外部圧力によって外部ア
ノード電極4と圧接されている。
とアノード電極1cの外周部とを係合することによって位
置決めされ、アノード電極1cは外部圧力によって外部ア
ノード電極4と圧接されている。
次に動作について説明する。外部アノード電極4を正に
外部カソード電極3を負にバイアスした状態で、外部ゲ
ート電極筒9から外部カソード電極3に正の電流を通電
することによって、ゲート電流は、外部アノード電極筒
9−リード部2b−ロー材部2c−リング部2a−ゲート電極
1a−pベース領域1d−nエミッタ領域1e−カソード電極
1b−熱補償板10−外部カソード電極3に流れて、ゲート
ターンオフサイリスタ1がターンオンにいたり、導通状
態となる。また、ゲートターンオフサイリスタ1が導通
状態の時、外部カソード電極3を正に外部ゲート電極筒
9を負にバイアスすることによって、前記ターンオンの
時と全く逆の経路でゲート逆電流が流れて、pベース領
域1dのキャリアが排出され、nエミッタ領域1eとpベー
ス領域1d間のPN接合が阻止状態となり、ゲートターンオ
フサイリスタ1はターンオフにいたり、阻止状態とな
る。
外部カソード電極3を負にバイアスした状態で、外部ゲ
ート電極筒9から外部カソード電極3に正の電流を通電
することによって、ゲート電流は、外部アノード電極筒
9−リード部2b−ロー材部2c−リング部2a−ゲート電極
1a−pベース領域1d−nエミッタ領域1e−カソード電極
1b−熱補償板10−外部カソード電極3に流れて、ゲート
ターンオフサイリスタ1がターンオンにいたり、導通状
態となる。また、ゲートターンオフサイリスタ1が導通
状態の時、外部カソード電極3を正に外部ゲート電極筒
9を負にバイアスすることによって、前記ターンオンの
時と全く逆の経路でゲート逆電流が流れて、pベース領
域1dのキャリアが排出され、nエミッタ領域1eとpベー
ス領域1d間のPN接合が阻止状態となり、ゲートターンオ
フサイリスタ1はターンオフにいたり、阻止状態とな
る。
ゲートターンオフサイリスタ装置は、このようにターン
オン,ターンオフの動作を繰り返し行なうことにより、
加熱・冷却のヒートサイクルを受けるとになり、特に圧
接構造を用いた大容量高耐圧のゲートターンオフサイリ
スタ装置では、動作中に厳しいヒートサイクルが印加さ
れることとなる。
オン,ターンオフの動作を繰り返し行なうことにより、
加熱・冷却のヒートサイクルを受けるとになり、特に圧
接構造を用いた大容量高耐圧のゲートターンオフサイリ
スタ装置では、動作中に厳しいヒートサイクルが印加さ
れることとなる。
従来のゲートターンオフサイリスタ装置は以上のように
構成されており、導通および阻止状態の繰り返しによっ
て生ずるヒートサイクルが印加された場合、リング状ゲ
ート電極のリング部に特別の考慮がなされたいないた
め、銅等から成るリング部2aとシリコン等から成るゲー
トターンオフサイリスタ1との熱膨張係数の差が大き
く、リング状ゲート電極2のリング部2aとゲートターン
オフサイリスタ1のゲート電極1aとの界面で擦り合わせ
の現象が生じる。特に、一般にアルミ等の蒸着層によっ
て構成されているゲート電極1aが削り取られて、第4図
に示すような削除部15となる。このため、ゲート電極1a
が薄くなり、ゲート電極1aの抵抗が増大するという問題
があった。また、極端な場合には、ゲート電極1aが削ら
れて、リング部2aが直接ゲートターンオフサイリスタ1
のウェハ表面に当たることにより、シリコンにダメージ
を与え、ゲートターンオフサイリスタが破壊に至る危険
性があった。
構成されており、導通および阻止状態の繰り返しによっ
て生ずるヒートサイクルが印加された場合、リング状ゲ
ート電極のリング部に特別の考慮がなされたいないた
め、銅等から成るリング部2aとシリコン等から成るゲー
トターンオフサイリスタ1との熱膨張係数の差が大き
く、リング状ゲート電極2のリング部2aとゲートターン
オフサイリスタ1のゲート電極1aとの界面で擦り合わせ
の現象が生じる。特に、一般にアルミ等の蒸着層によっ
て構成されているゲート電極1aが削り取られて、第4図
に示すような削除部15となる。このため、ゲート電極1a
が薄くなり、ゲート電極1aの抵抗が増大するという問題
があった。また、極端な場合には、ゲート電極1aが削ら
れて、リング部2aが直接ゲートターンオフサイリスタ1
のウェハ表面に当たることにより、シリコンにダメージ
を与え、ゲートターンオフサイリスタが破壊に至る危険
性があった。
このような擦り合わせよるゲート電極1aの削れの現象
は、リング部2aのゲート電極1aへの接触面の内、特に内
周・外周の角部16に顕著に現れ、角部16の角度が直角に
なっていること、および、メッキ層17が角部16で厚くな
っていることによって助長されている。
は、リング部2aのゲート電極1aへの接触面の内、特に内
周・外周の角部16に顕著に現れ、角部16の角度が直角に
なっていること、および、メッキ層17が角部16で厚くな
っていることによって助長されている。
すなわち、メッキ後のリング部2aのゲート電極1aとの当
たり面は第4図に示すような構造となっており、圧接荷
重が角部16で大きく、中央部で小さくなることによっ
て、角部16によるゲート電極1aの削れの現象が顕著に現
れるのである。
たり面は第4図に示すような構造となっており、圧接荷
重が角部16で大きく、中央部で小さくなることによっ
て、角部16によるゲート電極1aの削れの現象が顕著に現
れるのである。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、熱膨張係数の差によるリング部
とゲート電極との擦れ合わせ現象を防ぎ、ゲート電極の
削れを無くすと共にリング部のゲート電極との接触部分
の面精度を向上させてリング部の内・外周部分における
圧接力の増加を防ぎ、均一な圧力分布を得ることによ
り、ゲート電流の分布を均一化して高性能のゲートター
ンオフサイリスタ装置を得ることにある。
の目的とするところは、熱膨張係数の差によるリング部
とゲート電極との擦れ合わせ現象を防ぎ、ゲート電極の
削れを無くすと共にリング部のゲート電極との接触部分
の面精度を向上させてリング部の内・外周部分における
圧接力の増加を防ぎ、均一な圧力分布を得ることによ
り、ゲート電流の分布を均一化して高性能のゲートター
ンオフサイリスタ装置を得ることにある。
このような目的を達成するために本発明は、リング状の
集電部分が形成されたゲート電極を有する半導体基体
と、リング状をなし、その軸方向の一端がゲート電極表
面に対向圧接されるとともに、その圧接部の接触面の径
方向長さがゲート電極表面の同方向長さより短いリング
状ゲート電極と、このリング状ゲート電極の外周部にロ
ー付けされるリードとを備えたゲートターンオフサイリ
スタ装置において、リング状ゲート電極として、シリコ
ンに近い熱膨張係数を有する等膨張材料から構成され、
かつその表面にリードをロー付けするためのメッキ層を
有するとともに、圧接部の接触面が非メッキ領域として
構成されたものである。さらにリング状ゲート電極は、
圧接部の内・外周側端部にテーパを有するようにしたも
のである。
集電部分が形成されたゲート電極を有する半導体基体
と、リング状をなし、その軸方向の一端がゲート電極表
面に対向圧接されるとともに、その圧接部の接触面の径
方向長さがゲート電極表面の同方向長さより短いリング
状ゲート電極と、このリング状ゲート電極の外周部にロ
ー付けされるリードとを備えたゲートターンオフサイリ
スタ装置において、リング状ゲート電極として、シリコ
ンに近い熱膨張係数を有する等膨張材料から構成され、
かつその表面にリードをロー付けするためのメッキ層を
有するとともに、圧接部の接触面が非メッキ領域として
構成されたものである。さらにリング状ゲート電極は、
圧接部の内・外周側端部にテーパを有するようにしたも
のである。
本発明では、リードがロー付けされるメッキ層がリング
状ゲート電極表面に配設されるとともに、リング状ゲー
ト電極圧接部の接触面が非メッキ領域として構成されて
いるので、リードとリング状ゲート電極との導通不良を
防止しつつ、リング状ゲート電極圧接部の接触面におけ
る接触面圧の分布の偏りを無くし均一な面圧分布が得ら
れる。
状ゲート電極表面に配設されるとともに、リング状ゲー
ト電極圧接部の接触面が非メッキ領域として構成されて
いるので、リードとリング状ゲート電極との導通不良を
防止しつつ、リング状ゲート電極圧接部の接触面におけ
る接触面圧の分布の偏りを無くし均一な面圧分布が得ら
れる。
本発明に係わるゲートターンオフサイリスタ装置の一実
施例を第1図に示す。第1図において、20は本発明の特
徴となるリング状ゲート電極であり、リング状ゲート電
極20は、第2図にその詳細を示すように、モリブデンか
ら成るリング部21と、ゲート電極1aを電気的に外部に取
り出す銀から成るリード部22と、リング部21リード部22
をロー付けするためのロー材部23とから成り、リング部
21のロー材部23との界面には下地となるNiメッキ層24が
形成されている。しかし、リング部21のゲートターンオ
フサイリスタ1のゲート電極1aとの接触面にはメッキ層
は介在しない。25はゲート電極1aに形成されたリング状
の集電部分である。なお、第1図において第3図と同一
部分又は相当部分には同一符号が付してある。
施例を第1図に示す。第1図において、20は本発明の特
徴となるリング状ゲート電極であり、リング状ゲート電
極20は、第2図にその詳細を示すように、モリブデンか
ら成るリング部21と、ゲート電極1aを電気的に外部に取
り出す銀から成るリード部22と、リング部21リード部22
をロー付けするためのロー材部23とから成り、リング部
21のロー材部23との界面には下地となるNiメッキ層24が
形成されている。しかし、リング部21のゲートターンオ
フサイリスタ1のゲート電極1aとの接触面にはメッキ層
は介在しない。25はゲート電極1aに形成されたリング状
の集電部分である。なお、第1図において第3図と同一
部分又は相当部分には同一符号が付してある。
リング状ゲート電極20は、皿バネ12,13によって、外部
カソード電極3を支持体としリング状絶縁板11を介し
て、ゲートターンオフサイリスタ1のゲート電極1aに圧
接されている。また、リード部22は、外部ゲート電極筒
9と尖端部分で溶接され、一体化されている。
カソード電極3を支持体としリング状絶縁板11を介し
て、ゲートターンオフサイリスタ1のゲート電極1aに圧
接されている。また、リード部22は、外部ゲート電極筒
9と尖端部分で溶接され、一体化されている。
熱補償板10は、絶縁体筒14によって外部カソード電極3
と位置決めされ、外部カソード電極3を介して外部圧力
を加えることによって、ゲートターンオフサイリスタ1
のカソード電極1bに圧接されている。
と位置決めされ、外部カソード電極3を介して外部圧力
を加えることによって、ゲートターンオフサイリスタ1
のカソード電極1bに圧接されている。
ゲートターンオフサイリスタ1は、セラミック筒5の内
壁とアノード電極1cの外周部とを係合することによって
位置決めされ、アノード電極1cは外部圧力によって外部
アノード電極4を圧接されている。
壁とアノード電極1cの外周部とを係合することによって
位置決めされ、アノード電極1cは外部圧力によって外部
アノード電極4を圧接されている。
ゲートターンオフサイリスタ装置の動作は従来の装置と
同様であるが、本発明では、リング状ゲート電極20のリ
ング部21をモリブデンにて構成しているので、リング部
21とゲートターンオフサイリスタ1とのシリコンウェハ
の熱膨張差に起因するヒートサイクル時の擦り合わせ現
象が無く、リング部21のゲート電極1aとの接触面を面粗
さ3μ以下のラッピング仕上げとし、接触面の内・外周
部分のリング部21の角にテーパ26を設けた上に、接触面
にはメッキを施していないので、リング部21の角部にお
けるメッキ厚の不均一性に起因する圧力分布の偏りが無
く、均一な圧力分布が得られる。従って、従来の装置に
おいて発生していたゲート電極1aの削れ又は凹みによる
ゲート抵抗の増大の問題が無くなり、高性能かつ高信頼
度のゲートターンオフサイリスタ装置を得ることができ
る。
同様であるが、本発明では、リング状ゲート電極20のリ
ング部21をモリブデンにて構成しているので、リング部
21とゲートターンオフサイリスタ1とのシリコンウェハ
の熱膨張差に起因するヒートサイクル時の擦り合わせ現
象が無く、リング部21のゲート電極1aとの接触面を面粗
さ3μ以下のラッピング仕上げとし、接触面の内・外周
部分のリング部21の角にテーパ26を設けた上に、接触面
にはメッキを施していないので、リング部21の角部にお
けるメッキ厚の不均一性に起因する圧力分布の偏りが無
く、均一な圧力分布が得られる。従って、従来の装置に
おいて発生していたゲート電極1aの削れ又は凹みによる
ゲート抵抗の増大の問題が無くなり、高性能かつ高信頼
度のゲートターンオフサイリスタ装置を得ることができ
る。
なお、上記実施例では、リング状ゲート電極20のリング
部21の材質をモリブデンとしたが、リング部21の材料と
して、タングステン,Fe−Ni合金,Fe−Ni−Co合金又は炭
素繊維入銅材等を用いて構成しても同様の効果が得られ
る。
部21の材質をモリブデンとしたが、リング部21の材料と
して、タングステン,Fe−Ni合金,Fe−Ni−Co合金又は炭
素繊維入銅材等を用いて構成しても同様の効果が得られ
る。
また、上記実施例では、外周リングゲート形のゲートタ
ーンオフサイリスタについて説明したが、ゲートの形状
は中間リングゲートのものであっても良く、上記実施例
と同様の効果を得ることができる。
ーンオフサイリスタについて説明したが、ゲートの形状
は中間リングゲートのものであっても良く、上記実施例
と同様の効果を得ることができる。
さらに、ゲートターンオフサイリスタに限らず、制御電
極としてリング状の電極を要す他の半導体装置、例えば
大容量のサイリスタ,トランジスタ,SIサイリスタ,逆
導通ゲートターンオフサイリスタ等についても同様の効
果を得ることができる。
極としてリング状の電極を要す他の半導体装置、例えば
大容量のサイリスタ,トランジスタ,SIサイリスタ,逆
導通ゲートターンオフサイリスタ等についても同様の効
果を得ることができる。
以上説明したように本発明は、シリコンと熱膨張係数の
近似した等膨張材料をリング部の主材として用い、半導
体基体のゲート電極とリング部との接触面にテーパを設
け、メッキ層を介さずに上記ゲート電極とリング部とを
加圧接触させることにより、メッキ厚の不均一性に起因
する圧力分布の偏りが無くなり、均一な圧力分布を得る
ことができるので、ヒートサイクルによるゲート電極の
変形が極めて少なくなり、高性能,高信頼度のゲートタ
ーンオフサイリスタ装置を得ることができる効果があ
る。
近似した等膨張材料をリング部の主材として用い、半導
体基体のゲート電極とリング部との接触面にテーパを設
け、メッキ層を介さずに上記ゲート電極とリング部とを
加圧接触させることにより、メッキ厚の不均一性に起因
する圧力分布の偏りが無くなり、均一な圧力分布を得る
ことができるので、ヒートサイクルによるゲート電極の
変形が極めて少なくなり、高性能,高信頼度のゲートタ
ーンオフサイリスタ装置を得ることができる効果があ
る。
第1図は本発明に係わるゲートターンオフサイリスタ装
置の一実施例を示す断面図、第2図は第1図の装置を構
成するリング状ゲート電極を示す一部断面図、第3図は
従来のゲートターンオフサイリスタ装置を示す断面図、
第4図は第3図の装置を構成するリング状ゲート電極を
示す一部断面図である。 1……ゲートターンオフサイリスタ、1a……ゲート電
極、1b……カソード電極、1c……アノード電極、1d……
pベース領域、1e……nエミッタ領域、3……外部カソ
ード電極、4……外部アノード電極、5……セラミック
筒、6……フランジ、7,8……溶接フランジ、9……外
部ゲート電極筒、10……熱補償板、11……リング状絶縁
板、12,13……皿バネ、14……絶縁体筒、20……リング
状ゲート電極、21……リング部、22……リード部、23…
…ロー材部、24……メッキ層、25……集電部分、26……
テーパ。
置の一実施例を示す断面図、第2図は第1図の装置を構
成するリング状ゲート電極を示す一部断面図、第3図は
従来のゲートターンオフサイリスタ装置を示す断面図、
第4図は第3図の装置を構成するリング状ゲート電極を
示す一部断面図である。 1……ゲートターンオフサイリスタ、1a……ゲート電
極、1b……カソード電極、1c……アノード電極、1d……
pベース領域、1e……nエミッタ領域、3……外部カソ
ード電極、4……外部アノード電極、5……セラミック
筒、6……フランジ、7,8……溶接フランジ、9……外
部ゲート電極筒、10……熱補償板、11……リング状絶縁
板、12,13……皿バネ、14……絶縁体筒、20……リング
状ゲート電極、21……リング部、22……リード部、23…
…ロー材部、24……メッキ層、25……集電部分、26……
テーパ。
Claims (2)
- 【請求項1】リング状の集電部分が形成されたゲート電
極を有する半導体基体と、リング状をなし、その軸方向
の一端が前記ゲート電極表面に対向圧接さるとともに、
その圧接部の接触面の径方向長さが前記ゲート電極表面
の同方向長さより短いリング状ゲート電極と、このリン
グ状ゲート電極にロー付けされるリードとを有するゲー
トターンオフサイリスタ装置において、 前記リング状ゲート電極は、シリコンに近い熱膨張係数
を有する等膨張材料から構成され、かつその表面に前記
リードをロー付けするためのメッキ層が配設されるとと
もに、前記圧接部の接触面が非メッキ領域として構成さ
れたものであることを特徴とするゲートターンオフサイ
リスタ装置。 - 【請求項2】前記リング状ゲート電極は、前記圧接部の
内・外周側端部にテーパを有するものであること特徴と
する特許請求の範囲第1項記載のゲートターンオンサイ
リスタ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61193107A JPH0666463B2 (ja) | 1986-08-18 | 1986-08-18 | ゲ−トタ−ンオフサイリスタ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61193107A JPH0666463B2 (ja) | 1986-08-18 | 1986-08-18 | ゲ−トタ−ンオフサイリスタ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6347977A JPS6347977A (ja) | 1988-02-29 |
JPH0666463B2 true JPH0666463B2 (ja) | 1994-08-24 |
Family
ID=16302359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61193107A Expired - Lifetime JPH0666463B2 (ja) | 1986-08-18 | 1986-08-18 | ゲ−トタ−ンオフサイリスタ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0666463B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2502386B2 (ja) * | 1989-04-11 | 1996-05-29 | 富士電機株式会社 | 半導体装置 |
JP2501657B2 (ja) * | 1990-09-11 | 1996-05-29 | 三菱電機株式会社 | 圧接型半導体装置 |
JP3291977B2 (ja) * | 1995-05-31 | 2002-06-17 | 三菱電機株式会社 | 圧接型半導体素子及びその製造方法並びに圧接型半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56131955A (en) * | 1980-09-01 | 1981-10-15 | Hitachi Ltd | Semiconductor device |
JPS5762562A (en) * | 1980-10-03 | 1982-04-15 | Hitachi Ltd | Semiconductor device |
JPS6130258U (ja) * | 1984-07-27 | 1986-02-24 | 株式会社明電舎 | 圧接形半導体装置 |
-
1986
- 1986-08-18 JP JP61193107A patent/JPH0666463B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6347977A (ja) | 1988-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3309585A (en) | Junction transistor structure with interdigitated configuration having features to minimize localized heating | |
KR940008217B1 (ko) | 전력용 압접형 반도체장치 | |
JPH0666463B2 (ja) | ゲ−トタ−ンオフサイリスタ装置 | |
EP0158749A1 (en) | Semiconducteur device having pressure loaded members | |
US3440501A (en) | Double-triggering semiconductor controlled rectifier | |
JP2809419B2 (ja) | ゲートターンオフ半導体素子 | |
JPH08130317A (ja) | 抵抗性フィ−ルドプレ−トを備えた半導体装置 | |
JPS5929138B2 (ja) | 半導体整流装置 | |
JPS5871658A (ja) | 圧接型半導体装置 | |
US3474088A (en) | Metal-to-semiconductor area contact rectifying elements | |
US4097887A (en) | Low resistance, durable gate contact pad for thyristors | |
US4953003A (en) | Power semiconductor device | |
EP0266093B1 (en) | Process of making a high power multi-layer semiconductive switching device with multiple parallel contacts | |
JPS6127901B2 (ja) | ||
JPS615533A (ja) | 加圧接触形半導体装置 | |
JP2590256B2 (ja) | 圧接型半導体装置 | |
US3423649A (en) | Pn-junction rectifier with nonflashover heat conductive ohmic connectors | |
JPS604260A (ja) | 半導体装置 | |
JP3324317B2 (ja) | 逆導通型半導体スイッチング装置 | |
JPS6141248Y2 (ja) | ||
JPS6320116Y2 (ja) | ||
JPS60214546A (ja) | 半導体装置 | |
JPH0695537B2 (ja) | 半導体装置 | |
JPS59115558A (ja) | 圧接型半導体装置 | |
JPH10125616A (ja) | パワートランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |