JP3288615B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP3288615B2 JP3288615B2 JP28829997A JP28829997A JP3288615B2 JP 3288615 B2 JP3288615 B2 JP 3288615B2 JP 28829997 A JP28829997 A JP 28829997A JP 28829997 A JP28829997 A JP 28829997A JP 3288615 B2 JP3288615 B2 JP 3288615B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact
- forming
- layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 30
- 238000000034 method Methods 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000010408 film Substances 0.000 claims description 140
- 239000004065 semiconductor Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 11
- 238000005121 nitriding Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 48
- 239000010410 layer Substances 0.000 description 48
- 239000007789 gas Substances 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 239000002344 surface layer Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 238000001035 drying Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、アクティブマト
リクス型の液晶表示装置の駆動素子として用いられる薄
膜トランジスタ（以下、ＴＦＴと称する）の製造方法に
関するものである。
リクス型の液晶表示装置の駆動素子として用いられる薄
膜トランジスタ（以下、ＴＦＴと称する）の製造方法に
関するものである。
【０００２】
【従来の技術】近年、ガラス等の透明絶縁性基板上にＴ
ＦＴをマトリクス状に配列することにより構成されたＴ
ＦＴアレイ基板と、液晶を組み合わせたアクティブマト
リクス型の液晶表示素子は、画像表示装置の平面化への
期待と共に、フラットディスプレイとして商品化も進め
られ、ノートパソコンやＯＡモニター用として大きな市
場を開拓すると有望視されている。従来ＴＦＴでは、比
較的低温で大面積に堆積が可能な非晶質シリコンを、半
導体層として用いる場合が多い。一例として、図３にＴ
ＦＴを搭載したＴＦＴアレイ基板の主要部の断面図、図
４にＴＦＴアレイ基板製造工程途中の状態を示す断面図
を示す。図において、１は絶縁性基板、２は絶縁性基板
１上に形成されたゲート電極、８は絶縁性基板１上に形
成された補助容量電極、３はゲート電極２および補助容
量電極８を覆うように形成されたゲート絶縁膜、４はゲ
ート絶縁膜３を介してゲート電極２上に形成されたａ−
Ｓｉ：Ｈ（水素原子が添加されたアモルファスシリコ
ン）膜４ａからなる半導体層、５は半導体層４上に形成
されたｎ+ ａ−Ｓｉ：Ｈ膜５ａからなるオーミックコン
タクト層、９は画素電極、１０、１１はオーミックコン
タクト層５上に形成された一対の電極（ソース電極１０
とドレイン電極１１）、１２は素子全体を覆うように形
成されたパッシベーション膜である。
ＦＴをマトリクス状に配列することにより構成されたＴ
ＦＴアレイ基板と、液晶を組み合わせたアクティブマト
リクス型の液晶表示素子は、画像表示装置の平面化への
期待と共に、フラットディスプレイとして商品化も進め
られ、ノートパソコンやＯＡモニター用として大きな市
場を開拓すると有望視されている。従来ＴＦＴでは、比
較的低温で大面積に堆積が可能な非晶質シリコンを、半
導体層として用いる場合が多い。一例として、図３にＴ
ＦＴを搭載したＴＦＴアレイ基板の主要部の断面図、図
４にＴＦＴアレイ基板製造工程途中の状態を示す断面図
を示す。図において、１は絶縁性基板、２は絶縁性基板
１上に形成されたゲート電極、８は絶縁性基板１上に形
成された補助容量電極、３はゲート電極２および補助容
量電極８を覆うように形成されたゲート絶縁膜、４はゲ
ート絶縁膜３を介してゲート電極２上に形成されたａ−
Ｓｉ：Ｈ（水素原子が添加されたアモルファスシリコ
ン）膜４ａからなる半導体層、５は半導体層４上に形成
されたｎ+ ａ−Ｓｉ：Ｈ膜５ａからなるオーミックコン
タクト層、９は画素電極、１０、１１はオーミックコン
タクト層５上に形成された一対の電極（ソース電極１０
とドレイン電極１１）、１２は素子全体を覆うように形
成されたパッシベーション膜である。
【０００３】次に、製造工程を説明する。まず絶縁性基
板１上に第一の導電性薄膜を形成した後、写真製版工程
により第一の導電性薄膜をパターニングし、ゲート電極
２および補助容量電極８を形成する。次にプラズマＣＶ
Ｄ法により、ゲート絶縁膜３、次にａ−Ｓｉ：Ｈ膜４
ａ、次にｎ+ ａ−Ｓｉ：Ｈ膜５ａを連続して成膜した
後、写真製版工程によりａ−Ｓｉ：Ｈ膜４ａおよびｎ+
ａ−Ｓｉ：Ｈ膜５ａを島状にパターニングし、半導体層
４およびオーミックコンタクト層５を形成する。次に第
二の導電性薄膜を形成した後、写真製版工程により第二
の導電性薄膜をパターニングし、画素電極９を形成す
る。次にＡｌ−Ｓｉ合金等による第三の導電性薄膜を形
成した後、写真製版工程により第三の導電性薄膜をパタ
ーニングし、ソース電極１０およびドレイン電極１１を
形成する。次にソース電極１０およびドレイン電極１１
をマスクとしてオーミックコンタクト層５をエッチング
し、オーミックコンタクト層５を二つに分断する。次に
プラズマＣＶＤ法等によりパッシベーション膜１２を形
成する。以上の工程によりＴＦＴを搭載したＴＦＴアレ
イ基板が形成される。
板１上に第一の導電性薄膜を形成した後、写真製版工程
により第一の導電性薄膜をパターニングし、ゲート電極
２および補助容量電極８を形成する。次にプラズマＣＶ
Ｄ法により、ゲート絶縁膜３、次にａ−Ｓｉ：Ｈ膜４
ａ、次にｎ+ ａ−Ｓｉ：Ｈ膜５ａを連続して成膜した
後、写真製版工程によりａ−Ｓｉ：Ｈ膜４ａおよびｎ+
ａ−Ｓｉ：Ｈ膜５ａを島状にパターニングし、半導体層
４およびオーミックコンタクト層５を形成する。次に第
二の導電性薄膜を形成した後、写真製版工程により第二
の導電性薄膜をパターニングし、画素電極９を形成す
る。次にＡｌ−Ｓｉ合金等による第三の導電性薄膜を形
成した後、写真製版工程により第三の導電性薄膜をパタ
ーニングし、ソース電極１０およびドレイン電極１１を
形成する。次にソース電極１０およびドレイン電極１１
をマスクとしてオーミックコンタクト層５をエッチング
し、オーミックコンタクト層５を二つに分断する。次に
プラズマＣＶＤ法等によりパッシベーション膜１２を形
成する。以上の工程によりＴＦＴを搭載したＴＦＴアレ
イ基板が形成される。
【０００４】図４はゲート絶縁膜３、半導体層４を構成
するａ−Ｓｉ：Ｈ膜４ａ、およびオーミックコンタクト
層５を構成するｎ+ ａ−Ｓｉ：Ｈ膜５ａを連続的に成膜
した後の断面図を示しているが、製造工程では、この後
ａ−Ｓｉ：Ｈ膜４ａおよびｎ+ ａ−Ｓｉ：Ｈ膜５ａを島
状にパターニングするため、ウェット洗浄した後にフォ
トレジストを塗布し、露光、現像を経てレジストパター
ンを形成する。このとき、ｎ+ ａ−Ｓｉ：Ｈ膜５ａの表
面は成膜直後で疎水性があり、濡れ性が低いため、ウェ
ット洗浄後の乾燥時に乾燥シミが発生する。乾燥シミが
発生すると、後工程において、ソース電極１０およびド
レイン電極１１をマスクとしてオーミックコンタクト層
５（ｎ+ ａ−Ｓｉ：Ｈ膜５ａ）をエッチングするとき、
乾燥シミがマスクとなり、エッチング残さが生じてソー
ス電極１０とドレイン電極１１が短絡する等の欠陥が発
生し、このようなＴＦＴを液晶表示装置の駆動素子とし
て用いた場合、液晶表示装置に表示不良を生じさせる原
因となる。乾燥シミの発生を防止するためには、オーミ
ックコンタクト層５を構成するｎ+ ａ−Ｓｉ：Ｈ膜５ａ
の表面を親水性にすることが有効であるため、従来はプ
ラズマＣＶＤ装置による成膜工程とウェット洗浄工程の
間に、例えばＵＶ処理工程を追加し、ｎ+ ａ−Ｓｉ：Ｈ
膜５ａの表面を酸化し、親水性を付与していた。
するａ−Ｓｉ：Ｈ膜４ａ、およびオーミックコンタクト
層５を構成するｎ+ ａ−Ｓｉ：Ｈ膜５ａを連続的に成膜
した後の断面図を示しているが、製造工程では、この後
ａ−Ｓｉ：Ｈ膜４ａおよびｎ+ ａ−Ｓｉ：Ｈ膜５ａを島
状にパターニングするため、ウェット洗浄した後にフォ
トレジストを塗布し、露光、現像を経てレジストパター
ンを形成する。このとき、ｎ+ ａ−Ｓｉ：Ｈ膜５ａの表
面は成膜直後で疎水性があり、濡れ性が低いため、ウェ
ット洗浄後の乾燥時に乾燥シミが発生する。乾燥シミが
発生すると、後工程において、ソース電極１０およびド
レイン電極１１をマスクとしてオーミックコンタクト層
５（ｎ+ ａ−Ｓｉ：Ｈ膜５ａ）をエッチングするとき、
乾燥シミがマスクとなり、エッチング残さが生じてソー
ス電極１０とドレイン電極１１が短絡する等の欠陥が発
生し、このようなＴＦＴを液晶表示装置の駆動素子とし
て用いた場合、液晶表示装置に表示不良を生じさせる原
因となる。乾燥シミの発生を防止するためには、オーミ
ックコンタクト層５を構成するｎ+ ａ−Ｓｉ：Ｈ膜５ａ
の表面を親水性にすることが有効であるため、従来はプ
ラズマＣＶＤ装置による成膜工程とウェット洗浄工程の
間に、例えばＵＶ処理工程を追加し、ｎ+ ａ−Ｓｉ：Ｈ
膜５ａの表面を酸化し、親水性を付与していた。
【０００５】
【発明が解決しようとする課題】従来のオーミックコン
タクト層５を構成するｎ+ ａ−Ｓｉ：Ｈ膜５ａをパター
ニングするときの、エッチング残さの原因となる乾燥シ
ミの発生を防止するために施される、ｎ+ ａ−Ｓｉ：Ｈ
膜５ａ表面の親水化処理方法は、以上のようにＵＶ処理
等を施すものであったため、オーミックコンタクト層を
形成するまでの製造装置では対処できず、他の製造装置
による処理工程とする必要があるため、生産性を低下さ
せるなどの問題があった。
タクト層５を構成するｎ+ ａ−Ｓｉ：Ｈ膜５ａをパター
ニングするときの、エッチング残さの原因となる乾燥シ
ミの発生を防止するために施される、ｎ+ ａ−Ｓｉ：Ｈ
膜５ａ表面の親水化処理方法は、以上のようにＵＶ処理
等を施すものであったため、オーミックコンタクト層を
形成するまでの製造装置では対処できず、他の製造装置
による処理工程とする必要があるため、生産性を低下さ
せるなどの問題があった。
【０００６】この発明は、上記のような問題を解決する
ためになされたもので、新たに他の製造装置による処理
工程を増やすことなく、半導体層およびオーミックコン
タクト層を島状にパターニングするための写真製版工程
において、乾燥シミの発生を防止し、乾燥シミによるオ
ーミックコンタクト層（ｎ+ ａ−Ｓｉ：Ｈ膜）のエッチ
ング残さの発生を防止して、信頼性の高い薄膜トランジ
スタを生産性を低下させずに高歩留りで製造する方法を
提供することを目的とする。
ためになされたもので、新たに他の製造装置による処理
工程を増やすことなく、半導体層およびオーミックコン
タクト層を島状にパターニングするための写真製版工程
において、乾燥シミの発生を防止し、乾燥シミによるオ
ーミックコンタクト層（ｎ+ ａ−Ｓｉ：Ｈ膜）のエッチ
ング残さの発生を防止して、信頼性の高い薄膜トランジ
スタを生産性を低下させずに高歩留りで製造する方法を
提供することを目的とする。
【０００７】
【課題を解決するための手段】この発明に係わる薄膜ト
ランジスタの製造方法は、基板上に制御電極を形成する
工程と、制御電極上に絶縁膜、半導体膜、コンタクト膜
を連続して成膜する工程と、コンタクト膜を成膜後、コ
ンタクト膜の表面を窒化処理あるいは酸化処理して上記
コンタクト膜の表面を親水化する工程と、レジストを形
成し、半導体膜およびコンタクト膜をパターニングして
半導体層およびコンタクト層を形成する工程と、制御電
極、絶縁膜、半導体層と共に薄膜トランジスタの一部を
構成する一対の電極を、窒化処理あるいは酸化処理した
コンタクト層上に形成する工程と、一対の電極をマスク
としてコンタクト層をエッチングする工程を含むもので
ある。 また、コンタクト膜の親水化処理は、Ｎ2 ガス
プラズマによるコンタクト膜表面の窒化処理である。ま
たは、コンタクト膜の親水化処理は、Ｎ2 とＨｅ混合ガ
スプラズマによるコンタクト膜表面の窒化処理である。
または、コンタクト膜の親水化処理は、Ｏ2 ガスプラズ
マによるコンタクト膜表面の酸化処理である。
ランジスタの製造方法は、基板上に制御電極を形成する
工程と、制御電極上に絶縁膜、半導体膜、コンタクト膜
を連続して成膜する工程と、コンタクト膜を成膜後、コ
ンタクト膜の表面を窒化処理あるいは酸化処理して上記
コンタクト膜の表面を親水化する工程と、レジストを形
成し、半導体膜およびコンタクト膜をパターニングして
半導体層およびコンタクト層を形成する工程と、制御電
極、絶縁膜、半導体層と共に薄膜トランジスタの一部を
構成する一対の電極を、窒化処理あるいは酸化処理した
コンタクト層上に形成する工程と、一対の電極をマスク
としてコンタクト層をエッチングする工程を含むもので
ある。 また、コンタクト膜の親水化処理は、Ｎ2 ガス
プラズマによるコンタクト膜表面の窒化処理である。ま
たは、コンタクト膜の親水化処理は、Ｎ2 とＨｅ混合ガ
スプラズマによるコンタクト膜表面の窒化処理である。
または、コンタクト膜の親水化処理は、Ｏ2 ガスプラズ
マによるコンタクト膜表面の酸化処理である。
【０００８】または、基板上に制御電極を形成する工程
と、制御電極上に絶縁膜、半導体膜、コンタクト膜を連
続して成膜する工程と、コンタクト膜を成膜後、コンタ
クト膜の表面を窒化処理あるいは酸化処理してコンタク
ト膜の表面を親水化する工程と、レジストを形成し、半
導体膜およびコンタクト膜をパターニングして半導体層
およびコンタクト層を形成する工程と、コンタクト膜の
親水化処理により形成された薄膜は、半導体層およびコ
ンタクト層形成後、除去される工程と、除去された後、
制御電極、絶縁膜、半導体層と共に薄膜トランジスタの
一部を構成する一対の電極を、コンタクト膜上に形成す
る工程と、一対の電極をマスクとしてコンタクト層をエ
ッチングする工程を含むものである。
と、制御電極上に絶縁膜、半導体膜、コンタクト膜を連
続して成膜する工程と、コンタクト膜を成膜後、コンタ
クト膜の表面を窒化処理あるいは酸化処理してコンタク
ト膜の表面を親水化する工程と、レジストを形成し、半
導体膜およびコンタクト膜をパターニングして半導体層
およびコンタクト層を形成する工程と、コンタクト膜の
親水化処理により形成された薄膜は、半導体層およびコ
ンタクト層形成後、除去される工程と、除去された後、
制御電極、絶縁膜、半導体層と共に薄膜トランジスタの
一部を構成する一対の電極を、コンタクト膜上に形成す
る工程と、一対の電極をマスクとしてコンタクト層をエ
ッチングする工程を含むものである。
【０００９】
実施の形態１．以下、この発明の一実施の形態であるＴ
ＦＴの製造方法を図について説明する。図１は本発明の
実施の形態１によるＴＦＴの製造工程途中の状態を示す
断面図である。図において、１は絶縁性基板、２は絶縁
性基板１上に形成された制御電極（本実施の形態ではゲ
ート電極）、３はゲート電極２を覆うように形成された
ゲート絶縁膜、４ａはゲート絶縁膜３を介してゲート電
極２上に形成される半導体層を構成するａ−Ｓｉ：Ｈ
（水素原子が添加されたアモルファスシリコン）膜、５
ａは半導体層上に形成されるオーミックコンタクト層を
構成するｎ+ ａ−Ｓｉ：Ｈ膜、６はｎ+ ａ−Ｓｉ：Ｈ膜
５ａの表面層に形成された窒化珪素膜である。
ＦＴの製造方法を図について説明する。図１は本発明の
実施の形態１によるＴＦＴの製造工程途中の状態を示す
断面図である。図において、１は絶縁性基板、２は絶縁
性基板１上に形成された制御電極（本実施の形態ではゲ
ート電極）、３はゲート電極２を覆うように形成された
ゲート絶縁膜、４ａはゲート絶縁膜３を介してゲート電
極２上に形成される半導体層を構成するａ−Ｓｉ：Ｈ
（水素原子が添加されたアモルファスシリコン）膜、５
ａは半導体層上に形成されるオーミックコンタクト層を
構成するｎ+ ａ−Ｓｉ：Ｈ膜、６はｎ+ ａ−Ｓｉ：Ｈ膜
５ａの表面層に形成された窒化珪素膜である。
【００１０】次に、製造工程を説明する。まず絶縁性基
板１上に導電性薄膜を形成した後、写真製版工程により
導電性薄膜をパターニングし、ゲート電極２を形成す
る。次にプラズマＣＶＤ法により、ゲート絶縁膜３、次
にａ−Ｓｉ：Ｈ膜４ａ、次にｎ+ ａ−Ｓｉ：Ｈ膜５ａを
連続して成膜する。このとき、ゲート絶縁膜３は単層膜
構造あるいは多層膜構造のどちらでもよいが、ＴＦＴの
特性および配線容量を考慮して、全膜厚が３００ｎｍ〜
５００ｎｍ程度になるよう形成する。また、ａ−Ｓｉ：
Ｈ膜４ａは１００ｎｍ〜３００ｎｍ程度、ｎ+ ａ−Ｓ
ｉ：Ｈ膜５ａは２０ｎｍ〜５０ｎｍ程度に形成する。ゲ
ート絶縁膜３、ａ−Ｓｉ：Ｈ膜４ａ、およびにｎ+ ａ−
Ｓｉ：Ｈ膜５ａを成膜後、同じ成膜装置を用い連続し
て、Ｎ2 ガスを５ＳＬＭ流しながら、リアクター内の圧
力を１. ５ｍｂａｒｒに保ち、５０Ｗの高周波をかけて
３０ｓｅｃ以上放電させる。このようなＮ2 ガスプラズ
マで放電させた後には、ｎ+ ａ−Ｓｉ：Ｈ膜５ａの表面
層に極めて薄い窒化珪素膜６が形成される。
板１上に導電性薄膜を形成した後、写真製版工程により
導電性薄膜をパターニングし、ゲート電極２を形成す
る。次にプラズマＣＶＤ法により、ゲート絶縁膜３、次
にａ−Ｓｉ：Ｈ膜４ａ、次にｎ+ ａ−Ｓｉ：Ｈ膜５ａを
連続して成膜する。このとき、ゲート絶縁膜３は単層膜
構造あるいは多層膜構造のどちらでもよいが、ＴＦＴの
特性および配線容量を考慮して、全膜厚が３００ｎｍ〜
５００ｎｍ程度になるよう形成する。また、ａ−Ｓｉ：
Ｈ膜４ａは１００ｎｍ〜３００ｎｍ程度、ｎ+ ａ−Ｓ
ｉ：Ｈ膜５ａは２０ｎｍ〜５０ｎｍ程度に形成する。ゲ
ート絶縁膜３、ａ−Ｓｉ：Ｈ膜４ａ、およびにｎ+ ａ−
Ｓｉ：Ｈ膜５ａを成膜後、同じ成膜装置を用い連続し
て、Ｎ2 ガスを５ＳＬＭ流しながら、リアクター内の圧
力を１. ５ｍｂａｒｒに保ち、５０Ｗの高周波をかけて
３０ｓｅｃ以上放電させる。このようなＮ2 ガスプラズ
マで放電させた後には、ｎ+ ａ−Ｓｉ：Ｈ膜５ａの表面
層に極めて薄い窒化珪素膜６が形成される。
【００１１】次に、ａ−Ｓｉ：Ｈ膜４ａおよびｎ+ ａ−
Ｓｉ：Ｈ膜５ａを島状にパターニングし、半導体層およ
びオーミックコンタクト層を形成するために、ｎ+ ａ−
Ｓｉ：Ｈ膜５ａの表面層に形成された窒化珪素膜６上
に、写真製版工程によりレジストパターンを形成する。
このとき、窒化珪素膜６は親水性であるため、フォトレ
ジスト塗布前のウェット洗浄後の乾燥工程において、乾
燥シミの発生を抑制することができる。その後、従来と
同様の方法により導電性薄膜を形成した後、写真製版工
程によりパターニングして半導体層と共に薄膜トランジ
スタの一部を構成する一対の電極（図示せず）を形成
し、次にこの一対の電極をマスクとしてオーミックコン
タクト層をエッチングしてＴＦＴを形成する。
Ｓｉ：Ｈ膜５ａを島状にパターニングし、半導体層およ
びオーミックコンタクト層を形成するために、ｎ+ ａ−
Ｓｉ：Ｈ膜５ａの表面層に形成された窒化珪素膜６上
に、写真製版工程によりレジストパターンを形成する。
このとき、窒化珪素膜６は親水性であるため、フォトレ
ジスト塗布前のウェット洗浄後の乾燥工程において、乾
燥シミの発生を抑制することができる。その後、従来と
同様の方法により導電性薄膜を形成した後、写真製版工
程によりパターニングして半導体層と共に薄膜トランジ
スタの一部を構成する一対の電極（図示せず）を形成
し、次にこの一対の電極をマスクとしてオーミックコン
タクト層をエッチングしてＴＦＴを形成する。
【００１２】この発明によれば、ＴＦＴの半導体層を構
成するａ−Ｓｉ：Ｈ膜４ａとオーミックコンタクト層を
構成するｎ+ ａ−Ｓｉ：Ｈ膜５ａを成膜後、ａ−Ｓｉ：
Ｈ膜４ａとｎ+ ａ−Ｓｉ：Ｈ膜５ａを成膜した装置内
で、連続して比較的安価なＮ2ガスを用いてプラズマ放
電を行い、ｎ+ ａ−Ｓｉ：Ｈ膜５ａの表面層に、親水性
を有する極めて薄い窒化珪素膜６を形成することによ
り、ｎ+ ａ−Ｓｉ：Ｈ膜５ａパターニングのためのフォ
トレジスト塗布前のウェット洗浄後の乾燥工程におい
て、乾燥シミの発生を防止し、乾燥シミによるオーミッ
クコンタクト層（ｎ+ａ−Ｓｉ：Ｈ膜）のエッチング残
さの発生を防止することができる。また、窒化珪素膜６
は極めて薄いため、ＴＦＴ特性にはほとんど影響を与え
ない。
成するａ−Ｓｉ：Ｈ膜４ａとオーミックコンタクト層を
構成するｎ+ ａ−Ｓｉ：Ｈ膜５ａを成膜後、ａ−Ｓｉ：
Ｈ膜４ａとｎ+ ａ−Ｓｉ：Ｈ膜５ａを成膜した装置内
で、連続して比較的安価なＮ2ガスを用いてプラズマ放
電を行い、ｎ+ ａ−Ｓｉ：Ｈ膜５ａの表面層に、親水性
を有する極めて薄い窒化珪素膜６を形成することによ
り、ｎ+ ａ−Ｓｉ：Ｈ膜５ａパターニングのためのフォ
トレジスト塗布前のウェット洗浄後の乾燥工程におい
て、乾燥シミの発生を防止し、乾燥シミによるオーミッ
クコンタクト層（ｎ+ａ−Ｓｉ：Ｈ膜）のエッチング残
さの発生を防止することができる。また、窒化珪素膜６
は極めて薄いため、ＴＦＴ特性にはほとんど影響を与え
ない。
【００１３】実施の形態２．実施の形態１では、ｎ+ ａ
−Ｓｉ：Ｈ膜５ａ成膜後、同じ成膜装置において、Ｎ2
ガスプラズマ放電によりｎ+ ａ−Ｓｉ：Ｈ膜５ａ表面層
に窒化珪素膜６を形成したが、Ｎ2 とＨｅの混合ガスプ
ラズマ放電によりｎ+ ａ−Ｓｉ：Ｈ膜の表面層に窒化珪
素膜を形成することによっても、実施の形態１と同様の
効果が得られると共に、Ｈｅガスプラズマは、静電気除
去効果も有するため、ｎ+ ａ−Ｓｉ：Ｈ膜の静電気除去
を同時に行うことができる。Ｎ2 とＨｅの混合ガスプラ
ズマ放電の条件は、例えばＮ2 ガスを１ＳＬＭおよびＨ
ｅガスを４ＳＬＭ流しながら、リアクター内の圧力を
１. ５ｍｂａｒｒに保ち、５０Ｗの高周波をかけて３０
ｓｅｃ以上放電させる。
−Ｓｉ：Ｈ膜５ａ成膜後、同じ成膜装置において、Ｎ2
ガスプラズマ放電によりｎ+ ａ−Ｓｉ：Ｈ膜５ａ表面層
に窒化珪素膜６を形成したが、Ｎ2 とＨｅの混合ガスプ
ラズマ放電によりｎ+ ａ−Ｓｉ：Ｈ膜の表面層に窒化珪
素膜を形成することによっても、実施の形態１と同様の
効果が得られると共に、Ｈｅガスプラズマは、静電気除
去効果も有するため、ｎ+ ａ−Ｓｉ：Ｈ膜の静電気除去
を同時に行うことができる。Ｎ2 とＨｅの混合ガスプラ
ズマ放電の条件は、例えばＮ2 ガスを１ＳＬＭおよびＨ
ｅガスを４ＳＬＭ流しながら、リアクター内の圧力を
１. ５ｍｂａｒｒに保ち、５０Ｗの高周波をかけて３０
ｓｅｃ以上放電させる。
【００１４】実施の形態３．実施の形態１では、ｎ+ ａ
−Ｓｉ：Ｈ膜５ａ成膜後、同じ成膜装置において、Ｎ2
ガスプラズマ放電によりｎ+ ａ−Ｓｉ：Ｈ膜５ａ表面層
に窒化珪素膜６を形成したが、図２に示すように、Ｏ2
ガスプラズマ放電により、ｎ+ ａ−Ｓｉ：Ｈ膜５ａの表
面層に酸化珪素膜７を形成することによっても、実施の
形態１と同様の効果が得られる。Ｏ2 ガスプラズマ放電
の条件は、例えばＯ2 ガスを５ＳＬＭ流しながら、リア
クター内の圧力を１. ５ｍｂａｒｒに保ち、５０Ｗの高
周波をかけて３０ｓｅｃ以上放電させる。なお、実施の
形態１および２で示した窒化珪素膜６および本実施の形
態による酸化珪素膜７は、一対の電極形成前に、バッフ
ァードフッ酸処理により除去してもよい。
−Ｓｉ：Ｈ膜５ａ成膜後、同じ成膜装置において、Ｎ2
ガスプラズマ放電によりｎ+ ａ−Ｓｉ：Ｈ膜５ａ表面層
に窒化珪素膜６を形成したが、図２に示すように、Ｏ2
ガスプラズマ放電により、ｎ+ ａ−Ｓｉ：Ｈ膜５ａの表
面層に酸化珪素膜７を形成することによっても、実施の
形態１と同様の効果が得られる。Ｏ2 ガスプラズマ放電
の条件は、例えばＯ2 ガスを５ＳＬＭ流しながら、リア
クター内の圧力を１. ５ｍｂａｒｒに保ち、５０Ｗの高
周波をかけて３０ｓｅｃ以上放電させる。なお、実施の
形態１および２で示した窒化珪素膜６および本実施の形
態による酸化珪素膜７は、一対の電極形成前に、バッフ
ァードフッ酸処理により除去してもよい。
【００１５】実施の形態４．実施の形態１、２および３
と同様の方法により形成されたＴＦＴと、このＴＦＴを
構成する一対の電極のいずれか一方と電気的に接続され
た画素電極を、絶縁性基板上にマトリクス状に配列する
ことにより構成されたＴＦＴアレイ基板と、他の絶縁性
基板上に対向電極等が形成された対向基板を対向させ、
この間に液晶を挟持することにより液晶表示素子を構成
する。本実施の形態によれば、ＴＦＴのオーミックコン
タクト層を構成するａ−Ｓｉ：Ｈ膜の表面層に、親水性
を有する極めて薄い窒化珪素膜あるいは酸化珪素膜を形
成することにより、ｎ+ ａ−Ｓｉ：Ｈ膜上への乾燥シミ
の発生を防止して、乾燥シミによるオーミックコンタク
ト層（ｎ+ ａ−Ｓｉ：Ｈ膜）のエッチング残さの発生を
防止することができると共に、窒化珪素膜および酸化珪
素膜によるＴＦＴ特性および液晶駆動素子としての特性
において悪影響のない信頼性の高い薄膜トランジスタを
搭載した、信頼性の高い液晶表示装置を高歩留りで得る
ことができる。
と同様の方法により形成されたＴＦＴと、このＴＦＴを
構成する一対の電極のいずれか一方と電気的に接続され
た画素電極を、絶縁性基板上にマトリクス状に配列する
ことにより構成されたＴＦＴアレイ基板と、他の絶縁性
基板上に対向電極等が形成された対向基板を対向させ、
この間に液晶を挟持することにより液晶表示素子を構成
する。本実施の形態によれば、ＴＦＴのオーミックコン
タクト層を構成するａ−Ｓｉ：Ｈ膜の表面層に、親水性
を有する極めて薄い窒化珪素膜あるいは酸化珪素膜を形
成することにより、ｎ+ ａ−Ｓｉ：Ｈ膜上への乾燥シミ
の発生を防止して、乾燥シミによるオーミックコンタク
ト層（ｎ+ ａ−Ｓｉ：Ｈ膜）のエッチング残さの発生を
防止することができると共に、窒化珪素膜および酸化珪
素膜によるＴＦＴ特性および液晶駆動素子としての特性
において悪影響のない信頼性の高い薄膜トランジスタを
搭載した、信頼性の高い液晶表示装置を高歩留りで得る
ことができる。
【００１６】
【発明の効果】以上のように、この発明によれば、薄膜
トランジスタの半導体層およびオーミックコンタクト層
を構成するａ−Ｓｉ：Ｈ膜およびｎ+ ａ−Ｓｉ：Ｈ膜を
成膜後、ｎ+ ａ−Ｓｉ：Ｈ膜の表面に窒化処理あるいは
酸化処理による親水化処理を施すようにしたため、オー
ミックコンタクト層形成用装置と同じ成膜装置で処理す
ることができ、信頼性の高い薄膜トランジスタを生産性
を低下させずに高歩留りで製造することができる。ま
た、比較的安価なＮ2 ガスを用い親水化処理を施すこと
ができる。また、親水化処理と同時に静電気除去を行う
ことができる。また、オーミックコンタクト層を構成す
るｎ+ ａ−Ｓｉ：Ｈ膜のエッチング残さを有しないと共
に、ｎ+ ａ−Ｓｉ：Ｈ膜の親水化処理のために形成され
た窒化珪素膜および酸化珪素膜によるＴＦＴ特性および
液晶駆動素子としての特性において悪影響のない信頼性
の高い薄膜トランジスタを搭載した、信頼性の高い液晶
表示装置を高歩留りで得ることができる。
トランジスタの半導体層およびオーミックコンタクト層
を構成するａ−Ｓｉ：Ｈ膜およびｎ+ ａ−Ｓｉ：Ｈ膜を
成膜後、ｎ+ ａ−Ｓｉ：Ｈ膜の表面に窒化処理あるいは
酸化処理による親水化処理を施すようにしたため、オー
ミックコンタクト層形成用装置と同じ成膜装置で処理す
ることができ、信頼性の高い薄膜トランジスタを生産性
を低下させずに高歩留りで製造することができる。ま
た、比較的安価なＮ2 ガスを用い親水化処理を施すこと
ができる。また、親水化処理と同時に静電気除去を行う
ことができる。また、オーミックコンタクト層を構成す
るｎ+ ａ−Ｓｉ：Ｈ膜のエッチング残さを有しないと共
に、ｎ+ ａ−Ｓｉ：Ｈ膜の親水化処理のために形成され
た窒化珪素膜および酸化珪素膜によるＴＦＴ特性および
液晶駆動素子としての特性において悪影響のない信頼性
の高い薄膜トランジスタを搭載した、信頼性の高い液晶
表示装置を高歩留りで得ることができる。
【図１】 この発明の実施の形態１による薄膜トランジ
スタ製造工程途中の状態を示す断面図である。
スタ製造工程途中の状態を示す断面図である。
【図２】 この発明の実施の形態３による薄膜トランジ
スタ製造工程途中の状態を示す断面図である。
スタ製造工程途中の状態を示す断面図である。
【図３】 従来のこの種薄膜トランジスタを搭載したＴ
ＦＴアレイ基板を示す断面図である。
ＦＴアレイ基板を示す断面図である。
【図４】 従来の薄膜トランジスタ製造工程途中の状態
を示す断面図である。
を示す断面図である。
１ 絶縁性基板、２ ゲート電極、３ ゲート絶縁膜、
４ａ ａ−Ｓｉ：Ｈ膜、５ａ ｎ+ ａ−Ｓｉ：Ｈ膜、６
窒化珪素膜、７ 酸化珪素膜。
４ａ ａ−Ｓｉ：Ｈ膜、５ａ ｎ+ ａ−Ｓｉ：Ｈ膜、６
窒化珪素膜、７ 酸化珪素膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野口 和彦 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (72)発明者 薮下 宏二 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (72)発明者 久保田 健 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (56)参考文献 特開 昭63−308384（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336 G02F 1/1368
Claims (5)
- 【請求項１】 基板上に制御電極を形成する工程と、 上記制御電極上に絶縁膜、半導体膜、コンタクト膜を連
続して成膜する工程と、上記コンタクト膜を成膜後、上
記コンタクト膜の表面を窒化処理あるいは酸化処理して
上記コンタクト膜の表面を親水化する工程と、 レジストを形成し、上記半導体膜およびコンタクト膜を
パターニングして半導体層およびコンタクト層を形成す
る工程と、上記制御電極、上記絶縁膜、 上記半導体層と共に薄膜ト
ランジスタの一部を構成する一対の電極を、窒化処理あ
るいは酸化処理した上記コンタクト層上に形成する工程
と、 上記一対の電極をマスクとして上記コンタクト層をエッ
チングする工程を含むことを特徴とする薄膜トランジス
タの製造方法。 - 【請求項２】 コンタクト膜の表面の窒化処理は、Ｎ2
ガスプラズマによる処理であることを特徴とする請求項
１記載の薄膜トランジスタの製造方法。 - 【請求項３】 コンタクト膜の表面の窒化処理は、Ｎ2
とＨｅ混合ガスプラズマによる処理であることを特徴と
する請求項１記載の薄膜トランジスタの製造方法。 - 【請求項４】 コンタクト膜の表面の酸化処理は、Ｏ2
ガスプラズマによる処理であることを特徴とする請求項
１記載の薄膜トランジスタの製造方法。 - 【請求項５】 基板上に制御電極を形成する工程と、 上記制御電極上に絶縁膜、半導体膜、コンタクト膜を連
続して成膜する工程と、上記コンタクト膜を成膜後、上
記コンタクト膜の表面を窒化処理あるいは酸化処理して
上記コンタクト膜の表面を親水化する工程と、 レジストを形成し、上記半導体膜およびコンタクト膜を
パターニングして半導体層およびコンタクト層を形成す
る工程と、 上記 コンタクト膜の親水化処理により形成された薄膜
は、上記半導体層およびコンタクト層形成後、除去され
る工程と、 除去された後、上記制御電極、上記絶縁膜、上記半導体
層と共に薄膜トランジスタの一部を構成する一対の電極
を、上記コンタクト膜上に形成する工程と、 上記一対の電極をマスクとしてコンタクト層をエッチン
グする工程を含むことを特徴とする薄膜トランジスタの
製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28829997A JP3288615B2 (ja) | 1997-10-21 | 1997-10-21 | 薄膜トランジスタの製造方法 |
| KR1019980036469A KR100334003B1 (ko) | 1997-10-21 | 1998-09-04 | 액정표시장치와이것에사용되는박막트랜지스터의제조방법 |
| TW087116213A TW383506B (en) | 1997-10-21 | 1998-09-30 | Liquid crystal device and method for making thin film transistor for use in such liquid crystal device |
| US09/166,175 US6236062B1 (en) | 1997-10-21 | 1998-10-05 | Liquid crystal display and thin film transistor with capacitive electrode structure |
| US09/778,786 US6399428B2 (en) | 1997-10-21 | 2001-02-01 | Liquid crystal display and manufacturing process of thin film transistor used therein |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28829997A JP3288615B2 (ja) | 1997-10-21 | 1997-10-21 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11121759A JPH11121759A (ja) | 1999-04-30 |
| JP3288615B2 true JP3288615B2 (ja) | 2002-06-04 |
Family
ID=17728374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28829997A Expired - Lifetime JP3288615B2 (ja) | 1997-10-21 | 1997-10-21 | 薄膜トランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6236062B1 (ja) |
| JP (1) | JP3288615B2 (ja) |
| KR (1) | KR100334003B1 (ja) |
| TW (1) | TW383506B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3288615B2 (ja) * | 1997-10-21 | 2002-06-04 | 株式会社アドバンスト・ディスプレイ | 薄膜トランジスタの製造方法 |
| JP2001021919A (ja) * | 1999-07-07 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| TW447138B (en) * | 2000-04-28 | 2001-07-21 | Unipac Optoelectronics Corp | Manufacturing method of thin-film transistor |
| JP3791517B2 (ja) * | 2002-10-31 | 2006-06-28 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR100683149B1 (ko) * | 2003-03-31 | 2007-02-15 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자용 어레이기판의 스트레스 제거방법 |
| KR101184640B1 (ko) | 2006-03-15 | 2012-09-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101240652B1 (ko) * | 2006-04-24 | 2013-03-08 | 삼성디스플레이 주식회사 | 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101257811B1 (ko) * | 2006-06-30 | 2013-04-29 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| CN100583443C (zh) * | 2007-06-08 | 2010-01-20 | 北京京东方光电科技有限公司 | 一种薄膜晶体管结构及其制备方法 |
| KR101628254B1 (ko) * | 2009-09-21 | 2016-06-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
| KR20110134685A (ko) * | 2010-06-09 | 2011-12-15 | 삼성모바일디스플레이주식회사 | 표시 장치 및 그 제조 방법 |
| US20130017659A1 (en) * | 2011-07-11 | 2013-01-17 | United Microelectronics Corp. | Fabricating method of semiconductor device |
| CN110120427A (zh) * | 2019-04-28 | 2019-08-13 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管结构 |
| CN111383998B (zh) * | 2020-03-18 | 2022-07-29 | Tcl华星光电技术有限公司 | 阵列基板及其制作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63308384A (ja) | 1987-06-10 | 1988-12-15 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH02148729A (ja) * | 1988-11-29 | 1990-06-07 | Oki Electric Ind Co Ltd | エッチング方法 |
| JPH0719777B2 (ja) * | 1990-08-10 | 1995-03-06 | 株式会社半導体プロセス研究所 | 半導体装置の製造方法 |
| JP3529153B2 (ja) * | 1993-03-04 | 2004-05-24 | 三星電子株式会社 | 液晶表示装置及びその製造方法 |
| KR100204071B1 (ko) * | 1995-08-29 | 1999-06-15 | 구자홍 | 박막트랜지스터-액정표시장치 및 제조방법 |
| JP3288615B2 (ja) * | 1997-10-21 | 2002-06-04 | 株式会社アドバンスト・ディスプレイ | 薄膜トランジスタの製造方法 |
-
1997
- 1997-10-21 JP JP28829997A patent/JP3288615B2/ja not_active Expired - Lifetime
-
1998
- 1998-09-04 KR KR1019980036469A patent/KR100334003B1/ko not_active IP Right Cessation
- 1998-09-30 TW TW087116213A patent/TW383506B/zh not_active IP Right Cessation
- 1998-10-05 US US09/166,175 patent/US6236062B1/en not_active Expired - Lifetime
-
2001
- 2001-02-01 US US09/778,786 patent/US6399428B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6236062B1 (en) | 2001-05-22 |
| KR100334003B1 (ko) | 2002-09-18 |
| KR19990036617A (ko) | 1999-05-25 |
| TW383506B (en) | 2000-03-01 |
| JPH11121759A (ja) | 1999-04-30 |
| US20010007358A1 (en) | 2001-07-12 |
| US6399428B2 (en) | 2002-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE39211E1 (en) | Method for manufacturing a liquid crystal display | |
| KR100375435B1 (ko) | 박막트랜지스터의제조방법및이것을이용한액정표시장치 | |
| US6339230B1 (en) | Method for manufacturing a liquid crystal display | |
| US6235559B1 (en) | Thin film transistor with carbonaceous gate dielectric | |
| JP2637078B2 (ja) | 転倒薄膜電界効果トランジスタのゲート電極材料を沈積する方法 | |
| JP4169896B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP3288615B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20100213463A1 (en) | Thin film transistor array substrate and method for manufacturing the same | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| JPH0669233A (ja) | 半導体装置の製造方法 | |
| JP3975014B2 (ja) | 液晶表示装置の製造方法 | |
| JPH0862628A (ja) | 液晶表示素子およびその製造方法 | |
| JPH11352515A (ja) | 液晶表示装置およびその製造方法 | |
| US6890856B2 (en) | Method for eliminating process byproduct during fabrication of liquid crystal display | |
| JPH1082997A (ja) | アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置 | |
| JP2003172949A (ja) | 表示装置用アレイ基板の製造方法 | |
| JPS63284523A (ja) | 薄膜トランジスタアレ−の製造方法 | |
| JPH0732255B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS63284524A (ja) | 薄膜トランジスタアレ−の製造方法 | |
| JPH0527261A (ja) | アクテイブマトリクス基板の製造方法 | |
| JP2004165286A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0254577A (ja) | 薄膜トランジスタの製造方法 | |
| JP4402684B2 (ja) | アクティブマトリクス基板のコンタクトホール形成方法 | |
| JPS62299035A (ja) | 半導体装置の製造方法 | |
| JPH0743734A (ja) | Ｉｔｏパターニング層の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120315 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130315 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130315 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140315 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |