JPH0743734A - Ｉｔｏパターニング層の形成方法 - Google Patents
Ｉｔｏパターニング層の形成方法Info
- Publication number
- JPH0743734A JPH0743734A JP20478593A JP20478593A JPH0743734A JP H0743734 A JPH0743734 A JP H0743734A JP 20478593 A JP20478593 A JP 20478593A JP 20478593 A JP20478593 A JP 20478593A JP H0743734 A JPH0743734 A JP H0743734A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ito
- silicon nitride
- silicon
- patterning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 幅６μｍ以下の微細線幅のＩＴＯパターニン
グ層を窒化シリコン層上に形成する。 【構成】 ガラス基板１上に、Ｃｒ電極２を形成し、そ
の上に、ＳｉＮｘ層３、ａ−Ｓｉ：Ｈ層４、ｎ＋Ｓｉ：
Ｈ層５、をそれぞれＣＶＤ法によって形成する。この上
にレジスト剤を塗布し、所定のパターンをもったフォト
マスクを用いて露光、現像を行い、一部分にのみレジス
ト層６を残し、ＳＦ６ガスを用いたドライエッチングを
行い、ＳｉＮｘ層３を部分的に露出させる。ここで、酸
素プラズマ処理を行い、ＳｉＮｘ層３の露出面を平滑化
し、その上にＩＴＯ層を形成し、これを微細線パターン
にパターニングする。平滑化工程により、ＳｉＮｘ層３
とＩＴＯ層との密着度が向上し、幅６μｍ以下のＩＴＯ
パターニング層を形成しても剥離することはない。
グ層を窒化シリコン層上に形成する。 【構成】 ガラス基板１上に、Ｃｒ電極２を形成し、そ
の上に、ＳｉＮｘ層３、ａ−Ｓｉ：Ｈ層４、ｎ＋Ｓｉ：
Ｈ層５、をそれぞれＣＶＤ法によって形成する。この上
にレジスト剤を塗布し、所定のパターンをもったフォト
マスクを用いて露光、現像を行い、一部分にのみレジス
ト層６を残し、ＳＦ６ガスを用いたドライエッチングを
行い、ＳｉＮｘ層３を部分的に露出させる。ここで、酸
素プラズマ処理を行い、ＳｉＮｘ層３の露出面を平滑化
し、その上にＩＴＯ層を形成し、これを微細線パターン
にパターニングする。平滑化工程により、ＳｉＮｘ層３
とＩＴＯ層との密着度が向上し、幅６μｍ以下のＩＴＯ
パターニング層を形成しても剥離することはない。
Description
【０００１】
【産業上の利用分野】本発明はＩＴＯパターニング層の
形成方法、特に、幅が６μｍ以下の細線を含むＩＴＯパ
ターニング層を形成する方法に関する。
形成方法、特に、幅が６μｍ以下の細線を含むＩＴＯパ
ターニング層を形成する方法に関する。
【０００２】
【従来の技術】導電性をもった透明な材料として、ＩＴ
Ｏ（Indium Tin Oxide）は、種々の電子デバイスに用い
られている。たとえば、液晶ディスプレイ駆動用のアク
ティブマトリクス基板では、透明な電極としての性質を
もつＩＴＯは、表示電極として基板上に形成されてい
る。すなわち、アクティブマトリクス基板上に定義され
た個々の画素ごとに、１枚のＩＴＯ表示電極が形成さ
れ、個々の表示電極には電荷を出し入れするためのスイ
ッチング素子が接続される。通常、このスイッチング素
子としては、シリコンを用いた半導体トランジスタ素子
が利用されている。
Ｏ（Indium Tin Oxide）は、種々の電子デバイスに用い
られている。たとえば、液晶ディスプレイ駆動用のアク
ティブマトリクス基板では、透明な電極としての性質を
もつＩＴＯは、表示電極として基板上に形成されてい
る。すなわち、アクティブマトリクス基板上に定義され
た個々の画素ごとに、１枚のＩＴＯ表示電極が形成さ
れ、個々の表示電極には電荷を出し入れするためのスイ
ッチング素子が接続される。通常、このスイッチング素
子としては、シリコンを用いた半導体トランジスタ素子
が利用されている。
【０００３】
【発明が解決しようとする課題】上述したように、液晶
ディスプレイ駆動用の一般的なアクティブマトリクス基
板では、表示電極としてＩＴＯ層が利用され、スイッチ
ング素子としてシリコン半導体のトランジスタ素子が利
用されている。このため、基板上には、シリコンの半導
体層とＩＴＯ層とが重なり合った多層構造が形成され
る。具体的には、ガラス基板の上に窒化シリコン層およ
びシリコン層を形成し、シリコン層をエッチングにより
パターニングした後、ＩＴＯ層を形成し、これをパター
ニングすることになる。ところが、このようなプロセス
でＩＴＯ層を形成すると、窒化シリコン層とＩＴＯ層と
の界面における両層の接合が不完全となり、形成された
ＩＴＯ層は非常に剥離しやすい状態となる。特に、近年
の電子デバイスの高集積化に伴い、ＩＴＯ層のうちの配
線層として利用される部分については、数μｍ程度の線
幅の微細パターンを形成することが要求されるようにな
ってきている。また、配線層の寄生容量を低減させるた
めにも、配線層の線幅はできるだけ細くすることが望ま
れている。しかしながら、従来のＩＴＯパターニング層
の形成方法では、窒化シリコン層上に形成されたＩＴＯ
層は非常に剥離しやすくなるため、線幅が６μｍ以下の
細線パターンを形成することは非常に困難であった。
ディスプレイ駆動用の一般的なアクティブマトリクス基
板では、表示電極としてＩＴＯ層が利用され、スイッチ
ング素子としてシリコン半導体のトランジスタ素子が利
用されている。このため、基板上には、シリコンの半導
体層とＩＴＯ層とが重なり合った多層構造が形成され
る。具体的には、ガラス基板の上に窒化シリコン層およ
びシリコン層を形成し、シリコン層をエッチングにより
パターニングした後、ＩＴＯ層を形成し、これをパター
ニングすることになる。ところが、このようなプロセス
でＩＴＯ層を形成すると、窒化シリコン層とＩＴＯ層と
の界面における両層の接合が不完全となり、形成された
ＩＴＯ層は非常に剥離しやすい状態となる。特に、近年
の電子デバイスの高集積化に伴い、ＩＴＯ層のうちの配
線層として利用される部分については、数μｍ程度の線
幅の微細パターンを形成することが要求されるようにな
ってきている。また、配線層の寄生容量を低減させるた
めにも、配線層の線幅はできるだけ細くすることが望ま
れている。しかしながら、従来のＩＴＯパターニング層
の形成方法では、窒化シリコン層上に形成されたＩＴＯ
層は非常に剥離しやすくなるため、線幅が６μｍ以下の
細線パターンを形成することは非常に困難であった。
【０００４】そこで本発明は、微細線幅のＩＴＯパター
ニング層を形成することのできる形成方法を提供するこ
とを目的とする。
ニング層を形成することのできる形成方法を提供するこ
とを目的とする。
【０００５】
【課題を解決するための手段】本発明は、窒化シリコン
層の上にシリコン層を形成する第１の段階と、このシリ
コン層をエッチングによりパターニングする第２の段階
と、その上にＩＴＯ層を形成する第３の段階と、このＩ
ＴＯ層をエッチングによりパターニングする第４の段階
と、を有するＩＴＯパターニング層の形成方法におい
て、第２の段階と第３の段階との間に、窒化シリコン層
の露出面を酸素プラズマにさらす酸素プラズマ処理を行
うようにしたものである。
層の上にシリコン層を形成する第１の段階と、このシリ
コン層をエッチングによりパターニングする第２の段階
と、その上にＩＴＯ層を形成する第３の段階と、このＩ
ＴＯ層をエッチングによりパターニングする第４の段階
と、を有するＩＴＯパターニング層の形成方法におい
て、第２の段階と第３の段階との間に、窒化シリコン層
の露出面を酸素プラズマにさらす酸素プラズマ処理を行
うようにしたものである。
【０００６】
【作 用】従来の方法によって線幅が６μｍ以下のＩＴ
Ｏパターニング層を形成することが困難であった理由
は、下地となる窒化シリコン層の露出面が粗い状態にな
っているためであると本願発明者は考えている。このよ
うに、窒化シリコン層の表面が粗くなるのは、その上に
形成されているシリコン層に対するエッチング処理を行
った際に、窒化シリコン層の露出面が損傷を受けたため
と考えられる。本発明の要点は、シリコン層に対するエ
ッチング処理を行った後、ＩＴＯ層の形成を行う前に、
酸素プラズマ処理を行うようにした点である。この酸素
プラズマ処理により、窒化シリコン層の露出面が平滑化
され、後にＩＴＯ層を形成した場合の密着性が向上す
る。このため、従来は困難であった線幅６μｍ以下の微
細なＩＴＯパターニング層を形成することができるよう
になる。
Ｏパターニング層を形成することが困難であった理由
は、下地となる窒化シリコン層の露出面が粗い状態にな
っているためであると本願発明者は考えている。このよ
うに、窒化シリコン層の表面が粗くなるのは、その上に
形成されているシリコン層に対するエッチング処理を行
った際に、窒化シリコン層の露出面が損傷を受けたため
と考えられる。本発明の要点は、シリコン層に対するエ
ッチング処理を行った後、ＩＴＯ層の形成を行う前に、
酸素プラズマ処理を行うようにした点である。この酸素
プラズマ処理により、窒化シリコン層の露出面が平滑化
され、後にＩＴＯ層を形成した場合の密着性が向上す
る。このため、従来は困難であった線幅６μｍ以下の微
細なＩＴＯパターニング層を形成することができるよう
になる。
【０００７】
【実施例】以下、本発明を図示する実施例に基づいて説
明する。ここでは、液晶ディスプレイ駆動用のアクティ
ブマトリクス基板を製造するプロセスに本発明を適用し
た実施例を示す。なお、以下の説明では説明の便宜上、
このアクティブマトリクス基板の一部分（１画素へ電荷
の出し入れを行うトランジスタ構造の一部分）の断面の
みを図示することにし、また、各部の実際の寸法比は無
視した図を示すことにする。
明する。ここでは、液晶ディスプレイ駆動用のアクティ
ブマトリクス基板を製造するプロセスに本発明を適用し
た実施例を示す。なお、以下の説明では説明の便宜上、
このアクティブマトリクス基板の一部分（１画素へ電荷
の出し入れを行うトランジスタ構造の一部分）の断面の
みを図示することにし、また、各部の実際の寸法比は無
視した図を示すことにする。
【０００８】まず、図１に示すように、ガラス基板１
（コーニング社製：製品番号７０５９、厚み１．１ｍ
ｍ）上に、厚み０．１μｍのＣｒ電極２を形成する。こ
れは、ガラス基板１の全面に０．１μｍの厚みのＣｒ層
をスパッタ法などにより堆積した後、パターニングを行
えばよい。このＣｒ電極２は、トランジスタ素子のゲー
ト電極として機能することになる。続いて、図２に示す
ように、窒化シリコン層３（ＳｉＮｘ）を厚み０．３μ
ｍ程度、水素添加アモルファスシリコン層４（ａ−Ｓ
ｉ：Ｈ）を厚み０．２μｍ程度、これにｎ型不純物を添
加したｎ＋シリコン層５（ｎ＋ａ−Ｓｉ：Ｈ）を厚み
０．０５μｍ程度、それぞれＣＶＤ法によって形成す
る。この上にレジスト剤を塗布し、所定のパターンをも
ったフォトマスクを用いて露光、現像を行い、図３に示
すように、一部分にのみレジスト層６を残す。そして、
このレジスト層６をマスクとして、ＳＦ６ガスを用いた
ドライエッチングを行い、ｎ＋シリコン層５およびシリ
コン層４の一部分だけを選択的にエッチング除去し、図
４に示す状態にする。
（コーニング社製：製品番号７０５９、厚み１．１ｍ
ｍ）上に、厚み０．１μｍのＣｒ電極２を形成する。こ
れは、ガラス基板１の全面に０．１μｍの厚みのＣｒ層
をスパッタ法などにより堆積した後、パターニングを行
えばよい。このＣｒ電極２は、トランジスタ素子のゲー
ト電極として機能することになる。続いて、図２に示す
ように、窒化シリコン層３（ＳｉＮｘ）を厚み０．３μ
ｍ程度、水素添加アモルファスシリコン層４（ａ−Ｓ
ｉ：Ｈ）を厚み０．２μｍ程度、これにｎ型不純物を添
加したｎ＋シリコン層５（ｎ＋ａ−Ｓｉ：Ｈ）を厚み
０．０５μｍ程度、それぞれＣＶＤ法によって形成す
る。この上にレジスト剤を塗布し、所定のパターンをも
ったフォトマスクを用いて露光、現像を行い、図３に示
すように、一部分にのみレジスト層６を残す。そして、
このレジスト層６をマスクとして、ＳＦ６ガスを用いた
ドライエッチングを行い、ｎ＋シリコン層５およびシリ
コン層４の一部分だけを選択的にエッチング除去し、図
４に示す状態にする。
【０００９】さて、従来は、このエッチング工程に続い
て、基板全面にＩＴＯをスパッタ法によって堆積し、こ
のＩＴＯ層に対して所定のパターニングを施していた。
しかしながら、このようにして形成したＩＴＯパターニ
ング層は、下地となる窒化シリコン層３との間の密着性
が低く、微小細線パターンの場合には、剥離しやすいと
いう問題が生じることは既に述べたとおりである。本願
発明者は、このような密着性の低下の原因は、上述のド
ライエッチング工程において、ＳＦ６ガスが窒化シリコ
ン層３の露出面に損傷を与えるためであると考えてい
る。すなわち、図４において、窒化シリコン層３の露出
面はエッチングガスによる損傷を受けているために、表
面が粗い状態になっているのである。そして、この粗い
面の上に直接ＩＴＯ層を形成したために、両層の密着度
が低下したものと思われる。そこで、本願発明者は、こ
の窒化シリコン層３の露出面を平滑化するための余分な
工程をここに挿入する着想に至ったのである。このよう
に、平滑化された窒化シリコン層３の上面にＩＴＯ層を
形成すれば、両層の密着度は向上し、微小細線パターン
を形成しても剥離するおそれがなくなる。
て、基板全面にＩＴＯをスパッタ法によって堆積し、こ
のＩＴＯ層に対して所定のパターニングを施していた。
しかしながら、このようにして形成したＩＴＯパターニ
ング層は、下地となる窒化シリコン層３との間の密着性
が低く、微小細線パターンの場合には、剥離しやすいと
いう問題が生じることは既に述べたとおりである。本願
発明者は、このような密着性の低下の原因は、上述のド
ライエッチング工程において、ＳＦ６ガスが窒化シリコ
ン層３の露出面に損傷を与えるためであると考えてい
る。すなわち、図４において、窒化シリコン層３の露出
面はエッチングガスによる損傷を受けているために、表
面が粗い状態になっているのである。そして、この粗い
面の上に直接ＩＴＯ層を形成したために、両層の密着度
が低下したものと思われる。そこで、本願発明者は、こ
の窒化シリコン層３の露出面を平滑化するための余分な
工程をここに挿入する着想に至ったのである。このよう
に、平滑化された窒化シリコン層３の上面にＩＴＯ層を
形成すれば、両層の密着度は向上し、微小細線パターン
を形成しても剥離するおそれがなくなる。
【００１０】露出面の平滑化を行うには、次のような酸
素プラズマ処理を行えばよい。本実施例では、日電アネ
ルバ社製のプラズマ処理装置（ＤＥＡ−５０６Ｔ）を用
い、真空チャンバ内に図４の状態の基板を入れ、到達真
空度５．０×１０−４Ｐａ、酸素圧力５Ｐａ、ＲＦ電力
５００Ｗ、という条件で１分間、各層の露出面を酸素プ
ラズマにさらす処理を行った。
素プラズマ処理を行えばよい。本実施例では、日電アネ
ルバ社製のプラズマ処理装置（ＤＥＡ−５０６Ｔ）を用
い、真空チャンバ内に図４の状態の基板を入れ、到達真
空度５．０×１０−４Ｐａ、酸素圧力５Ｐａ、ＲＦ電力
５００Ｗ、という条件で１分間、各層の露出面を酸素プ
ラズマにさらす処理を行った。
【００１１】この酸素プラズマ処理の後、レジスト層６
を除去し、ＩＴＯをスパッタ法により０．２μｍ程度堆
積し、図５に示すように、ＩＴＯ層７を形成する。上述
したように、窒化シリコン層３の露出面は平滑化されて
いるため、窒化シリコン層３とＩＴＯ層７との間の密着
性は非常に良好になる。この後、ＩＴＯ層７の上面にレ
ジスト剤を塗布し、所定のパターンをもったフォトマス
クを用いて露光、現像を行って一部分にのみレジスト層
を残し、このレジスト層をマスクとして用いてＩＴＯ層
７を部分的にエッチング除去する。具体的には、ＩＴＯ
用のエッチング液として、ＨＮＯ３，ＨＣｌ，Ｈ２Ｏ
を、０．０８：１：１の比で混合した溶液を用い、基板
全体をこのエッチング液に３０秒間浸すことによりエッ
チングを行った。
を除去し、ＩＴＯをスパッタ法により０．２μｍ程度堆
積し、図５に示すように、ＩＴＯ層７を形成する。上述
したように、窒化シリコン層３の露出面は平滑化されて
いるため、窒化シリコン層３とＩＴＯ層７との間の密着
性は非常に良好になる。この後、ＩＴＯ層７の上面にレ
ジスト剤を塗布し、所定のパターンをもったフォトマス
クを用いて露光、現像を行って一部分にのみレジスト層
を残し、このレジスト層をマスクとして用いてＩＴＯ層
７を部分的にエッチング除去する。具体的には、ＩＴＯ
用のエッチング液として、ＨＮＯ３，ＨＣｌ，Ｈ２Ｏ
を、０．０８：１：１の比で混合した溶液を用い、基板
全体をこのエッチング液に３０秒間浸すことによりエッ
チングを行った。
【００１２】なお、上述の工程では、酸素プラズマ処理
の後にレジスト層６を除去しているが、レジスト層６を
除去した後に酸素プラズマ処理を行うようにしてもかま
わない。
の後にレジスト層６を除去しているが、レジスト層６を
除去した後に酸素プラズマ処理を行うようにしてもかま
わない。
【００１３】以上のような工程により、微細線幅のＩＴ
Ｏパターニング層を形成することができた。具体的に
は、従来の方法では、５μｍ程度の線幅のＩＴＯ配線層
を形成した場合でも、サイドエッチングによる断線が生
じていたのに対し、本発明による方法では、３μｍ程度
の線幅のＩＴＯ配線層を形成した場合でも、断線は生じ
なかった。
Ｏパターニング層を形成することができた。具体的に
は、従来の方法では、５μｍ程度の線幅のＩＴＯ配線層
を形成した場合でも、サイドエッチングによる断線が生
じていたのに対し、本発明による方法では、３μｍ程度
の線幅のＩＴＯ配線層を形成した場合でも、断線は生じ
なかった。
【００１４】以上、本発明を、液晶ディスプレイ駆動用
のアクティブマトリクス基板を製造するプロセスについ
ての実施例に基づいて説明したが、本発明はこの実施例
のみに限定されるものではなく、この他にも種々の態様
で実施可能である。要するに、本発明は、窒化シリコン
層上にＩＴＯ層を形成する工程を含む製造プロセスであ
れば、どのようなプロセスにも適用可能である。
のアクティブマトリクス基板を製造するプロセスについ
ての実施例に基づいて説明したが、本発明はこの実施例
のみに限定されるものではなく、この他にも種々の態様
で実施可能である。要するに、本発明は、窒化シリコン
層上にＩＴＯ層を形成する工程を含む製造プロセスであ
れば、どのようなプロセスにも適用可能である。
【００１５】
【発明の効果】以上のとおり本発明に係るＩＴＯパター
ニング層の形成方法によれば、窒化シリコン層の露出面
を酸素プラズマ処理で平滑化した後、ＩＴＯ層を形成す
るようにしたため、窒化シリコン層とＩＴＯ層との密着
性が向上し、従来は困難であった線幅６μｍ以下の微細
なＩＴＯパターニング層を形成することができるように
なる。
ニング層の形成方法によれば、窒化シリコン層の露出面
を酸素プラズマ処理で平滑化した後、ＩＴＯ層を形成す
るようにしたため、窒化シリコン層とＩＴＯ層との密着
性が向上し、従来は困難であった線幅６μｍ以下の微細
なＩＴＯパターニング層を形成することができるように
なる。
【図１】ガラス基板１上にゲート電極として機能するＣ
ｒ電極２を形成した状態を示す断面図である。
ｒ電極２を形成した状態を示す断面図である。
【図２】図１に示す状態の上に、窒化シリコン層３、シ
リコン層４、ｎ＋シリコン層５、を形成した状態を示す
断面図である。
リコン層４、ｎ＋シリコン層５、を形成した状態を示す
断面図である。
【図３】図２に示す状態の上に、レジスト層６を形成し
た状態を示す断面図である。
た状態を示す断面図である。
【図４】図３に示す状態において、レジスト層６をマス
クとしてシリコン層４およびｎ＋シリコン層５をエッチ
ング除去した状態を示す断面図である。
クとしてシリコン層４およびｎ＋シリコン層５をエッチ
ング除去した状態を示す断面図である。
【図５】図４に示す状態において、酸素プラズマ処理を
行い、その後、ＩＴＯ層７を形成した状態を示す断面図
である。
行い、その後、ＩＴＯ層７を形成した状態を示す断面図
である。
１…ガラス基板 ２…Ｃｒ電極 ３…窒化シリコン層（ＳｉＮｘ） ４…水素添加アモルファスシリコン層（ａ−Ｓｉ：Ｈ） ５…ｎ型不純物を添加したｎ＋シリコン層（ｎ＋ａ−Ｓ
ｉ：Ｈ） ６…レジスト層 ７…ＩＴＯ層
ｉ：Ｈ） ６…レジスト層 ７…ＩＴＯ層
Claims (1)
- 【請求項１】 窒化シリコン層の上にシリコン層を形成
する第１の段階と、このシリコン層をエッチングにより
パターニングする第２の段階と、その上にＩＴＯ層を形
成する第３の段階と、このＩＴＯ層をエッチングにより
パターニングする第４の段階と、を有するＩＴＯパター
ニング層の形成方法において、 第２の段階と第３の段階との間に、窒化シリコン層の露
出面を酸素プラズマにさらす酸素プラズマ処理を行うこ
とを特徴とするＩＴＯパターニング層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20478593A JPH0743734A (ja) | 1993-07-27 | 1993-07-27 | Ｉｔｏパターニング層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20478593A JPH0743734A (ja) | 1993-07-27 | 1993-07-27 | Ｉｔｏパターニング層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0743734A true JPH0743734A (ja) | 1995-02-14 |
Family
ID=16496313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20478593A Pending JPH0743734A (ja) | 1993-07-27 | 1993-07-27 | Ｉｔｏパターニング層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0743734A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100488939B1 (ko) * | 2000-12-29 | 2005-05-11 | 비오이 하이디스 테크놀로지 주식회사 | 에프에프에스 모드 박막액정트랜지스터 액정표시소자제조방법 |
| KR100716304B1 (ko) * | 2005-06-30 | 2007-05-08 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 인쇄판 및 그의 제조 방법 |
-
1993
- 1993-07-27 JP JP20478593A patent/JPH0743734A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100488939B1 (ko) * | 2000-12-29 | 2005-05-11 | 비오이 하이디스 테크놀로지 주식회사 | 에프에프에스 모드 박막액정트랜지스터 액정표시소자제조방법 |
| KR100716304B1 (ko) * | 2005-06-30 | 2007-05-08 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 인쇄판 및 그의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6350995B1 (en) | Thin film transistor and manufacturing method therefore | |
| USRE40028E1 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR100403935B1 (ko) | 패턴형성방법 및 박막트랜지스터의 제조방법 | |
| KR100314201B1 (ko) | 박막트랜지스터형액정표시장치및그제조방법 | |
| US7335538B2 (en) | Method for manufacturing bottom substrate of liquid crystal display device | |
| JPH11133455A (ja) | 液晶表示装置の製造方法 | |
| US6236062B1 (en) | Liquid crystal display and thin film transistor with capacitive electrode structure | |
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US20040207791A1 (en) | Method of manufacturing IPS-LCD using 4-mask process | |
| KR20010010117A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| US6310666B1 (en) | Manufacturing method of liquid crystal display preventing RF discharge damage | |
| JP3425925B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0743734A (ja) | Ｉｔｏパターニング層の形成方法 | |
| KR19980075975A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| EP0936668B1 (en) | Method of producing thin film transistor | |
| JP2000029066A (ja) | 表示装置用アレイ基板、及びその製造方法 | |
| KR100705616B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| JP3528388B2 (ja) | トランジスタアレイの製造方法 | |
| KR100580397B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20060021531A (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR100507279B1 (ko) | 액정표시장치의 제조방법 | |
| KR20040046384A (ko) | 액정표시장치 및 그 제조방법 | |
| KR0161232B1 (ko) | 액티브 매트릭스 기판의 제조 방법 | |
| JPH05226658A (ja) | 薄膜トランジスタ |