JP3287321B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3287321B2 JP3287321B2 JP34466798A JP34466798A JP3287321B2 JP 3287321 B2 JP3287321 B2 JP 3287321B2 JP 34466798 A JP34466798 A JP 34466798A JP 34466798 A JP34466798 A JP 34466798A JP 3287321 B2 JP3287321 B2 JP 3287321B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- accessory
- patterns
- reticle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に係り、詳しくは、主パターンのほかに位置あわ
せを行うための位置合わせマークや、その位置合わせ精
度を測定する位置合わせ精度測定パターンや、マスクの
出来上がり寸法を計測する寸法測定パターン等が形成さ
れたレチクルを用いた半導体装置の製造方法に関する。
造方法に係り、詳しくは、主パターンのほかに位置あわ
せを行うための位置合わせマークや、その位置合わせ精
度を測定する位置合わせ精度測定パターンや、マスクの
出来上がり寸法を計測する寸法測定パターン等が形成さ
れたレチクルを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置等の製造においては多
数のパターニング工程を経て半導体装置が形成される。
各パターニング工程ではそれぞれ異なる種類のパターン
が形成されたレチクルを用いてフォトリソグラフィ技術
により、半導体集積回路等のパターンが形成される。こ
の場合、前工程で半導体基板に形成したパターンと当該
パターニング工程で用いるレチクルに形成されたパター
ンとの重ね合わせが精度良く行われることが重要であ
る。このパターン同士の重ね合わせを精度良く行うた
め、前工程で半導体基板に形成したパターンと位置あわ
せを行うためのアライメントマークや、その位置合わせ
精度を測定するパターンや、マスクの出来上がり寸法を
計測するパターン等が半導体集積回路等の主パターン以
外にレチクルに形成される。それぞれ目的に適したパタ
ーン形状となっている。一般に、このような半導体集積
回路以外のパターンをアクセサリパターンと呼び、チッ
プ化するときに切除される主パターン形成領域の周辺部
のダイシングライン内に形成される。
数のパターニング工程を経て半導体装置が形成される。
各パターニング工程ではそれぞれ異なる種類のパターン
が形成されたレチクルを用いてフォトリソグラフィ技術
により、半導体集積回路等のパターンが形成される。こ
の場合、前工程で半導体基板に形成したパターンと当該
パターニング工程で用いるレチクルに形成されたパター
ンとの重ね合わせが精度良く行われることが重要であ
る。このパターン同士の重ね合わせを精度良く行うた
め、前工程で半導体基板に形成したパターンと位置あわ
せを行うためのアライメントマークや、その位置合わせ
精度を測定するパターンや、マスクの出来上がり寸法を
計測するパターン等が半導体集積回路等の主パターン以
外にレチクルに形成される。それぞれ目的に適したパタ
ーン形状となっている。一般に、このような半導体集積
回路以外のパターンをアクセサリパターンと呼び、チッ
プ化するときに切除される主パターン形成領域の周辺部
のダイシングライン内に形成される。
【０００３】これらのアクセサリパターンは、上記した
ように半導体集積回路の製造過程や製造管理に必要不可
欠なパターンであり、数μｍから数十μｍの寸法で形成
される。従来例のレチクルに形成された種々のアクセサ
リパターンの構成を図８（ａ）乃至（ｃ）に示す。図８
（ａ）は四角形の透光領域１からなる位置合わせ精度測
定パターン１０１の上面図であり、図８（ｂ）は四角形
の透光領域１がマトリクス状に並んだ位置合わせマーク
１０２の上面図であり、図３（ｃ）はＦ字形状の透光領
域１からなる寸法測定パターン１０３の上面図である
ように半導体集積回路の製造過程や製造管理に必要不可
欠なパターンであり、数μｍから数十μｍの寸法で形成
される。従来例のレチクルに形成された種々のアクセサ
リパターンの構成を図８（ａ）乃至（ｃ）に示す。図８
（ａ）は四角形の透光領域１からなる位置合わせ精度測
定パターン１０１の上面図であり、図８（ｂ）は四角形
の透光領域１がマトリクス状に並んだ位置合わせマーク
１０２の上面図であり、図３（ｃ）はＦ字形状の透光領
域１からなる寸法測定パターン１０３の上面図である
【０００４】このようなアクセサリパターンの形成され
たレチクルを用いてシリンダ型スタックキャパシタを形
成する工程について、図９（ａ）乃至同図（f）を参照
して説明する。図９（ａ）の上の図、図９（ｂ）乃至図
１０（ｂ）はアクセサリ部の断面図である。図９（ａ）
の下の図は上面図であり、図中Ａ−Ａ線断面が図９
（ａ）の上の図に相当する。なお、セルトランジスタ部
の構造はよく知られているため図示していない。シリン
ダ型スタックキャパシタの形成工程として、まず、図９
（ａ）の上の図に示すように、シリコン基板１１上にシ
リコン酸化膜１２を成膜する。次いで、セルトランジス
タ部のシリコン酸化膜１２にプラグ用コンタクトホール
を形成する。さらにプラグ用コンタクトホール内に導電
膜を埋め込み、プラグコンタクトを形成する。このと
き、アクセサリ部では、図９（ａ）の下の図に示すよう
に、帯状の開口部１３が繋がって四角形の輪郭を形成
し、その開口部１３に導電膜１３ａが埋め込まれた位置
合わせ精度測定パターン１０１ａ等が形成される。
たレチクルを用いてシリンダ型スタックキャパシタを形
成する工程について、図９（ａ）乃至同図（f）を参照
して説明する。図９（ａ）の上の図、図９（ｂ）乃至図
１０（ｂ）はアクセサリ部の断面図である。図９（ａ）
の下の図は上面図であり、図中Ａ−Ａ線断面が図９
（ａ）の上の図に相当する。なお、セルトランジスタ部
の構造はよく知られているため図示していない。シリン
ダ型スタックキャパシタの形成工程として、まず、図９
（ａ）の上の図に示すように、シリコン基板１１上にシ
リコン酸化膜１２を成膜する。次いで、セルトランジス
タ部のシリコン酸化膜１２にプラグ用コンタクトホール
を形成する。さらにプラグ用コンタクトホール内に導電
膜を埋め込み、プラグコンタクトを形成する。このと
き、アクセサリ部では、図９（ａ）の下の図に示すよう
に、帯状の開口部１３が繋がって四角形の輪郭を形成
し、その開口部１３に導電膜１３ａが埋め込まれた位置
合わせ精度測定パターン１０１ａ等が形成される。
【０００５】次いで、このシリコン酸化膜１２上にウエ
ットエッチングによるエッチバックのストッパ膜として
シリコン窒化膜１４を成膜する。その上にキャパシタの
シリンダの外側コアとなるシリコン酸化膜１５を成膜す
る。次に、このシリコン酸化膜１５上にフォトレジスト
膜１６を形成する。続いて、シリンダ形成部をパターニ
ングするため、シリンダの主パターンのほかに図８
（ａ）乃至（ｃ）のようなアクセサリパターンが形成さ
れたレチクルを用いて位置あわせを行う。位置あわせに
は、図８（ｂ）の位置合わせパターン１０２が用いられ
る。次に、フォトレジスト膜１６を露光し、現像して、
シリンダをパターニングするための開口部をフォトレジ
スト膜１６に形成する。図９（ａ）の下の図は、アクセ
サリ部に図８（ａ）の位置合わせ精度測定パターン（Ｂ
ｏｘパターン）１０１によりパターニングされたレジス
トパターンの上面図である。図に示すように、位置合わ
せ精度測定パターン（Ｂｏｘパターン）１０１の透光領
域１に対応する部分に開口部１７が形成されている。こ
の新たに形成されたレジストパターンと前の工程で形成
された位置合わせ精度測定パターン１０１ａの位置ずれ
を測定することにより、マスク間の位置合わせ精度を評
価する。次いで、図９（ｂ）に示すように、上記フォト
レジスト膜１６をマスクとしてまずシリコン酸化膜１５
をドライエッチングし、さらにシリコン窒化膜１４をド
ライエッチングする。これにより、セルトランジスタ部
にシリンダ形成部が形成され、アクセサリ部に位置合わ
せ精度測定パターン１０１に対応した凹部１８が形成さ
れる。次に、図９（ｃ）に示すように、シリンダとなる
ポリシリコン膜１９を成膜し、続いて、その上にシリン
ダを保護するための有機膜又は無機膜２０をスピンコー
タにより塗布する。
ットエッチングによるエッチバックのストッパ膜として
シリコン窒化膜１４を成膜する。その上にキャパシタの
シリンダの外側コアとなるシリコン酸化膜１５を成膜す
る。次に、このシリコン酸化膜１５上にフォトレジスト
膜１６を形成する。続いて、シリンダ形成部をパターニ
ングするため、シリンダの主パターンのほかに図８
（ａ）乃至（ｃ）のようなアクセサリパターンが形成さ
れたレチクルを用いて位置あわせを行う。位置あわせに
は、図８（ｂ）の位置合わせパターン１０２が用いられ
る。次に、フォトレジスト膜１６を露光し、現像して、
シリンダをパターニングするための開口部をフォトレジ
スト膜１６に形成する。図９（ａ）の下の図は、アクセ
サリ部に図８（ａ）の位置合わせ精度測定パターン（Ｂ
ｏｘパターン）１０１によりパターニングされたレジス
トパターンの上面図である。図に示すように、位置合わ
せ精度測定パターン（Ｂｏｘパターン）１０１の透光領
域１に対応する部分に開口部１７が形成されている。こ
の新たに形成されたレジストパターンと前の工程で形成
された位置合わせ精度測定パターン１０１ａの位置ずれ
を測定することにより、マスク間の位置合わせ精度を評
価する。次いで、図９（ｂ）に示すように、上記フォト
レジスト膜１６をマスクとしてまずシリコン酸化膜１５
をドライエッチングし、さらにシリコン窒化膜１４をド
ライエッチングする。これにより、セルトランジスタ部
にシリンダ形成部が形成され、アクセサリ部に位置合わ
せ精度測定パターン１０１に対応した凹部１８が形成さ
れる。次に、図９（ｃ）に示すように、シリンダとなる
ポリシリコン膜１９を成膜し、続いて、その上にシリン
ダを保護するための有機膜又は無機膜２０をスピンコー
タにより塗布する。
【０００６】次いで、この有機膜又は無機膜２０をエッ
チバックする。このとき、セルトランジスタ部のシリン
ダ形成部は、キャパシタの寸法が０．２乃至１μｍ程度
の辺で構成される多角形凹部であり、その凹部の面積は
小さい。したがって、その凹部内では有機膜又は無機膜
２０が十分に残存している状態となり、この残存した膜
２０がポリシリコン膜１９のエッチバックに対する保護
膜となる。しかし、アクセサリパターンは、図９（ｃ）
に示すように、その寸法が数μｍ乃至数十μｍとセルト
ランジスタのキャパシタ寸法よりも十分に大きいため、
有機膜又は無機膜２０を塗布したとき位置合わせ精度測
定パターン１０１に対応するアクセサリ部の凹部１８底
部ではその膜厚が薄くなり、有機膜又は無機膜２０のエ
ッチバックを行うと、その凹部１８底部には有機膜又は
無機膜２０がほとんど残っていない状態となってしま
う。
チバックする。このとき、セルトランジスタ部のシリン
ダ形成部は、キャパシタの寸法が０．２乃至１μｍ程度
の辺で構成される多角形凹部であり、その凹部の面積は
小さい。したがって、その凹部内では有機膜又は無機膜
２０が十分に残存している状態となり、この残存した膜
２０がポリシリコン膜１９のエッチバックに対する保護
膜となる。しかし、アクセサリパターンは、図９（ｃ）
に示すように、その寸法が数μｍ乃至数十μｍとセルト
ランジスタのキャパシタ寸法よりも十分に大きいため、
有機膜又は無機膜２０を塗布したとき位置合わせ精度測
定パターン１０１に対応するアクセサリ部の凹部１８底
部ではその膜厚が薄くなり、有機膜又は無機膜２０のエ
ッチバックを行うと、その凹部１８底部には有機膜又は
無機膜２０がほとんど残っていない状態となってしま
う。
【０００７】次いで、ポリシリコン膜１９をエッチバッ
クする。このとき、図１０（ａ）に示すように、アクセ
サリ部の凹部１８底部には有機膜又は無機膜２０が残っ
ていないため、底部のポリシリコン膜１９は、エッチン
グされて凹部１８側壁にのみポリシリコン膜１９ａが残
り、凹部１８底部にはシリコン酸化膜１２が露出する。
次に、シリンダの外壁コアとなっていたシリコン酸化膜
１５をエッチバックし、さらにシリコン窒化膜１４をド
ライエッチングにより除去する。これにより、セルトラ
ンジスタ部ではシリンダが形成され、アクセサリ部では
図１０（ｂ）に示すようになる。以降、所定の工程を経
てキャパシタが完成する。
クする。このとき、図１０（ａ）に示すように、アクセ
サリ部の凹部１８底部には有機膜又は無機膜２０が残っ
ていないため、底部のポリシリコン膜１９は、エッチン
グされて凹部１８側壁にのみポリシリコン膜１９ａが残
り、凹部１８底部にはシリコン酸化膜１２が露出する。
次に、シリンダの外壁コアとなっていたシリコン酸化膜
１５をエッチバックし、さらにシリコン窒化膜１４をド
ライエッチングにより除去する。これにより、セルトラ
ンジスタ部ではシリンダが形成され、アクセサリ部では
図１０（ｂ）に示すようになる。以降、所定の工程を経
てキャパシタが完成する。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の製造方法にあっては、ポリシリコン膜１９をエッチ
バックしてセルトランジスタ部のシリンダを形成する
と、アクセサリ部では、図１０（ａ）に示すように、凹
部１８側壁にのみポリシリコン膜１９ａが残っているだ
けなので、続いて、シリンダの外壁コアとなっていたシ
リコン酸化膜１５をエッチバックすると、アクセサリ部
では、筒状のポリシリコン膜１９ａが残る。しかも、こ
のとき、図１０（ｂ）に示すように、下地のシリコン酸
化膜１２もエッチングされてしまうため、ポリシリコン
膜１９ａがリフトオフされてポリシリコン膜１９ａの剥
がれが生じる。このため、後のパターニング工程との位
置合わせ精度測定が不可能になったり、また製造過程に
おいてポリシリコン膜１９ａのパーテイクルを発生し、
製品の歩留まり低下を生じてしまう、という不都合があ
る。また、このような剥がれを防止する方法として、ア
クセサリ部のみをフォトレジスト膜にて保護する工程を
追加することが考えられるが、工程数が増えてしまい製
造コストの増大を招いてしまう。
来の製造方法にあっては、ポリシリコン膜１９をエッチ
バックしてセルトランジスタ部のシリンダを形成する
と、アクセサリ部では、図１０（ａ）に示すように、凹
部１８側壁にのみポリシリコン膜１９ａが残っているだ
けなので、続いて、シリンダの外壁コアとなっていたシ
リコン酸化膜１５をエッチバックすると、アクセサリ部
では、筒状のポリシリコン膜１９ａが残る。しかも、こ
のとき、図１０（ｂ）に示すように、下地のシリコン酸
化膜１２もエッチングされてしまうため、ポリシリコン
膜１９ａがリフトオフされてポリシリコン膜１９ａの剥
がれが生じる。このため、後のパターニング工程との位
置合わせ精度測定が不可能になったり、また製造過程に
おいてポリシリコン膜１９ａのパーテイクルを発生し、
製品の歩留まり低下を生じてしまう、という不都合があ
る。また、このような剥がれを防止する方法として、ア
クセサリ部のみをフォトレジスト膜にて保護する工程を
追加することが考えられるが、工程数が増えてしまい製
造コストの増大を招いてしまう。
【０００９】この発明は、上述の事情に鑑みてなされた
もので、工程数を増やすことなく、アクセサリパターン
によりパターニングされた膜の剥がれを抑制することが
可能なレチクルを用いた半導体装置の製造方法を提供す
ることを目的としている。
もので、工程数を増やすことなく、アクセサリパターン
によりパターニングされた膜の剥がれを抑制することが
可能なレチクルを用いた半導体装置の製造方法を提供す
ることを目的としている。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、基板上に第１の膜を形成す
る第１の工程と、前記第１の膜の上に感光性膜を形成す
る第２の工程と、レチクルを用いてフォトリソグラフィ
により、前記感光性膜に第１の開口部及び第２の開口部
を形成する第３の工程と、前記感光性膜をマスクとして
前記感光性膜の第１及び第２の開口部を通して前記感光
性膜下の第１の膜をエッチングし、前記感光性膜の第１
及び第２の開口部にそれぞれ対応する第３及び第４の開
口部を前記第１の膜に形成する第４の工程と、前記感光
性膜を除去した後、前記第１の膜上に該第１の膜の第３
及び第４の開口部を被覆して該第３及び第４の開口部の
幅に比べて十分薄い膜厚を有する第２の膜を形成する第
５の工程と、塗布により前記第２の膜上に、かつ少なく
とも前記第３及び第４の開口部を埋めて第３の膜を形成
する第６の工程と、前記第３の膜をエッチバックして前
記第３及び第４の開口部の外の前記第２の膜を露出する
とともに前記第３及び第４の開口部内の前記第２の膜を
被覆する前記第３の膜を残す第７の工程と、前記第３の
膜をマスクとして第２の膜をエッチングし、Ｕ字形状の
第２の膜を形成する第８の工程と、前記第３の膜と前記
第１の膜を順にエッチングして除去し、前記基板上にＵ
字形状の第２の膜を残す第９の工程とを有する半導体装
置の製造方法であって、前記第３の工程では、フォトリ
ソグラフィによる感光性膜へのパターン転写に用いられ
る、主パターンと位置合わせマーク、位置合わせ精度測
定パターン又は寸法測定パターンのうち何れか一である
アクセサリパターンとを有し、遮光領域又は透光領域の
うち何れか一の連続する前記アクセサリパターンをより
小さな面積を有する遮光領域及び透光領域に分割して該
遮光領域又は透光領域のうち何れか一からなる複数の部
分パターンの集合に置き換えてなるレチクルを用いて、
フォトリソグラフィにより、前記感光性膜に、前記第１
の開口部を前記主パターンに対応させて形成し、前記第
２の開口部を前記アクセサリパターンの部分パターンに
対応させて形成することを特徴としている。
に、請求項１記載の発明は、基板上に第１の膜を形成す
る第１の工程と、前記第１の膜の上に感光性膜を形成す
る第２の工程と、レチクルを用いてフォトリソグラフィ
により、前記感光性膜に第１の開口部及び第２の開口部
を形成する第３の工程と、前記感光性膜をマスクとして
前記感光性膜の第１及び第２の開口部を通して前記感光
性膜下の第１の膜をエッチングし、前記感光性膜の第１
及び第２の開口部にそれぞれ対応する第３及び第４の開
口部を前記第１の膜に形成する第４の工程と、前記感光
性膜を除去した後、前記第１の膜上に該第１の膜の第３
及び第４の開口部を被覆して該第３及び第４の開口部の
幅に比べて十分薄い膜厚を有する第２の膜を形成する第
５の工程と、塗布により前記第２の膜上に、かつ少なく
とも前記第３及び第４の開口部を埋めて第３の膜を形成
する第６の工程と、前記第３の膜をエッチバックして前
記第３及び第４の開口部の外の前記第２の膜を露出する
とともに前記第３及び第４の開口部内の前記第２の膜を
被覆する前記第３の膜を残す第７の工程と、前記第３の
膜をマスクとして第２の膜をエッチングし、Ｕ字形状の
第２の膜を形成する第８の工程と、前記第３の膜と前記
第１の膜を順にエッチングして除去し、前記基板上にＵ
字形状の第２の膜を残す第９の工程とを有する半導体装
置の製造方法であって、前記第３の工程では、フォトリ
ソグラフィによる感光性膜へのパターン転写に用いられ
る、主パターンと位置合わせマーク、位置合わせ精度測
定パターン又は寸法測定パターンのうち何れか一である
アクセサリパターンとを有し、遮光領域又は透光領域の
うち何れか一の連続する前記アクセサリパターンをより
小さな面積を有する遮光領域及び透光領域に分割して該
遮光領域又は透光領域のうち何れか一からなる複数の部
分パターンの集合に置き換えてなるレチクルを用いて、
フォトリソグラフィにより、前記感光性膜に、前記第１
の開口部を前記主パターンに対応させて形成し、前記第
２の開口部を前記アクセサリパターンの部分パターンに
対応させて形成することを特徴としている。
【００１１】請求項２記載の発明は、請求項１記載の半
導体装置の製造方法に係り、前記レチクルは、前記アク
セサリパターンの各部分パターンがそれぞれ幅１μｍの
帯状領域に含まれることを特徴としている。
導体装置の製造方法に係り、前記レチクルは、前記アク
セサリパターンの各部分パターンがそれぞれ幅１μｍの
帯状領域に含まれることを特徴としている。
【００１２】請求項３記載の発明は、請求項１又は２記
載の半導体装置の製造方法に係り、前記レチクルは、前
記アクセサリパターンの各部分パターンがそれぞれ前記
主パターンのうちの最小のパターンに含まれることを特
徴としている。
載の半導体装置の製造方法に係り、前記レチクルは、前
記アクセサリパターンの各部分パターンがそれぞれ前記
主パターンのうちの最小のパターンに含まれることを特
徴としている。
【００１３】請求項４記載の発明は、請求項１乃至３の
何れか一に記載の半導体装置の製造方法に係り、前記レ
チクルは、前記アクセサリパターンの部分パターンの平
面形状が四角形、該四角形以外の多角形、円形、又は楕
円形であることを特徴としている。
何れか一に記載の半導体装置の製造方法に係り、前記レ
チクルは、前記アクセサリパターンの部分パターンの平
面形状が四角形、該四角形以外の多角形、円形、又は楕
円形であることを特徴としている。
【００１４】請求項５記載の発明は、請求項１乃至４の
何れか一に記載の半導体装置の製造方法に係り、前記レ
チクルは、前記各部分パターンが間隔をあけて連なり、
前記アクセサリパターンの輪郭を描くものであり、又は
前記各部分パターンが相互に間隔をあけて前記アクセサ
リパターンパターン相当面内全体に縦横に分布して前記
アクセサリパターンを描くものであり、又は前記各部分
パターンが間隔をあけて一列に連なり、前記アクセサリ
パターンそのものを描くものであることを特徴としてい
る。
何れか一に記載の半導体装置の製造方法に係り、前記レ
チクルは、前記各部分パターンが間隔をあけて連なり、
前記アクセサリパターンの輪郭を描くものであり、又は
前記各部分パターンが相互に間隔をあけて前記アクセサ
リパターンパターン相当面内全体に縦横に分布して前記
アクセサリパターンを描くものであり、又は前記各部分
パターンが間隔をあけて一列に連なり、前記アクセサリ
パターンそのものを描くものであることを特徴としてい
る。
【００１５】請求項６記載の発明は、請求項５記載の半
導体装置の製造方法に係り、前記レチクルは、孤立して
いる前記部分パターンに他の部分パターンが接続されて
いることを特徴としている。
導体装置の製造方法に係り、前記レチクルは、孤立して
いる前記部分パターンに他の部分パターンが接続されて
いることを特徴としている。
【００１６】請求項７記載の発明は、請求項１乃至６の
何れか一に記載の半導体装置の製造方法に係り、前記レ
チクルは、前記主パターンがシリンダ型スタックキャパ
シタのシリンダ形成部のパターンであることを特徴とし
ている。
何れか一に記載の半導体装置の製造方法に係り、前記レ
チクルは、前記主パターンがシリンダ型スタックキャパ
シタのシリンダ形成部のパターンであることを特徴とし
ている。
【００１７】請求項８記載の発明は、請求項１乃至７の
何れか一に記載の半導体装置の製造方法に係り、前記半
導体装置の製造方法が、シリンダ型スタックキャパシタ
の製造方法であり、前記第１の膜がシリコン酸化膜であ
り、前記第２の膜がポリシリコン膜であり、前記第３の
膜がスピンオングラス膜又はフォトレジスト膜であるこ
とを特徴としている。
何れか一に記載の半導体装置の製造方法に係り、前記半
導体装置の製造方法が、シリンダ型スタックキャパシタ
の製造方法であり、前記第１の膜がシリコン酸化膜であ
り、前記第２の膜がポリシリコン膜であり、前記第３の
膜がスピンオングラス膜又はフォトレジスト膜であるこ
とを特徴としている。
【００１８】請求項９記載の発明は、請求項１乃至８の
何れか一に記載の半導体装置の製造方法に係り、前記基
板の表面にシリコン酸化膜が露出し、かつ該基板表面の
シリコン酸化膜と前記第１の膜のシリコン酸化膜との間
にシリコン窒化膜が介在していることを特徴としてい
る。
何れか一に記載の半導体装置の製造方法に係り、前記基
板の表面にシリコン酸化膜が露出し、かつ該基板表面の
シリコン酸化膜と前記第１の膜のシリコン酸化膜との間
にシリコン窒化膜が介在していることを特徴としてい
る。
【００１９】
【００２０】
【作用】この発明の構成において、第３の工程で用いる
レクチルは、主パターンと位置合わせマーク等であるア
クセサリパターンとを有し、遮光領域又は透光領域のう
ち何れか一の連続するアクセサリパターンをより小さな
面積を有する遮光領域及び透光領域に分割し、その遮光
領域又は透光領域のうち何れか一からなる複数の部分パ
ターンの集合に置き換えたものである。すなわち、アク
セサリパターン全体が数μｍから数十μｍという主パタ
ーンと比べて比較的大きい寸法を必要とする場合でも、
アクセサリパターンを部分パターンに分割することによ
り、一つの部分パターンの寸法を任意に選ぶことができ
る。したがって、この発明の構成のように、このレチク
ルを用いてシリンダ型スタックキャパシタのシリンダ部
分を形成する場合、従来のレチクルであればアクセサリ
パターンの幅が広いために凹部に十分な膜厚の塗布膜を
埋め込むことができないときでも、十分小さい幅を有す
る部分パターンに分割することにより、部分パターンに
対応する凹部には十分な膜厚の塗布膜（第３の膜）を埋
め込むことが可能となる。このため、この塗布膜をシリ
ンダ材料である膜（第２の膜）のエッチングに対する保
護膜として用いると、凹部内の保護膜下のシリンダ材料
である膜を完全に残すことができる。
レクチルは、主パターンと位置合わせマーク等であるア
クセサリパターンとを有し、遮光領域又は透光領域のう
ち何れか一の連続するアクセサリパターンをより小さな
面積を有する遮光領域及び透光領域に分割し、その遮光
領域又は透光領域のうち何れか一からなる複数の部分パ
ターンの集合に置き換えたものである。すなわち、アク
セサリパターン全体が数μｍから数十μｍという主パタ
ーンと比べて比較的大きい寸法を必要とする場合でも、
アクセサリパターンを部分パターンに分割することによ
り、一つの部分パターンの寸法を任意に選ぶことができ
る。したがって、この発明の構成のように、このレチク
ルを用いてシリンダ型スタックキャパシタのシリンダ部
分を形成する場合、従来のレチクルであればアクセサリ
パターンの幅が広いために凹部に十分な膜厚の塗布膜を
埋め込むことができないときでも、十分小さい幅を有す
る部分パターンに分割することにより、部分パターンに
対応する凹部には十分な膜厚の塗布膜（第３の膜）を埋
め込むことが可能となる。このため、この塗布膜をシリ
ンダ材料である膜（第２の膜）のエッチングに対する保
護膜として用いると、凹部内の保護膜下のシリンダ材料
である膜を完全に残すことができる。
【００２１】したがって、アクセサリ部の凹部のシリン
ダ材料である膜の断面形状はＵ字形状となるため、十分
な膜厚の塗布膜を凹部内に埋め込むことができずにシリ
ンダ材料である膜のＵ字の底部が除去されてしまう従来
の場合と比べて、下地膜との接触面積が増し、密着性を
向上させることができる。特に、孤立している部分パタ
ーンに同じく幅の狭い他の部分パターンが接続されてい
ることにより、断面がＵ字形の被パターニング膜が相互
に繋がるため、さらに下地膜との接触面積が増し、一層
密着性を向上させることができる。これにより、工程数
を増やすことなく、アクセサリパターンによりパターニ
ングされた膜の剥がれを抑制することが可能となる。
ダ材料である膜の断面形状はＵ字形状となるため、十分
な膜厚の塗布膜を凹部内に埋め込むことができずにシリ
ンダ材料である膜のＵ字の底部が除去されてしまう従来
の場合と比べて、下地膜との接触面積が増し、密着性を
向上させることができる。特に、孤立している部分パタ
ーンに同じく幅の狭い他の部分パターンが接続されてい
ることにより、断面がＵ字形の被パターニング膜が相互
に繋がるため、さらに下地膜との接触面積が増し、一層
密着性を向上させることができる。これにより、工程数
を増やすことなく、アクセサリパターンによりパターニ
ングされた膜の剥がれを抑制することが可能となる。
【００２２】アクセサリパターンの部分パターンの平面
形状として四角形、該四角形以外の多角形、円形、又は
楕円形を用いることができる。この場合、部分パターン
が凹部に対応する場合に塗布膜下の被エッチング膜の膜
厚により塗布膜を十分に埋め込むことができる実質的な
凹部の最大幅は異なってくるが、被エッチング膜の膜厚
がいくら薄くなっても、部分パターンの寸法として、ア
クセサリパターンの各部分パターンがそれぞれ幅１μｍ
の帯状領域に含まれるようにするか、或いは、アクセサ
リパターンの各部分パターンがそれぞれ主パターンのう
ちの最小のパターンに含まれるようにすると良い。そし
て、このような部分パターンにより以下のようにしてア
クセサリパターンが構成される。すなわち、各部分パタ
ーンが間隔をあけて連なり、アクセサリパターンの輪郭
を描くものであっても良いし、各部分パターンが相互に
間隔をあけて縦横に面状に分布してアクセサリパターン
を描くものであっても良いし、各部分パターンが間隔を
あけて一列に連なり、アクセサリパターンそのものを描
くものであっても良い。
形状として四角形、該四角形以外の多角形、円形、又は
楕円形を用いることができる。この場合、部分パターン
が凹部に対応する場合に塗布膜下の被エッチング膜の膜
厚により塗布膜を十分に埋め込むことができる実質的な
凹部の最大幅は異なってくるが、被エッチング膜の膜厚
がいくら薄くなっても、部分パターンの寸法として、ア
クセサリパターンの各部分パターンがそれぞれ幅１μｍ
の帯状領域に含まれるようにするか、或いは、アクセサ
リパターンの各部分パターンがそれぞれ主パターンのう
ちの最小のパターンに含まれるようにすると良い。そし
て、このような部分パターンにより以下のようにしてア
クセサリパターンが構成される。すなわち、各部分パタ
ーンが間隔をあけて連なり、アクセサリパターンの輪郭
を描くものであっても良いし、各部分パターンが相互に
間隔をあけて縦横に面状に分布してアクセサリパターン
を描くものであっても良いし、各部分パターンが間隔を
あけて一列に連なり、アクセサリパターンそのものを描
くものであっても良い。
【００２３】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。 ◇第１の実施の形態 図１（ａ），（ｂ），（ｃ）は、この発明の第１の実施
の形態に係るレチクルに形成されたアクセサリパターン
の構成を示す上面図である。図１（ａ）は位置合わせ精
度測定パターン１１１であり、同図（ｂ）は位置合わせ
マーク１１２であり、同図（ｃ）は寸法測定パターン１
１３である。それぞれ一辺が１μｍ以下の長方形パター
ン（部分パターン）２１を単位とし、これを複数相互に
間隔をあけて連ね、所望のパターンをなしている。図１
（ａ）の位置合わせ精度測定パターン１０１は、長方形
パターン（部分パターン）２１を複数相互に間隔をあけ
て連ね、全体として正方形の輪郭を構成している。位置
合わせ精度を測定する場合、全体としての正方形パター
ンと前の工程で形成された位置合わせ精度測定パターン
とを比較して位置合わせ精度を評価する。
の実施の形態について説明する。 ◇第１の実施の形態 図１（ａ），（ｂ），（ｃ）は、この発明の第１の実施
の形態に係るレチクルに形成されたアクセサリパターン
の構成を示す上面図である。図１（ａ）は位置合わせ精
度測定パターン１１１であり、同図（ｂ）は位置合わせ
マーク１１２であり、同図（ｃ）は寸法測定パターン１
１３である。それぞれ一辺が１μｍ以下の長方形パター
ン（部分パターン）２１を単位とし、これを複数相互に
間隔をあけて連ね、所望のパターンをなしている。図１
（ａ）の位置合わせ精度測定パターン１０１は、長方形
パターン（部分パターン）２１を複数相互に間隔をあけ
て連ね、全体として正方形の輪郭を構成している。位置
合わせ精度を測定する場合、全体としての正方形パター
ンと前の工程で形成された位置合わせ精度測定パターン
とを比較して位置合わせ精度を評価する。
【００２４】図１（ｂ）の位置合わせマーク１１２は、
長方形パターン（部分パターン）２１の長手方向をそろ
え、かつ長方形パターンの短手方向の幅程度の適当な間
隔をあけて短手方向に５個並べたものを一組とし、複数
の組が左右上下に適当な間隔を保ってマトリクス状に並
べられている。後工程にてこのパターンに位置あわせを
行う際、このパターンに特定波長のレーザ光を照射し、
その回折光を検出してこのパターンの位置を特定する。
又は、露光光を除いた光によりそのパターンを画像とし
て取り込み、そのコントラストによりそのパターンの位
置を特定する。図１（ｃ）の寸法測定パターン１１３
は、長方形パターン（部分パターン）２１を複数相互に
間隔をあけて一列に連ね、全体としてアルファベットの
Ｆ字を構成している。ここで、長方形パターン２１の部
分は、フォトレジストの抜きパターンであり、凹部とな
っている。
長方形パターン（部分パターン）２１の長手方向をそろ
え、かつ長方形パターンの短手方向の幅程度の適当な間
隔をあけて短手方向に５個並べたものを一組とし、複数
の組が左右上下に適当な間隔を保ってマトリクス状に並
べられている。後工程にてこのパターンに位置あわせを
行う際、このパターンに特定波長のレーザ光を照射し、
その回折光を検出してこのパターンの位置を特定する。
又は、露光光を除いた光によりそのパターンを画像とし
て取り込み、そのコントラストによりそのパターンの位
置を特定する。図１（ｃ）の寸法測定パターン１１３
は、長方形パターン（部分パターン）２１を複数相互に
間隔をあけて一列に連ね、全体としてアルファベットの
Ｆ字を構成している。ここで、長方形パターン２１の部
分は、フォトレジストの抜きパターンであり、凹部とな
っている。
【００２５】また、Ｆという文字は、単にマスク寸法の
測定パターンであるという意味で、別の形状で構成して
も良い。マスク寸法測定パターンは、マスク最小寸法を
測定するパターンであり、従来は、そのマスクパターン
における最小スリットパターンの幅の一続きの開口部
（凹部）で形成されていたものである。従来のもので
は、その幅は最小幅を有するが一続きの開口部の長さが
長いため、ここには、後に細長い形状のアクセサリパタ
ーンが形成され、倒れ易くなる。これに対して、この実
施の形態の場合には、マスク寸法測定パターンは、長方
形パターンを単位としているため、ここに形成されるア
クセサリパターンの一つの部分パターンは、幅が狭く、
かつ、長さも短い。このため、倒れにくい。
測定パターンであるという意味で、別の形状で構成して
も良い。マスク寸法測定パターンは、マスク最小寸法を
測定するパターンであり、従来は、そのマスクパターン
における最小スリットパターンの幅の一続きの開口部
（凹部）で形成されていたものである。従来のもので
は、その幅は最小幅を有するが一続きの開口部の長さが
長いため、ここには、後に細長い形状のアクセサリパタ
ーンが形成され、倒れ易くなる。これに対して、この実
施の形態の場合には、マスク寸法測定パターンは、長方
形パターンを単位としているため、ここに形成されるア
クセサリパターンの一つの部分パターンは、幅が狭く、
かつ、長さも短い。このため、倒れにくい。
【００２６】この実施の形態の場合、上記の３種類のア
クセサリパターンを構成する部分パターンはいずれも透
光領域２１で形成されている。また、アクセサリパター
ンは、図２に示すように、一般に、レチクル１１４上、
チップ化するときに切除される主パターン形成領域２３
の周辺部のダイシングライン２４内に形成される。
クセサリパターンを構成する部分パターンはいずれも透
光領域２１で形成されている。また、アクセサリパター
ンは、図２に示すように、一般に、レチクル１１４上、
チップ化するときに切除される主パターン形成領域２３
の周辺部のダイシングライン２４内に形成される。
【００２７】次に、図３（ａ）乃至図４（ｄ）を参照し
て、半導体集積回路の主パターンのほかに上記図１
（ａ）乃至（ｃ）のアクセサリパターンが形成されたレ
チクルを用いてシリンダ型スタックキャパシタを形成す
る方法について説明する。図３（ａ）の上の図、図３
（ｂ）乃至図４（ｄ）はその工程を示す断面図である。
図３（ａ）の左下の図は上面図で、図中Ｂ−Ｂ線断面が
図３（ａ）の左上の図に相当する。各図面中、左側の図
がダイシングライン内のアクセサリ部を示し、右側の図
が主パターン形成領域内のセルトランジスタ部を示す。
シリンダ型スタックキャパシタの形成工程として、ま
ず、図３（ａ）に示すように、シリコン基板３１上にポ
リシリコン膜等を形成し、これをパターニングしてゲー
ト電極３２を形成する。続いて、シリコン酸化膜３３を
成膜する。なお、図には示していないが、ゲート電極３
２の下にはゲート絶縁膜が形成されており、また、ゲー
ト電極３２の両側のシリコン基板３１にはソース／ドレ
イン拡散領域が形成されている。
て、半導体集積回路の主パターンのほかに上記図１
（ａ）乃至（ｃ）のアクセサリパターンが形成されたレ
チクルを用いてシリンダ型スタックキャパシタを形成す
る方法について説明する。図３（ａ）の上の図、図３
（ｂ）乃至図４（ｄ）はその工程を示す断面図である。
図３（ａ）の左下の図は上面図で、図中Ｂ−Ｂ線断面が
図３（ａ）の左上の図に相当する。各図面中、左側の図
がダイシングライン内のアクセサリ部を示し、右側の図
が主パターン形成領域内のセルトランジスタ部を示す。
シリンダ型スタックキャパシタの形成工程として、ま
ず、図３（ａ）に示すように、シリコン基板３１上にポ
リシリコン膜等を形成し、これをパターニングしてゲー
ト電極３２を形成する。続いて、シリコン酸化膜３３を
成膜する。なお、図には示していないが、ゲート電極３
２の下にはゲート絶縁膜が形成されており、また、ゲー
ト電極３２の両側のシリコン基板３１にはソース／ドレ
イン拡散領域が形成されている。
【００２８】次いで、セルトランジスタ部のソース／ド
レイン拡散領域上のシリコン酸化膜１２にプラグ用コン
タクトホール３４を形成する。次に、プラグ用コンタク
トホール３４内にポリシリコン等からなる導電膜３５を
埋め込み、プラグコンタクト３５を形成する。このと
き、アクセサリ部では、帯状の開口部３４ａが延びて四
角形の輪郭をなし、その開口部３４ａに導電膜３５ａが
埋め込まれた位置合わせ精度測定パターン１１１ａを形
成する。次いで、シリコン酸化膜３３上に膜厚５０ｎｍ
のシリコン窒化膜３６を成膜し、その上にシリンダの外
側コアとなる膜厚７００ｎｍのＢＰＳＧ膜等からなるド
ープドシリコン酸化膜（第１の膜）３７を成膜する。シ
リコン窒化膜３６はドープドシリコン酸化膜３７をウエ
ットエッチングによりエッチバックするときのストッパ
膜として機能する。以上が基板を構成する。
レイン拡散領域上のシリコン酸化膜１２にプラグ用コン
タクトホール３４を形成する。次に、プラグ用コンタク
トホール３４内にポリシリコン等からなる導電膜３５を
埋め込み、プラグコンタクト３５を形成する。このと
き、アクセサリ部では、帯状の開口部３４ａが延びて四
角形の輪郭をなし、その開口部３４ａに導電膜３５ａが
埋め込まれた位置合わせ精度測定パターン１１１ａを形
成する。次いで、シリコン酸化膜３３上に膜厚５０ｎｍ
のシリコン窒化膜３６を成膜し、その上にシリンダの外
側コアとなる膜厚７００ｎｍのＢＰＳＧ膜等からなるド
ープドシリコン酸化膜（第１の膜）３７を成膜する。シ
リコン窒化膜３６はドープドシリコン酸化膜３７をウエ
ットエッチングによりエッチバックするときのストッパ
膜として機能する。以上が基板を構成する。
【００２９】次に、ドープドシリコン酸化膜３７上に光
の照射されたところが現像液に溶解されるようなポジレ
ジストを用いてフォトレジスト膜（感光性膜）３８を形
成し、続いて、シリンダ形成部等の主パターンのほかに
図１（ａ）乃至（ｃ）のようなアクセサリパターンが形
成されたレチクルを用いて位置あわせする。位置あわせ
には、図１（ｂ）の位置合わせパターン１１２が用いら
れる。次に、フォトレジスト膜３８を露光し、現像し
て、セルトランジスタ部では、図３（ａ）の右の図に示
すように、フォトレジスト膜３８にシリンダ形成部をパ
ターニングするための第１の開口部３９を形成する。
の照射されたところが現像液に溶解されるようなポジレ
ジストを用いてフォトレジスト膜（感光性膜）３８を形
成し、続いて、シリンダ形成部等の主パターンのほかに
図１（ａ）乃至（ｃ）のようなアクセサリパターンが形
成されたレチクルを用いて位置あわせする。位置あわせ
には、図１（ｂ）の位置合わせパターン１１２が用いら
れる。次に、フォトレジスト膜３８を露光し、現像し
て、セルトランジスタ部では、図３（ａ）の右の図に示
すように、フォトレジスト膜３８にシリンダ形成部をパ
ターニングするための第１の開口部３９を形成する。
【００３０】一方、アクセサリ部では、図３（ａ）の左
の図に示すように、図１（ａ）の位置合わせ精度測定パ
ターン１１１がフォトレジスト膜３８に形成される。位
置合わせ精度測定パターン１１１は、主パターンのキャ
パシタサイズと同等の大きさの長方形状の部分パターン
２１に相当する第２の開口部３９ａが相互に間隔をあけ
て連なり、全体として正方形の輪郭をなしている。な
お、図５（ａ），（ｂ）はそれぞれ図１（ｂ）の位置合
わせマーク１１２に対応する第２の開口部３９ａがフォ
トレジスト膜３８に形成された状態を示す上面図及び断
面図である。図３（ａ）の左下の図に示すように、当該
位置合わせ精度測定パターン１１１と前の工程で作成さ
れている位置合わせ精度測定パターン１１１ａとを比較
してその位置ずれを測定することにより、対象となるパ
ターニング工程間の全体としての位置合わせ精度を評価
する。
の図に示すように、図１（ａ）の位置合わせ精度測定パ
ターン１１１がフォトレジスト膜３８に形成される。位
置合わせ精度測定パターン１１１は、主パターンのキャ
パシタサイズと同等の大きさの長方形状の部分パターン
２１に相当する第２の開口部３９ａが相互に間隔をあけ
て連なり、全体として正方形の輪郭をなしている。な
お、図５（ａ），（ｂ）はそれぞれ図１（ｂ）の位置合
わせマーク１１２に対応する第２の開口部３９ａがフォ
トレジスト膜３８に形成された状態を示す上面図及び断
面図である。図３（ａ）の左下の図に示すように、当該
位置合わせ精度測定パターン１１１と前の工程で作成さ
れている位置合わせ精度測定パターン１１１ａとを比較
してその位置ずれを測定することにより、対象となるパ
ターニング工程間の全体としての位置合わせ精度を評価
する。
【００３１】次に、図３（ｂ）に示すように、ＣＦ４，
ＣＨＦ３等のフロロカーボン系ガスを用い、上記フォト
レジスト膜３８をマスクとしてドープドシリコン酸化膜
３７をエッチングし、さらに、同じくＣＦ４，ＣＨＦ３
等のフロロカーボン系ガスを用いてシリコン窒化膜３６
をドライエッチングし、シリコン酸化膜３３を露出させ
る。これにより、セルトランジスタ部にシリンダ形成部
である凹部（第３の開口部）４０が形成されるととも
に、アクセサリ部では、位置合わせ精度測定パターン１
１１に対応して凹部（第４の開口部）４０ａが相互に間
隔をあけて連なり、全体として正方形の輪郭をなすパタ
ーンが形成される。
ＣＨＦ３等のフロロカーボン系ガスを用い、上記フォト
レジスト膜３８をマスクとしてドープドシリコン酸化膜
３７をエッチングし、さらに、同じくＣＦ４，ＣＨＦ３
等のフロロカーボン系ガスを用いてシリコン窒化膜３６
をドライエッチングし、シリコン酸化膜３３を露出させ
る。これにより、セルトランジスタ部にシリンダ形成部
である凹部（第３の開口部）４０が形成されるととも
に、アクセサリ部では、位置合わせ精度測定パターン１
１１に対応して凹部（第４の開口部）４０ａが相互に間
隔をあけて連なり、全体として正方形の輪郭をなすパタ
ーンが形成される。
【００３２】次いで、図３（ｃ）に示すように、シリン
ダとなる膜厚１００ｎｍのポリシリコン膜（第２の膜）
４１を成膜する。このとき、ポリシリコン膜４１の膜厚
は位置合わせ精度測定パターン１１１の凹部４０ａの幅
に比べて十分に薄いため凹部３９ａを被覆するポリシリ
コン膜４１はほぼ凹部４０ａの形状に従って堆積され
る。続いて、図４（ａ）に示すように、その上にシリン
ダを保護するための有機膜又は無機膜（第３の膜）４２
を回転塗布法により形成する。このとき、セルトランジ
スタ部でも、アクセサリ部でも凹部４０，４０ａの寸法
が十分に小さいため、有機膜又は無機膜４２は凹部４
０，４０ａ内に埋め込まれ、かつ基板表面の凹凸がなめ
らかになるように表面を覆う。なお、有機膜又は無機膜
（第３の膜）４２の材料としてＳＯＧ(Spin On Glass)
やフォトレジストを用いることができる。
ダとなる膜厚１００ｎｍのポリシリコン膜（第２の膜）
４１を成膜する。このとき、ポリシリコン膜４１の膜厚
は位置合わせ精度測定パターン１１１の凹部４０ａの幅
に比べて十分に薄いため凹部３９ａを被覆するポリシリ
コン膜４１はほぼ凹部４０ａの形状に従って堆積され
る。続いて、図４（ａ）に示すように、その上にシリン
ダを保護するための有機膜又は無機膜（第３の膜）４２
を回転塗布法により形成する。このとき、セルトランジ
スタ部でも、アクセサリ部でも凹部４０，４０ａの寸法
が十分に小さいため、有機膜又は無機膜４２は凹部４
０，４０ａ内に埋め込まれ、かつ基板表面の凹凸がなめ
らかになるように表面を覆う。なお、有機膜又は無機膜
（第３の膜）４２の材料としてＳＯＧ(Spin On Glass)
やフォトレジストを用いることができる。
【００３３】次に、図４（ｂ）に示すように、ＣＦ４，
ＣＨＦ３等のフロロカーボン系ガスを用いたドライエッ
チングにより、この有機膜又は無機膜４２を、凹部４
０，４０ａの外側のポリシリコン膜４１が露出するまで
エッチバックする。このとき、アクセサリ部の位置合わ
せ精度測定パターン１１１を構成する長方形状パターン
２１に対応する凹部４０ａ内には、セルトランジスタ部
のキャパシタのシリンダ内部と同じように、有機膜又は
無機膜４２が十分残存している状態となり、続くポリシ
リコン膜４１のエッチバックに対する保護膜となる。次
いで、図４（ｃ）に示すように、塩素系ガスを用いたド
ライエッチングによりポリシリコン膜４１をエッチバッ
クする。これにより、有機膜又は無機膜４２に覆われて
いない凹部４０，４０ａの外側のポリシリコン膜４１が
除去されて、セルトランジスタ部に断面がＵ字形状のポ
リシリコン膜からなるシリンダ４１ａが形成されるとと
もに、アクセサリ部にもシリンダと同一形状の断面がＵ
字形状のポリシリコン膜４１ｂが残る。次に、図４
（ｄ）に示すように、フッ酸液を用いたウエットエッチ
ングにより、断面がＵ字形状のポリシリコン膜４１ａ，
４１ｂを覆う凹部４０，４０ａ内の有機膜又は無機膜４
２と、シリンダ等４１ａ，４１ｂの外壁コアとなってい
たシリコン酸化膜３７をウエットエッチバックする。
ＣＨＦ３等のフロロカーボン系ガスを用いたドライエッ
チングにより、この有機膜又は無機膜４２を、凹部４
０，４０ａの外側のポリシリコン膜４１が露出するまで
エッチバックする。このとき、アクセサリ部の位置合わ
せ精度測定パターン１１１を構成する長方形状パターン
２１に対応する凹部４０ａ内には、セルトランジスタ部
のキャパシタのシリンダ内部と同じように、有機膜又は
無機膜４２が十分残存している状態となり、続くポリシ
リコン膜４１のエッチバックに対する保護膜となる。次
いで、図４（ｃ）に示すように、塩素系ガスを用いたド
ライエッチングによりポリシリコン膜４１をエッチバッ
クする。これにより、有機膜又は無機膜４２に覆われて
いない凹部４０，４０ａの外側のポリシリコン膜４１が
除去されて、セルトランジスタ部に断面がＵ字形状のポ
リシリコン膜からなるシリンダ４１ａが形成されるとと
もに、アクセサリ部にもシリンダと同一形状の断面がＵ
字形状のポリシリコン膜４１ｂが残る。次に、図４
（ｄ）に示すように、フッ酸液を用いたウエットエッチ
ングにより、断面がＵ字形状のポリシリコン膜４１ａ，
４１ｂを覆う凹部４０，４０ａ内の有機膜又は無機膜４
２と、シリンダ等４１ａ，４１ｂの外壁コアとなってい
たシリコン酸化膜３７をウエットエッチバックする。
【００３４】続いて、ＣＦ４，ＣＨＦ３等のフロロカー
ボン系ガスを用いたドライエッチングにより、シリコン
窒化膜３６を除去する。これにより、セルトランジスタ
部には断面がＵ字形状のポリシリコン膜からなるシリン
ダ４１ａが残り、キャパシタの一方の電極となる。一
方、アクセサリ部では、断面がＵ字形状のポリシリコン
膜４１ｂが間隔をあけて連なり、アクセサリパターンの
正方形の輪郭をなす。この後、通常の工程を経てキャパ
シタ絶縁膜と他方の電極を形成してシリンダ型スタック
キャパシタを形成する。
ボン系ガスを用いたドライエッチングにより、シリコン
窒化膜３６を除去する。これにより、セルトランジスタ
部には断面がＵ字形状のポリシリコン膜からなるシリン
ダ４１ａが残り、キャパシタの一方の電極となる。一
方、アクセサリ部では、断面がＵ字形状のポリシリコン
膜４１ｂが間隔をあけて連なり、アクセサリパターンの
正方形の輪郭をなす。この後、通常の工程を経てキャパ
シタ絶縁膜と他方の電極を形成してシリンダ型スタック
キャパシタを形成する。
【００３５】このように、この第１の実施の形態によれ
ば、セルトランジスタ部のパターンと同等の大きさの長
方形状パターン２１を適当な間隔をあけて連ねてアクセ
サリパターンを構成することにより、個々の長方形状パ
ターン２１の大きさを小さくすることができる。このた
め、アクセサリ部の長方形状パターン２１によりパター
ニングされるポリシリコン膜４１ｂを、半導体集積回路
のセルトランジスタ部のキャパシタと同じように、断面
がＵ字形状となるようにすることができる。すなわち、
アクセサリ部の長方形状パターン２１によりパターニン
グされたポリシリコン膜４１ｂは半導体高集積回路内の
キャパシタシリンダ部と同様に側壁部が底部で支えられ
ているため、アクセサリ部のポリシリコン膜４１ｂの機
械的強度として半導体高集積回路内のキャパシタのシリ
ンダ４１ａと同等の強度を得ることができる。これによ
り、工程数を増やすことなく、アクセサリパターンによ
りパターニングされたポリシリコン膜４１ｂの剥がれを
抑制することができる。
ば、セルトランジスタ部のパターンと同等の大きさの長
方形状パターン２１を適当な間隔をあけて連ねてアクセ
サリパターンを構成することにより、個々の長方形状パ
ターン２１の大きさを小さくすることができる。このた
め、アクセサリ部の長方形状パターン２１によりパター
ニングされるポリシリコン膜４１ｂを、半導体集積回路
のセルトランジスタ部のキャパシタと同じように、断面
がＵ字形状となるようにすることができる。すなわち、
アクセサリ部の長方形状パターン２１によりパターニン
グされたポリシリコン膜４１ｂは半導体高集積回路内の
キャパシタシリンダ部と同様に側壁部が底部で支えられ
ているため、アクセサリ部のポリシリコン膜４１ｂの機
械的強度として半導体高集積回路内のキャパシタのシリ
ンダ４１ａと同等の強度を得ることができる。これによ
り、工程数を増やすことなく、アクセサリパターンによ
りパターニングされたポリシリコン膜４１ｂの剥がれを
抑制することができる。
【００３６】◇第２の実施の形態 次に、図６（ａ），（ｂ）を参照して、この発明の第２
の実施の形態に係るレチクルに用いるアクセサリパター
ンの構成について説明する。図６（ａ），（ｂ）は、こ
の発明の第２の実施の形態に係る、マスク上のアクセサ
リ部パターンの位置合わせ精度測定パターン１１１ｂ，
１１１ｃの構成について示す上面図である。図６（ａ）
の位置合わせ精度測定パターン１１１ｂにおいて、図１
（ａ）の位置合わせ精度測定パターンの構成と異なると
ころは、図６（ａ）に示すように、図１（ａ）の位置合
わせ精度測定パターン１１１である正方形の輪郭を構成
する複数の長方形状パターン（部分パターン）２１に加
えて各長方形状パターン２１から正方形の対辺側に延
び、ほぼ対辺に達する連続する長さを有し、透光領域で
ある幅が１μｍ以下の帯状パターン（部分パターン）２
１ａが形成されている点である。２つの帯状パターン２
１ａの交差部では十字形状のパターンとなる。なお、図
７（ａ）は図６（ａ）の位置合わせ精度測定パターン１
１１ｂに対応する開口部３９ａがフォトレジスト膜３８
に形成された状態を示す上面図である。図３（ａ）の工
程の後の状態に相当する。
の実施の形態に係るレチクルに用いるアクセサリパター
ンの構成について説明する。図６（ａ），（ｂ）は、こ
の発明の第２の実施の形態に係る、マスク上のアクセサ
リ部パターンの位置合わせ精度測定パターン１１１ｂ，
１１１ｃの構成について示す上面図である。図６（ａ）
の位置合わせ精度測定パターン１１１ｂにおいて、図１
（ａ）の位置合わせ精度測定パターンの構成と異なると
ころは、図６（ａ）に示すように、図１（ａ）の位置合
わせ精度測定パターン１１１である正方形の輪郭を構成
する複数の長方形状パターン（部分パターン）２１に加
えて各長方形状パターン２１から正方形の対辺側に延
び、ほぼ対辺に達する連続する長さを有し、透光領域で
ある幅が１μｍ以下の帯状パターン（部分パターン）２
１ａが形成されている点である。２つの帯状パターン２
１ａの交差部では十字形状のパターンとなる。なお、図
７（ａ）は図６（ａ）の位置合わせ精度測定パターン１
１１ｂに対応する開口部３９ａがフォトレジスト膜３８
に形成された状態を示す上面図である。図３（ａ）の工
程の後の状態に相当する。
【００３７】したがって、キャパシタのシリンダを形成
した後では、正方形の輪郭を構成する断面がＵ字形状の
複数のポリシリコン膜の各々の側面に断面がＵ字形状の
帯状のポリシリコン膜が接続しているような構造とな
る。さらに、その側面に接続した帯状のポリシリコン膜
は正方形の内部領域で網目状に相互接続されている様な
平面形状となる。図６（ａ）の場合も、位置合わせ精度
測定パターンとして必要なパターンは正方形の輪郭を形
成する長方形状パターン２１のみであり、長方形状パタ
ーン２１に接続され、正方形の内部領域で網目状に相互
接続されている帯状のパターン２１ａは、長方形状パタ
ーン２１を支えて機械的強度を増す役目を果たしてい
る。
した後では、正方形の輪郭を構成する断面がＵ字形状の
複数のポリシリコン膜の各々の側面に断面がＵ字形状の
帯状のポリシリコン膜が接続しているような構造とな
る。さらに、その側面に接続した帯状のポリシリコン膜
は正方形の内部領域で網目状に相互接続されている様な
平面形状となる。図６（ａ）の場合も、位置合わせ精度
測定パターンとして必要なパターンは正方形の輪郭を形
成する長方形状パターン２１のみであり、長方形状パタ
ーン２１に接続され、正方形の内部領域で網目状に相互
接続されている帯状のパターン２１ａは、長方形状パタ
ーン２１を支えて機械的強度を増す役目を果たしてい
る。
【００３８】また、図６（ｂ）の位置合わせ精度測定パ
ターン１１１ｃにおいて、図１（ａ）の位置合わせ精度
測定パターン１１１の構成と異なるところは、図６
（ｂ）に示すように、正方形を構成する面全体にわたっ
て長方形状パターン（部分パターン）２１ｂを縦方向に
マトリクス状に並べ、かつ横並びの長方形状パターン２
１ｂ同士を帯状パターン（部分パターン）２１ｃで接続
している点である。この場合、隣接する長方形状パター
ン２１ｂ同士の位置を上下方向にずらし、横並びの長方
形状パターン２１ｂ同士が千鳥格子状に並んでいる。図
６（ｂ）の場合も、位置合わせ精度測定パターン１１１
ｃとして必要なパターンは長方形状パターン２１ｂのう
ち正方形の輪郭を形成する一番外側の長方形状パターン
のみであり、位置合わせ精度測定パターン１１１ｃを構
成する長方形状パターンと繋がっている他の長方形状パ
ターン２１ｂや帯状パターン２１ｃは、位置合わせ精度
測定パターン１１１ｃを構成する長方形状パターンを支
えて機械的強度を増す役目を果たしている。
ターン１１１ｃにおいて、図１（ａ）の位置合わせ精度
測定パターン１１１の構成と異なるところは、図６
（ｂ）に示すように、正方形を構成する面全体にわたっ
て長方形状パターン（部分パターン）２１ｂを縦方向に
マトリクス状に並べ、かつ横並びの長方形状パターン２
１ｂ同士を帯状パターン（部分パターン）２１ｃで接続
している点である。この場合、隣接する長方形状パター
ン２１ｂ同士の位置を上下方向にずらし、横並びの長方
形状パターン２１ｂ同士が千鳥格子状に並んでいる。図
６（ｂ）の場合も、位置合わせ精度測定パターン１１１
ｃとして必要なパターンは長方形状パターン２１ｂのう
ち正方形の輪郭を形成する一番外側の長方形状パターン
のみであり、位置合わせ精度測定パターン１１１ｃを構
成する長方形状パターンと繋がっている他の長方形状パ
ターン２１ｂや帯状パターン２１ｃは、位置合わせ精度
測定パターン１１１ｃを構成する長方形状パターンを支
えて機械的強度を増す役目を果たしている。
【００３９】このように、図６（ａ），（ｂ）ともに、
位置合わせ精度測定パターン１１１ｂ，１１１ｃとして
必要な周辺部の長方形状パターン２１，２１ｂのほかに
これらの長方形状パターン２１，２１ｂを支える帯状パ
ターン２１ａ，２１ｃを有する。したがって、位置合わ
せ精度測定パターン１１１ｂ，１１１ｃを構成する部分
パターンのうち一連なりの部分パターンの全体の寸法を
数μｍから数十μｍにすることが可能であり、一つの部
分パターンの下地膜との接触面積が大きくなるため、図
１の第１の実施の形態の場合よりも、より一層確実に、
アクセサリ部の位置合わせ精度測定パターン等を構成す
るポリシリコン膜の剥がれを防止することができる。な
お、図６（ａ），（ｂ）では、アクセサリ部パターンの
うち位置合わせ精度パターンの例を示しているが、図６
（ａ），（ｂ）と同じ様な部分パターンの構成を位置合
わせマークや寸法測定パターンにも適用することができ
る。
位置合わせ精度測定パターン１１１ｂ，１１１ｃとして
必要な周辺部の長方形状パターン２１，２１ｂのほかに
これらの長方形状パターン２１，２１ｂを支える帯状パ
ターン２１ａ，２１ｃを有する。したがって、位置合わ
せ精度測定パターン１１１ｂ，１１１ｃを構成する部分
パターンのうち一連なりの部分パターンの全体の寸法を
数μｍから数十μｍにすることが可能であり、一つの部
分パターンの下地膜との接触面積が大きくなるため、図
１の第１の実施の形態の場合よりも、より一層確実に、
アクセサリ部の位置合わせ精度測定パターン等を構成す
るポリシリコン膜の剥がれを防止することができる。な
お、図６（ａ），（ｂ）では、アクセサリ部パターンの
うち位置合わせ精度パターンの例を示しているが、図６
（ａ），（ｂ）と同じ様な部分パターンの構成を位置合
わせマークや寸法測定パターンにも適用することができ
る。
【００４０】以上、この発明の実施の形態を図面により
詳述してきたが、具体的な構成はこの実施の形態に限ら
れるものではなく、この発明の要旨を逸脱しない範囲の
設計変更等があってもこの発明に含まれる。例えば、上
記実施の形態では、レチクルのアクセサリパターンの部
分パターンを透光領域で形成しているが、それを遮光領
域で形成しても良い。この場合、部分パターンに対応す
る凹部を形成するには、フォトレジスト膜の材料として
光の非照射領域が現像液に溶解するようなもの、すなわ
ちネガレジストを用いる。また、位置合わせマークや、
位置合わせ精度測定用パターンや、寸法測定パターンを
構成する部分パターンとして長方形のものを用いている
が、正方形等他の四角形、又は円形或いは楕円形のもの
を用いても良いし、四角形以外の多角形状のものを用い
ても良い。さらに、図３（ａ），（ｂ）に示す部分パタ
ーンで構成されている場合のほかに、部分パターンの集
合が全体として位置合わせマークや、位置合わせ精度測
定用パターンや、寸法測定パターン何れかの機能を果た
すようなその部分パターンで構成されていれば良い。
詳述してきたが、具体的な構成はこの実施の形態に限ら
れるものではなく、この発明の要旨を逸脱しない範囲の
設計変更等があってもこの発明に含まれる。例えば、上
記実施の形態では、レチクルのアクセサリパターンの部
分パターンを透光領域で形成しているが、それを遮光領
域で形成しても良い。この場合、部分パターンに対応す
る凹部を形成するには、フォトレジスト膜の材料として
光の非照射領域が現像液に溶解するようなもの、すなわ
ちネガレジストを用いる。また、位置合わせマークや、
位置合わせ精度測定用パターンや、寸法測定パターンを
構成する部分パターンとして長方形のものを用いている
が、正方形等他の四角形、又は円形或いは楕円形のもの
を用いても良いし、四角形以外の多角形状のものを用い
ても良い。さらに、図３（ａ），（ｂ）に示す部分パタ
ーンで構成されている場合のほかに、部分パターンの集
合が全体として位置合わせマークや、位置合わせ精度測
定用パターンや、寸法測定パターン何れかの機能を果た
すようなその部分パターンで構成されていれば良い。
【００４１】また、部分パターンの寸法をアクセサリパ
ターンの各部分パターンがそれぞれ幅１μｍの帯状領域
に含まれるようなものとしているが、アクセサリパター
ンの各部分パターンがそれぞれ主パターンのうちの最小
のパターンに含まれるようなものとしても良い。機能的
に見れば、塗布膜を形成したとき部分パターンに対応す
る凹部内を埋め込んで凹凸表面を平坦化できるような寸
法であれば良いといえる。さらに、位置合わせマーク
や、位置合わせ精度測定用パターンや、寸法測定パター
ンの全体としての形状として、それぞれ正方形、長方
形、Ｆ字を用いているが、これに限らず、他の適当な形
状のものを用いることができる。
ターンの各部分パターンがそれぞれ幅１μｍの帯状領域
に含まれるようなものとしているが、アクセサリパター
ンの各部分パターンがそれぞれ主パターンのうちの最小
のパターンに含まれるようなものとしても良い。機能的
に見れば、塗布膜を形成したとき部分パターンに対応す
る凹部内を埋め込んで凹凸表面を平坦化できるような寸
法であれば良いといえる。さらに、位置合わせマーク
や、位置合わせ精度測定用パターンや、寸法測定パター
ンの全体としての形状として、それぞれ正方形、長方
形、Ｆ字を用いているが、これに限らず、他の適当な形
状のものを用いることができる。
【００４２】
【発明の効果】以上説明したように、この発明の構成に
よれば、第３の工程で用いるレクチルは、遮光領域又は
透光領域のうち何れか一の連続するアクセサリパターン
を、より小さな面積を有する遮光領域及び透光領域に分
割し、その遮光領域又は透光領域のうち何れか一からな
る複数の部分パターンの集合に置き換えたものであるの
で、アクセサリパターン全体が数μｍから数十μｍとい
う主パターンと比べて比較的大きい寸法を必要とする場
合でも、一つの部分パターンの寸法を任意に選ぶことが
できる。したがって、このレチクルを用いてシリンダ型
スタックキャパシタのシリンダ部分を形成する場合、十
分小さい幅を有する部分パターンに分割することによ
り、部分パターンに対応する凹部には十分な膜厚の塗布
膜を埋め込むことが可能となる。このため、この塗布膜
をシリンダ材料である膜のエッチングに対する保護膜と
して用いると、凹部内の保護膜下のシリンダ材料である
膜を完全に残すことができる。したがって、シリンダの
断面形状はＵ字形状となるため、従来の場合と比べて、
下地膜との接触面積が増し、密着性を向上させることが
でき、これにより、工程数を増やすことなく、アクセサ
リパターンによりパターニングされた膜の剥がれを抑制
することが可能となる。
よれば、第３の工程で用いるレクチルは、遮光領域又は
透光領域のうち何れか一の連続するアクセサリパターン
を、より小さな面積を有する遮光領域及び透光領域に分
割し、その遮光領域又は透光領域のうち何れか一からな
る複数の部分パターンの集合に置き換えたものであるの
で、アクセサリパターン全体が数μｍから数十μｍとい
う主パターンと比べて比較的大きい寸法を必要とする場
合でも、一つの部分パターンの寸法を任意に選ぶことが
できる。したがって、このレチクルを用いてシリンダ型
スタックキャパシタのシリンダ部分を形成する場合、十
分小さい幅を有する部分パターンに分割することによ
り、部分パターンに対応する凹部には十分な膜厚の塗布
膜を埋め込むことが可能となる。このため、この塗布膜
をシリンダ材料である膜のエッチングに対する保護膜と
して用いると、凹部内の保護膜下のシリンダ材料である
膜を完全に残すことができる。したがって、シリンダの
断面形状はＵ字形状となるため、従来の場合と比べて、
下地膜との接触面積が増し、密着性を向上させることが
でき、これにより、工程数を増やすことなく、アクセサ
リパターンによりパターニングされた膜の剥がれを抑制
することが可能となる。
【図１】この発明の第１の実施の形態であるレチクルに
形成されたアクセサリパターンの構成を示す平面図であ
り、（ａ）は位置合わせ精度測定パターン、（ｂ）は位
置合わせマーク、（ｃ）は寸法測定パターンである。
形成されたアクセサリパターンの構成を示す平面図であ
り、（ａ）は位置合わせ精度測定パターン、（ｂ）は位
置合わせマーク、（ｃ）は寸法測定パターンである。
【図２】同実施の形態に係るレチクルの構成を示す平面
図である。
図である。
【図３】同実施の形態に係るレチクルを用いた半導体装
置の製造方法を工程順に示す断面図及び平面図である。
置の製造方法を工程順に示す断面図及び平面図である。
【図４】同レチクルを用いた半導体装置の製造方法を工
程順に示す断面図である。
程順に示す断面図である。
【図５】（ａ）は、図１（ｂ）の位置合わせパターンに
よりパターニングされたアクセサリ部のパターンを示す
平面図、（ｂ）は、（ａ）のＣ−Ｃ線に沿う断面図であ
る。
よりパターニングされたアクセサリ部のパターンを示す
平面図、（ｂ）は、（ａ）のＣ−Ｃ線に沿う断面図であ
る。
【図６】この発明の第２の実施の形態に係るレチクルに
形成された異なる位置合わせ精度測定パターンの構成を
示す平面図である。
形成された異なる位置合わせ精度測定パターンの構成を
示す平面図である。
【図７】（ａ）は、同第２の実施の形態に係る図６
（ａ）の位置合わせ精度測定パターンによりパターニン
グされたアクセサリ部のパターンを示す平面図、（ｂ）
は、（ａ）のＤ−Ｄ線に沿う断面図である。
（ａ）の位置合わせ精度測定パターンによりパターニン
グされたアクセサリ部のパターンを示す平面図、（ｂ）
は、（ａ）のＤ−Ｄ線に沿う断面図である。
【図８】従来のレチクルに形成されたアクセサリパター
ンの構成を示す平面図であり、（ａ）は位置合わせ精度
測定パターン、（ｂ）は位置合わせマーク、（ｃ）は寸
法測定パターンである。
ンの構成を示す平面図であり、（ａ）は位置合わせ精度
測定パターン、（ｂ）は位置合わせマーク、（ｃ）は寸
法測定パターンである。
【図９】従来例のレチクルを用いた半導体装置の製造方
法を工程順に示す断面図及び平面図である。
法を工程順に示す断面図及び平面図である。
【図１０】従来のレチクルを用いた半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
２１，２１ｂ 透光領域（長方形状パターン；部分
パターン） ２１ａ，２１ｃ 透光領域（帯状パターン；部分パ
ターン） ２２ 遮光領域 ２３ 主パターン形成領域 ２４ ダイシングライン ３６ シリコン窒化膜 ３７ ドープドシリコン酸化膜（第１の膜） ３８ フォトレジスト膜（感光性膜） ３９ 第１の開口部 ３９ａ 第２の開口部 ４０ 凹部（第３の開口部） ４０ａ 凹部（第４の開口部） ４１ ポリシリコン膜（第２の膜） ４１ａ シリンダ ４１ｂ Ｕ字形状のポリシリコン膜 ４２ 有機膜又は無機膜（第３の膜） １１１，１１１ａ，１１１ｂ，１１１ｃ 位置合わ
せ精度測定パターン １１２ 位置合わせマーク １１３ 寸法測定パターン １１４ レチクル
パターン） ２１ａ，２１ｃ 透光領域（帯状パターン；部分パ
ターン） ２２ 遮光領域 ２３ 主パターン形成領域 ２４ ダイシングライン ３６ シリコン窒化膜 ３７ ドープドシリコン酸化膜（第１の膜） ３８ フォトレジスト膜（感光性膜） ３９ 第１の開口部 ３９ａ 第２の開口部 ４０ 凹部（第３の開口部） ４０ａ 凹部（第４の開口部） ４１ ポリシリコン膜（第２の膜） ４１ａ シリンダ ４１ｂ Ｕ字形状のポリシリコン膜 ４２ 有機膜又は無機膜（第３の膜） １１１，１１１ａ，１１１ｂ，１１１ｃ 位置合わ
せ精度測定パターン １１２ 位置合わせマーク １１３ 寸法測定パターン １１４ レチクル
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G03F 1/08 H01L 21/027
Claims (9)
- 【請求項１】 基板上に第１の膜を形成する第１の工程
と、 前記第１の膜の上に感光性膜を形成する第２の工程と、 レチクルを用いてフォトリソグラフィにより、前記感光
性膜に第１の開口部及び第２の開口部を形成する第３の
工程と、 前記感光性膜をマスクとして前記感光性膜の第１及び第
２の開口部を通して前記感光性膜下の第１の膜をエッチ
ングし、前記感光性膜の第１及び第２の開口部にそれぞ
れ対応する第３及び第４の開口部を前記第１の膜に形成
する第４の工程と、 前記感光性膜を除去した後、前記第１の膜上に該第１の
膜の第３及び第４の開口部を被覆して該第３及び第４の
開口部の幅に比べて十分薄い膜厚を有する第２の膜を形
成する第５の工程と、 塗布により前記第２の膜上に、かつ少なくとも前記第３
及び第４の開口部を埋めて第３の膜を形成する第６の工
程と、 前記第３の膜をエッチバックして前記第３及び第４の開
口部の外の前記第２の膜を露出するとともに前記第３及
び第４の開口部内の前記第２の膜を被覆する前記第３の
膜を残す第７の工程と、 前記第３の膜をマスクとして第２の膜をエッチングし、
Ｕ字形状の第２の膜を形成する第８の工程と、 前記第３の膜と前記第１の膜を順にエッチングして除去
し、前記基板上にＵ字形状の第２の膜を残す第９の工程
とを有する半導体装置の製造方法であって、 前記第３の工程では、 フォトリソグラフィによる感光性膜へのパターン転写に
用いられる、主パターンと位置合わせマーク、位置合わ
せ精度測定パターン又は寸法測定パターンのうち何れか
一であるアクセサリパターンとを有し、 遮光領域又は透光領域のうち何れか一の連続する前記ア
クセサリパターンをより小さな面積を有する遮光領域及
び透光領域に分割して該遮光領域又は透光領域のうち何
れか一からなる複数の部分パターンの集合に置き換えて
なるレチクルを用いて、 フォトリソグラフィにより、前記感光性膜に、前記第１
の開口部を前記主パターンに対応させて形成し、前記第
２の開口部を前記アクセサリパターンの部分パターンに
対応させて形成することを特徴とする半導体装置の製造
方法。 - 【請求項２】 前記レチクルは、前記アクセサリパター
ンの各部分パターンがそれぞれ幅１μｍの帯状領域に含
まれることを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項３】 前記レチクルは、前記アクセサリパター
ンの各部分パターンがそれぞれ前記主パターンのうちの
最小のパターンに含まれることを特徴とする請求項１又
は２記載の半導体装置の製造方法。 - 【請求項４】 前記レチクルは、前記アクセサリパター
ンの部分パターンの平面形状が四角形、該四角形以外の
多角形、円形、又は楕円形であることを特徴とする請求
項１乃至３の何れか一に記載の半導体装置の製造方法。 - 【請求項５】 前記レチクルは、前記各部分パターンが
間隔をあけて連なり、前記アクセサリパターンの輪郭を
描くものであり、又は前記各部分パターンが相互に間隔
をあけて前記アクセサリパターンパターン相当面内全体
に縦横に分布して前記アクセサリパターンを描くもので
あり、又は前記各部分パターンが間隔をあけて一列に連
なり、前記アクセサリパターンそのものを描くものであ
ることを特徴とする請求項１乃至４の何れか一に記載の
半導体装置の製造方法。 - 【請求項６】 前記レチクルは、孤立している前記部分
パターンに他の部分パターンが接続されていることを特
徴とする請求項５記載の半導体装置の製造方法。 - 【請求項７】 前記レチクルは、前記主パターンがシリ
ンダ型スタックキャパシタのシリンダ形成部のパターン
であることを特徴とする請求項１乃至６の何れか一に記
載の半導体装置の製造方法。 - 【請求項８】 前記半導体装置の製造方法が、シリンダ
型スタックキャパシタの製造方法であり、前記第１の膜
がシリコン酸化膜であり、前記第２の膜がポリシリコン
膜であり、前記第３の膜がスピンオングラス膜又はフォ
トレジスト膜であることを特徴とする請求項１乃至７の
何れか一に記載の半導体装置の製造方法。 - 【請求項９】 前記基板の表面にシリコン酸化膜が露出
し、かつ該基板表面のシリコン酸化膜と前記第１の膜の
シリコン酸化膜との間にシリコン窒化膜が介在している
ことを特徴とする請求項１乃至８の何れか一に記載の半
導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34466798A JP3287321B2 (ja) | 1998-12-03 | 1998-12-03 | 半導体装置の製造方法 |
| US09/453,709 US6399256B1 (en) | 1998-12-03 | 1999-12-03 | Reticle having accessory pattern divided into sub-patterns |
| GB0108882A GB2359902B (en) | 1998-12-03 | 1999-12-03 | Method of manufacturing a semiconductor device |
| KR1019990054719A KR20000057036A (ko) | 1998-12-03 | 1999-12-03 | 레티클 및 반도체 장치 제조방법 |
| GB9928743A GB2344437B (en) | 1998-12-03 | 1999-12-03 | Reticle having accessory pattern divided into sub-patterns |
| US09/996,558 US6610461B2 (en) | 1998-03-12 | 2001-11-30 | Reticle having accessory pattern divided into sub-patterns |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34466798A JP3287321B2 (ja) | 1998-12-03 | 1998-12-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000171966A JP2000171966A (ja) | 2000-06-23 |
| JP3287321B2 true JP3287321B2 (ja) | 2002-06-04 |
Family
ID=18371057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34466798A Expired - Fee Related JP3287321B2 (ja) | 1998-03-12 | 1998-12-03 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6399256B1 (ja) |
| JP (1) | JP3287321B2 (ja) |
| KR (1) | KR20000057036A (ja) |
| GB (1) | GB2344437B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1314198B1 (en) * | 2000-08-30 | 2017-03-08 | KLA-Tencor Corporation | Overlay marks, methods of overlay mark design and methods of overlay measurements |
| KR100475074B1 (ko) * | 2002-05-16 | 2005-03-10 | 삼성전자주식회사 | 반도체 소자의 커패시터의 스토리지 전극 제조 방법 |
| US6719405B1 (en) | 2003-03-25 | 2004-04-13 | Lexmark International, Inc. | Inkjet printhead having convex wall bubble chamber |
| JP3967701B2 (ja) | 2003-09-10 | 2007-08-29 | 沖電気工業株式会社 | 半導体装置 |
| JP4667797B2 (ja) * | 2004-08-31 | 2011-04-13 | 京セラキンセキ株式会社 | 水晶振動子の露光用マスク |
| WO2010040696A1 (en) | 2008-10-06 | 2010-04-15 | Asml Netherlands B.V. | Lithographic focus and dose measurement using a 2-d target |
| CN103424993A (zh) * | 2012-05-23 | 2013-12-04 | 上海华虹Nec电子有限公司 | 光刻关键尺寸的量测标记 |
| KR102395197B1 (ko) * | 2015-09-04 | 2022-05-06 | 삼성전자주식회사 | 반사형 마스크용 펠리클 및 이를 포함하는 반사형 마스크 조립체 |
| US11635680B2 (en) | 2020-08-14 | 2023-04-25 | Changxin Memory Technologies, Inc. | Overlay pattern |
| CN117950281B (zh) * | 2024-03-19 | 2024-06-11 | 全芯智造技术有限公司 | 用于检测辅助图形曝光的方法、电子设备和存储介质 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54157478A (en) | 1978-06-01 | 1979-12-12 | Canon Inc | Alignment method |
| US4388386A (en) * | 1982-06-07 | 1983-06-14 | International Business Machines Corporation | Mask set mismatch |
| JPS59220922A (ja) * | 1983-05-31 | 1984-12-12 | Toshiba Corp | 位置合わせ方法 |
| JPS60202933A (ja) | 1984-03-16 | 1985-10-14 | Fujitsu Ltd | レチクルの検査方法 |
| JPS6413945A (en) | 1987-07-07 | 1989-01-18 | Giichi Otsuka | Production of pickle |
| JPS6450420A (en) | 1987-08-21 | 1989-02-27 | Canon Kk | Alignment mark |
| JP2666859B2 (ja) * | 1988-11-25 | 1997-10-22 | 日本電気株式会社 | 目合せ用バーニヤパターンを備えた半導体装置 |
| JPH0318851A (ja) | 1989-06-15 | 1991-01-28 | Matsushita Electron Corp | フォトマスクおよびその検査法 |
| JPH0377309A (ja) | 1989-08-19 | 1991-04-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2892765B2 (ja) * | 1990-04-27 | 1999-05-17 | 株式会社日立製作所 | パターン構造を有する素子の製造方法 |
| JP3077454B2 (ja) | 1993-06-15 | 2000-08-14 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5601957A (en) | 1994-06-16 | 1997-02-11 | Nikon Corporation | Micro devices manufacturing method comprising the use of a second pattern overlying an alignment mark to reduce flattening |
| KR960016312A (ko) | 1994-10-21 | 1996-05-22 | 박성규 | 무선 전화기의 자동 내선 통화 방법 |
| JP3249317B2 (ja) * | 1994-12-12 | 2002-01-21 | 富士通株式会社 | パターン作成方法 |
| JP2725652B2 (ja) | 1995-08-11 | 1998-03-11 | 日本電気株式会社 | 半導体記憶装置 |
| KR100215850B1 (ko) * | 1996-04-12 | 1999-08-16 | 구본준 | 하프톤 위상 반전 마스크 및_그제조방법 |
| KR0172801B1 (ko) | 1996-06-24 | 1999-03-20 | 김주용 | 공정 마진 테스트용 포토 마스크와 테스트 방법 |
| JPH10125751A (ja) | 1996-10-23 | 1998-05-15 | Ricoh Co Ltd | 重ね合わせ精度測定パターン及び重ね合わせ精度測定方法 |
| US5966201A (en) | 1996-11-07 | 1999-10-12 | Nikon Corporation | Mark for position detection, and mark detecting method and apparatus |
| TW334611B (en) | 1997-02-24 | 1998-06-21 | Mos Electronics Taiwan Inc | The processes and structure for trenched stack-capacitor (II) |
| US5932376A (en) * | 1997-09-23 | 1999-08-03 | United Microelectronics Corp. | Phase-shifting mask structure |
| US6300160B1 (en) * | 1999-11-18 | 2001-10-09 | Eastman Kodak Company | Process for charge coupled image sensor with U-shaped gates |
-
1998
- 1998-12-03 JP JP34466798A patent/JP3287321B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-03 GB GB9928743A patent/GB2344437B/en not_active Expired - Fee Related
- 1999-12-03 US US09/453,709 patent/US6399256B1/en not_active Expired - Fee Related
- 1999-12-03 KR KR1019990054719A patent/KR20000057036A/ko active Search and Examination
-
2001
- 2001-11-30 US US09/996,558 patent/US6610461B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB9928743D0 (en) | 2000-02-02 |
| US20020055048A1 (en) | 2002-05-09 |
| GB2344437A (en) | 2000-06-07 |
| US6399256B1 (en) | 2002-06-04 |
| GB2344437B (en) | 2001-07-11 |
| JP2000171966A (ja) | 2000-06-23 |
| US6610461B2 (en) | 2003-08-26 |
| KR20000057036A (ko) | 2000-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815308B2 (en) | Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates | |
| JP2855115B2 (ja) | 半導体素子製造用コンタクトマスク | |
| JP3287321B2 (ja) | 半導体装置の製造方法 | |
| KR100505690B1 (ko) | 오버레이 키 및 얼라인 키를 갖는 집적회로 반도체 소자및 그 제조방법 | |
| KR101867503B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| TWI509657B (zh) | 重疊游標尺遮罩圖案、其形成方法、含有重疊游標尺圖案之半導體裝置、及其形成方法 | |
| CN101399226B (zh) | 形成半导体器件的图案的方法 | |
| WO2022057353A1 (zh) | 半导体结构的制作方法 | |
| US7332405B2 (en) | Method of forming alignment marks for semiconductor device fabrication | |
| US7550362B2 (en) | Method for manufacturing semiconductor device | |
| WO2022057534A1 (zh) | 半导体器件的制备方法 | |
| KR100661236B1 (ko) | 플래시메모리소자의 플로팅게이트 형성방법 | |
| KR100447257B1 (ko) | 중첩도측정마크제조방법 | |
| US12041766B2 (en) | Manufacturing method of semiconductor device | |
| KR20090044409A (ko) | 스페이서 패터닝을 이용한 패턴 형성방법 | |
| US20220093408A1 (en) | Manufacturing method of semiconductor structure | |
| KR100521429B1 (ko) | 반도체 소자 제조 방법 | |
| KR100672174B1 (ko) | 반도체 소자의 정렬키 형성 방법 | |
| US20230230837A1 (en) | Semiconductor structure and method of forming the same | |
| US8057987B2 (en) | Patterning method of semiconductor device | |
| KR20040086857A (ko) | 반도체소자의 중첩마크 형성방법 | |
| KR100218730B1 (ko) | 반도체 소자 제조방법 | |
| KR100881813B1 (ko) | 반도체소자의 중첩마크 형성방법 | |
| KR100527558B1 (ko) | 반도체소자의 중첩마크 형성방법 | |
| KR20050091869A (ko) | 반도체소자의 정렬마크 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120315 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130315 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130315 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140315 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |