JP3281791B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3281791B2 JP3281791B2 JP4367696A JP4367696A JP3281791B2 JP 3281791 B2 JP3281791 B2 JP 3281791B2 JP 4367696 A JP4367696 A JP 4367696A JP 4367696 A JP4367696 A JP 4367696A JP 3281791 B2 JP3281791 B2 JP 3281791B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- film
- display device
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
Description
(TFT:thin film transistor)を搭載した液晶表示
装置(LCD:Liquid Crystal Display)に関し、特
に、チャンネル層を多結晶シリコン、即ち、poly−
Siにより形成し、これを用いて駆動回路部を基板上に
一体的に形成した駆動回路一体型を実現するpoly−
SiTFTLCDに関する。
利点があり、OA機器、AV機器などの分野で実用化が
進んでいる。特に、スイッチング素子として、TFTを
用いたアクティブマトリクス型は、原理的にデュ−ティ
比100%のスタティック駆動をマルチプレクス的に行
うことができ、大画面、高精細な動画ディスプレイに使
用されている。
ス状に配置された表示電極にTFTを接続形成した基板
(TFT基板)と共通電極を有する基板(対向基板)
が、液晶を挟んで貼り合わされた構成となっている。表
示電極と共通電極の対向部分は液晶を誘電層とした画素
容量となっており、TFTにより選択された電圧が印加
される。液晶は電気光学的に異方性を有しており、画素
容量により形成された電界の強度に対応して光を変調す
る。
シリコン(poly−Si)を用いることによって、マ
トリクス画素部と周辺駆動回路部を同一基板上に形成し
た駆動回路一体型のLCDが開発されている。一般に、
poly−Siは非晶質シリコン(a−Si)に比べて
移動度が高く、また、ゲートセルフアライン構造による
微細化、寄生容量の縮小による高速化が達成され、n−
chTFTとp−chTFTの電気的相補接続構造を構
成することにより、高速駆動回路を形成することができ
る。このように、駆動回路部をマトリクス画素部と一体
形成することにより、製造コストの削減、LCDモジュ
ールの小型化が実現される。
央部の点線で囲まれた部分はマトリスク画素部であり、
TFTのON/OFFを制御するゲートライン(G1,
G2,G3・・・)と画素信号用のドレインライン(D
1,D2,D3・・・)が交差して配置されている。各
交点にはTFTとこれに接続する表示電極(いずれも不
図示)が形成されている。画素部の左右にはゲ−トライ
ン(G1,G2,G3・・・)を選択するゲートドライ
バー(GD)が配置され、画素部の上下には、映像信号
をサンプリングしてホールドし、ゲートドライバ(G
D)の走査に同期して各ドレインライン(D1,D2,
D3・・・)に画素信号電圧を印加するドレインドライ
バ−(DD)が配置されている。ドレインドライバー
(DD)は、主としてシフトレジスタ回路、サンプリン
グ回路及びホールド用キャパシターからなり、ゲートド
ライバー(GD)は主にシフトレジスタからなる。
を示す。石英ガラスなどの基板(10)上に、島状にパ
タ−ニングされたp−Si(11)が形成されている。
p−Si(11)を覆う全面には、SiO2などのゲー
ト絶縁膜(12)が被覆されている。ゲート絶縁膜(1
2)上には、ド−プドpoly−Siとシリサイドのポ
リサイド層からなるゲ−ト電極(13G)が形成されて
いる。ゲート電極(13G)は画素部にあっては、走査
線であるゲートラインと一体で形成され、駆動回路部に
あっては、相補接続の結線に接続される。また、p−S
i(11)は、ゲ−ト電極(13G)をマスクとしたセ
ルフアライン構造で、n型に高濃度にドーピングされた
ソ−ス・ドレイン領域(11S,11D)と、ゲート電
極(13)の直下領域でノンド−プあるいはp型にドー
ピングされたチャンネル領域(11N)が形成されてい
る。また、ゲート電極(13G)上には、イオン注入時
にマスクとなる注入ストッパー(14)が設けられ、ゲ
ート電極(13G)及び注入ストッパー(14)の側壁
には、イオン注入後の不純物の横方向拡散に対するマー
ジンを得るためにサイドウォール(15)が被着形成さ
れている。これらp−Si(11)及びゲート電極(1
3G)とそのラインを覆う全面にはSiO2などの第1
の層間絶縁膜(16)が被覆され、第1の層間絶縁膜
(16)上には、Ti/AlSiからなるドレイン電極
(17D)及びソース電極(17S)が設けられ、ゲー
ト絶縁膜(12)及び第1の層間絶縁膜(16)中に開
口されたコンタクトホール(CT)を介して各々ドレイ
ン領域(11D)及びソース領域(11S)に接続され
ている。画素部にあっては、ドレイン電極(17D)
は、信号線であるドレインラインと一体であり、駆動回
路部にあっては、ドレイン電極(17D)及びソース電
極(17S)は相補接続の結線に延長されている。これ
らドレイン電極(17D)及びソ−ス電極(17S)を
覆う全面には、SOG(Spin On Glass)、あるいは、
BPSG(Boro-Phospho Silicate Glass)即ちボロン
リンガラスなどを用いた平坦化作用のある第2の層間絶
縁膜(18)が形成されている。
(18)上にITO(Indium TinOxide)からなる表示
電極が形成され、第2の層間絶縁膜(18)中にコンタ
クトホールを形成してソース電極(17S)へ接続する
構造が採られる。このような構成のTFTは、画素部に
おいては、W/L値が2μm/3.5μm、駆動回路部
においては、W/L値が400〜600μm/3〜5μ
m程度であり、配線幅も、画素部では最上層に位置する
ドレインラインが5μm程度であるのに対して、駆動回
路部における結線は100〜200μm程度もある。
周辺駆動回路部(20B)において各々TFT及びその
配線(21,22)が形成されたTFT基板(20)
は、更に、液晶の初期配向を制御するための配向膜(不
図示)が形成され、同じく、表面に配向膜が形成された
対向基板(30)と貼り合わされる。対向基板(30)
側には配向膜の下側に共通電極(31)が一面に形成さ
れ、表示電極との間で液晶容量を構成する。両基板(2
0,30)は周縁で樹脂性接着材料からなるシール剤
(40)により貼り合わされ、両基板(20,30)間
の細隙には液晶(50)が密封されている。この液晶
(50)層の細隙はシール剤(40)中及びシール剤
(40)の内部に散布されたスペーサ(60)により確
保されている。
来の液晶表示装置では、画素部(20A)と駆動回路部
(20B)においてTFT及びその配線(21,22)
のサイズが大きく異なっており、各々の領域でTFT及
びその配線(21,22)を覆う第2の層間絶縁膜(1
8)の被着膜厚に差が出て、TFT基板(20)の厚み
の不均一を生じさせる。即ち、第2の層間絶縁膜(1
8)にはSOGやBPSG、あるいはアクリル樹脂など
が用いられるが、これらの膜は微細的には平坦化作用が
あるが、グローバルには平坦作用が無効となる。下地の
凹凸パターンが比較的大きい場合、パターンの形状に依
存して平坦化膜の膜厚が変化してしまう。例えば、0.
6μm厚のSOG膜を被着形成した場合、配線幅が2〜
3μmの時、配線上に着くSOG膜厚は0.2μm、配
線幅が9〜10μmの時は0.4μm、更に配線幅が2
0μm以上では、配線上に着くSOG膜厚は0.6μm
であり、平坦化作用が働かない。また、凸部に対して凹
部の領域が大きい場合は、凸部に対して凹部が狭が狭い
場合よりも凸部上に着くSOG膜厚は薄くなる傾向があ
る。
(20A)における、TFTのサイズ及び最上層となる
ドレイン・ソース電極(17D,17S)とその配線幅
が、駆動回路部における配線幅よりも格段に小さく、か
つ、画素部では、大半の領域が表示部でありドレイン・
ソースの配線領域の割合が小さいのに対して、ドレイン
・ソース配線の密集度も駆動回路部では大きい。従っ
て、SOG膜等からなる第2の層間絶縁膜(18)は画
素部(20A)上では比較的薄く着き、駆動回路部(2
0B)上では厚く着く。
(30)を貼り合わせた時、周辺駆動回路部と画素部で
は、基板間の離間距離が異なり、図9に示すように、両
基板(20,30)が湾曲し、画素部において、セルギ
ャップ即ち基板間の表面離間距離が不均一になってしま
う。特に、シール剤(40)は、画素部(20A)の周
縁で駆動回路部(20B)と同じ厚さの領域に設けられ
るため、周縁部に近づくほどセルギャップが大効くな
る。このようなセルギャップの変化は、リタデーション
量の変化を招き、透過率を変化させるため、図の領域
(C)では、輝度が他の領域と異なってしまい、表示品
位を悪化させていた。
するために成され、対向面上に、複数の多結晶シリコン
薄膜トランジスタが形成され、画素部において、マトリ
クス状に配置された液晶駆動用の表示電極に接続される
とともに、周辺部においては、2つの導電型による電気
的相補構造による駆動回路が形成された一方の基板と、
対向面上に、液晶駆動用の共通電極が一面に形成された
他方の基板と、これら2枚の基板が液晶を挟んで貼り合
わされ、周縁部で接着剤により固定され、内部に液晶が
密封されてなる液晶表示装置において、画素部におい
て、第1のスペーサ粒が前記2枚の基板の間に配設さ
れ、周縁部において、前記接着剤中に前記第1のスペー
サ粒よりも粒径の小さな第2のスペーサ粒が混入され、
前記第1のスペーサ粒の粒径と前記第2のスペーサ粒の
粒径の差分は、画素部において、前記多結晶シリコン薄
膜トランジスタを覆い、前記表示電極の下地となる層間
絶縁膜の膜厚と、周縁部において、前記多結晶シリコン
薄膜トランジスタを覆う層間絶縁膜の膜厚との差分に等
しい構成である。
が厚く、液晶層の層厚が小さくなっている部分では、両
基板の貼り合わせ用の接着剤中に粒径の小さな第2のス
ペーサ粒が配され、画素部の液晶厚の厚い領域には粒径
の大きな第1のスペーサ粒が配され、両スペーサ粒の粒
径の差は、層間絶縁膜が画素部上に着く厚さと駆動回路
部上に着く厚さの差分と同じにされているので、両基板
が湾曲することが無くなり、画素部全域において、液晶
層厚が一定に保たれ、リタデーション量が変化せず、透
過率の変化による輝度むらの発生が防止される。
記駆動回路部の間の領域には前記多結晶シリコン薄膜ト
ランジスタの最上部電極と同一の膜からなる台状膜が形
成され、前記接着剤は、この台状膜上を少なくとも通過
するように形成された構成である。これにより、台状層
の線幅と層間絶縁膜の平坦化性能及びその被着膜厚との
関係よりあらかじめ、画素部と台状層での基板間表面離
間距離の差分を調べ、これを基にして、画素部に散布さ
れる第1のスペーサ粒の粒径と接着剤中に混入される第
2のスペーサ粒の粒径の差を決定することができる。こ
れにより、両基板が湾曲することなく貼り合わされるの
で、画素部全域において、液晶層厚が一定に保たれ、リ
タデーション量が変化せず、透過率の変化による輝度む
らの発生が防止される。
は、前記駆動回路を形成する電気的相補構造の所定の接
続のための結線の最大線幅と同じか、もしくはこれより
も広い構成である。これにより、一方の基板上で層間絶
縁膜が最も厚く着く部分に合わせて、台状膜上の第2の
スペーサ粒の粒径が決定され、基板上の凹凸が全て吸収
されるので、両基板を湾曲すること無く貼り合わせるこ
とが可能となり、輝度むらの無い良好な表示が得られ
る。
液晶表示装置のゲート側の要部拡大平面図であり、図2
はそのA−A線に沿った断面図である。これらの図で
は、図7で画素部とゲート側ドライバー(GD)の間に
位置する領域を示している。図の左方に位置する画素部
のゲート電極(13G)から延在されてきたゲートライ
ン(13L)が、図の右方に位置するゲートドライバー
(GD)のシフトレジスタの各段の出力を構成するTF
Tのソース電極(17S)と一体の引き出し線(17G
L)に接続されている。ゲートライン(13L)は画素
部のTFTのゲート電極(13G)と一体のポリサイド
により形成され、ゲートドライバーの引き出し線(17
GL)は、TFTのドレイン及びソース電極(17)と
同じ材料で、Al、Mo、あるいは、これらの積層膜
層、または、Ti/AlSiなどにより形成されてい
る。両配線(13L,17GL)は、第1の層間絶縁膜
(16)及び注入ストッパー(14)中に開口されたコ
ンタクトホール(CT2)を介して接続されている。こ
れら配線(17GL)上には、TFT部と同様、平坦化
絶縁膜からなる第2の層間絶縁膜(18)が形成されて
いる。
ライン(13L)上を除き、ゲートライン(13L)に
交差する方向に幅1〜5mmにわたって、ドレイン及び
ソース電極(17)と同じメタルからなる台状膜(17
PLG)が配列形成されている。そして、引き出し線
(17GL)とともに、その上面により面積の大きな平
面を形成し、第1の層間絶縁膜(16)が露出する領域
を小さくしてる。このため、これらの領域を覆う第2の
層間絶縁膜(18)は、台状膜(17PLG)と引き出
し線(17GL)の間隙領域の穴埋めをしながら、台状
膜(17PLG)と引き出し線(17GL)の上面によ
り一体的に形成された平面上に厚く被着される。後で説
明するように、TFT基板と対向基板を貼り合わせるた
めのシール剤は、図の破線で挟まれた領域の、この台状
膜(17PLG)及び引き出し線(17GL)に迫り上
げられた領域上に形成される。このため、第2の層間絶
縁膜(18)が下地形状に依存する平坦化膜からなる場
合でも、シール剤は主に、台状膜(17PLG)及び引
き出し線(17GL)により形成される平坦な面上で均
一な膜厚に形成された第2の層間絶縁膜(18)の上方
に形成されることになる。即ち、シール剤は、平坦性の
優れた領域に形成される。
装置のドレイン側の要部拡大平面図であり、図3はその
B−B線に沿った断面図である。これらの図では、図7
に示す画素部とドレイン側ドライバー(DD)の間に位
置する領域を示している。図の上方に位置する画素部の
ドレイン電極(17D)から延在されてきたドレインラ
イン(17L)が、図の下方に位置するドレインドライ
バー(DD)のホールドキャパシタースイッチングTF
Tあるいはサンプリング用TFTのソース電極(17
S)から延在された引き出し線(17DL)に一体で形
成されている。
6)上の、ドレインライン(17L)間には、ドレイン
ライン(17L)と同一材料からなる台状膜(17PL
D)の配列が、ドレインライン(17L)に交差する方
向に幅1〜5mmにわたって形成されている。そして、
引き出し線(17DL)とともに、その上面により面積
の大きな平面を形成し、第1の層間絶縁膜(16)が露
出する領域を小さくしてる。このため、これらの領域を
覆う第2の層間絶縁膜(18)は、台状膜(17PLD
G)と引き出し線(17DL)の間隙領域の穴埋めをし
ながら、台状膜(17PDG)と引き出し線(17D
L)の上面により一体的に形成された平面上に厚く被着
される。後で説明するように、TFT基板と対向基板を
貼り合わせるためのシール剤は、図で破線で示すよう
に、この台状膜(17PLD)が配列された領域上に形
成される。このため、第2の層間絶縁膜(18)が下地
形状に依存する平坦化膜からなる場合でも、シール剤は
主に、台状膜(17PLD)、ドレインライン(17
L)及び引き出し線(17DL)により形成された平面
上で均一な膜厚で形成された第2の層間絶縁膜(18)
の上方に形成されることになる。即ち、シール剤は、平
坦性の優れた領域に形成される。
うに、ドレイン側の台状膜(17PLD)を、ドレイン
ライン(17L)及び引き出し線(17DL)と一体で
形成することも可能である。以上、図1から図5に示す
ような構造のTFT基板は、図6に示すように、液晶表
示装置に組み立てられる。即ち、図において、(1)は
TFT基板であり、画素部(1A)には図8に示す構造
のTFT(2)がマトリクス状に配され、各々液晶駆動
用の表示電極に接続されてなり、周辺駆動回路部(2
B)ではTFT(3)が電気的相補構造を形成して配置
されてなる。これら画素部(1A)と周辺駆動回路部
(1B)の間には、図1から図5で説明した台状膜
(4)が形成されている。(5)は、画素部(1A)に
対向配置された対向基板であり、各表示電極との対向部
で液晶容量を構成する共通電極(6)が形成されてい
る。両基板(1,5)の表面には配向膜(不図示)が形
成されている。(8)は液晶であり、両基板(1,2)
が、樹脂製接着材料からなるシール剤(7)により貼り
合わされてなる細隙に密封されている。この細隙は、画
素部(1A)に散布された第1のスペーサ(9a)、及
び、シール剤(7)中に混入された第2のスペーサ(9
b)により確保されている。シール剤(7)は、図1か
ら図5を用いて説明したように画素部(1A)と駆動回
路部(1B)の間に形成された、台状膜(4)の上方領
域に設けられている。
では、各々TFT(2,3を覆って形成された平坦化膜
からなる第2の層間絶縁膜(18)の膜厚が異なってい
る。このため、両基板(1,5)間の表面離間距離、即
ち、セルギャップもまた異なっており、液晶(8)の層
厚が、同様に異なっている。本発明では、画素部(1
A)に散布される第1のスペーサ(9a)の粒径と、画
素部周縁領域で、シール剤(7)中に混入される第2の
スペーサ(9b)の粒径を異ならせることで、画素部
(1A)と周辺駆動回路部(1B)の各々のセルギャッ
プに合致した粒径のスペーサ(9a,9b)により、液
晶(8)層の細隙を確保している。即ち、画素部(1
A)と周辺駆動回路部(1B)の各々のTFTサイズ及
び配線幅、そして、平坦化膜の被覆性とと平坦化膜厚か
ら、あらかじめ各々の領域に実際に被着する第2の層間
絶縁膜(18)の膜厚を測定し、この差分に対応させ
て、第1のスペーサ(9a)の粒径と第2のスペーサ
(9b)の粒径の差分を決定する。
動回路部(1B)では、SOG膜からなる第2の層間絶
縁膜(18)が各領域に着く膜厚は約0.4μm周辺駆
動回路部(1B)の方が厚く、この分、セルギャップ
は、画素部(1A)よりも駆動回路部(1B)の方が小
さくなっている。従って、画素部(1A)に散布される
第1のスペーサ(9a)よりも、画素部周縁のシール剤
(7)中に混入される第2のスペーサ(9b)の粒径を
0.4μm小さくすることで、両基板(1,5)が均一
に貼り合わされ、基板(1,5)が湾曲することが無く
なる。このため、画素部(1A)の全域において、液晶
(8)の層厚が一定になり、初期状態におけるリタデー
ション量が全画素で同一になり、輝度むらのない良好な
表示が得られる。
のシール剤(7)が形成される領域において、第2の層
間絶縁膜(18)の下層に平坦化のための台状膜(4)
を介在させ、その上にシール剤(7)が形成されるよう
にしたことにより、第2の層間絶縁膜(18)が、その
下層の配線パターンによって膜厚がばらつき、セルギャ
ップの均一性が低下するのを防いでいる。即ち、周辺駆
動回路部(1B)に被着する第2の層間絶縁膜(18)
の最大膜厚に合わせただけの設計では、シール剤(7)
形成領域において、第2の層間絶縁膜(18)の膜厚が
下層の配線パターンによって変化してしまい、それに伴
って、シール剤(7)部分でのセルギャップがばらつく
ことを防止している。
を説明する。まず、TFT電極配線及び配向膜が形成さ
れたTFT基板(1)に、画素部(1A)のみに第1の
スペーサ(9a)を散布する。散布法法としては、例え
ば、エタノール水溶液1リットル中に第1のスペーサ
(9a)を50mgを分散させた分散液を、チャンバ内
の上部から噴霧することにより、TFT基板上に散布す
る。この時、周辺駆動回路部(1B)に第1のスペーサ
(9a)が付着しないように、シートでカヴァーしてお
くなどの工夫が必要となる。
サ(9b)を混入したシール剤(7)を、ディスペンサ
ー、あるいは、スクリーン印刷などにより周縁部に枠状
に塗布する。混入する第1のスペーサ(9b)の量とし
ては、シール樹脂1gに対して1mg程度が適切であ
る。ここで、第1のスペーサ(9a)及び第2のスペー
サ(9b)は、ガラスファイバーの切断粉末などが用い
られ、前述の粒径に形成されている。また、図6では、
縦横の倍率の違いのため、スペーサ(9a,9b)は楕
円球状に描かれているが実際には球状である。
わせをしながら所定のセルギャップをもって貼り合わ
せ、加圧加熱によりシール剤(7)を硬化し、固定す
る。シール剤(7)には、あらかじめ一部切り欠きを設
けておき、この切り欠きより液晶(8)を注入し、切り
欠きを樹脂性の封止剤により塞ぎ、液晶(8)を密封す
ることにより、液晶表示装置が完成される。
は、周辺駆動回路一体型のpoly−SiTFT液晶表
示装置において、シール剤形成領域に、薄膜トランジス
タ電極と同じ電極膜からなる台状膜を形成して、この上
に着く平坦化層間絶縁膜の膜厚を均一にしたものであ
る。これにより、シール形成領域における液晶セルギャ
ップと画素部における液晶セルギャップの差分を決定
し、シール剤中に混入させるスペーサ粒の粒径と、画素
部に散布するスペーサ粒の粒径の差分を、セルギャップ
の差分と同じにすることで、基板を貼り合わせたときの
湾曲が無くなり、画素部の全域において液晶層厚が均一
になる。従って、全画素についてリタデーション量が同
一になり、輝度むらの無い良好な表示画像が得られる。
大平面図である。
大平面図である。
部拡大平面図である。
である。
Claims (4)
- 【請求項1】 対向面上に、複数の多結晶シリコン薄膜
トランジスタが形成され、画素部において、マトリクス
状に配置された液晶駆動用の表示電極に接続されるとと
もに、周辺部においては、2つの導電型による電気的相
補構造による駆動回路が形成された一方の基板と、 対向面上に、液晶駆動用の共通電極が一面に形成された
他方の基板と、 これら2枚の基板が液晶を挟んで貼り合わされ、周縁部
で接着剤により固定され、内部に液晶が密封されてなる
液晶表示装置において、 画素部において、第1のスペーサ粒が前記2枚の基板の
間に配設され、周縁部において、前記接着剤中に前記第
1のスペーサ粒よりも粒径の小さな第2のスペーサ粒が
混入され、前記第1のスペーサ粒の粒径と前記第2のス
ペーサ粒の粒径の差分は、 画素部において、前記多結晶シリコン薄膜トランジスタ
を覆う層間絶縁膜の膜厚と、周縁部において、前記多結
晶シリコン薄膜トランジスタを覆う層間絶縁膜の膜厚と
の差分に等しいことを特徴とする液晶表示装置。 - 【請求項2】 前記層間絶縁膜は、画素部において表示
電極の下地となることを特徴とする請求項1記載の液晶
表示装置。 - 【請求項3】 前記一方の基板の、前記画素部と前記駆
動回路部の間の領域には前記多結晶シリコン薄膜トラン
ジスタの最上部電極と同一の膜からなる台状膜が形成さ
れ、前記接着剤は、この台状膜上を少なくとも通過する
ように形成されていることを特徴とする請求項1または
請求項2記載の液晶表示装置。 - 【請求項4】 前記台状膜の上面の最低線幅は、前記駆
動回路を形成する電気的相補構造の所定の接続のための
結線の最大線幅と同じか、もしくはこれよりも広いこと
を特徴とする請求項2記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4367696A JP3281791B2 (ja) | 1995-12-15 | 1996-02-29 | 液晶表示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7-327474 | 1995-12-15 | ||
JP32747495 | 1995-12-15 | ||
JP4367696A JP3281791B2 (ja) | 1995-12-15 | 1996-02-29 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09222616A JPH09222616A (ja) | 1997-08-26 |
JP3281791B2 true JP3281791B2 (ja) | 2002-05-13 |
Family
ID=26383479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4367696A Expired - Lifetime JP3281791B2 (ja) | 1995-12-15 | 1996-02-29 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3281791B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3907804B2 (ja) | 1997-10-06 | 2007-04-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP5082172B2 (ja) * | 2001-02-05 | 2012-11-28 | ソニー株式会社 | 表示装置の製造方法 |
JP4088294B2 (ja) | 2004-12-28 | 2008-05-21 | 株式会社東芝 | 液晶表示装置 |
JP4886488B2 (ja) * | 2006-12-02 | 2012-02-29 | インフォビジョン オプトエレクトロニクス ホールデングズ リミティッド | 液晶表示装置用の液晶パネル |
JP5311240B2 (ja) * | 2011-09-26 | 2013-10-09 | Nltテクノロジー株式会社 | 表示装置 |
JP2012058757A (ja) * | 2011-12-05 | 2012-03-22 | Sony Corp | 表示装置及びその製造方法 |
JP2013015866A (ja) * | 2012-10-09 | 2013-01-24 | Sony Corp | 表示装置 |
JP2015138167A (ja) * | 2014-01-23 | 2015-07-30 | セイコーエプソン株式会社 | 液晶装置、液晶装置の製造方法、及び電子機器 |
-
1996
- 1996-02-29 JP JP4367696A patent/JP3281791B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09222616A (ja) | 1997-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6091466A (en) | Liquid crystal display with dummy drain electrode and method of manufacturing same | |
US6692983B1 (en) | Method of forming a color filter on a substrate having pixel driving elements | |
US7428034B2 (en) | Liquid crystal display device | |
US7119871B2 (en) | Liquid crystal display having insulating film overlapping and extending in direction of drain signal line | |
JP3285011B2 (ja) | 液晶表示装置 | |
US6683671B1 (en) | Liquid crystal display device with spacers on color filters outside display area and method of manufacturing the same | |
KR20020075286A (ko) | 전기 광학 기판 장치 및 그 제조 방법, 전기 광학 장치,전자 기기 및 기판 장치의 제조 방법 | |
JP3424234B2 (ja) | 電気光学装置及びその製造方法 | |
US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
US6850303B2 (en) | Liquid crystal display device having additional storage capacitance | |
JP2000330132A (ja) | アクティブマトリクス型表示装置 | |
US20060066781A1 (en) | Color filter panel, and liquid crystal display including color filter panel | |
US7268839B2 (en) | Array substrate comprising an island shaped drain electrode enclosed by the source electrode and liquid crystal display device including the same | |
KR101109978B1 (ko) | 고개구율 액정표시소자 | |
JP3281791B2 (ja) | 液晶表示装置 | |
JP3127619B2 (ja) | アクティブマトリクス基板 | |
JP2001337334A (ja) | 液晶表示装置の製造方法 | |
JP3722116B2 (ja) | 反射型電気光学装置、および電子機器 | |
KR100874646B1 (ko) | 액정표시장치 및 그 제조방법 | |
JP2000284723A (ja) | 表示装置 | |
US7646467B2 (en) | Method of fabricating liquid crystal display devices having various driving modes on a common substrate | |
JP3456384B2 (ja) | 液晶表示パネル | |
JP2000122096A (ja) | 反射型液晶表示装置およびその製造方法 | |
US20060109407A1 (en) | Liquid crystal display and method for fabricating the same | |
JP4116775B2 (ja) | 電気光学装置及びプロジェクタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |