JP3280243B2 - Bga型半導体装置の製造方法 - Google Patents
Bga型半導体装置の製造方法Info
- Publication number
- JP3280243B2 JP3280243B2 JP26758396A JP26758396A JP3280243B2 JP 3280243 B2 JP3280243 B2 JP 3280243B2 JP 26758396 A JP26758396 A JP 26758396A JP 26758396 A JP26758396 A JP 26758396A JP 3280243 B2 JP3280243 B2 JP 3280243B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor chip
- insulating film
- manufacturing
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Description
置の製造方法に関する。
装置の高集積化および高密度化が強く望まれており、こ
れに対応して、多ピン用の半導体装置のパッケージ構造
は、チップの二辺にボンディングパッドを有する構造か
ら、四辺のすべてにボンディングパッドを有する構造へ
と変化してきた。
SP5148265では、半導体チップの表面(機能面
側)にエラストマ層を介して、配線パターンを形成した
絶縁性フィルムを配置し、さらに絶縁性フィルムの表面
に複数の半田ボールを格子状に配置したBGA(ボール
グリッドアレイ)と指称される半導体装置が提案されて
いる。
ップのボンディングパッドと配線パターンの接続部分
は、外部との不要な電気的接触を防止するために、ポッ
ティング方式によってシリコン系樹脂などの絶縁性コー
ティング材で被覆されている。
の配線パターンを格子状に形成した、1枚の絶縁フィル
ムをもとに形成されるため、複数のチップを実装し、被
覆工程完了後に、個別製品とするための分断作業を行う
という方法がとられている。このような分断に際して、
従来は、シリコンウェハーを切断するのに用いられる回
転刃を用いて分断作業を行っていた。
断方法では、分離された各半導体装置の外形精度がよく
ないばかりではなく、高価な分断装置が必要であること
から、製造コストが膨大なものとなる。更に、この分断
工程においては、被覆のためのコーティング材も同時に
切断する必要がある場合もあり、回転刃による分断作業
時に、コーティング材の微粉が飛散するために、分断後
に洗浄工程が必要であった。さらに、ここで用いられる
コーティング材は、弾性を有するために、洗浄によって
も微粉が充分に洗い流されないという問題もあった。
で、低コストで量産性が高く、外観の良好な半導体装置
を提供することを目的とする。
GA型半導体装置の製造方法の特徴は、周縁端部に複数
のボンディングパッドを有する半導体チップと、配線パ
ターンを具備するとともに、前記配線パターンに接続さ
れ、突出して外部との電気的接続を行う複数の半田ボー
ルを具備してなる絶縁性フィルムとで構成され、前記各
半導体チップの機能面側に、絶縁性部材を介して前記絶
縁性フィルムを貼着するとともに、前記半導体チップの
周縁部に形成されたボンディングパッドに前記配線パタ
ーンを接続したBGA型半導体装置の製造方法におい
て、前記配線パターンを所定の間隔で複数個配列してな
る絶縁性フィルムを、前記各半導体チップの機能面側
に、絶縁性部材を介して貼着するとともに、前記半導体
チップの周縁部に形成された複数のボンディングパッド
に前記配線パターンを接続するボンディング工程と、前
記配線パターンと前記半導体チップのボンディングパッ
ドの接続部位を絶縁性コーティング材で被覆する被覆工
程と、前記半導体装置をパンチング法により、個々に分
断する分断工程とを含むことを特徴とする。
金型のダイの穴の周囲に断面が直角三角形状の環状突起
を設けた金型を用いたパンチングにより行われるように
したことを特徴とする。
絶縁性フィルムと共に前記コーティング材を、プレス金
型を用いたパンチングにより分断するようにしたことを
特徴とする。
形成後、分断するに際し、パンチング法によって、行う
ようにしているため、安価でかつ外観の良好な半導体装
置を得ることが可能となる。また量産性が著しく向上す
る。
図面を参照しつつ詳細に説明する。本発明のBGA型半
導体装置の製造方法は、図1に概念図を示すように、プ
レス金型のダイ30の穴H1の周囲に断面が直角三角形
状の環状突起31を設けた金型によるパンチングによ
り、半導体チップ10の搭載された絶縁性フィルム11
をコーティング材13とともに分断するようにしたこと
を特徴とする。
ターンを具備した絶縁性フィルム12を接続してなる実
装体を半導体チップ10のボンディングパッドと前記配
線パターンとの接続部位をコーティング材13で被覆し
た後、これを断面三角形状の環状突起31を具備したダ
イ30上に載置し、パンチ32を用いてコーティング材
13と共に絶縁性フィルム11をカットし、個々の半導
体装置に分断することを特徴とする。ここで33はスト
リッパである。
連続形成されており、この上に、半導体チップ10を実
装したのち、図2に示す前記半導体チップ10のボンデ
ィングパッド10Bと前記配線パターン16Sとの接続
部位に、コーティング層13を形成し、この後図1に示
すパンチング装置によって分断することにより、図3に
示すような半導体装置を形成することを特徴とする。
詳細に説明する。まず図4に示すようにポリイミドテー
プからなる絶縁性フィルム11の表面に銅箔15を貼着
し、さらにこの表面にフォトレジスト(図示せず)を塗
布しフォトリソグラフィーにより、パターニングし、銅
箔15のパターンを形成する。
ォトリソグラフィを行い、図5に示すようにレジストパ
ターンRを形成する。なお、以下の図面では、1単位の
半分づつを示すが、この1単位が所定の間隔で多数配列
形成されている。
うに、レジストパターンRから露呈する銅箔15の表面
に金めっき層16を形成する。
し、フォトリソグラフィを行い、これをマスクとして絶
縁性フィルム11をエッチングし、図7に示すように配
線パターン先端の接続片(ビームリード)16Sが形成
される周縁部領域と半田ボール12との電気的接続領域
にウインドウWおよびヴィアVを形成する。
除くこのヴィアV内で、前記銅箔15のパターンに接続
すると共に表面に突出するように半田ボール12を形成
する。
い、ウインドウ内に露呈する銅をエッチング除去する。
これにより、ウインドウWの領域は接続片16Sとして
の金パターンのみが存在し、フレキシブルな状態となっ
ている。そして中央部では銅箔のパターン15と金メッ
キ層16との2層構造となってこの接続片16Sにそれ
ぞれ連設されており、配線パターンとして機能する。
ィルムの配線パターン形成面側に印刷法によって絶縁性
エラストマー(シリコンエラストマー)17を塗布し、
ベーキングを行い硬化せしめる。
剤を塗布し、これを図11に示すように、ダイシングの
なされた半導体チップ10上に位置決めし、半導体チッ
プ10の素子形成面側にこの絶縁性フィルム11を固着
する。
ツールBTを用いて、半導体チップ10の周縁部のボン
ディングパッドに、接続片を熱圧着することにより、配
線パターンと半導体チップとの間の電気的接続を行う。
この時、金の接続片16Sは薄いため、熱圧着と同時に
切断される。
ム11のウインドウWを覆うように感光性のフィルム3
0を貼着する。そしてこれに微孔oを形成する。
(図14(a)は図14(b)のa−a断面図)、半田ボール
形成領域が載置される領域に複数個の凹部21を形成し
てなる下金型20Lを用意するとともに、半導体チップ
の存在位置に対応して、前記半導体チップと同等の開口
面積および高さを有する開口部Hを複数個具備してなる
枠体22を用意する。そしてこの開口部内に半導体チッ
プがそれぞれ配置せしめられるように、この枠体22
に、前記半導体チップに接続された前記絶縁性フィルム
を固定し、これを下金型20L上に載置し、さらに、上
金型20Uを設置する。
の間に、絶縁性のコーティング材Mを充填する。25は
コーティング材の充填孔である。この状態で、図15に
示すように加圧することにより、前記半導体チップの前
記配線パターンとボンディングパッドの接続部位をコー
ティング材で被覆する。このとき、フィルムに形成され
た微孔oを介して下金型20L側から真空吸引しつつ、
コーティング材を充填することにより、良好にコーティ
ング材が充填される。
グが完了し、金型を除去した後、感光性のフィルムを除
去するかまたは熱処理により密着せしめ、この後図1に
示したパンチング装置を用いて、絶縁性フィルム11と
共にコーティング材をカットして個別に分断し、図17
に示すように、コーティング材で被覆保護された半導体
装置が完成する。25はコーティング材の充填孔であ
る。
装置を用いて絶縁性フィルム11をカットするようにし
ているため、外観が良好で高度な寸法精度を得ることが
できる。
いてコーティング材をモールドするようにしているた
め、緻密で高品質のコーティングがなされ、コーティン
グ材を分断する必要がないが、モールド金型を用いるこ
となくコーティングを行いコーティング材がはみ出した
場合、あるいはモールド金型を用いてもはみだした場合
にも、本発明のパンチング装置を用いることにより、絶
縁性フィルムの分断と同時にコーティング材も容易に分
断することができ、製造コストが低減され、さらには、
コーティング材の微粉の飛散もないため、不純物の付着
による信頼性の低下という問題もない。
した絶縁性フィルム(TAB基板)を、半導体チップに
ボンディングするようにしたが、ボンディングおよびコ
ーティングが終了した後に、半田ボールを形成するよう
にしてもよい。本発明の第2の実施例として、この例に
ついて図18乃至図31の工程断面図を参照しつつ説明
する。
(ビームリード)が形成される周縁部領域と半田ボール
12との電気的接続領域に、ウインドウWおよびヴィア
Vを形成する工程までは、前記第1の実施例の図4乃至
図7に示した工程と同様に形成する。
内に露呈する銅箔のパターン15をエッチング除去す
る。このとき、ヴィアVはレジスト(図示せず)等で被
覆保護しておく。
ィルムの配線パターン形成面側に印刷法によって絶縁性
エラストマー(シリコンエラストマー)17を塗布し、
ベーキングを行い硬化せしめる。
剤を塗布したのち、これを図24に示すように、ダイシ
ングのなされた半導体チップ10上に位置決めし、半導
体チップ10の素子形成面側にこの絶縁性フィルム11
を固着する。
ツールBTを用いて、半導体チップ10の周縁部のボン
ディングパッドに、接続片を熱圧着することにより、配
線パターンと半導体チップとの間の電気的接続を行う。
この時、金の接続片16Sは薄いため、熱圧着と同時に
切断される。そして、図26に示すように、この後絶縁
性フィルム11上に感光性のフィルム30を貼着する。
この後、半導体チップを搭載した絶縁性フィルム11に
前記第1の実施例と同様にして枠体22を取り付け、図
27に示すように、モールド金型に設置し、前記第1の
実施例と同様にコーティングを行う。ここではまだ半田
ボールが形成されていないため、下金型の凹部は不要で
ある。他は第1の実施例とまったく同様に行えばよい。
ボンディングパッドとの接続領域をコーティング材13
で被覆する。
フィを行い、感光性のフィルムを感光せしめ、図29に
示すように、半田ボール形成領域にホールhを形成す
る。そして、図30に示すように、このホールh内に露
呈する銅箔15にフラックスを印刷し、Pb10%、S
n90%の半田からなる直径0.7mmの半田ボール12
を供給し、320℃10秒間(ピーク温度維持時間)の
加熱工程を経て、表面を銅パターン15に固着する。そ
して必要に応じて、イソプロピルアルコール(IPA)
に浸漬して超音波洗浄を行い、余剰のフラックスを除去
する。最後に、感光性のフィルムを除去するかまたは熱
処理により密着せしめ、更に必要に応じて半田ボール表
面にパラジウムなどの貴金属メッキ等を行い、この後前
記第1の実施例で用いたのと同様のパンチング装置を用
いてコーティング材と共に絶縁性フィルムを分断し、図
31に示すように配線パターンと半導体チップとの接続
部が良好に被覆保護されたBGA型半導体装置が完成す
る。ここで、半田ボール12は、格子状をなすように全
面に形成され、また半導体チップ10の裏面はベア状態
となっている。このようにして低コストで信頼性の高い
半導体装置が形成される。なお、この方法では感光性の
フィルムを貼着してるため、金型との剥離性が向上す
る。
適宜変形可能であり、例えば格子ピッチが1mmであれ
ば、孔径は0.55mm、格子ピッチが1.5mmであれ
ば、孔径は0.75mmというふうに適宜変更可能であ
る。
択可能であり、例えばPb37%Sn63%の共晶半田
を用いた場合には固着工程での加熱温度は230℃程度
でよい。
ンチング装置を用いて絶縁性フィルムを分断するように
しているため、高精度で外観の良好な半導体装置を得る
ことが可能となる。
図
図
図
図
図
を示す図
程を示す図
程を示す図
程を示す図
程を示す図
程を示す図
程を示す図
程を示す図
程を示す図
程を示す図
程を示す図
程を示す図
程を示す図
程を示す図
程を示す図
程を示す図
程を示す図
程を示す図
程を示す図
程を示す図
程を示す図
程を示す図
程を示す図
Claims (3)
- 【請求項1】 周縁端部に複数のボンディングパッドを
有する半導体チップと、 配線パターンを具備するとともに、前記配線パターンに
接続され、突出して外部との電気的接続を行う複数の半
田ボールを具備してなる絶縁性フィルムとで構成され、
前記各半導体チップの機能面側に、絶縁性部材を介して
前記絶縁性フィルムを貼着するとともに、前記半導体チ
ップの周縁部に形成されたボンディングパッドに前記配
線パターンを接続したBGA型半導体装置の製造方法に
おいて、 前記配線パターンを所定の間隔で複数個配列してなる絶
縁性フィルムを、前記各半導体チップの機能面側に、絶
縁性部材を介して貼着するとともに、前記半導体チップ
の周縁部に形成された複数のボンディングパッドに前記
配線パターンを接続するボンディング工程と、 前記配線パターンと前記半導体チップのボンディングパ
ッドの接続部位を絶縁性コーティング材で被覆する被覆
工程と、 前記半導体装置をプレス金型を用いたパンチング法によ
り、個々に分断する分断工程とを含むことを特徴とする
BGA型半導体装置の製造方法。 - 【請求項2】 前記分断工程は、前記プレス金型のダイ
の穴の周囲に断面が直角三角形状の環状突起を設けた金
型を用いたパンチングにより行われるようにしたことを
特徴とする請求項1記載のBGA型半導体装置の製造方
法。 - 【請求項3】 前記分断工程は、前記コーティング材お
よび絶縁性フィルムを共に分断する工程であることを特
徴とする請求項1記載のBGA型半導体装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26758396A JP3280243B2 (ja) | 1996-10-08 | 1996-10-08 | Bga型半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26758396A JP3280243B2 (ja) | 1996-10-08 | 1996-10-08 | Bga型半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10116858A JPH10116858A (ja) | 1998-05-06 |
JP3280243B2 true JP3280243B2 (ja) | 2002-04-30 |
Family
ID=17446791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26758396A Expired - Fee Related JP3280243B2 (ja) | 1996-10-08 | 1996-10-08 | Bga型半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3280243B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100255476B1 (ko) * | 1997-06-30 | 2000-05-01 | 김영환 | 볼 그리드 어레이 패키지 |
US6221748B1 (en) * | 1999-08-19 | 2001-04-24 | Micron Technology, Inc. | Apparatus and method for providing mechanically pre-formed conductive leads |
JP6848244B2 (ja) * | 2016-07-27 | 2021-03-24 | 日亜化学工業株式会社 | 発光装置の製造方法 |
CN113853109A (zh) * | 2021-09-08 | 2021-12-28 | 深圳市腾鑫精密电子芯材科技有限公司 | 一种fpc芯片元器件粘贴辅料高利用率冲贴工艺 |
-
1996
- 1996-10-08 JP JP26758396A patent/JP3280243B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10116858A (ja) | 1998-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1353374B1 (en) | Semiconductor chip assembly and method of making the same | |
KR100596549B1 (ko) | 반도체장치와그제조방법및반도체패키지 | |
JP3313547B2 (ja) | チップサイズパッケージの製造方法 | |
JP3842548B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP3269171B2 (ja) | 半導体装置およびそれを有した時計 | |
KR20040030297A (ko) | 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치 | |
KR20030019165A (ko) | 리드 프레임 및 그 제조 방법과 그 리드 프레임을 사용한반도체 장치의 제조 방법 | |
KR20020087975A (ko) | 반도체장치, 그 제조방법 및 전자기기 | |
KR20040030283A (ko) | 리드 프레임 및 그 제조 방법 | |
US6271057B1 (en) | Method of making semiconductor chip package | |
JP3732378B2 (ja) | 半導体装置の製造方法 | |
JP4073308B2 (ja) | 回路装置の製造方法 | |
US6380062B1 (en) | Method of fabricating semiconductor package having metal peg leads and connected by trace lines | |
JP3280243B2 (ja) | Bga型半導体装置の製造方法 | |
JP3522403B2 (ja) | 半導体装置 | |
JP3029736B2 (ja) | 混成集積回路装置の製造方法 | |
JP3359824B2 (ja) | Bga型半導体装置の製造方法 | |
JP4626063B2 (ja) | 半導体装置の製造方法 | |
JP3421478B2 (ja) | 半導体装置及びその製造方法 | |
JP3192096B2 (ja) | Bga型半導体装置の製造方法 | |
JP3103281B2 (ja) | 樹脂封止型半導体装置 | |
JP3115807B2 (ja) | 半導体装置 | |
JP3569642B2 (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法 | |
JP2002343927A (ja) | 半導体モジュール及びその製造方法 | |
JP2003332495A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |