JP3276351B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3276351B2 JP3276351B2 JP35310499A JP35310499A JP3276351B2 JP 3276351 B2 JP3276351 B2 JP 3276351B2 JP 35310499 A JP35310499 A JP 35310499A JP 35310499 A JP35310499 A JP 35310499A JP 3276351 B2 JP3276351 B2 JP 3276351B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- upper electrode
- metal
- adhesion layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000000034 method Methods 0.000 title claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 71
- 239000002184 metal Substances 0.000 claims description 71
- 239000010410 layer Substances 0.000 claims description 56
- 150000004767 nitrides Chemical class 0.000 claims description 35
- 229910044991 metal oxide Inorganic materials 0.000 claims description 31
- 150000004706 metal oxides Chemical class 0.000 claims description 31
- 238000000137 annealing Methods 0.000 claims description 30
- 238000000151 deposition Methods 0.000 claims description 11
- 239000002356 single layer Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 description 29
- 230000010287 polarization Effects 0.000 description 21
- 239000010936 titanium Substances 0.000 description 21
- 125000004429 atom Chemical group 0.000 description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000002542 deteriorative effect Effects 0.000 description 5
- 238000005121 nitriding Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 125000004433 nitrogen atom Chemical group N* 0.000 description 4
- 125000004430 oxygen atom Chemical group O* 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052741 iridium Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- -1 TaN is used instead Chemical class 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Ceramic Capacitors (AREA)
Description
る容量絶縁膜を有する容量素子を備えた半導体装置およ
びその製造方法に関する。
及び低消費電力化の進展により、民生用電子機器が一段
と高度化し、これに伴って、半導体装置の半導体素子の
微細化が急速に進められてきている。このため、電子機
器から発生する電磁波雑音である不要輻射が大きな問題
になっている。
比誘電率を有する強誘電体膜を容量絶縁膜とする大容量
の容量素子を半導体集積回路装置等に内蔵する技術が注
目されている。
って、容量絶縁膜としては、従来から用いられてきた珪
素酸化物又は珪素窒化物に代わって、高誘電体膜を用い
る技術が広く研究されている。
読出しが可能な不揮発性RAMの実用化を実現するため
に、自発分極特性を有する強誘電体膜に関する研究開発
が盛んに行われている。
量素子が組み込まれた半導体装置を実現するための最重
要課題は、容量素子の特性を劣化させることなく高集積
化を実現することにある。
又はIr等の貴金属を用いることは、ここ数年の新しい
技術であり、強誘電体膜からなる容量絶縁膜を有する容
量素子の半導体プロセスへの適応という点では、まだ数
多くの課題が残っている。例えば、Pt又はIr等の電
極材料は、シリコン酸化膜又はシリコン窒化膜等の絶縁
膜との密着性が悪いので、高温のアニールを行なった場
合又は下地膜の種類によっては絶縁膜の成膜直後に絶縁
膜が剥がれてしまうという問題がある。このため、Pt
又はIr等からなる上部電極とシリコン酸化膜又はシリ
コン窒化膜等の絶縁膜との間には密着層が必要であり、
従来においては、半導体プロセスで一般的に用いられる
チタン膜が密着層として用いている。
について図面を参照しながら説明する。
を示している。図5に示すように、半導体基板10の上
に、Pt膜からなる下部電極11、強誘電体膜からなる
容量絶縁膜12、Pt膜からなる上部電極13及びTi
膜からなる密着層14が順次形成されており、これら下
部電極11、容量絶縁膜12、上部電極13及び密着層
14の上には、シリコン酸化膜又はシリコン窒化膜等か
らなる絶縁膜15が堆積されている。
れた第1のコンタクト16Aを介して第1の金属配線1
7Aが接続されていると共に、上部電極13には、絶縁
膜15に埋め込まれた第2のコンタクト16Bを介して
第2の金属配線17Bが接続されており、これら第1及
び第2のコンタクト16A、16B並びに第1及び第2
の金属配線17A、17Bは下層の窒化チタン膜と上層
のアルミニウム膜から構成されている。また、以上説明
した各部材はシリコン窒化膜からなる保護膜18に覆わ
れている。
〜(c)を参照しながら従来の半導体装置の製造方法に
ついて説明する。
板10の上に、第1のPt膜11A、強誘電体膜12
A、第2のPt膜13A及びTi膜14Aを順次堆積し
た後、Ti膜14A及び第2のPt膜13Aをパターニ
ングして、図6(b)に示すように、Ti膜14Aから
なる密着層14及び第2のPt膜13Aからなる上部電
極13を形成する。
11Aをパターニングして、図6(c)に示すように、
強誘電体膜12Aからなる容量絶縁膜12及び第1のP
t膜11Aからなる下部電極11を形成する。
膜12における第1のコンタクト16Aを形成する領域
に開口部12aを形成した後、絶縁性基板10の上に全
面に亘って絶縁膜15を堆積する。次に、絶縁膜15
に、下部電極11を露出させる第1のコンタクトホール
16a及び上部電極13を露出させる第2のコンタクト
ホール16bをそれぞれ形成する。
5の上に、下層の窒化チタン膜と上層のアルミニウム膜
からなる積層膜を第1及び第2のコンタクトホール16
a、16bに埋め込まれるように堆積した後、該積層膜
をパターニングして、下部電極11と接続される第1の
コンタクト16A及び第1の金属配線17A、並びに上
部電極13と接続される第2のコンタクト16B及び第
2の金属配線17Bを形成する。
シリコン窒化膜からなる保護膜18を堆積すると、図7
(c)に示すように従来の半導体装置が得られる。尚、
図示は省略したが、保護膜18に開口部を形成した後、
該開口部に第1及び第2の金属配線17A、17Bとそ
れぞれ接続される電極パッドを形成すると、一連の製造
工程が終了する。
グにより、密着層14、上部電極13、容量絶縁膜12
及び下部電極11を形成した後、通常、容量絶縁膜12
におけるパターニングによるダメージを回復させるため
にアニールが行なわれる。
を構成するTi原子が、上部電極13を構成するPtの
柱状結晶同士の間を通って拡散し、強誘電体膜からなる
容量絶縁膜12に到達してしまう。このため、容量絶縁
膜12を構成する強誘電体膜の分極特性が劣化して容量
素子の電気特性が悪化するという問題が発生する。
張する一方、上部電極13は収縮する。このため、上部
電極13に応力が加わるので、上部電極13にボイドが
形成されてしまうという問題も発生する。
する強誘電体膜の分極特性の劣化を防止することを第1
の目的とし、上部電極にボイドが形成されないようにす
ることを第2の目的とする。
するため、本発明に係る半導体装置は、基板上に形成さ
れた下部電極、下部電極の上に形成された強誘電体膜か
らなる容量絶縁膜と、容量絶縁膜の上に形成された上部
電極と、上部電極の上に形成された密着層と、下部電
極、容量絶縁膜、上部電極及び密着層を覆うように形成
された絶縁膜とを備え、密着層は、金属酸化膜若しくは
金属窒化膜の単層膜又は金属酸化膜と金属窒化膜との積
層膜からなる。
絶縁膜との間には、金属酸化膜若しくは金属窒化膜の単
層膜又は金属酸化膜と金属窒化膜との積層膜からなる密
着層が介在しているため、絶縁膜が密着層から剥がれ難
いと共に、後工程でアニール処理を行なっても密着層を
構成する金属原子は上部電極に拡散し難い。このため、
密着層の金属原子が強誘電体膜からなる容量絶縁膜に到
達し難いので、強誘電体膜の分極特性が劣化して容量素
子の電気特性が劣化する事態が回避される。
Pt又はIrを含み、金属酸化膜はTi又はTaの酸化
物からなり、金属窒化膜はTi又はTaの窒化物からな
ることが好ましい。
むと、上部電極は柱状結晶からなり金属原子を拡散させ
易いという性質を持っているが、Ti若しくはTaの酸
化物又は窒化物は上部電極に拡散し難いので、強誘電体
膜の分極特性の劣化を確実に防止することができる。
に係る第1の半導体装置の製造方法は、基板上に、第1
の金属膜、強誘電体膜、第2の金属膜、及び金属酸化膜
若しくは金属窒化膜の単層膜又は金属酸化膜と金属窒化
膜との積層膜を順次堆積する工程と、単層膜又は積層膜
をパターニングして密着層を形成する工程と、第2の金
属膜をパターニングして上部電極を形成する工程と、強
誘電体膜をパターニングして容量絶縁膜を形成する工程
と、第1の金属膜をパターニングして下部電極を形成す
る工程と、下部電極、容量絶縁膜、上部電極及び密着層
を覆うように絶縁膜を堆積する工程とを備えている。
部電極と絶縁膜との間には、金属酸化膜若しくは金属窒
化膜の単層膜又は金属酸化膜と金属窒化膜との積層膜か
らなる密着層が介在することになるため、絶縁膜が密着
層から剥がれ難いと共に、後工程でアニール処理を行な
っても密着層を構成する金属原子は上部電極に拡散し難
い。このため、密着層の金属原子が強誘電体膜からなる
容量絶縁膜に到達し難いので、強誘電体膜の分極特性が
劣化して容量素子の電気特性が劣化する事態が回避され
る。
層膜又は積層膜を堆積する工程は、金属酸化物若しくは
金属窒化物からなるターゲットを用いるスパッタリング
法、又は、酸素ガス若しくは窒素ガスを含む雰囲気中で
行なう反応性スパッタリング法により行なわれることが
好ましい。
原子が、窒素原子又は酸素原子と結合する前に上部電極
に拡散する事態を防止できるので、容量絶縁膜を構成す
る強誘電体膜の分極特性の劣化をより確実に防止するこ
とができる。
に係る第2の半導体装置の製造方法は、基板上に、下部
電極、容量絶縁膜及び上部電極からなる容量素子を形成
する工程と、容量素子に対して300℃〜800℃のア
ニールを行なう工程と、容量素子の上に、金属酸化膜若
しくは金属窒化膜の単層膜又は金属酸化膜と金属窒化膜
との積層膜からなる密着層を堆積する工程と、容量素子
及び密着層を覆うように絶縁膜を堆積する工程とを備え
ている。
量素子に対して300℃〜800℃のアニールを行なっ
て上部電極を収縮させておいてから密着層を堆積するた
め、半導体プロセスの後工程においてアニールが行なわ
れても上部電極は収縮しない。このため、上部電極に加
わる応力が低減するので、上部電極にはボイドが形成さ
れ難い。この場合、300℃以上の温度でアニールを行
なうため、上部電極は確実に収縮すると共に、アニール
温度が800℃以下であるため、上部電極及び下部電極
にヒロックが発生する事態を防止できる。
半導体装置について図面を参照しながら説明する。
装置の断面構造を示しており、半導体基板1の上に、P
t膜からなる下部電極2、例えばSrBi2Ta2O9 等
の強誘電体膜からなる容量絶縁膜3、及びPt膜からな
る上部電極4から構成される容量素子が形成されてい
る。
5が形成されており、下部電極2、容量絶縁膜3、上部
電極4及び密着層5は、シリコン酸化膜又はシリコン窒
化膜等からなる絶縁膜6により覆われている。
第1のコンタクト7Aを介して第1の金属配線8Bが接
続されていると共に、上部電極4には、絶縁膜6に埋め
込まれた第2のコンタクト7Bを介して第2の金属配線
8Bが接続されており、これら第1及び第2のコンタク
ト7A、7B並びに第1及び第2の金属配線8A、8B
は下層の窒化チタン膜と上層のアルミニウム膜から構成
されている。また、以上説明した各部材はシリコン窒化
膜からなる保護膜9に覆われている。
TiNからなる密着層5が形成されているため、後工程
においてアニールを行なっても、密着層5を構成する金
属原子は、上部電極4には殆ど拡散しないため、容量絶
縁膜3には到達しない。このため、容量絶縁膜3を構成
する強誘電体膜の分極特性が劣化しないので、容量素子
の電気特性は悪化しない。
た、強誘電体膜の分極量の測定結果について説明する。
測定試料としては、密着層が形成されていない容量素
子、TiNからなる密着層が形成されている容量素子、
及びTiからなる密着層が形成されている容量素子を用
い、いずれの場合においても、絶縁膜6、第1及び第2
のコンタクト7A、7B、第1及び第2の金属配線8
A、8B、並びに保護膜9が形成されていないものを用
いた。また、図1に示す端子Aと端子Bとから強誘電体
膜の分極量を測定した。
って、TiNからなる密着層が形成された容量素子にお
いては、密着層が形成されておらずTi原子の拡散の影
響が全くない容量素子と同程度である、14μC/cm
2 以上の分極量及び1.5μC/cm2 以下のばらつき
が測定された。これに対して、Tiからなる密着層が形
成された容量素子においては、8μC/cm2 程度の分
極量及び3μC/cm 2 のばらつきが測定された。
容量素子を用いると、半導体プロセスの後工程において
アニールを行なっても、密着層5を構成する金属原子の
拡散を防止でき、これによって、強誘電体膜からなる容
量絶縁膜3の分極特性が劣化しないことが確認できた。
る密着層5を用いたが、これに代えて、TaN等の他の
金属窒化物からなる単層膜を用いる場合、TiOx 等の
金属酸化物からなる単層膜を用いる場合、又は金属窒化
膜と金属酸化膜との積層膜を用いる場合でも、後工程に
おいてアニールを行なっても、密着層5を構成する金属
原子の拡散を防止することができる。尚、Taは拡散に
ついては、Tiと同様の振る舞いをする。
の製造方法について説明する。第1の製造方法は、従来
の半導体装置の製造方法に比べて、密着層の組成及び堆
積方法が異なるのみであるから、ここでは、密着層の堆
積方法についてのみ説明する。
窒化物又はTiOx 等の金属酸化物からなるターゲット
を用いるスパッタリング法により、金属窒化膜若しくは
金属酸化膜の単層膜又は金属酸化膜と金属窒化膜との積
層膜からなる密着層5を堆積するものである。
ターゲットを用いるスパッタリング法により金属窒化膜
又は金属酸化膜を堆積する場合と、Ti膜等の金属膜を
堆積しておいてから該金属膜を窒化処理又は酸化処理す
る場合との対比について説明する。
化膜又は金属酸化膜を形成する場合には、金属膜を構成
するTi等の金属原子が、窒素原子又は酸素原子と結合
する前に上部電極4に拡散するため、容量絶縁膜3の分
極特性が劣化する恐れがある。これに対して、金属窒化
物又は金属酸化物からなるターゲットを用いるスパッタ
リング法により金属窒化膜又は金属酸化膜を堆積する場
合には、金属原子は上部電極4に殆ど拡散しないため、
容量絶縁膜3の分極特性の劣化をより確実に防止するこ
とができる。
なった、強誘電体膜の分極量の測定結果について図3を
参照しながら説明する。測定試料としては、スパッタリ
ング法によりTiN膜からなる密着層を堆積した容量素
子、Ti膜を窒化処理してTiN膜からなる密着層を形
成した容量素子、スパッタリング法によりTiOx 膜か
らなる密着層を堆積した容量素子、及びTi膜を酸化処
理してTiOx 膜からなる密着層を形成した容量素子を
用いた。
によりTiN膜又はTiOx 膜からなる密着層を堆積し
た場合には、強誘電体膜の分極量は、図2に示した密着
層が形成されていない場合と同程度であったが、Ti膜
を窒化処理又は酸化処理して密着層を形成した場合に
は、強誘電体膜の分極量は、スパッタリング法により堆
積したTiN膜又はTiOx 膜からなる密着層を用いた
場合に比べて劣化している。また、Ti膜に酸化処理を
行なった場合には、Ti膜に窒化処理を行なった場合に
比べて劣化の程度が小さい。これは、酸化処理を行なっ
たときには、O原子がTi原子と速やかに結合してTi
Ox が形成されるのに対して、窒化処理を行なったとき
には、N原子がTi原子と速やかに結合しないためであ
ると考えられる。
化物又はTiOx 等の金属酸化物からなるターゲットを
用いるスパッタリング法により、金属窒化膜又は金属酸
化膜を堆積する場合であったが、これに代えて、TaN
等の金属窒化物又はTaOx等の金属酸化物からなるタ
ーゲットを用いるスパッタリング法により、金属窒化膜
又は金属酸化膜を堆積してもよい。
金属酸化物からなるターゲットを用いるスパッタリング
法であったが、これに代えて、Ti又はTa等の金属か
らなるターゲットを用いて、N2 ガス又はO2 ガスの雰
囲気中においてスパッタリングを行なう反応性スパッタ
リング法により、金属窒化膜又は金属酸化膜を堆積して
もよい。
の製造方法について説明する。
る第1の金属膜、強誘電体膜、Pt等からなる第2の金
属膜を順次堆積した後、第2の金属膜をパターニングし
て上部電極を形成し、強誘電体膜をパターニングして容
量絶縁膜を形成し、第1の金属膜をパターニングして下
部電極を形成する。
なって、上部電極及び下部電極の内部応力を緩和すると
共に、上部電極及び下部電極を収縮させる。次に、上部
電極の上に、TiN等の金属窒化物又はTiOx 等の金
属酸化物からなる密着層を堆積した後、該密着層をパタ
ーニングし、その後、従来と同様の方法により、絶縁
膜、コンタクト及び金属配線を形成する。
って上部電極を収縮させておいてから密着層を堆積する
ため、半導体プロセスの後工程においてアニールが行な
われても上部電極は収縮しない。このため、上部電極に
加わる応力が低減するので、上部電極にはボイドが形成
され難い。
0℃の範囲内であることが好ましい理由について説明す
る。
(222)面の面間隔値(nm)との関係を示してい
る。図3から、アニール温度の上昇に伴って面間隔値が
減少すること、300℃程度のアニールを行なうと面間
隔値が3.0×10-4nm程度減少すること、及びアニ
ール温度が600℃以上になると面間隔値の減少が収束
することが分かる。図3からも、アニール温度を上げる
と、Pt結晶の格子間距離が小さくなって、上部電極及
び下部電極を構成するPt膜が収縮することが分かる。
係を調べたところ、アニール温度が300℃以上である
と、ボイドの発生を抑制できることが分かった。また、
800℃以上の高温のアニールを行なうと、Ptのヒロ
ック(突起物)が発生することも分かった。
℃〜800℃の範囲内であることが好ましい。
体装置の製造方法によると、密着層を構成する金属原子
が強誘電体膜からなる容量絶縁膜に到達し難いので、強
誘電体膜の分極特性が劣化して容量素子の電気特性が劣
化する事態を防止することができる。
によると、上部電極を収縮させておいてから密着層を堆
積するため、半導体プロセスの後工程においてアニール
が行なわれても上部電極は収縮しないので、上部電極に
加わる応力を低減して、上部電極にボイドが形成される
事態を防止することができる。
である。
るために行なった、強誘電体膜の分極量の測定結果を示
す図である。
製造方法を評価するために行なった、強誘電体膜の分極
量の測定結果を示す図である。
製造方法におけるアニール温度を検証するために行なっ
た、アニール温度とPt(222)面の面間隔値との関
係を示す図である。
の各工程を示す断面図である。
の各工程を示す断面図である。
Claims (1)
- 【請求項1】 基板上に、下部電極、容量絶縁膜及び上
部電極からなる容量素子を形成する工程と、 前記容量素子に対して300℃〜800℃のアニールを
行なって前記上部電極を収縮させる工程と、 前記上部電極の上に、金属酸化膜若しくは金属窒化膜の
単層膜又は金属酸化膜と金属窒化膜との積層膜からなる
密着層を堆積する工程と、 前記密着層に自己拡散を起こさせることなく、前記容量
素子に対してアニールを行なって、前記容量絶縁膜のダ
メージを回復する工程と、 前記容量素子及び密着層を覆うように絶縁膜を堆積する
工程とを備えていることを特徴とする半導体装置の製造
方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35310499A JP3276351B2 (ja) | 1999-12-13 | 1999-12-13 | 半導体装置の製造方法 |
TW089122111A TW476077B (en) | 1999-12-13 | 2000-10-20 | Semiconductor device and the manufacturing method thereof |
KR1020000063548A KR100658259B1 (ko) | 1999-12-13 | 2000-10-27 | 반도체장치 및 그 제조방법 |
EP00125794A EP1109223A1 (en) | 1999-12-13 | 2000-11-24 | Semiconductor device and method for fabricating the same |
US09/734,176 US6960800B2 (en) | 1999-12-13 | 2000-12-12 | Semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35310499A JP3276351B2 (ja) | 1999-12-13 | 1999-12-13 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001168290A JP2001168290A (ja) | 2001-06-22 |
JP3276351B2 true JP3276351B2 (ja) | 2002-04-22 |
Family
ID=18428601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35310499A Expired - Fee Related JP3276351B2 (ja) | 1999-12-13 | 1999-12-13 | 半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6960800B2 (ja) |
EP (1) | EP1109223A1 (ja) |
JP (1) | JP3276351B2 (ja) |
KR (1) | KR100658259B1 (ja) |
TW (1) | TW476077B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW460748B (en) * | 1998-05-26 | 2001-10-21 | Matsushita Electronics Corp | Capacitor and method for fabricating the same |
JP2003100887A (ja) * | 2001-09-26 | 2003-04-04 | Nec Corp | 半導体装置 |
KR100449250B1 (ko) * | 2002-01-07 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 비트 라인 형성 방법 |
DE10236890A1 (de) * | 2002-08-12 | 2004-03-04 | Infineon Technologies Ag | Integrierte Schaltungsanordnungen, insbesondere Kondensatoranordnungen, und zugehörige Herstellungsverfahren |
JP2008016490A (ja) * | 2006-07-03 | 2008-01-24 | Nec Electronics Corp | 半導体装置 |
JP5098422B2 (ja) * | 2007-04-27 | 2012-12-12 | 株式会社村田製作所 | 薄膜電子部品 |
JP2009010114A (ja) * | 2007-06-27 | 2009-01-15 | Murata Mfg Co Ltd | 誘電体薄膜キャパシタ |
US11038012B2 (en) * | 2017-04-28 | 2021-06-15 | AP Memory Technology Corp. | Capacitor device and manufacturing method therefor |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100266046B1 (ko) * | 1990-09-28 | 2000-09-15 | 야스카와 히데아키 | 반도체장치 |
JP3417167B2 (ja) * | 1995-09-29 | 2003-06-16 | ソニー株式会社 | 半導体メモリ素子のキャパシタ構造及びその形成方法 |
JPH09246082A (ja) | 1996-03-13 | 1997-09-19 | Matsushita Electron Corp | 容量素子およびその製造方法 |
JPH09280947A (ja) | 1996-04-11 | 1997-10-31 | Matsushita Electric Ind Co Ltd | 強誘電体素子 |
JPH11145410A (ja) | 1997-11-13 | 1999-05-28 | Toshiba Corp | 半導体装置およびその製造方法 |
JP3212930B2 (ja) | 1997-11-26 | 2001-09-25 | 日本電気株式会社 | 容量及びその製造方法 |
JP3584155B2 (ja) * | 1998-01-29 | 2004-11-04 | シャープ株式会社 | 半導体記憶装置の製造方法 |
JPH11307733A (ja) | 1998-04-17 | 1999-11-05 | Nec Corp | 強誘電体集積回路の製造方法 |
KR100279297B1 (ko) * | 1998-06-20 | 2001-02-01 | 윤종용 | 반도체 장치 및 그의 제조 방법 |
KR100292819B1 (ko) * | 1998-07-07 | 2001-09-17 | 윤종용 | 커패시터및그의제조방법 |
US6586790B2 (en) * | 1998-07-24 | 2003-07-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
JP2000138350A (ja) * | 1998-10-30 | 2000-05-16 | Sharp Corp | 半導体記憶装置の製造方法 |
-
1999
- 1999-12-13 JP JP35310499A patent/JP3276351B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-20 TW TW089122111A patent/TW476077B/zh not_active IP Right Cessation
- 2000-10-27 KR KR1020000063548A patent/KR100658259B1/ko not_active IP Right Cessation
- 2000-11-24 EP EP00125794A patent/EP1109223A1/en not_active Withdrawn
- 2000-12-12 US US09/734,176 patent/US6960800B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6960800B2 (en) | 2005-11-01 |
JP2001168290A (ja) | 2001-06-22 |
KR100658259B1 (ko) | 2006-12-14 |
EP1109223A1 (en) | 2001-06-20 |
TW476077B (en) | 2002-02-11 |
US20020030243A1 (en) | 2002-03-14 |
KR20010067373A (ko) | 2001-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3252835B2 (ja) | 半導体装置およびその製造方法 | |
US6174822B1 (en) | Semiconductor device and method for fabricating the same | |
JP3369827B2 (ja) | 半導体装置及びその製造方法 | |
JP3098474B2 (ja) | 半導体装置の製造方法 | |
JP2820930B2 (ja) | 半導体素子のキャパシタ製造方法 | |
JP3276351B2 (ja) | 半導体装置の製造方法 | |
JP2846310B1 (ja) | 半導体装置及びその製造方法 | |
JP4508492B2 (ja) | 強誘電体キャパシタを有する半導体装置及びその製造方法 | |
JPH0837282A (ja) | 容量素子、半導体装置およびその製造方法 | |
JP3157734B2 (ja) | 強誘電体メモリ装置及びその製造方法 | |
JP3299909B2 (ja) | 酸化物導電体を用いた多層構造電極 | |
JP3098923B2 (ja) | 半導体装置およびその製造方法 | |
JP2907767B2 (ja) | 半導体装置の製造方法 | |
JP3142457B2 (ja) | 強誘電体薄膜キャパシタの製造方法 | |
US6232131B1 (en) | Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps | |
JP2930102B2 (ja) | 半導体装置用配線構造及びその製造方法 | |
JP3120568B2 (ja) | 薄膜キャパシタ | |
JP2912776B2 (ja) | 半導体装置およびその製造方法 | |
JPH1084085A (ja) | 半導体装置およびその製造方法 | |
JP2002252336A (ja) | 半導体装置およびその製造方法 | |
KR100265333B1 (ko) | 반도체 장치의 고유전체 캐패시터 제조방법 | |
JPH09246082A (ja) | 容量素子およびその製造方法 | |
JPH08288239A (ja) | 酸素拡散バリア性電極とその製造方法 | |
JP3514940B2 (ja) | 強誘電体薄膜の形成方法 | |
JPH10214944A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |