JPH0837282A - 容量素子、半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 耐湿性に優れたシリコン窒化膜を保護膜とし
ながら、強誘電体膜を容量絶縁膜として用い特性劣化が
ない容量素子、半導体装置およびその製造方法を提供す
る。 【構成】 シリコン基板１に作り込まれたＭＯＳトラン
ジスタ１３と、シリコン基板１の上に形成されたシリコ
ン酸化膜からなる第１の層間絶縁膜８の上に形成された
強誘電体膜または高誘電体膜を容量絶縁膜１０とする容
量素子１２を覆ってシリコン酸化膜からなる第２の層間
絶縁膜１４が形成されており、かつその上に形成された
電極配線１６を覆って形成された保護膜１８が膜中の水
素原子含有量が１０²¹個／ｃｍ³以下のシリコン窒化膜
である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、強誘電体膜または高誘
電体膜を容量絶縁膜とする容量素子、この容量素子を備
えた半導体装置およびその製造方法に関する。

【０００２】

【従来の技術】情報通信分野の進歩に伴い、大容量デー
タの高速処理を実現するために、半導体メモリなどの半
導体集積回路装置の高集積化が進んでいる。また、情報
通信機器の小型化やコストダウンを目的として、高集積
化によるチップ面積の低減や部品数の削減も進められて
いる。

【０００３】こうした中で近年、半導体集積回路装置上
にペロブスカイト構造を有する誘電率の大きい金属酸化
物誘電体材料（たとえばチタン酸バリウムストロンチウ
ム、チタン酸鉛など）を用いてキャパシタを形成する技
術が活発に研究されている。一般的にこのような強誘電
体材料は誘電率が高く、従来集積回路装置内に形成され
ていたキャパシタの容量絶縁膜である酸化珪素膜や窒化
珪素膜の数十〜数百倍の誘電率を有する。

【０００４】このように強誘電体層を容量絶縁膜として
用いてキャパシタを構成することにより集積回路装置内
のキャパシタの占有面積を従来の数十分の一〜数百分の
一に低減することができ、高集積化を実現することがで
きる。また、強誘電体層を用いたキャパシタは自発分極
を有しているため、印加電界を除去しても自発分極が残
ることから、この性質を用いて電源を切っても記憶内容
が消失しない不揮発性メモリを実現できる。

【０００５】以下に従来の容量素子を内蔵する半導体装
置について、図面を参照しながら説明する。

【０００６】図６（ａ）〜（ｃ）は従来の半導体装置の
製造方法を示す工程断面図である。これらの図におい
て、１はＮ型シリコン基板、２はＰ型ウェル領域、３は
Ｎ⁺型領域、４はＰ⁺型領域、５は素子分離のための厚い
酸化膜、５ａ，５ｂはチャネルストッパー、６はゲート
絶縁膜、７はゲート電極、８は第１の層間絶縁膜、９は
白金膜などからなる下電極、１０はチタン酸バリウムま
たはチタン酸鉛などの強誘電体材料からなる容量絶縁
膜、１１は白金などの上電極、１２は下電極９、容量絶
縁膜１０および上電極１１で構成された容量素子、１３
はＰ型ウェル領域２、Ｎ⁺型領域３、Ｐ⁺型領域４、ゲー
ト絶縁膜６およびゲート電極７で構成されるＮチャネル
型およびＰチャネル型ＭＯＳトランジスタ、１４は第２
の層間絶縁膜、１６は電極配線、１６ａは電極配線１６
の第１層のチタン・タングステン膜、１６ｂは電極配線
１６の第２層のアルミニウム合金膜、１７は保護膜であ
る。ここで保護膜１７はプラズマ化学気相成長法（以下
プラズマＣＶＤ法という）により成膜されており、水素
濃度は１０²²個／ｃｍ³程度である。

【０００７】次に従来の半導体装置の製造方法につい
て、図６（ａ）〜（ｃ）を参照しながら説明する。

【０００８】まず図６（ａ）に示すように、Ｎ型シリコ
ン基板１の上に通常の半導体装置の製造工程により、Ｐ
型ウェル領域２、厚い酸化膜５、およびチャネルストッ
パー５ａ，５ｂが形成される。次に所定の領域に、Ｎ⁺
型領域３、Ｐ⁺型領域４、ゲート絶縁膜６、およびゲー
ト電極７などからなるＭＯＳトランジスタ１３が形成さ
れる。その上に第１の層間絶縁膜８が形成される。以上
のように形成された第１の層間絶縁膜８の上に、下電極
９、容量絶縁膜１０、および上電極１１を順次重ねた容
量素子１２を形成した後、全面に第２の層間絶縁膜１４
を形成する。

【０００９】次に図６（ｂ）に示すように、ＭＯＳトラ
ンジスタ１３のＮ⁺型領域３、Ｐ⁺型領域４にそれぞれ通
じるコンタクト孔１５ａ、ならびに、容量素子１２の下
電極９および上電極１１にそれぞれ通じるコンタクト孔
１５ｂを形成し、さらにコンタクト孔１５ａ，１５ｂを
通じてそれぞれの領域とコンタクトをとるための電極配
線１６が形成される。なお本実施例においては、電極配
線１６は第１層のチタン・タングステン膜１６ａと第２
層のアルミニウム合金膜１６ｂの二層膜で構成された例
を示している。

【００１０】次に図６（ｃ）に示すように、プラズマＣ
ＶＤ法によりシリコン窒化膜を形成して保護膜１７とす
る。得られたシリコン窒化膜の水素濃度は１０²²個／ｃ
ｍ³と比較的高い。さらに図６（ｃ）では図示を省略し
たが、通常は電極配線の外部接続すべき領域の保護膜に
窓を開けてボンディングパッドが形成されて一連の製造
工程が終了する。

【００１１】

【発明が解決しようとする課題】しかしながら上記の従
来の構成では、水分の進入によるＭＯＳトランジスタ
や、容量素子などの劣化を防ぐため、保護膜として耐湿
性に優れた窒化膜を用いているが、保護膜形成工程はア
ルミニウム配線工程後であり、４００℃以下の低い温度
で実施する必要があるため、４００℃前後で行えるプラ
ズマＣＶＤ法でシリコン窒化膜を形成している。しかし
ながらこの方法では、シリコン窒化膜の成膜中に活性化
水素が発生することが主な原因となって、強誘電体薄膜
を容量絶縁膜とする容量素子のリーク電流の増大や寿命
特性の劣化をひき起こすという課題を有している。

【００１２】また、成膜した窒化膜中の水素密度が１０
²²個／ｃｍ³と多く、成膜後に熱処理を行えば、水素が
拡散してさらに特性が劣化するという課題を有してい
た。

【００１３】本発明は上記従来の課題を解決するもの
で、耐湿性に優れたシリコン窒化膜を保護膜としなが
ら、強誘電体膜を容量絶縁膜として用いた容量素子の特
性劣化がない容量素子、半導体装置およびその製造方法
を提供することを目的とする。

【００１４】

【課題を解決するための手段】この目的を達成するため
に本発明の容量素子は、下電極、上電極のそれぞれに接
続された電極配線を覆って形成された保護膜がその膜中
の水素原子含有量が１０²¹個／ｃｍ³以下のシリコン窒
化膜である構成を有している。

【００１５】また本発明の半導体装置は、支持基板に作
り込まれた集積回路と、その集積回路の上に形成された
第１の層間絶縁膜上に形成された強誘電体膜または高誘
電体膜を容量絶縁膜とする容量素子と、容量素子を覆う
第２の層間絶縁膜上に形成された電極配線と、少なくと
も電極配線を覆って形成されたシリコン窒化膜からなる
保護膜とで構成され、かつ保護膜がその膜中の水素原子
含有量が１０²¹個／ｃｍ³以下のシリコン窒化膜である
構成を有している。

【００１６】また本発明の半導体装置の製造方法は、半
導体基板に集積回路を形成する工程と、強誘電体膜また
は高誘電体膜を容量絶縁膜とする容量素子を形成する工
程と、前記集積回路および容量素子に接続される電極配
線を形成する工程と、電極配線を覆う保護膜としてその
膜中の水素原子含有量が１０²¹個／ｃｍ³以下のシリコ
ン窒化膜を形成する工程からなる構成を有している。

【００１７】また膜中の水素原子含有量が１０²¹個／ｃ
ｍ³以下のシリコン窒化膜を、スパッタ蒸着法を用いて
形成する構成を有している。

【００１８】

【作用】上記の構成、すなわち、電極配線を覆う保護膜
として膜中の水素原子含有量が１０²¹個／ｃｍ³以下の
シリコン窒化膜を使用することにより、このシリコン窒
化膜を成膜後に４００℃程度の熱処理を行っても、強誘
電体膜または高誘電体膜を容量絶縁膜とする容量素子に
拡散する水素原子数は少なく、特性劣化はほとんど生じ
ない。

【００１９】またこのような構成の容量素子を内蔵する
半導体装置では、その動作中に容量絶縁膜に拡散してく
る水素原子が従来の構造に比べて非常に少ないため、使
用中の劣化も少ない。

【００２０】また膜中の水素原子含有量が１０²¹個／ｃ
ｍ³以下のシリコン窒化膜は、一例としてスパッタ法を
用いた場合、室温〜２００℃程度の低温で成膜すること
が可能であり、アルミニウム膜またはアルミニウム合金
膜からなる電極配線を損傷せず、また成膜時に活性化水
素が発生しないため容量素子の特性劣化はほとんど生じ
ない。

【００２１】

【実施例】以下本発明の一実施例における容量素子およ
び半導体装置について、図面を参照しながら説明する。
なお本発明における容量素子は、絶縁基板上に直接形成
されていてもよいし、集積回路が形成された半導体基板
上に形成されてもよいため、本実施例では容量素子を内
蔵した半導体装置を例として説明する。

【００２２】図１は本発明の一実施例における半導体装
置の要部断面図である。図１に示すように、Ｎ型シリコ
ン基板１にＰ型ウェル領域２が形成されており、また集
積回路を形成するための領域を囲んで厚い酸化膜５が形
成されている。Ｐ型ウェル領域２には、Ｎ⁺型領域３、
ゲート絶縁膜６およびゲート電極７からなるＮチャネル
型ＭＯＳトランジスタが、またＮ型シリコン基板１に
は、Ｐ⁺型領域４、ゲート絶縁膜６、ゲート電極７から
なるＰチャネル型ＭＯＳトランジスタが形成されてい
る。

【００２３】これらのＭＯＳトランジスタ１３を覆って
シリコン酸化膜からなる第１の層間絶縁膜８が形成され
ており、この第１の層間絶縁膜８の上には下電極９、容
量絶縁膜１０、上電極１１からなる容量素子１２が形成
されている。この容量素子１２はシリコン酸化膜からな
る第２の層間絶縁膜１４で覆われており、第１の層間絶
縁膜８および第２の層間絶縁膜１４に設けた開口１５
ａ，１５ｂを通して集積回路１３または容量素子１２に
接続される電極配線１６が形成されている。なお、電極
配線１６の第１層１６ａはチタン・タングステン膜、第
２層１６ｂはアルミニウム合金膜である。この電極配線
１６を覆って、膜中の水素原子含有量が１０²¹個／ｃｍ
³以下のシリコン窒化膜からなる保護膜１８が形成され
ている。

【００２４】以上のように本実施例では、容量素子１２
に直接接する絶縁膜は水素を含まないシリコン酸化膜で
形成されており、かつ電極配線１６を覆う保護膜１８と
して水素原子含有量が低いシリコン窒化膜を用いている
ため、容量絶縁膜１０への水素原子の浸透がなく、安定
した特性を維持できる。

【００２５】なお本実施例では、電極配線１６の保護膜
１８としてのみ膜中の水素原子含有量が１０²¹個／ｃｍ
³以下のシリコン窒化膜を用いているが、第２の層間絶
縁膜１４に同様のシリコン窒化膜またはシリコン酸化窒
化膜を用いることにより、さらに効果的である。

【００２６】次に本発明の第１の実施例における半導体
装置の製造方法について、図１に示す要部断面図を参照
しながら説明する。なお製造工程としては、Ｎ型シリコ
ン基板１の上にＭＯＳトランジスタ１３、容量素子１
２、第２の層間絶縁膜１４、電極配線１６を形成するま
では図６（ａ）〜（ｂ）に示す工程と同じである。

【００２７】次にスパッタ法によりシリコン窒化膜１８
を全面に形成する。スパッタ法を用いると、室温〜２０
０℃の低温で比較的簡単に化学量論組成のＳｉ₃Ｎ₄膜が
形成でき、アルミニウム膜またはアルミニウム合金膜か
らなる電極配線１６にダメージを与えない。またスパッ
タ法では、ターゲットやガスは水素原子を含まないた
め、成膜中は活性化水素は発生しない。また得られるシ
リコン窒化膜の水素原子濃度は１０²¹個／ｃｍ³以下と
非常に低く、成膜後に熱処理を行っても、４００℃以下
であれば、容量絶縁膜１０に対する水素の拡散はほとん
どなく容量素子１２の特性を劣化させることはほとんど
ない。

【００２８】なおスパッタ法には数種類の方法がある。
たとえば、シリコンターゲットを用いて窒素イオンで活
性スパッタを行うイオンビームスパッタ法の場合は、室
温で成膜することが可能である。またイオンビームスパ
ッタ法により得られるシリコン窒化膜の膜中の水素原子
濃度は１０²¹個／ｃｍ³以下と非常に少なく、８００℃
の高温ＣＶＤ法で成膜したシリコン窒化膜に匹敵する。
また、窒化シリコン・セラミックターゲットや窒化シリ
コン粉末ターゲットを使用したＲＦスパッタ法、または
ＲＦプレーナマグネトロンスパッタ法などでも同様の効
果が得られる。

【００２９】次に容量絶縁膜としてチタン酸バリウム膜
を用いた容量素子の特性変動について、図面を参照しな
がら説明する。

【００３０】図２は電極配線形成工程後の各工程におけ
る容量素子のリーク電流を示す図、図３は電極配線形成
工程後の各工程における容量素子の電圧印加により破壊
に至る時間（以下破壊時間という）を示す図である。な
お図２に示すリーク電流は室温で容量絶縁膜１０に１．
５Ｖの電圧を印加して測定し、図３に示す破壊時間は１
２５℃で容量絶縁膜に１ＭＶ／ｃｍの電圧を印加したと
きの破壊に至るまでの時間を測定したものである。

【００３１】これらの図において、黒丸はプラズマＣＶ
Ｄ法により形成したシリコン窒化膜、白丸はイオンビー
ムスパッタ法により形成したシリコン窒化膜について、
それぞれ測定したものである。また横軸に示すＡは電極
配線形成後、Ｂは電極配線の上に保護膜を形成した後、
Ｃは保護膜形成後に窒素と水素の混合ガス雰囲気中で３
８０℃−７分の熱処理をした後の試料を示している。

【００３２】図２に示すように、当然のことながら電極
配線形成後（Ａ）ではシリコン窒化膜の形成方法によら
ず、リーク電流は１０^-8Ａ／ｃｍ²と変わらないが、電
極配線の上にシリコン窒化膜を形成した後（Ｂ）の試料
に関しては、プラズマＣＶＤ法によりシリコン窒化膜を
形成した試料でリーク電流の増加が見られる。これはプ
ラズマＣＶＤ法では活性化水素がプラズマ中に多量に存
在し、膜形成中に容量絶縁膜中に侵入し、容量絶縁膜を
構成する強誘電体膜または高誘電体膜を劣化させること
によると考えられる。さらに、熱処理した後（Ｃ）の試
料では、プラズマＣＶＤ法でシリコン窒化膜を形成した
試料では、さらにリーク電流が増加している。これに対
して、イオンビームスパッタ法により形成した試料で
は、工程（Ａ），（Ｂ），（Ｃ）の後の各試料間でのリ
ーク電流の差はない。

【００３３】また図３に示すように、プラズマＣＶＤ法
によりシリコン窒化膜を形成した試料では、工程を経る
ごとに破壊時間が短くなっているが、これも保護膜中の
水素原子が容量絶縁膜中に侵入し、容量絶縁膜を構成す
る強誘電体膜または高誘電体膜を劣化させることによる
と考えられる。これに対して、イオンビームスパッタ法
により形成した試料では、工程（Ａ），（Ｂ），（Ｃ）
の後の各試料間での破壊時間の差はない。

【００３４】次に本発明の第２の実施例における半導体
装置の製造方法について、図面を参照しながら説明す
る。

【００３５】図４（ａ）〜（ｃ）は本発明の第２の実施
例における半導体装置の製造方法を説明する工程断面図
である。なお、図６に示す従来の半導体装置の製造方法
と同一箇所には同一符号を付して説明を省略する。また
本実施例が第１の実施例と異なる点は、電極配線１６を
覆って形成される保護膜が２層になっている点である。

【００３６】図４（ａ）は図６（ｂ）に示す従来例と同
様にして形成された半導体装置を示している。この段階
で、Ｎ型シリコン基板１にはＭＯＳトランジスタ１３、
容量素子１２などが形成されており、さらにそれらを覆
ってシリコン酸化膜からなる第１の層間絶縁膜８および
第２の層間絶縁膜１４が形成されている。さらに、第２
の層間絶縁膜１４の上には、開口１５ａ，１５ｂを通し
てＭＯＳトランジスタ１３、容量素子１２に接続された
電極配線１６が形成されている。

【００３７】次に図４（ｂ）に示すように、電極配線１
６を覆って第１の保護膜１８として、スパッタ法により
膜厚５００ｎｍ程度の薄いシリコン窒化膜を形成する。
次に図４（ｃ）に示すように、第２の保護膜１９として
プラズマＣＶＤ法によりシリコン窒化膜を形成する。ス
パッタ法を用いて形成したシリコン窒化膜は水素の含有
量が小さく容量絶縁膜１０に及ぼす影響は小さいが、緻
密で応力が非常に大きく、はがれが起きやすい。そのた
めに本実施例のように、スパッタ法を用いたシリコン窒
化膜の膜厚を薄くしており、その薄くした分を応力の小
さいプラズマＣＶＤ法を用いたシリコン窒化膜で補っ
て、耐湿性、耐水性を向上させている。

【００３８】なお本実施例では、第２の保護膜１９とし
てプラズマＣＶＤ法を用いたシリコン窒化膜を用いた
が、酸化膜など応力の比較的小さい他の保護膜でもよ
い。また本実施例の第１の保護膜１８の下に、シリコン
酸化膜を形成しておくことにより応力を緩和することが
できる。

【００３９】次に本発明の第３の実施例における半導体
装置の製造方法について、図面を参照しながら説明す
る。

【００４０】図５（ａ）〜（ｃ）は本発明の第３の実施
例における半導体装置の製造方法を説明する断面工程図
である。なお、図６に示す従来の半導体装置の製造方法
と同一箇所には同一符号を付して説明を省略する。また
本実施例も第１の実施例と同様に、保護膜が２層の膜で
構成されているが、その構成材料が異なっている。なお
第２の実施例における２層の保護膜を構成する第１の保
護膜１８、第２の保護膜１９と区別するために、本実施
例における２層の保護膜を第３の保護膜、第４の保護膜
とする。

【００４１】図５（ａ）は図６（ｂ）に示す従来例と同
様にして形成された半導体装置を示している。この段階
ではＮ型シリコン基板１にはＭＯＳトランジスタ１３、
容量素子１２などが形成されており、さらにそれらを覆
ってシリコン酸化膜からなる第１の層間絶縁膜８および
第２の層間絶縁膜１４が形成されている。さらに、第２
の層間絶縁膜１４の上には、開口１５ａ，１５ｂを通し
てＭＯＳトランジスタ１３、容量素子１２に接続された
電極配線１６が形成されている。

【００４２】次に図５（ｂ）に示すように、第３の保護
膜２０として、酸化膜（ＮＳＧ）、リンを含む酸化膜
（ＰＳＧ）またはリンおよびボロンを含む酸化膜（ＢＰ
ＳＧ）を形成する。さらに図５（ｃ）に示すように第４
の保護膜２１として、スパッタ法によりシリコン窒化膜
を形成する。スパッタ法を用いたシリコン窒化膜は水素
の含有量が小さく容量絶縁膜１０に及ぼす影響は小さい
が、緻密で応力が非常に大きく、はがれが起きやすい。
そのために本実施例ではシリコン窒化膜の下に応力緩和
層としてのシリコン酸化膜を用いている。

【００４３】

【発明の効果】本発明は、電極配線の保護膜として、た
とえばスパッタ法により水素濃度１０ ²¹個／ｃｍ³以下
のシリコン窒化膜を形成することにより、耐湿性に優れ
た窒化膜を保護膜としながら、強誘電体膜または高誘電
体膜を容量絶縁膜とする特性劣化がない優れた容量素
子、半導体装置およびその製造方法を実現できるもので
ある。

【図面の簡単な説明】

【図１】本発明の一実施例における半導体装置の要部断
面図

【図２】電極配線形成工程後の各工程における容量素子
のリーク電流を示す図

【図３】電極配線形成工程後の各工程における容量素子
の電圧印加下での破壊時間を示す図

【図４】（ａ）〜（ｃ）は本発明の第２の実施例におけ
る半導体装置の製造方法を説明する工程断面図

【図５】（ａ）〜（ｃ）は本発明の第３の実施例におけ
る半導体装置の製造工程を説明する工程断面図

【図６】（ａ）〜（ｃ）は従来の半導体装置の製造工程
を説明する工程断面図

【符号の説明】

１ Ｎ型シリコン基板（支持基板） ８ 第１の層間絶縁膜 ９ 下電極 １０ 容量絶縁膜 １１ 上電極 １２ 容量素子 １３ ＭＯＳトランジスタ（集積回路） １４ 第２の層間絶縁膜 １５ａ 第１の開口部 １５ｂ 第２の開口部 １６ 電極配線 １８ 保護膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/768 (72)発明者 松田 明浩 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 有田 浩二 大阪府高槻市幸町１番１号 松下電子工業 株式会社内

Claims (9)

【特許請求の範囲】
1. 【請求項１】 絶縁基板上に、少なくとも下電極、強誘
   電体膜または高誘電体膜からなる容量絶縁膜、および上
   電極で構成された容量素子と、前記容量素子を覆って形
   成された層間絶縁膜と、前記層間絶縁膜に設けた開口を
   介して前記下電極、および前記上電極にそれぞれ接続さ
   れた電極配線と、前記電極配線を覆って形成された保護
   膜とを有し、かつ前記保護膜が水素含有量１０²¹個／ｃ
   ｍ³以下のシリコン窒化膜である容量素子。
2. 【請求項２】 支持基板に作り込まれた集積回路と、前
   記集積回路の上に形成された第１の層間絶縁膜、前記第
   １の層間絶縁膜上の所定の領域に形成された下電極、強
   誘電体膜または高誘電体膜からなる容量絶縁膜、および
   上電極で構成された容量素子と、少なくとも前記容量素
   子を覆って形成された第２の層間絶縁膜と、前記第１の
   層間絶縁膜に形成された第１の開口部および前記第２の
   層間絶縁膜に形成された第２の開口部を通して前記集積
   回路または前記容量素子の上電極、下電極に達する電極
   配線と、前記電極配線を覆って形成された保護膜とから
   なり、前記保護膜が水素原子含有量１０²¹個／ｃｍ³以
   下のシリコン窒化膜である半導体装置。
3. 【請求項３】 水素原子含有量が１０²¹個／ｃｍ³以下
   の単層のシリコン窒化膜に代えて、水素原子含有量が１
   ０²¹個／ｃｍ³以下で膜厚が１００ｎｍ以下のシリコン
   窒化膜を第１層とする少なくとも２層以上の多層膜を用
   いることを特徴とする請求項１記載の半導体装置。
4. 【請求項４】 水素原子含有量が１０²¹個／ｃｍ³以下
   の単層のシリコン窒化膜に代えて、シリコン酸化膜を第
   １層とし、水素原子含有量が１０²¹個／ｃｍ³以下のシ
   リコン窒化膜を第２層とする少なくとも２層以上の多層
   膜を用いることを特徴とする請求項１記載の半導体装
   置。
5. 【請求項５】 半導体基板に集積回路を形成する工程
   と、前記半導体基板上に第１の層間絶縁膜を形成する工
   程と、前記第１の層間絶縁膜上の所定の領域に下電極、
   強誘電体膜または高誘電体膜からなる容量絶縁膜、およ
   び上電極で構成された容量素子を形成する工程と、前記
   容量素子を覆って第２の層間絶縁膜を形成する工程と、
   前記第１の層間絶縁膜および前記第２の層間絶縁膜に集
   積回路に達する第１の開口部、容量素子に達する第２の
   開口部を形成する工程と、前記第１の開口部、前記第２
   の開口部を含んで電極配線を形成する工程と、前記電極
   配線を覆って保護膜となる水素原子含有量が１０²¹個／
   ｃｍ³以下のシリコン窒化膜を形成する工程とを有する
   半導体装置の製造方法。
6. 【請求項６】 電極配線を覆う保護膜となるシリコン窒
   化膜を形成する工程がスパッタ蒸着によるものである請
   求項４記載の半導体装置の製造方法。
7. 【請求項７】 電極配線を覆う保護膜となるシリコン窒
   化膜を形成する工程の次に、プラズマ化学気相成長法に
   より第２のシリコン窒化膜を形成する工程を付加したこ
   とを特徴とする請求項５記載の半導体装置の製造方法。
8. 【請求項８】 電極材料を覆う保護膜となるシリコン窒
   化膜を形成する工程に代えて、酸化珪素膜を形成する工
   程と、スパッタ蒸着法により第１のシリコン窒化膜を形
   成する工程と、プラズマ化学気相成長法により第２のシ
   リコン窒化膜を形成する工程を用いることを特徴とする
   請求項４または５記載の半導体装置の製造方法。
9. 【請求項９】 電極材料を覆う保護膜となるシリコン窒
   化膜を形成する工程に代えて、シリコン酸化膜またはボ
   ロンおよびリンの少なくとも一種を含有するシリコン酸
   化膜を形成する工程と、スパッタ法によりシリコン窒化
   膜を形成する工程とを用いることを特徴とする請求項４
   または５記載の半導体装置の製造方法。