JP3142457B2 - 強誘電体薄膜キャパシタの製造方法 - Google Patents
強誘電体薄膜キャパシタの製造方法Info
- Publication number
- JP3142457B2 JP3142457B2 JP07099139A JP9913995A JP3142457B2 JP 3142457 B2 JP3142457 B2 JP 3142457B2 JP 07099139 A JP07099139 A JP 07099139A JP 9913995 A JP9913995 A JP 9913995A JP 3142457 B2 JP3142457 B2 JP 3142457B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- platinum thin
- film
- platinum
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、強誘電体薄膜をキャ
パシタ絶縁膜として用いた強誘電体薄膜キャパシタの製
造方法に関するものである。
パシタ絶縁膜として用いた強誘電体薄膜キャパシタの製
造方法に関するものである。
【０００２】
【従来の技術】近年の半導体デバイスにおいて、キャパ
シタ絶縁膜として、従来のシリコン酸化膜やシリコン窒
化膜に代わり、酸化物強誘電体薄膜を用いたデバイスの
応用が注目されている。強誘電体の特徴である高誘電率
や、ヒステリシス特性による残留分極を利用して、大容
量コンデンサや不揮発性機能を有するメモリ等が実現で
きるからである。
シタ絶縁膜として、従来のシリコン酸化膜やシリコン窒
化膜に代わり、酸化物強誘電体薄膜を用いたデバイスの
応用が注目されている。強誘電体の特徴である高誘電率
や、ヒステリシス特性による残留分極を利用して、大容
量コンデンサや不揮発性機能を有するメモリ等が実現で
きるからである。
【０００３】この酸化物強誘電体薄膜を用いたキャパシ
タは、下電極を形成した後、その上に酸化物強誘電体薄
膜を形成し、さらにその上に上電極を形成することによ
り構成される。酸化物強誘電体薄膜の成膜法としては、
スパッタ法、ゾルゲル法、ＣＶＤ法などが用いられてい
るが、いずれの方法においても堆積された直後の薄膜は
強誘電性を有する結晶にはなっておらず、結晶化するた
めの熱処理が必要である。このため、この結晶化工程
は、通常酸素雰囲気中で６００℃以上の温度で熱処理す
ることにより行われる。
タは、下電極を形成した後、その上に酸化物強誘電体薄
膜を形成し、さらにその上に上電極を形成することによ
り構成される。酸化物強誘電体薄膜の成膜法としては、
スパッタ法、ゾルゲル法、ＣＶＤ法などが用いられてい
るが、いずれの方法においても堆積された直後の薄膜は
強誘電性を有する結晶にはなっておらず、結晶化するた
めの熱処理が必要である。このため、この結晶化工程
は、通常酸素雰囲気中で６００℃以上の温度で熱処理す
ることにより行われる。
【０００４】しかし、半導体デバイスのキャパシタ電極
材料として、従来広く利用されているアルミニウム薄膜
や多結晶シリコン薄膜などをキャパシタ電極として用い
ると、前記結晶化工程あるいはキャパシタ形成後のアニ
ール工程時にこれらが酸化され、結果として電極と酸化
物強誘電体薄膜との間に誘電特性の異なる別の絶縁膜が
形成されることになり、所望のキャパシタ特性が得られ
なくなる。
材料として、従来広く利用されているアルミニウム薄膜
や多結晶シリコン薄膜などをキャパシタ電極として用い
ると、前記結晶化工程あるいはキャパシタ形成後のアニ
ール工程時にこれらが酸化され、結果として電極と酸化
物強誘電体薄膜との間に誘電特性の異なる別の絶縁膜が
形成されることになり、所望のキャパシタ特性が得られ
なくなる。
【０００５】このため、酸化物強誘電体薄膜をキャパシ
タ絶縁膜として用いる強誘電体薄膜キャパシタにおいて
は、耐酸化性の強い白金薄膜が広く用いられている。従
来の技術による酸化物強誘電体薄膜キャパシタの製造方
法を図２（ａ）〜（ｃ）に示す工程順の断面図により説
明する。まず図２（ａ）に示すようにシリコン基板１上
にシリコン酸化膜２をＣＶＤ法により１５０ｎｍ堆積し
た後、下電極として白金薄膜３をスパッタ法により３０
０ｎｍ堆積する。次に図２（ｂ）に示すように酸化物強
誘電体薄膜５を、例えばスピン塗布により３００ｎｍ形
成し結晶化した後、図２（ｃ）に示すように上電極とし
て白金薄膜６をスパッタ法により２００ｎｍ堆積する。
タ絶縁膜として用いる強誘電体薄膜キャパシタにおいて
は、耐酸化性の強い白金薄膜が広く用いられている。従
来の技術による酸化物強誘電体薄膜キャパシタの製造方
法を図２（ａ）〜（ｃ）に示す工程順の断面図により説
明する。まず図２（ａ）に示すようにシリコン基板１上
にシリコン酸化膜２をＣＶＤ法により１５０ｎｍ堆積し
た後、下電極として白金薄膜３をスパッタ法により３０
０ｎｍ堆積する。次に図２（ｂ）に示すように酸化物強
誘電体薄膜５を、例えばスピン塗布により３００ｎｍ形
成し結晶化した後、図２（ｃ）に示すように上電極とし
て白金薄膜６をスパッタ法により２００ｎｍ堆積する。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
技術による強誘電体薄膜キャパシタの製造方法では、結
晶化工程後、下電極の白金薄膜中に多数の大きな空隙
（以下これをボイドと呼ぶ）が発生し、歩留まりの低下
や信頼性の低下の原因となっている。このボイドは、酸
化物強誘電体薄膜が結晶化する工程において下電極の白
金薄膜が強いストレスを受けることが原因で発生する。
技術による強誘電体薄膜キャパシタの製造方法では、結
晶化工程後、下電極の白金薄膜中に多数の大きな空隙
（以下これをボイドと呼ぶ）が発生し、歩留まりの低下
や信頼性の低下の原因となっている。このボイドは、酸
化物強誘電体薄膜が結晶化する工程において下電極の白
金薄膜が強いストレスを受けることが原因で発生する。
【０００７】これに対して、酸化物強誘電体薄膜を白金
薄膜上で成膜する前に、通常のスパッタ法で形成した白
金薄膜を高温での熱処理により緻密化しておけば、抗ス
トレス性が強くなりボイドは抑制できる。しかし一方
で、高温での白金薄膜の熱処理は表面に多数のヒロック
を成長させ、キャパシタの絶縁不良等の原因となる。
薄膜上で成膜する前に、通常のスパッタ法で形成した白
金薄膜を高温での熱処理により緻密化しておけば、抗ス
トレス性が強くなりボイドは抑制できる。しかし一方
で、高温での白金薄膜の熱処理は表面に多数のヒロック
を成長させ、キャパシタの絶縁不良等の原因となる。
【０００８】したがって、この発明の目的は、従来の問
題点を解決し、白金薄膜の表面にヒロックを形成するこ
となく白金薄膜を緻密化し、強誘電体結晶化工程時に発
生する白金薄膜中のボイドを抑制することができる強誘
電体薄膜キャパシタの製造方法を提供することである。
題点を解決し、白金薄膜の表面にヒロックを形成するこ
となく白金薄膜を緻密化し、強誘電体結晶化工程時に発
生する白金薄膜中のボイドを抑制することができる強誘
電体薄膜キャパシタの製造方法を提供することである。
【０００９】
【課題を解決するための手段】請求項１の強誘電体薄膜
キャパシタの製造方法は、半導体基板上にキャパシタの
第１の電極となる白金薄膜を堆積する第１の電極形成工
程と、白金薄膜上の全面に白金薄膜に対して圧縮応力を
もつ膜を堆積する圧縮応力膜形成工程と、白金薄膜およ
び白金薄膜に対して圧縮応力をもつ膜を熱処理する熱処
理工程と、白金薄膜上の白金薄膜に対して圧縮応力をも
つ膜を全面除去し白金薄膜を露出する除去工程と、白金
薄膜上に強誘電体薄膜を堆積し結晶化温度以上で熱処理
を行う強誘電体結晶化工程と、強誘電体薄膜上にキャパ
シタの第２の電極となる白金薄膜を堆積する第２の電極
形成工程とを含むものである。
キャパシタの製造方法は、半導体基板上にキャパシタの
第１の電極となる白金薄膜を堆積する第１の電極形成工
程と、白金薄膜上の全面に白金薄膜に対して圧縮応力を
もつ膜を堆積する圧縮応力膜形成工程と、白金薄膜およ
び白金薄膜に対して圧縮応力をもつ膜を熱処理する熱処
理工程と、白金薄膜上の白金薄膜に対して圧縮応力をも
つ膜を全面除去し白金薄膜を露出する除去工程と、白金
薄膜上に強誘電体薄膜を堆積し結晶化温度以上で熱処理
を行う強誘電体結晶化工程と、強誘電体薄膜上にキャパ
シタの第２の電極となる白金薄膜を堆積する第２の電極
形成工程とを含むものである。
【００１０】
【作用】請求項１の強誘電体薄膜キャパシタの製造方法
によれば、白金薄膜上に強誘電体薄膜を堆積する前に、
白金薄膜に対して圧縮応力をもつ膜で白金薄膜を覆った
後熱処理し、その後にその膜を除去するようにしたた
め、熱処理により白金薄膜を緻密化することができるの
で強誘電体薄膜の結晶化時のストレスにより発生する白
金薄膜中のボイドの発生を防ぐことができる。しかも、
白金薄膜の熱処理の際に白金薄膜が圧縮応力をもつ膜で
被覆されているため白金薄膜の表面にヒロックを発生す
ることがない。このため、ボイドのない白金電極を有す
る高歩留まりかつ高信頼性の強誘電体キャパシタを供給
することができる。
によれば、白金薄膜上に強誘電体薄膜を堆積する前に、
白金薄膜に対して圧縮応力をもつ膜で白金薄膜を覆った
後熱処理し、その後にその膜を除去するようにしたた
め、熱処理により白金薄膜を緻密化することができるの
で強誘電体薄膜の結晶化時のストレスにより発生する白
金薄膜中のボイドの発生を防ぐことができる。しかも、
白金薄膜の熱処理の際に白金薄膜が圧縮応力をもつ膜で
被覆されているため白金薄膜の表面にヒロックを発生す
ることがない。このため、ボイドのない白金電極を有す
る高歩留まりかつ高信頼性の強誘電体キャパシタを供給
することができる。
【００１１】
【実施例】以下、この発明の一実施例について、図１を
参照しながら説明する。すなわち、図１（ａ）〜（ｅ）
は、半導体装置において、この発明による強誘電体薄膜
キャパシタの製造方法の一実施例における工程順の断面
図を示すものである。図１（ａ）は第１の電極形成工程
後を示し、ＣＭＯＳを含むシリコン基板１上に層間膜と
してシリコン酸化膜２をＣＶＤ法により１５０ｎｍ堆積
し、続いてシリコン酸化膜２上に白金薄膜３をスパッタ
法により３００ｎｍ堆積して、第１の電極を形成する。
図１（ｂ）は圧縮応力膜形成工程後を示し、白金薄膜３
上に白金薄膜３に対して圧縮応力をもつ膜であるシリコ
ン酸化膜４をＬＰ−ＣＶＤ法により２００ｎｍ堆積す
る。つぎに熱処理工程で、白金薄膜２および白金薄膜２
に対して圧縮応力をもつシリコン酸化膜４を、８００℃
の窒素雰囲気中で６０分熱処理する。この熱処理工程に
おいて白金薄膜は、上部にシリコン酸化膜４が形成され
ているためヒロックを発生することはなく、かつ高温の
熱処理による焼きしめ効果で緻密化することができる。
図１（ｃ）は除去工程後を示し、フッ酸溶液によりシリ
コン酸化膜４を除去し、白金薄膜３を露出させる。図１
（ｄ）は白金薄膜３上に強誘電体薄膜を堆積し結晶化温
度以上での熱処理を行う強誘電体結晶化工程後を示し、
強誘電体形成に必要な結晶成分を含む溶液をスピンコー
トにより白金薄膜３上に堆積した後、８００℃の酸素雰
囲気中で結晶化させて、酸化物強誘電体薄膜５を形成す
る。この場合、白金薄膜３の熱処理工程により白金薄膜
３が緻密化されており、この結晶化工程時に白金薄膜３
中にボイドができることはない。図１（ｅ）は第２の電
極形成工程後を示し、酸化物強誘電体薄膜５上に白金薄
膜６をスパッタ法により２００ｎｍ堆積して第２の電極
を形成する。
参照しながら説明する。すなわち、図１（ａ）〜（ｅ）
は、半導体装置において、この発明による強誘電体薄膜
キャパシタの製造方法の一実施例における工程順の断面
図を示すものである。図１（ａ）は第１の電極形成工程
後を示し、ＣＭＯＳを含むシリコン基板１上に層間膜と
してシリコン酸化膜２をＣＶＤ法により１５０ｎｍ堆積
し、続いてシリコン酸化膜２上に白金薄膜３をスパッタ
法により３００ｎｍ堆積して、第１の電極を形成する。
図１（ｂ）は圧縮応力膜形成工程後を示し、白金薄膜３
上に白金薄膜３に対して圧縮応力をもつ膜であるシリコ
ン酸化膜４をＬＰ−ＣＶＤ法により２００ｎｍ堆積す
る。つぎに熱処理工程で、白金薄膜２および白金薄膜２
に対して圧縮応力をもつシリコン酸化膜４を、８００℃
の窒素雰囲気中で６０分熱処理する。この熱処理工程に
おいて白金薄膜は、上部にシリコン酸化膜４が形成され
ているためヒロックを発生することはなく、かつ高温の
熱処理による焼きしめ効果で緻密化することができる。
図１（ｃ）は除去工程後を示し、フッ酸溶液によりシリ
コン酸化膜４を除去し、白金薄膜３を露出させる。図１
（ｄ）は白金薄膜３上に強誘電体薄膜を堆積し結晶化温
度以上での熱処理を行う強誘電体結晶化工程後を示し、
強誘電体形成に必要な結晶成分を含む溶液をスピンコー
トにより白金薄膜３上に堆積した後、８００℃の酸素雰
囲気中で結晶化させて、酸化物強誘電体薄膜５を形成す
る。この場合、白金薄膜３の熱処理工程により白金薄膜
３が緻密化されており、この結晶化工程時に白金薄膜３
中にボイドができることはない。図１（ｅ）は第２の電
極形成工程後を示し、酸化物強誘電体薄膜５上に白金薄
膜６をスパッタ法により２００ｎｍ堆積して第２の電極
を形成する。
【００１２】これ以降、実施例では通常の半導体プロセ
スに従い、エッチング、層間膜形成、コンタクトホール
形成、ＡＬ配線形成等の工程を行う。この実施例によれ
ば、白金薄膜３上に強誘電体薄膜５を堆積する前に、白
金薄膜３に対して圧縮応力をもつシリコン酸化膜４で白
金薄膜３を覆った後熱処理し、その後にそのシリコン酸
化膜４を除去するようにしたため、シリコン酸化膜４の
熱膨張係数が白金薄膜３のそれよりも小さいことから、
熱処理により白金薄膜３を緻密化することができるので
強誘電体薄膜５の結晶化時のストレスにより発生する白
金薄膜中のボイドの発生を防ぐことができる。しかも、
白金薄膜３の熱処理の際にシリコン酸化膜４で被覆され
ているため白金薄膜３の表面にヒロックを発生すること
がない。
スに従い、エッチング、層間膜形成、コンタクトホール
形成、ＡＬ配線形成等の工程を行う。この実施例によれ
ば、白金薄膜３上に強誘電体薄膜５を堆積する前に、白
金薄膜３に対して圧縮応力をもつシリコン酸化膜４で白
金薄膜３を覆った後熱処理し、その後にそのシリコン酸
化膜４を除去するようにしたため、シリコン酸化膜４の
熱膨張係数が白金薄膜３のそれよりも小さいことから、
熱処理により白金薄膜３を緻密化することができるので
強誘電体薄膜５の結晶化時のストレスにより発生する白
金薄膜中のボイドの発生を防ぐことができる。しかも、
白金薄膜３の熱処理の際にシリコン酸化膜４で被覆され
ているため白金薄膜３の表面にヒロックを発生すること
がない。
【００１３】なお、白金薄膜３上のシリコン酸化膜４
は、白金薄膜３に対して圧縮応力をもつ膜であればシリ
コン酸化膜４でなくてもよく、たとえばその他の例とし
て、シリコンナイトライド膜およびチタン酸化膜などが
ある。
は、白金薄膜３に対して圧縮応力をもつ膜であればシリ
コン酸化膜４でなくてもよく、たとえばその他の例とし
て、シリコンナイトライド膜およびチタン酸化膜などが
ある。
【００１４】
【発明の効果】請求項１の強誘電体薄膜キャパシタの製
造方法によれば、白金薄膜上に強誘電体薄膜を堆積する
前に、白金薄膜に対して圧縮応力をもつ膜で白金薄膜を
覆った後熱処理し、その後にその膜を除去するようにし
たため、熱処理により白金薄膜を緻密化することができ
るので強誘電体薄膜の結晶化時のストレスにより発生す
る白金薄膜中のボイドの発生を防ぐことができる。しか
も、白金薄膜の熱処理の際に白金薄膜が圧縮応力をもつ
膜で被覆されているため白金薄膜の表面にヒロックを発
生することがない。このため、ボイドのない白金電極を
有する高歩留まりかつ高信頼性の強誘電体キャパシタを
供給することができるという効果がある。
造方法によれば、白金薄膜上に強誘電体薄膜を堆積する
前に、白金薄膜に対して圧縮応力をもつ膜で白金薄膜を
覆った後熱処理し、その後にその膜を除去するようにし
たため、熱処理により白金薄膜を緻密化することができ
るので強誘電体薄膜の結晶化時のストレスにより発生す
る白金薄膜中のボイドの発生を防ぐことができる。しか
も、白金薄膜の熱処理の際に白金薄膜が圧縮応力をもつ
膜で被覆されているため白金薄膜の表面にヒロックを発
生することがない。このため、ボイドのない白金電極を
有する高歩留まりかつ高信頼性の強誘電体キャパシタを
供給することができるという効果がある。
【図１】この発明の一実施例の半導体装置における強誘
電体薄膜キャパシタの製造方法の工程説明図である。
電体薄膜キャパシタの製造方法の工程説明図である。
【図２】従来例の強誘電体薄膜キャパシタの製造方法の
工程説明図である。
工程説明図である。
１ シリコン基板 ２ シリコン酸化膜 ３ 白金薄膜 ４ 白金薄膜に対して圧縮応力をもつ膜であるシリコ
ン酸化膜 ５ 強誘電体薄膜 ６ 白金薄膜
ン酸化膜 ５ 強誘電体薄膜 ６ 白金薄膜
フロントページの続き (56)参考文献 特開 平８−222711（ＪＰ，Ａ) 特開 平８−213560（ＪＰ，Ａ) 特開 平７−74324（ＪＰ，Ａ) 特開 平７−22578（ＪＰ，Ａ) 特開 平５−13708（ＪＰ，Ａ) 特開 平５−13726（ＪＰ，Ａ) 特表 平９−501019（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/105 H01L 21/285 H01L 21/822 H01L 27/04
Claims (1)
- 【請求項１】 半導体基板上にキャパシタの第１の電極
となる白金薄膜を堆積する第１の電極形成工程と、前記
白金薄膜上の全面に前記白金薄膜に対して圧縮応力をも
つ膜を堆積する圧縮応力膜形成工程と、前記白金薄膜お
よび前記白金薄膜に対して圧縮応力をもつ膜を熱処理す
る熱処理工程と、前記白金薄膜上の前記白金薄膜に対し
て圧縮応力をもつ膜を全面除去し前記白金薄膜を露出す
る除去工程と、前記白金薄膜上に強誘電体薄膜を堆積し
結晶化温度以上で熱処理を行う強誘電体結晶化工程と、
前記強誘電体薄膜上にキャパシタの第２の電極となる白
金薄膜を堆積する第２の電極形成工程とを含む強誘電体
薄膜キャパシタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07099139A JP3142457B2 (ja) | 1995-04-25 | 1995-04-25 | 強誘電体薄膜キャパシタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07099139A JP3142457B2 (ja) | 1995-04-25 | 1995-04-25 | 強誘電体薄膜キャパシタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08293580A JPH08293580A (ja) | 1996-11-05 |
| JP3142457B2 true JP3142457B2 (ja) | 2001-03-07 |
Family
ID=14239383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07099139A Expired - Fee Related JP3142457B2 (ja) | 1995-04-25 | 1995-04-25 | 強誘電体薄膜キャパシタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3142457B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100232223B1 (ko) * | 1996-10-24 | 1999-12-01 | 김영환 | 메모리용 플라트늄 박막 형성방법 |
| KR100434031B1 (ko) * | 1996-12-30 | 2004-09-04 | 주식회사 하이닉스반도체 | 반도체 장치의 강유전체 커패시터 제조방법 |
| KR20000044603A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 강유전체 캐패시터의 백금 상부전극 형성 방법 |
| JP4641702B2 (ja) * | 2002-11-20 | 2011-03-02 | ソニー株式会社 | 強誘電体型不揮発性半導体メモリ及びその製造方法 |
| JP2010525379A (ja) | 2007-04-04 | 2010-07-22 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | 犠牲層における界面改変によるリリースエッチアタックの排除 |
-
1995
- 1995-04-25 JP JP07099139A patent/JP3142457B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08293580A (ja) | 1996-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| JP2761685B2 (ja) | 半導体装置の製造方法 | |
| JPH07153761A (ja) | 半導体素子の配線製造方法 | |
| JP3142457B2 (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JP3299909B2 (ja) | 酸化物導電体を用いた多層構造電極 | |
| JP3276351B2 (ja) | 半導体装置の製造方法 | |
| JP2000208440A (ja) | 半導体素子のキャパシタ―電極用白金膜の形成方法 | |
| JPH11177048A (ja) | 半導体素子およびその製造方法 | |
| KR100293720B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| JPH0745475A (ja) | 薄膜コンデンサ及びその製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP2001237384A (ja) | 半導体装置の製造方法 | |
| JPH08293581A (ja) | 強誘電体薄膜キャパシタ | |
| JP2004146559A (ja) | 容量素子の製造方法 | |
| JPH0456453B2 (ja) | ||
| JPS6211781B2 (ja) | ||
| JP2504558B2 (ja) | 熱酸化膜の形成方法 | |
| WO2005074032A1 (ja) | 半導体装置及びその製造方法 | |
| KR100265333B1 (ko) | 반도체 장치의 고유전체 캐패시터 제조방법 | |
| JPH10214944A (ja) | 半導体装置の製造方法 | |
| KR100300877B1 (ko) | 백금 하부전극과 에스비티 강유전체막의 화학반응을 억제할 수있는 캐패시터 제조 방법 | |
| KR100293716B1 (ko) | 반도체 장치의 커패시터 형성 방법_ | |
| JP2006245612A (ja) | 容量素子の製造方法 | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |