JP3269619B2 - 電流検出信号の可変オフセット成分除去装置及びその方法 - Google Patents

電流検出信号の可変オフセット成分除去装置及びその方法

Info

Publication number
JP3269619B2
JP3269619B2 JP2000025649A JP2000025649A JP3269619B2 JP 3269619 B2 JP3269619 B2 JP 3269619B2 JP 2000025649 A JP2000025649 A JP 2000025649A JP 2000025649 A JP2000025649 A JP 2000025649A JP 3269619 B2 JP3269619 B2 JP 3269619B2
Authority
JP
Japan
Prior art keywords
offset
signal
analog
phase
detection signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000025649A
Other languages
English (en)
Other versions
JP2000224879A (ja
Inventor
▲ホ▼善 兪
仁秀 梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2000224879A publication Critical patent/JP2000224879A/ja
Application granted granted Critical
Publication of JP3269619B2 publication Critical patent/JP3269619B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
    • H02P23/16—Controlling the angular speed of one shaft
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/257—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques using analogue/digital converters of the type with comparison of different reference values with the value of voltage or current, e.g. using step-by-step method
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S388/00—Electricity: motor control systems
    • Y10S388/90—Specific system operational feature
    • Y10S388/906—Proportional-integral system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S388/00—Electricity: motor control systems
    • Y10S388/907—Specific control circuit element or device
    • Y10S388/909—Monitoring means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S388/00—Electricity: motor control systems
    • Y10S388/907—Specific control circuit element or device
    • Y10S388/91—Operational/differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Ac Motors In General (AREA)
  • Control Of Electric Motors In General (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電流検出信号の可変
オフセット成分除去装置及びその方法に係り、特に３相
交流（ＡＣ）モータ制御に用いられる特定用途知能型パ
ワーモジュール（Application Specific Intelligent P
ower Module：以下、ＡＳＩＰＭ）の電流検出信号に含
まれた可変電流オフセット成分を除去できる電流検出信
号の可変オフセット成分除去装置及びその方法に関す
る。
【０００２】
【従来の技術】ＡＳＩＰＭは交流モータ制御に用いられ
る最近に開発された素子であり、次世代電力素子として
注目されているが、何れかの形態の交流モータにＡＳＩ
ＰＭを使用する時には難しさがある。ＡＳＩＰＭに内蔵
された電流検出器の出力信号には変換する電流オフセッ
ト成分が含まれている。その結果、電流オフセット成分
はトルク低下とリップルなどの性能悪化をもたらすた
め、ＡＳＩＰＭを実際にある交流モータには適用し難
い。このようなＡＣモータにおいて、前記オフセットは
残留偏差または定常偏差とも言い、急激な目標値の変化
や外乱が存在する場合、制御系が定常状態になった後も
目標値と外れた偏差を指し、前記リップルは整流回路で
交流を整流した場合に直流出力に残る交流分を指す。
【０００３】図１は従来の技術にともなう電流検出信号
のオフセット成分除去装置の構成図であって、従来の電
流検出信号のオフセット成分除去装置は、３相交流モー
タから帰還される３相電流と位相を検出して、オフセッ
ト成分が含まれた３相電圧検出信号、即ち電流検出信号
に変換するＡＳＩＰＭ１を具備する。Ｕ相（phase）、
Ｗ相及びＶ相の合計が零（zero）になるので、前記Ｕ
相、Ｗ相が検出された後前記Ｖ相を求めることができ
る。前記ＡＳＩＰＭ１は前記検出信号を出力増幅器２、
３を通じて中央処理処置（以下、ＣＰＵ）４に出力す
る。前記出力増幅器２、３は前記ＣＰＵ４の入力範囲に
適するように前記電圧検出信号の前記Ｕ相及びＷ相と電
流を増幅する。ＣＰＵ４内のアナログ／デジタル変換器
（以下、Ａ／Ｄ変換器）４ａは前記増幅されたＵ相及び
Ｗ相信号をデジタル信号に変換する。前記ＣＰＵ４は所
定のオフセット命令をＵ相及びＷ相デジタル信号に足す
多数の加算器４ｂ、４ｃ、４ｄを備えている。
【０００４】図１に示したように、従来の電流検出信号
のオフセット除去装置は、一般的に出力端ＣＵ、ＣＷで
電圧検出信号に対応する二つの電流検出器と電流検出信
号を増幅させる増幅器２、３が必要であり、特殊な場合
三つの電流検出器と三つの増幅器が必要になる。増幅器
２、３を経た電流検出信号はＣＰＵ４に内蔵または外に
ついてあるＡ／Ｄ変換器４ａに出力される。ＡＳＩＰＭ
１は３相交流モータに電源を供給する電力素子機能の外
に電流検出器の機能を担う。この時、電力素子がＡＳＩ
ＰＭ１ならば別の電流検出器は不要である。
【０００５】図２は従来の電流検出信号のオフセット成
分除去方法の動作流れ図であって、前述した図１の装置
構成を参考にして、以下併せて説明する。
【０００６】段階Ｓ０１において、ＡＳＩＰＭ１が３相
交流モータの作動に対応して駆動されるかを判断する。
ＡＳＩＰＭ１が駆動されないと、段階Ｓ０１の従来方法
は終了される。これと逆の場合は帰還信号のＵ相及びＷ
相とその電流が検出されるＳ０１段階が行われる。その
後、オフセット成分または電流検出成分が含まれた電圧
検出信号に変換されるＳ０３段階が行われる。Ｓ０３段
階において電圧検出信号が発生された後、信号Ｕ、Ｗに
対する相がＣＰＵ４の入力範囲に適するように増幅され
る段階Ｓ０４を行い、それぞれの電流検出信号（即ち、
オフセット成分が含まれた）をＡ／Ｄ変換器４ａにより
デジタル値に変換させる（段階Ｓ０５）。段階Ｓ０６に
おいて、ＣＰＵ４が信号Ｖに対する相を計算する。信号
Ｕ、Ｖ、Ｗの相は必ず零（zero）になるべきなので、Ｖ
相は計算できる。従来の方法によれば、Ｓ０２段階乃至
Ｓ０６段階が所定回数行われたかを判断する段階Ｓ０７
を行う。もし前記Ｓ０２段階乃至Ｓ０６段階が所定回数
ほど行われていない場合、前記Ｓ０７段階から前記Ｓ０
２段階に復帰される。段階Ｓ０７において、段階Ｓ０２
乃至段階Ｓ０６が所定回数行われたと判断されれば、電
圧検出信号の平均値を求める段階Ｓ０８が行われる。前
記段階Ｓ０９において、ＣＰＵ４は前記Ｓ０８段階で求
めた平均値を貯蔵しＳ１０段階を行う。前記段階Ｓ１０
において、ＡＳＩＰＭ１が駆動されていると判断されれ
ばＳ１１段階を行い、そうでない場合は終了する。前記
段階Ｓ１１において、オフセット成分は電流値から除去
される。従って、従来装置の方法はＣＰＵ４の初期化過
程によって電流オフセット成分を除去するようになる。
それぞれの電流相の値はＡＳＩＰＭ１が駆動される時電
流オフセット成分を除去した後に使われることができ
る。
【０００７】米国特許第５，３１９，２９４号（１９９
３年５月２４日出願）には‘電流検出器に対するオフセ
ット補正値を自動に調節する装置’が開示されている。
米国特許第５，３１９，２９４号の装置は前述した一般
的な方式と共に使用でき、サーボモータ運転中に温度変
化などの要因により各相の電流検出信号に対してオフセ
ット変動が発生した時に適用できる。ＡＣサーボモータ
の場合、電流検出信号にオフセットが含まれればトルク
リップルが発生するようになるが、前記装置はその影響
を除去できる。サーボドライバーには位置検出器である
エンコーダが含まれているので、位置検出器とサーボモ
ータの動的方程式モデルを利用すれば、電流検出情報に
含まれているオフセット成分を計算できる。電流と関わ
る各相に対する値を続けてＡ／Ｄ変換された電流値情報
から差し引くことによって相の電流情報を得る。
【０００８】前記第５，３１９，２９４号の装置では、
モータの動的モデルを用いた計算が必要なのでＣＰＵの
作動時過補償が生じうるため、同期モータにだけ適用が
可能である。また同期モータのモデルに依存するので誤
差の発生可能性が大きいという問題点がある。特にオフ
セットが大幅変わる場合は電流検出信号が上下にシフト
されるため、電流検出信号がＡ／Ｄ変換器の入力範囲
（例えば、０〜５Ｖ）を外れる場合が生じて、同期モー
タが最大トルクを発生できない問題点がある。
【０００９】また、米国特許第５，０５３，６８８号
（１９９０年８月１５日出願）には‘交流モータの駆動
電流から直流オフセットを除去するためのフィードバッ
ク回路’が開示されている。米国特許第５，０５３，６
８８号の装置は、外部に追加されたやや複雑なハードウ
ェアを利用して、電流センサーからの信号に含まれた電
流オフセットを予め除去した後、これをＡ／Ｄ変換器の
入力信号として使用する。米国特許第５，０５３，６８
８号の装置はチョッピングされたパルス列を信号源とし
てモータを制御するが、ブラシレスＤＣモータに適用さ
れる。米国特許第５，０５３，６８８号の装置は、チョ
ッピングされたパルス列を信号源としてブラシレスＤＣ
モータを制御するように前記チョッピングのために直流
信号を断続して交流信号に変換するチョッパを使う。電
流検出信号に含まれた電流オフセットを減らすための回
路が図１の出力増幅器２、３の出力端に付加される。ア
ナログスイッチ、カウンター、積分回路などを備える外
部ハードウェアによって電流検出器により検出された信
号に含まれた電流オフセット成分を減らした後、オフセ
ットが除去された電流検出信号をＡ／Ｄ変換器の入力信
号として使用できる。
【００１０】前記米国特許第５，０５３，６８８号の電
流オフセット除去装置は、任意に特定オフセット値を除
去するように設定できるが、モータ運転中温度などの変
化によって変わるオフセット成分については適用できな
い。電流検出信号のオフセット成分がモータの動的モデ
ル及び発生されたリップルに対する動的モデルにより適
切にモデリングされるので、ＣＰＵの演算が過補償また
は補償が足りなくなる問題がある。従って、前記米国特
許第５，０５３，６８８号の装置はモデルの正確度に大
幅に依存するので、特殊な場合にだけよく動作するとい
う問題点がある。
【００１１】
【発明が解決しようとする課題】従って、本発明は前述
した従来の問題点を解消するために案出されたことであ
って、本発明の目的は、商用ＣＰＵ及びマイコンに内蔵
または外についている周辺回路を利用して電流検出器か
ら発生されるオフセットの影響を除去できる電流検出信
号の可変オフセット成分除去装置及びその方法を提供す
るところにある。
【００１２】また、前記問題点を解決するための本発明
の他の目的は、電流オフセット除去装置を備えた３相交
流モータ制御装置を提供するところにある。これはＡＳ
ＩＰＭが適用される電流検出信号の可変オフセット成分
を除去するサーボドライバーやインバータの超小型回路
を使用することによって実現される。
【００１３】
【課題を解決するための手段】前述した目的を達成する
ための手段として、本発明に係る電流検出信号の可変オ
フセット成分除去装置の構成は、交流モータから帰還さ
れる３相電流を検出して、オフセット成分が含まれた電
圧検出信号に変換出力する電流検出手段と、帰還される
アナログオフセット信号と前記オフセット成分が含まれ
た電圧検出信号を差動増幅して出力する差動増幅手段
と、前記差動増幅されたアナログ信号をデジタル信号に
変換するアナログ／デジタル変換手段と、前記デジタル
変換された信号を加算して、既設定されたオフセット命
令信号と比較してデジタルデジタルオフセット成分を求
め、これにともなう比例積分制御機能を行った後パルス
幅変調（pulse-width modulation：以下、ＰＷＭ）波形
のデジタルオフセット信号を出力する制御手段、及び前
記制御手段から出力されるデジタルオフセット信号をア
ナログオフセット信号に変換して前記差動増幅手段に帰
還させるデジタル／アナログ変換手段とを含めて構成さ
れる特徴がある。
【００１４】前記電流検出手段は電力素子機能を同時に
行える交流モータに電源を供給する特定用途知能型パワ
ーモジュール素子（ＡＳＩＰＭ）である。
【００１５】前記差動増幅手段は前記帰還されるアナロ
グオフセット信号と前記オフセット成分が含まれた３相
電圧検出信号を差動出力する差動増幅器、及び前記差動
出力を前記制御手段の入力範囲に適するように増幅させ
出力する出力増幅器とを含めて構成される。前記差動増
幅器は前記３相電圧検出信号のうちＵ相と前記帰還され
るアナログオフセット信号を差動出力する第１差動増幅
器と、前記３相電圧検出信号のうちＶ相と前記帰還され
るアナログオフセット信号を差動出力する第２差動増幅
器、及び前記３相電圧検出信号のうちＷ相と前記帰還さ
れるアナログオフセット信号を差動出力する第３差動増
幅器とを含めて構成される。
【００１６】前記アナログ／デジタル変換手段は前記制
御手段に内蔵される。
【００１７】前記制御手段は前記アナログ／デジタル変
換手段から各々出力されるデジタル値を加算する第１加
算部と、前記既設定されたオフセット命令と前記第１加
算部の出力との差を求める第２加算部と、前記第２加算
部の出力を比例積分してパルス幅変調（ＰＷＭ）波形を
出力する比例積分制御器、及び前記パルス幅変調波形の
パルス幅をカウントするカウンターとを含めて構成され
る。前記オフセット命令は前記アナログ／デジタル変換
手段がユニポーラモードであり使用ビットがｎの場合、
基準値として（３／２×２n）が設定されたり、前記オ
フセット命令は、前記アナログ／デジタル変換手段がバ
イポーラモードの場合、基準値として０が設定される。
前記比例積分制御器は前記オフセット成分に比例して操
作量が変わる比例機能と、前記比例機能に加えて前記オ
フセット成分の積分値に比例して変わる量を加えて操作
量にする積分機能を行う。
【００１８】前記デジタル／アナログ変換手段は前記制
御手段のカウンターでカウントしたＰＷＭ波形を低域通
過濾波させるフィルター増幅器であって、前記フィルタ
ー増幅器は前記制御手段のカウンターでカウントしたＰ
ＷＭ波形を低域通過濾波させた後積分することによって
アナログオフセット信号に変換する。
【００１９】また、前記目的を達成するための本発明に
係る電流検出信号の可変オフセット成分除去装置は、３
相交流モータの制御装置において、モータから帰還され
る３相電流を検出して、オフセット成分が含まれた３相
電圧検出信号に変換出力する電流検出器と、帰還される
アナログオフセット信号と前記オフセット成分が含まれ
た３相電圧検出信号を差動出力する差動増幅器と、前記
差動出力された３相電圧検出信号を制御入力範囲に適す
るように増幅させ出力する出力増幅器と、前記出力増幅
された３相のアナログ信号をデジタル信号に変換するア
ナログ／デジタル変換器と、前記デジタル変換された信
号を加算して、既設定されたオフセット命令信号に基づ
きデジタルオフセット成分を求め、これにともなう比例
積分制御機能を行った後パルス幅変調（ＰＷＭ）波形の
デジタルオフセット信号を出力する制御部、及び前記制
御部から出力されるデジタルオフセット信号をアナログ
オフセット信号に変換して前記差動増幅器に帰還させる
デジタル／アナログ変換器とを含めて構成される特徴が
ある。
【００２０】前記差動増幅器は前記３相電圧検出信号の
うちＵ相と前記帰還されるアナログオフセット信号を差
動出力する第１差動増幅器と、前記３相電圧検出信号の
うちＶ相と前記帰還されるアナログオフセット信号を差
動出力する第２差動増幅器、及び前記３相電圧検出信号
のうちＷ相と前記帰還されるアナログオフセット信号を
差動出力する第３差動増幅器とを含めて構成される。
【００２１】前記デジタル／アナログ変換器は前記制御
部のカウンターでカウントしたパルス幅変調（ＰＷＭ）
波形を低域通過濾波させた後に積分することによってア
ナログ信号に変換するフィルター増幅器である。
【００２２】また、前記目的を達成するための本発明に
係る電流オフセット除去装置を具備した３相交流モータ
制御装置は、３相交流モータ制御装置において、コンバ
ーター部及びインバータ部とからなり前記３相交流モー
タを駆動する駆動部と、前記駆動部のスイッチングを制
御する電力素子と、駆動される前記３相交流モータから
３相の電流を帰還させ検出し、３相電圧検出信号を出力
する電流検出器と、前記３相電圧検出信号に含まれたオ
フセット成分を検出し除去する電流オフセット除去装
置、及び前記電流オフセット除去装置のオフセット除去
を制御し、前記オフセットが除去された３相電流を前記
電力素子に出力するＣＰＵとを含めて構成される特徴が
ある。
【００２３】前記電流オフセット除去装置は前記オフセ
ット成分が含まれた３相電圧検出信号と前記ＣＰＵから
帰還されるアナログオフセット信号を差動増幅して出力
する差動増幅器と、前記ＣＰＵから出力されるパルス幅
変調（ＰＷＭ）波形をアナログオフセット信号に変換し
て出力するデジタル／アナログ変換器とを含めて構成さ
れる。
【００２４】前記ＣＰＵは前記アナログ／デジタル変換
器から各々出力されるデジタル値を加算する第１加算部
と、既設定されたオフセット命令と前記第１加算部の出
力との差を求める第２加算部と、前記第２加算部の出力
を比例積分してパルス幅変調（ＰＷＭ）波形を出力する
比例積分制御器、及び前記ＰＷＭ波形のパルス幅をカウ
ントするカウンターを含めて構成される。
【００２５】また、前記目的を達成するための本発明に
係る電流検出信号の可変オフセット成分除去方法は、交
流モータから帰還される電流を検出して、オフセット成
分が含まれた電圧検出信号に変換出力する第１段階と、
帰還されるアナログオフセット信号と前記オフセット成
分が含まれた３相電圧検出信号を差動増幅して出力する
第２段階と、前記差動増幅されたアナログ信号をデジタ
ル信号に変換する第３段階と、前記デジタル変換された
信号を加算して、既設定されたオフセット命令信号と比
較してデジタルオフセット成分を求め、これにともなう
比例積分制御機能を行った後パルス幅変調（ＰＷＭ）波
形のデジタルオフセット信号を出力する第４段階、及び
前記デジタルオフセット信号をアナログオフセット信号
に変換して前記第２段階に帰還させる第５段階とを含め
てなされる特徴がある。
【００２６】前記第２段階は前記オフセット成分が含ま
れた３相電圧検出信号と前記帰還されるアナログオフセ
ット信号を差動出力する第１下位段階、及び前記差動出
力を適切な入力範囲になるように増幅させ出力する第２
下位段階とを含めてなされる。
【００２７】前記第４段階は前記第３段階から各々出力
されるデジタル値を加算する第１下位段階と、既設定さ
れたオフセット命令と前記第１下位段階の出力との差を
求める第２下位段階と、前記第２下位段階の出力を比例
積分してＰＷＭ波形を出力する第３下位段階、及び前記
ＰＷＭ波形のパルス幅をカウントする第４下位段階とを
含めてなされる。
【００２８】前記第３下位段階は前記オフセット成分に
比例して操作量が変わる比例機能段階と、前記比例機能
に加えて前記オフセット成分の積分値に比例して変わる
量を加えて操作量にする積分機能段階を行う。
【００２９】前記第４段階のオフセット命令はアナログ
／デジタル変換器がユニポーラモードであり使用ビット
がｎの場合、基準値として（３／２×２n）が設定され
たり、アナログ／デジタル変換器がバイポーラモードの
場合、基準値として０が設定される。
【００３０】前記第５段階はＣＰＵのカウンターでカウ
ントされたＰＷＭ波形を低域通過濾波させた後に積分す
ることによってアナログオフセット信号に変換する。
【００３１】また、前記目的を達成するための本発明に
係る電流オフセット除去装置を具備した３相交流モータ
制御方法は、コンバーター部及びインバータ部とからな
る駆動部により前記３相交流モータを駆動する第１段階
と、前記駆動部のスイッチングを制御する第２段階と、
駆動される前記３相交流モータから３相の電流を帰還さ
せ検出し、３相電圧検出信号を出力する第３段階と、前
記３相電圧検出信号に含まれたオフセット成分を検出し
除去する第４段階、及び前記オフセット除去を制御し、
前記オフセットが除去された３相電流を前記電力素子出
力する第５段階とを含めてなされる。
【００３２】前記第４段階は帰還される中央処理処置か
ら出力されるＰＷＭ波形のアナログ信号に変換する第１
下位段階、及び帰還されるアナログオフセット信号と前
記オフセット成分が含まれた３相電圧検出信号を差動増
幅して出力する第２下位段階とを含めてなされる。
【００３３】前記第５段階は前記第４段階の出力をデジ
タル値に変換する第１下位段階と、前記第１下位段階か
ら各々出力されるデジタル値を加算する第２下位段階
と、既設定されたオフセット命令と前記第２下位段階の
出力との差を求める第３下位段階と、前記第３下位段階
の出力を比例積分してＰＷＭ波形を出力する第４下位段
階、及び前記ＰＷＭ波形のパルス幅をカウントする第５
下位段階とを含めてなされる。
【００３４】本発明に係る電流検出信号の可変オフセッ
ト成分除去装置及びその方法では、電流検出手段が３相
交流モータから帰還される３相電流を検出して、オフセ
ット成分が含まれた３相電圧検出信号に変換出力すれ
ば、差動増幅手段は帰還されるアナログオフセット信号
と前記オフセット成分が含まれた３相電圧検出信号を差
動増幅して出力する。次に、アナログ／デジタル変換手
段は前記差動増幅された３相のアナログ信号をデジタル
信号に変換するようになり、この時制御手段が前記デジ
タル変換された信号を加算し、既設定されたオフセット
命令信号に基づきデジタルオフセット成分を求め、これ
にともなう比例積分制御機能を行った後デジタルオフセ
ット信号を出力するようになり、デジタル／アナログ変
換手段は前記制御手段から出力されるデジタルオフセッ
ト信号をアナログオフセット信号に変換して前記差動増
幅手段に帰還させる。結局、前記差動増幅手段、アナロ
グ／デジタル変換手段、制御手段及びデジタル／アナロ
グ変換手段が閉ループを構成して電流オフセット成分を
除去するようになる。
【００３５】
【発明の実施の形態】以下、添付した図面に基づき、本
発明の実施形態にともなう電流検出信号の可変オフセッ
ト成分除去装置及びその方法を説明する。
【００３６】図３は本発明に係る電流オフセット除去装
置を備えた３相交流モータ制御装置のブロック図であっ
て、コンバーター部及びインバータ部とからなり前記３
相交流モータを駆動する駆動部３０、前記駆動部３０の
スイッチングを制御する電力素子２０と、駆動される前
記３相交流モータ４０から３相の電流ｉｕ、ｉｖ、ｉｗ
を帰還させ検出し、３相電圧検出信号ＣＵ、ＣＶ、ＣＷ
を出力する電流検出器５０、前記３相電圧検出信号Ｃ
Ｕ、ＣＶ、ＣＷに含まれたオフセット成分を検出し除去
する電流オフセット除去装置６０、及び前記電流オフセ
ット除去装置６０のオフセット除去を制御し、前記オフ
セットが除去された３相電流を前記電力素子２０に出力
する中央処理処置（ＣＰＵ）１０とを含めて構成され
る。図３に示した３相交流モータ制御装置は、前述した
電流検出信号の可変オフセット成分除去装置を備え、オ
フセット成分を除去するようになる。
【００３７】前記電流オフセット除去装置６０は差動増
幅器と一つまたはそれ以上のデジタル／アナログ変換器
より構成され、前記差動増幅器は前記オフセット成分が
含まれた３相電圧検出信号と前記ＣＰＵ１０から帰還さ
れるアナログオフセット信号を差動増幅して出力し、デ
ジタル／アナログ変換器は前記ＣＰＵ１０から出力され
るＰＷＭ波形をアナログオフセット信号に変換して出力
する。
【００３８】前記ＣＰＵ１０は前記アナログ／デジタル
変換器から各々出力されるデジタル値を加算する第１加
算部、既設定されたオフセット命令と前記第１加算部の
出力との差を求める第２加算部、前記第２加算部の出力
を比例積分してＰＷＭ波形を出力する比例積分制御器、
及び前記ＰＷＭ波形のパルス幅をカウントするカウンタ
ーとを含めて構成され、その動作は前述した電流検出信
号の可変オフセット成分除去装置及び後述する電流検出
信号の可変オフセット成分除去方法と同一に行われる。
【００３９】図４は本発明に係る電流検出信号の可変オ
フセット成分除去装置のブロック図であって、前記装置
は、モータから帰還される３相電流ｉｕ、ｉｖ、ｉｗを
検出して、オフセット成分が含まれた３相電圧検出信号
ＣＵ、ＣＶ、ＣＷに変換出力する電流検出器７１と、帰
還されるアナログオフセット信号と前記オフセット成分
が含まれた３相電圧検出信号ＣＵ、ＣＶ、ＣＷを差動出
力する差動増幅器７２と、前記差動出力された３相電圧
検出信号を制御入力範囲に適するように増幅させ出力す
る出力増幅器７３と、前記出力増幅された３相のアナロ
グ信号をデジタル信号に各々変換するアナログ／デジタ
ル（Ａ／Ｄ）変換器７４と、前記デジタル変換された信
号を加算して、既設定されたオフセット命令信号に基づ
きデジタルオフセット成分を求め、これにともなう比例
積分制御機能を行った後デジタルオフセット信号を出力
する制御部７５、及び前記制御部７５から出力されるデ
ジタルオフセット信号をアナログオフセット信号に変換
して前記差動増幅器７２に帰還させるデジタル／アナロ
グ（Ｄ／Ａ）変換器７６とを含めて構成される。
【００４０】図５は本発明の実施形態にともなう電流検
出信号の可変オフセット成分除去装置の詳細構成図であ
って、図４に示したように、モータから帰還される３相
電流ｉｕ、ｉｖ、ｉｗを検出する電流検出器７１として
は電力素子機能も共に持つＡＳＩＰＭ１００を使用す
る。
【００４１】図４に示したような差動増幅器７２として
は、図５に示したように参照符号各々２１０、２２０、
２３０で示した第１、第２、第３差動増幅器が使われ、
差動増幅器２１０、２２０、２３０は特性の等しい二つ
の増幅素子を、例えばトランジスタを対称的に接続し、
両者の入力差に比例した出力を得る増幅器を指し、電源
電圧や温度の変化による影響が相殺され安定した動作を
行える。
【００４２】前記差動増幅器２１０、２２０、２３０は
それぞれ一つずつの演算増幅器を使用して簡単に構成で
きる。Ｖoffsetを基準にして±１．１Ｖ範囲内に存する
電流検出信号を２．５Ｖを基準に±２．５Ｖ範囲内に位
置させＡ／Ｄ変換器４１０に入力したいならば、演算増
幅器の利得を２．５／１．１（≒２．２７３）に固定さ
せればよい。電流検出信号を±１．１Ｖ乃至±２．５Ｖ
の範囲に設定することによって、最終的な出力電圧はオ
フセット成分で検出された信号が処理されるように制御
して２．５Ｖに設定できる。
【００４３】図４の出力増幅器７３は、図５のそれぞれ
の参照符号３１０、３２０、３３０で示した第１、第
２、第３出力増幅器が使われる。出力増幅器７３の作動
と関連して、前記第１、第２、第３出力増幅器３１０、
３２０、３３０はＣＰＵ４００の入力範囲に適するよう
に差動増幅された電圧検出信号を増幅する。
【００４４】そして図４に示したアナログ／デジタル変
換器７４と制御部７５の機能は図５のアナログ／デジタ
ル変換器が使われ、他の要素はＣＰＵ４００に内蔵され
る。例えば、制御部７５は第１加算器４２０、第２加算
器４３０、比例積分（proportional plus integral；Ｐ
Ｉ）制御器４４０及びタイマー／カウンター４５０によ
り行える。
【００４５】本実施形態では、１０ビット、８チャンネ
ル、０〜５Ｖの入力範囲を持つユニポーラモードのＡ／
Ｄ変換器４１０を使用した。各相に対してデジタルに変
換された値は０〜１０２３なので、Ａ／Ｄ変換された３
相の信号の合計は１５３６（＝５１２×３）、即ち使用
ビットがｎの場合（３／２×２n）になるべきである。
もちろん、オフセット処理を正確に行えなかった場合の
Ａ／Ｄ変換された３相信号の値はこれとは違う値にな
る。この時、バイポーラモードならば、Ａ／Ｄ変換され
た３相の信号の合計は０になる。このような性質を利用
して閉ループでＰＩ制御器４４０を具現する。即ち、比
例積分制御器４４０を構成する時、比例積分制御器４４
０の入力である基準値とフィードバック値を各々１５３
６とＡ／Ｄ変換された３相信号の値にし、比例積分制御
器４４０のＰＷＭ出力はアナログオフセット出力に変換
すべきであるが、即ちＰＷＭ出力を低域通過フィルター
２４０により濾波すべきである。このように構成された
電流検出信号の先処理過程においてＡ／Ｄ変換された３
相信号の合計が常に１５３６になるように制御される。
【００４６】特に、Ａ／Ｄ変換器４１０がバイポーラモ
ードで動作すれば回路の具現がさらに容易になるが、一
般にユニポーラモード方式が安価なので可用Ａ／Ｄ変換
器４１０はユニポーラモードであることを仮定する。
【００４７】デジタル／アナログ（Ｄ／Ａ）変換器７６
としては、前記ＰＩ制御器４４０から出力されるＰＷＭ
波形を低域通過濾波させることによりデジタル信号をア
ナログ信号に変換できる低域通過フィルター２４０を使
う。ここで、低域通過フィルター２４０は実質にフィル
ター増幅器を使用して具現される。前記低域通過フィル
ター２４０はＣＰＵ４００に内蔵されたＡ／Ｄ変換器４
１０に電流情報をフィードバックさせると共にオフセッ
トを除去する。また、高性能のサーボドライバーまたは
インバータには電流検出信号をフィードバックするため
のＡ／Ｄ変換器が含まれている。
【００４８】また、本発明の実施形態は前記第１、第
２、第３差動増幅器２１０、２２０、２３０及び低域通
過フィルター２４０とを含む電流オフセット除去装置２
００がハードウェア的に追加される。前記フィルター増
幅器は指定された利得と指定された周波数特性を持つ増
幅器であって、指定された周波数特性とは、指定された
通過領域と阻止領域を持つフィルター特性、または周波
数の関数として指定された振幅関数と位相関数を持つ。
【００４９】図９は本発明の実施形態にともなう電流検
出信号の可変オフセット成分除去方法の動作流れ図であ
って、図５の実施形態の装置構成を参考にして、以下併
せて電流検出信号の可変オフセット成分除去装置及び方
法の動作を説明する。
【００５０】段階Ｓ２１においては、３相交流モータの
作動に対応してＡＳＩＰＭ１００が駆動されるかを判断
して、ＡＳＩＰＭ１００が駆動されていると判断されれ
ばＳ２２段階を行い、そうでない場合は終了する。Ｓ２
２段階では帰還されるＵ相、Ｖ相、Ｗ相の電流を検出
し、Ｓ２３段階ではこれをオフセット成分または電流検
出成分が含まれた電圧検出信号に変換する。本発明では
３相交流モータに入力される信号の相は３相交流モータ
の入力端で０になると定義される。
【００５１】図６は本発明の実施形態にともなう電流検
出器の検出電流と出力電圧との関係を示す図面であっ
て、電流検出器により検出された電流が０〜５Ａ、Ｖ
offsetが２．２７Ｖの場合、電流検出器出力電圧が±
１．１Ｖ＋Ｖoffsetまで変わることを示している。
【００５２】下記の表１は検出された電流に比例する電
圧出力を表す。
【００５３】
【表１】
【００５４】ＡＳＩＰＭ１００の電圧出力において、Ｖ
offsetの典型的な値は２．２７Ｖであるが、素子や動作
環境によって最小１．８７Ｖから最大２．５７Ｖまで変
化できる。ＡＳＩＰＭ１００は表１に従って３相に比例
する３相電圧を出力する。
【００５５】電圧出力に内在されたオフセット（Ｖ
offset）の影響を消去しなければ、トルクリップル増加
や最大トルク低減などの性能低下をもたらす場合もあ
る。従って、本発明では上記の通り任意に可変する電圧
出力を適切に処理することによって、初期状態だけでな
く動作中にも出力信号が常に２．５Ｖ±２．５Ｖ、即ち
［０Ｖ〜５Ｖ］の範囲に正確に位置させることができる
べきである。
【００５６】一方、電流オフセット信号の調節のために
１．８７〜２．５７Ｖ範囲の任意の出力を得ることがで
きるべきである。これは、図４に示したように、回路内
に可用のＤ／Ａ変換器７６が存すれば容易に解決される
が、一般に商用のＣＰＵはＤ／Ａ変換器を内蔵したもの
がほとんどなく、外部に別途に追加するには費用負担に
なる。もし外部Ｄ／Ａ変換器が必要ならば、図５に示し
たようにＰＷＭ出力と演算増幅器を使用した低域通過フ
ィルター２４０で所望のアナログ電圧を得るようにす
る。商用ＣＰＵには殆んど内蔵されたタイマーとこれに
ともなう関連出力を得ることができる製品が多数あるの
で、これを活用するようにし、必ずこれに限定すること
ではない。
【００５７】ＡＳＩＰＭ１００の出力に含まれたＶ
offsetの量が各３相の電流検出信号に共通に適用される
という二つの事実を利用する。予め処理された過程にお
いて、電流検出信号の利得は±１．１Ｖ範囲内の信号を
±２．５Ｖ範囲の信号にするように固定されているた
め、検出信号の処理時にオフセットだけ調整すれば相電
流０Ａに対する最終出力信号を２．５Ｖにすることがで
きる。
【００５８】再び図９を参照すれば、前記Ｓ２４段階で
は帰還されるアナログオフセット信号と前記オフセット
成分が含まれた３相電圧検出信号を差動増幅して出力す
るようになり、Ｓ２５段階ではＵ相、Ｖ相、Ｗ相に対し
てＣＰＵ４００の入力範囲に適するように出力を増幅す
る。次に、Ｓ２６段階ではそれぞれの電流検出信号、即
ち、オフセット成分が含まれた電圧検出信号をＡ／Ｄ変
換器４１０によりデジタル値に変換させる。次いで、Ｓ
２７段階では前記デジタル変換された信号を加算し、Ｓ
２８段階では既設定されたオフセット命令信号に基づき
デジタルオフセット成分を求める。Ｓ２９段階では前記
デジタルオフセット成分にともなう比例積分制御動作を
行った後デジタルオフセット信号を出力するようにな
る。
【００５９】図７は本発明の実施形態にともなうＣＰＵ
で具現される比例積分制御機能を説明するための機能的
ブロック図である。本発明の多様な実施形態によれば、
このような比例積分制御機能は比例積分制御器４４０、
ＣＰＵ１０または他のＣＰＵ内で行える。一般の比例積
分システムは、図７に示したように、第１加算部１０
１、積分部１０２、第２加算部１０３、比例ゲイン部１
０４、制御対象１０５及び検出器１０６で構成されてい
る。第１加算部１０１は目標値から検出値を差し引いた
偏差Ｚを出力し、積分部１０２では伝達関数１／ＳＴＩ
により信号を積分する。前記ＴＩは積分部１０２の積分
時間定数である。第２加算部１０３は前記偏差Ｚから積
分部１０２の出力を差し引く。次に、比例ゲイン部１０
４において比例感度Ｋを行って操作量を出力するように
なる。Ｋは比例ゲイン部１０４の比例感度である。従っ
て、制御対象１０５は比例ゲイン部１０４から出力され
た操作量により操作され、これにともなう制御量を出力
する。検出器１０６は制御対象１０５から出力された前
記制御量を検出して前記第１加算部１０１に帰還させる
ようになっている。
【００６０】一般に、図７に示したＰＩ機能は比例ゲイ
ン部１０４の比例機能、積分部１０２の積分機能と制御
対象１０５の制御機能でなされ、偏差に比例して操作量
が変わる比例機能に加えて偏差の積分値に比例して変わ
る量を加えて操作量にする制御機能である。残留偏差を
０とする時に使用すれば良いが、急激する入力には不向
きである。前記ＰＩ動作を使ってオフセットをなくして
も安定度が足りない場合、微分Ｄ動作を加えてＰＩＤ動
作にすることができる。
【００６１】結局、前記比例積分制御器４４０はＣＰＵ
４００内に容易に具現でき、ＰＷＭ波形は前記比例ゲイ
ン部１０４から出力される操作量になり、低域通過フィ
ルター２４０によりアナログ信号に変換される。
【００６２】再び図９を参照して説明すれば、Ｓ３０段
階ではＣＰＵ４００に内蔵されたタイマー／カウンター
４５０によりＰＷＭ波形をカウントし、Ｓ３１段階では
前記デジタルオフセット信号をアナログオフセット信号
に変換した後Ｓ３２段階を行う。Ｓ３２段階において、
ＡＳＩＰＭ１００が駆動されたかを判断する。ＡＳＩＰ
Ｍ１００が駆動されれば、Ｓ２４段階にリターンして差
動増幅のために前記信号を前記差動増幅器２１０、２２
０、２３０に帰還させる。
【００６３】図８は本発明の実施形態にともなうＰＷＭ
波形を説明するための図面であって、比例積分（ＰＩ）
制御器４４０から出力されるＰＷＭ波形はＣＰＵ４００
のシステムクロックＣＬＫを基準にして、ＣＰＵ４００
に内蔵されたタイマー／カウンター４５０によりカウン
トされ、その後ＰＷＭ波形は低域通過フィルター２４０
を経てアナログ信号に変換される。ここで、図８のａ、
ｂ、ｃは各々１ＣＬＫ、２ＣＬＫ、３ＣＬＫに該当する
パルス幅を表す。
【００６４】一般に、ＰＷＭ回路（図示せず）は信号波
の振幅に従ってパルス幅を変化させる回路を指し、加算
回路により信号波と鋸波を加え、スライサにより加算さ
れた波形を薄い波形に切り出し、前記スライサから出力
された信号を増幅して出力される信号がＰＷＭ信号にな
る。前記スライサはリミッタ回路のうち、特にレベル差
を小さくして薄い波形を切り出す回路を指す。
【００６５】又、一般に、アナログ信号を一定の標本化
周期に標本化してその標本化を再びデジタル化するが、
この場合入力アナログ信号に含まれる標本化周波数の半
分を越える周波数を持つ成分を遮断して、エイリアシン
グ（aliasing）による雑音の発生を抑制するために低域
通過フィルター２４０を使用する。これとは逆に、Ｄ／
Ａ変換の場合もやはり不要な雑音を除去して正しいアナ
ログ波形を再生するための低域フィルターが必要にな
る。
【００６６】従って、商用の殆どのマイコンまたはＣＰ
Ｕの場合、即ちＡ／Ｄ変換器が３チャンネル以上存在
し、Ｄ／Ａ変換器やまたはそれに代るためのＰＷＭ出力
が得られるカウンター／タイマーが内蔵される。本発明
の場合は、四つの演算増幅器だけで構成できるので、具
現費用に対する負担が軽減される。勿論、二つのチャン
ネルのみを有するマイコンやＣＰＵの場合は、一つ以上
のチャンネルを有するＡ／Ｄ変換器がさらに必要にな
る。
【００６７】結局、本発明は電流オフセット除去のため
に行なうべきＣＰＵ内部の演算がなく、電流検出信号に
任意のオフセットが含まれてもこれを所望の基準レベル
にスケーリング及びシフトが可能である。またＣＰＵ内
にオフセット調節のための比例積分方式を適用した。
【００６８】
【発明の効果】以上述べた通り、本発明はＡＳＩＰＭの
電流検出信号において、そのＶoffsetの値が任意形態に
変わる場合に使用可能であり、Ａ／Ｄ変換器の解像度や
バイポーラ／ユニポーラ動作モードと関係なく使用でき
る。言い換えれば、必ずＡＳＩＰＭではなく任意の電流
検出器に対しても電流検出信号のオフセットが存し、オ
フセットが大幅に変わる場合も適用させることができ
る。
【００６９】本発明は、電力素子ＡＳＩＰＭの電流検出
信号のように検出信号に含まれたオフセット成分が大幅
に可変しても電流検出信号を任意の所望の信号レベルに
合わせることができる。
【００７０】特に、連続的に変わるＶoffsetに対してＣ
ＰＵの内部に具現された比例積分制御器によって、一切
のオフ−ライン調整作業がなくても電流検出信号を０〜
５Ｖの範囲に正確に位置させることができる。従って、
製品出荷時に一々手作業でオフセットを補正する不便さ
を防止でき、交流モータを長時間使っても、変ったＶ
offsetによって製品性能が低下されることを未然に防止
できる。
【００７１】従って、本発明はサーボドライバーやイン
バータなどの各種モータ制御回路にその適用可能範囲が
非常に広い有用な発明である。
【００７２】本発明は前述した特定の望ましい実施形態
に限らず、請求範囲で請求する本発明の要旨を逸脱せ
ず、該当発明の属する技術分野において通常の知識を持
つ者ならば誰でも多様な変形実施が可能なことは勿論、
そのような変更は記載された請求範囲内にある。
【図面の簡単な説明】
【図１】 従来の技術にともなう電流検出信号のオフセ
ット成分除去装置の構成図である。
【図２】 従来の技術にともなう電流検出信号のオフセ
ット成分除去方法の動作流れ図である。
【図３】 本発明に係る電流オフセット除去装置を備え
た３相交流モータ制御装置のブロック図である。
【図４】 本発明にともなう電流検出信号の可変オフセ
ット成分除去装置の構成図である。
【図５】 本発明の実施形態にともなう電流検出信号の
可変オフセット成分除去装置の詳細構成図である。
【図６】 本発明の実施形態にともなう電流検出器の検
出電流と出力電圧との関係を示す図面である。
【図７】 本発明の実施形態にともなうＣＰＵで具現さ
れる比例積分制御機能を説明するための機能的ブロック
図である。
【図８】 本発明の実施形態にともなうパルス幅変調波
形を説明するための図面である。
【図９】 本発明の実施形態にともなう電流検出信号の
可変オフセット成分除去方法の動作流れ図である。
【符号の説明】
１０ 中央処理処置（ＣＰＵ） ２０ 電力素子 ３０ 駆動部 ４０ ３相交流モータ ５０ 電流検出器 ６０ 電流オフセット除去装置 ７１ 電流検出器 ７２ 差動増幅器 ７３ 出力増幅器 ７４ アナログ／デジタル（Ａ／Ｄ）変換器 ７５ 制御部 ７６ デジタル／アナログ（Ｄ／Ａ）変換器 １００ 特定用途知能型パワーモジュール（ＡＳＩＰ
Ｍ） １０１，１０３ 加算部 １０２ 積分部 １０４ 比例ゲイン部 １０５ 制御対象 １０６ 検出器 ２００ 電流オフセット除去装置 ２１０，２２０，２３０ 差動増幅器 ２４０ 低域通過フィルター ３１０，３２０，３３０ 出力増幅器 ４００ ＣＰＵ ４１０ Ａ／Ｄ変換器 ４２０，４３０ 加算器 ４４０ 比例積分（ＰＩ）制御器 ４５０ タイマー／カウンター
フロントページの続き (56)参考文献 特開 平５−91780（ＪＰ，Ａ) 特開 平１−218373（ＪＰ，Ａ) 特開 平３−78479（ＪＰ，Ａ) 特開 平３−12705（ＪＰ，Ａ) 特開 平７−333260（ＪＰ，Ａ) 特開 平５−282100（ＪＰ，Ａ) 特開 平９−271189（ＪＰ，Ａ) 実開 平４−71035（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02P 5/00 - 5/26 H02P 7/00 - 7/34

Claims (17)

    (57)【特許請求の範囲】
  1. 【請求項１】 交流モータから帰還される３相電流を各
    々検出して、オフセット成分が含まれた電圧検出信号に
    変換出力する電流検出手段と、 帰還されるアナログオフセット信号と前記オフセット成
    分が含まれた電圧検出信号を差動増幅して出力する差動
    増幅手段と、 前記差動増幅されたアナログ信号をデジタル信号に変換
    するアナログ／デジタル変換手段と、 前記デジタル変換された信号を加算して、既設定された
    オフセット命令信号に基づきデジタルオフセット成分を
    求め、これにともなう比例積分制御機能を行った後パル
    ス幅変調波形のデジタルオフセット信号を出力する制御
    手段と、 前記制御手段から出力されるデジタルオフセット信号を
    アナログオフセット信号に変換して前記差動増幅手段に
    帰還させるデジタル／アナログ変換手段とを含み、 前記差動増幅手段は、 前記帰還されるアナログオフセット信号と前記オフセッ
    ト成分が含まれた３相電圧検出信号を差動増幅して出力
    する差動増幅器と、 増幅された前記差動出力を前記制御手段の入力範囲に適
    するよう増幅させ出力する出力増幅器とを含み、 前記差動増幅器は、 前記３相電圧検出信号のうちＵ相と前記帰還されるアナ
    ログオフセット信号を差動増幅して出力する第１差動増
    幅器と、 前記３相電圧検出信号のうちＶ相と前記帰還されるアナ
    ログオフセット信号を差動増幅して出力する第２差動増
    幅器と、 前記３相電圧検出信号のうちＷ相と前記帰還されるアナ
    ログオフセット信号を差動増幅して出力する第３差動増
    幅器とを含み、 前記制御手段は、 前記アナログ／デジタル変換手段から出力されるデジタ
    ル値を加算する第１加算部と、 前記既設定されたオフセット命令と前記第１加算部の出
    力との差を求める第２ 加算部と、 前記第２加算部の出力を比例積分してパルス幅変調波形
    を出力する比例積分制御器と、 前記パルス幅変調波形のパルス幅をカウントするカウン
    ターとを含めて構成される 電流検出信号の可変オフセッ
    ト成分除去装置。
  2. 【請求項２】 前記電流検出手段は、 特定用途知能型パワーモジュール素子であることを特徴
    とする請求項１に記載の電流検出信号の可変オフセット
    成分除去装置。
  3. 【請求項３】 前記アナログ／デジタル変換手段は、 前記制御手段に内蔵され使われることを特徴とする請求
    項１に記載の電流検出信号の可変オフセット成分除去装
    置。
  4. 【請求項４】 前記既設定されたオフセット命令は、 前記アナログ／デジタル変換手段がユニポーラモードで
    あり使用ビットがｎの場合、基準値として（３／２×２
    n）が設定されることを特徴とする請求項１に記載の電
    流検出信号の可変オフセット成分除去装置。
  5. 【請求項５】 前記既設定されたオフセット命令は、 前記アナログ／デジタル変換手段がバイポーラモードの
    場合、基準値として０が設定されることを特徴とする請
    求項１に記載の電流検出信号の可変オフセット成分除去
    装置。
  6. 【請求項６】 前記比例積分制御器は、 前記オフセット成分に比例して操作量が変わる比例機能
    と、 前記比例機能に加えて前記オフセット成分の積分値に比
    例して変わる量を加えて操作量にする積分機能を行うこ
    とを特徴とする請求項１に記載の電流検出信号の可変オ
    フセット成分除去装置。
  7. 【請求項７】 前記デジタル／アナログ変換手段は、 前記制御手段のカウンターでカウントしたパルス幅変調
    波形を低域通過濾波させるフィルター増幅器であること
    を特徴とする請求項１に記載の電流検出信号の可変オフ
    セット成分除去装置。
  8. 【請求項８】 前記フィルター増幅器は、 前記制御手段のカウンターでカウントしたパルス幅変調
    波形を低域通過濾波させた後に積分することによってア
    ナログオフセット信号に変換することを特徴とする請求
    項７に記載の電流検出信号の可変オフセット成分除去装
    置。
  9. 【請求項９】 ３相交流モータの制御装置において、 モータから帰還される３相電流を検出して、オフセット
    成分が含まれた３相電圧検出信号に変換出力する電流検
    出器と、 帰還されるアナログオフセット信号と前記オフセット成
    分が含まれた３相電圧検出信号を差動増幅して出力する
    差動増幅器と、 前記差動出力された３相電圧検出信号を制御入力範囲に
    適するように増幅させ出力する出力増幅器と、 前記出力増幅された３相のアナログ信号をデジタル信号
    に各々変換するアナログ／デジタル変換器と、 前記デジタル変換された信号を加算して、既設定された
    オフセット命令信号に基づきデジタルオフセット成分を
    求め、これにともなう比例積分制御機能を行った後パル
    ス幅変調波形のデジタルオフセット信号を出力する制御
    部と、 前記制御部から出力されるデジタルオフセット信号をア
    ナログオフセット信号に変換して前記差動増幅器に帰還
    させるデジタル／アナログ変換器とを含み、 前記差動増幅器は、 前記３相電圧検出信号のうちＵ相と前記帰還されるアナ
    ログオフセット信号を差動増幅して出力する第１差動増
    幅器と、 前記３相電圧検出信号のうちＶ相と前記帰還されるアナ
    ログオフセット信号を差動増幅して出力する第２差動増
    幅器と、 前記３相電圧検出信号のうちＷ相と前記帰還されるアナ
    ログオフセット信号を差動増幅して出力する第３差動増
    幅器とを含めて構成される 電流検出信号の可変オフセッ
    ト成分除去装置。
  10. 【請求項１０】 前記デジタル／アナログ変換器は、 前記制御部のカウンターでカウントしたパルス幅変調波
    形を低域通過濾波させた後に積分することによってアナ
    ログ信号に変換するフィルター増幅器であることを特徴
    とする請求項９に記載の電流検出信号の可変オフセット
    成分除去装置。
  11. 【請求項１１】 ３相像交流モータ制御装置において、 コンバーター部及びインバータ部からなり前記３相交流
    モータを駆動する駆動部と、 前記駆動部のスイッチングを制御する電力素子と、 駆動される前記３相交流モータから３相の電流を帰還さ
    せ検出し、３相電圧検出信号を出力する電流検出器と、 前記３相電圧検出信号に含まれたオフセット成分を検出
    して除去する電流オフセット除去装置と、 前記電流オフセット除去装置のオフセット除去を制御
    し、前記オフセットが除去された３相電流を前記電力素
    子に出力する中央処理処置とを含み、 前記電流オフセット除去装置は、 前記オフセット成分が含まれた３相電圧検出信号と前記
    中央処理装置から帰還されるアナログオフセット信号を
    差動増幅して出力する差動増幅器と、 前記中央処理装置から出力されるパルス幅変調波形をア
    ナログオフセット信号に変換して出力するデジタル／ア
    ナログ変換器とを含み、 前記中央処理処置は、 前記アナログ／デジタル変換器から各々出力されるデジ
    タル値を加算する第１加算部と、 既設定されたオフセット命令と前記第１加算部の出力と
    の差を求める第２加算部と、 前記第２加算部の出力を比例積分してパルス幅変調波形
    を出力する比例積分制御器と、 前記パルス幅変調波形のパルス幅をカウントするカウン
    ターとを含めて構成される 電流オフセット除去装置を備
    えた３相交流モータ制御装置。
  12. 【請求項１２】 交流モータから帰還される３相電流を
    検出して、オフセット成分が含まれた電圧検出信号に変
    換出力する第１段階と、 帰還されるアナログオフセット信号と前記オフセット成
    分が含まれた電圧検出信号を差動増幅して出力する第２
    段階と、 前記差動増幅されたアナログ信号をデジタル信号に各々
    変換する第３段階と、前記デジタル変換された信号を加
    算し、既設定されたオフセット命令信号に基づきデジタ
    ルオフセット成分を求め、これにともなう比例積分制御
    機能を行った後パルス幅変調波形のデジタルオフセット
    信号を出力する第４段階と、 前記デジタルオフセット信号をアナログオフセット信号
    に変換して前記第２段階に帰還させる第５段階とを含
    み、 前記第２段階は、 前記オフセット成分が含まれた３相電圧検出信号と前記
    帰還されるアナログオフセット信号を差動出力する第１
    下位段階と、 前記差動出力を適切な入力範囲になるように増幅させ出
    力する第２下位段階とを含み、 前記第４段階は、 前記第３段階から各々出力されるデジタル値を加算する
    第１下位段階と、 既設定されたオフセット命令と前記第１下位段階の出力
    との差を求める第２下位段階と、 前記第２下位段階の出力を比例積分してパルス幅変調波
    形を出力する第３下位段階と、 前記パルス幅変調波形のパルス幅をカウントする第４下
    位段階とを含めてなされる 電流検出信号の可変オフセッ
    ト成分除去方法。
  13. 【請求項１３】 前記第４段階のオフセット命令は、 アナログ／デジタル変換器がユニポーラモードであり使
    用ビットがｎの場合、基準値として（３／２×２n）が
    設定されることを特徴とする請求項１２に記載の電流検
    出信号の可変オフセット成分除去方法。
  14. 【請求項１４】 前記第４段階のオフセット命令は、 アナログ／デジタル変換器がバイポーラモードの場合、
    基準値として０が設定されることを特徴とする請求項１
    ２に記載の電流検出信号の可変オフセット成分除去方
    法。
  15. 【請求項１５】 前記第３下位段階は、 前記オフセット成分に比例して操作量が変わる比例機能
    段階と、 前記比例機能に加えて前記オフセット成分の積分値に比
    例して変わる量を加えて操作量にする積分機能段階を行
    うことを特徴とする請求項１２に記載の電流検出信号の
    可変オフセット成分除去方法。
  16. 【請求項１６】 前記第５段階は、 中央処理処置のカウンターでカウントされたパルス幅変
    調波形を低域通過濾波させた後に積分することによって
    アナログオフセット信号に変換することを特徴とする請
    求項１２に記載の電流検出信号の可変オフセット成分除
    去方法。
  17. 【請求項１７】 ３相交流モータ制御方法において、 コンバーター部及びインバータ部からなる駆動部により
    前記３相交流モータを駆動する第１段階と、 前記駆動部のスイッチングを制御する第２段階と、 駆動される前記３相交流モータから３相の電流を帰還さ
    せ検出し、３相電圧検出信号を出力する第３段階と、 前記３相電圧検出信号に含まれたオフセット成分を検出
    して除去する第４段階と、 前記オフセット除去を制御し、前記オフセットが除去さ
    れた３相電流を出力する第５段階とを含み、 前記第４段階は、 中央処理処置から出力されるパルス幅変調波形のアナロ
    グ信号に変換する第１下位段階と、 帰還されるアナログオフセット信号と前記オフセット成
    分が含まれた３相電圧検出信号を差動増幅して出力する
    第２下位段階とを含み、 前記第５段階は、 前記第４段階の出力をデジタル値に変換する第１下位段
    階と、 前記第１下位段階から各々出力されるデジタル値を加算
    する第２下位段階と、 既設定されたオフセット命令と前記第２下位段階の出力
    との差を求める第３下位段階と、 前記第３下位段階の出力を比例積分してパルス幅変調波
    形を出力する第４下位段階と、 前記パルス幅変調波型のパルス幅をカウントする第５下
    位段階を含めてなる 電流オフセット除去装置を備えた３
    相交流モータ制御方法。
JP2000025649A 1999-02-02 2000-02-02 電流検出信号の可変オフセット成分除去装置及びその方法 Expired - Fee Related JP3269619B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990003412A KR100553293B1 (ko) 1999-02-02 1999-02-02 전류검출신호의 가변 오프셋 성분 제거장치 및 그 방법
KR19993412 1999-02-02

Publications (2)

Publication Number Publication Date
JP2000224879A JP2000224879A (ja) 2000-08-11
JP3269619B2 true JP3269619B2 (ja) 2002-03-25

Family

ID=19573098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000025649A Expired - Fee Related JP3269619B2 (ja) 1999-02-02 2000-02-02 電流検出信号の可変オフセット成分除去装置及びその方法

Country Status (4)

Country Link
US (1) US6278255B1 (ja)
JP (1) JP3269619B2 (ja)
KR (1) KR100553293B1 (ja)
CN (1) CN1232025C (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100553293B1 (ko) * 1999-02-02 2006-02-22 로크웰삼성오토메이션 주식회사 전류검출신호의 가변 오프셋 성분 제거장치 및 그 방법
DE10042587B4 (de) * 2000-08-30 2007-04-12 Infineon Technologies Ag Filteranordnung und Verfahren zur Filterung eines Analogsignals
CN1299433C (zh) * 2000-09-18 2007-02-07 国际整流器公司 电流检测集成电路
KR100421258B1 (ko) * 2001-08-20 2004-03-11 인터피온반도체주식회사 오프셋을 줄인 직류모터 구동 장치
DE60321541D1 (de) * 2002-02-04 2008-07-24 Bosch Automotive Systems Corp Lastausfalldiagnoseverfahren und -vorrichtung und lastausfallverarbeitungsverfahren und -vorrichtung
DK200200572A (da) * 2002-04-17 2003-10-18 Danfoss Drives As Fremgangsmåde til måling af strøm i en motorstyring og motorstyring som bruger denne fremgangsmåde
KR20030087698A (ko) * 2002-05-09 2003-11-15 엘지전자 주식회사 모터의 상 전류 검출 방법
US6844690B2 (en) * 2002-05-24 2005-01-18 Honeywell International Inc. DC offset compensator
JP3753120B2 (ja) * 2002-10-02 2006-03-08 松下電器産業株式会社 双方向電流検出装置およびモータ駆動装置
KR20040050777A (ko) * 2002-12-09 2004-06-17 대우종합기계 주식회사 디씨 모터의 전류 검출 회로
CN101738536B (zh) * 2008-11-21 2011-07-20 上海电机学院 用于永磁同步电机的电流测量值的量化装置及其量化方法
JP5655367B2 (ja) * 2010-05-07 2015-01-21 パナソニックＩｐマネジメント株式会社 モータ駆動装置
KR101238943B1 (ko) 2011-12-19 2013-03-04 엘에스산전 주식회사 전류센서의 옵셋 보상 장치 및 방법
KR101380243B1 (ko) * 2012-06-26 2014-04-01 주식회사 마고테크놀러지 Ｐｗｍ을 이용하여 직류 오프셋을 보상하는 고 이득 차동 증폭기 회로
US9263982B2 (en) * 2013-03-15 2016-02-16 Steering Solutions Ip Holding Corporation Motor control system having common-mode voltage compensation
KR101470899B1 (ko) * 2013-07-18 2014-12-09 금비전자(주) 무변압기형 계통 연계 인버터의 직류분 검출장치 및 그 검출방법
US10473697B2 (en) * 2015-04-01 2019-11-12 General Electric Company Current transducer with offset cancellation
CN106100483A (zh) * 2016-08-15 2016-11-09 珠海格力电器股份有限公司 电机控制过程中偏置电流的计算方法及***
US10054660B2 (en) 2016-12-07 2018-08-21 Delphi Technologies Ip Limited Electric motor control system with current sensor offset correction
JP6981222B2 (ja) * 2017-12-14 2021-12-15 トヨタ自動車株式会社 車両の充電装置
US11055255B2 (en) * 2019-04-25 2021-07-06 Realtek Semiconductor Corporation Interface connection apparatus and method
CN111092496B (zh) * 2019-08-13 2021-06-11 浙江华云信息科技有限公司 一种磁耦合谐振式无线充电发射电路及无线充电发射装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57129189A (en) * 1981-02-04 1982-08-11 Nec Corp Control device for motor
JPS5972991A (ja) * 1982-10-19 1984-04-25 Fanuc Ltd モ−タの制御装置
JPH01218373A (ja) 1988-02-24 1989-08-31 Toshiba Corp 電動機の速度制御装置
US4904431A (en) 1988-08-12 1990-02-27 Baxter International, Inc. Process for manufacturing catheters
US5053688A (en) 1989-03-07 1991-10-01 Sundstrand Corporation Feedback circuit for eliminating DC offset in drive current of an AC motor
JP2828666B2 (ja) 1989-06-10 1998-11-25 株式会社リコー Ｐｉ制御装置
JPH0378479A (ja) 1989-08-21 1991-04-03 Shibaura Eng Works Co Ltd モータの回転速度制御装置
JPH0471035A (ja) * 1990-07-12 1992-03-05 Fujitsu Ltd タイプチェック・パターン検査方式
JPH0583991A (ja) * 1991-09-20 1993-04-02 Mitsubishi Electric Corp エレベータの制御装置
JPH0591780A (ja) * 1991-09-27 1993-04-09 Japan Steel Works Ltd:The ３相電動機の制御方法および装置
JP3001325B2 (ja) 1992-04-01 2000-01-24 日本電気アイシーマイコンシステム株式会社 マイクロコンピュータ
US5319294A (en) 1992-05-28 1994-06-07 Matsushita Electric Industrial Co., Ltd. Apparatus for automatically adjusting offset correction values for current detectors
US5650708A (en) * 1992-12-08 1997-07-22 Nippondenso Co., Ltd. Inverter control apparatus using a two-phase modulation method
JPH07333260A (ja) 1994-06-02 1995-12-22 Yamaha Motor Co Ltd 電流センサのオフセット除去回路
JP3236449B2 (ja) * 1994-08-04 2001-12-10 ファナック株式会社 Ａｃサーボモータの制御方法
JPH08228485A (ja) * 1995-02-21 1996-09-03 Fuji Electric Co Ltd 三相交流検出器のオフセット調整用回路
JPH08233869A (ja) * 1995-03-01 1996-09-13 Toshiba Corp 電流検出回路
US5811957A (en) * 1995-12-21 1998-09-22 General Motors Corporation Speed sensorless hybrid vector controlled induction motor with zero speed operation
JPH09271189A (ja) * 1996-01-29 1997-10-14 Matsushita Electric Ind Co Ltd モータの制御装置
DE19648696A1 (de) * 1996-11-25 1998-05-28 Asea Brown Boveri Verfahren und Vorrichtung zur Ausregelung des DC-Offsets eines Umrichters
KR100553293B1 (ko) * 1999-02-02 2006-02-22 로크웰삼성오토메이션 주식회사 전류검출신호의 가변 오프셋 성분 제거장치 및 그 방법

Also Published As

Publication number Publication date
CN1264211A (zh) 2000-08-23
KR100553293B1 (ko) 2006-02-22
KR20000055006A (ko) 2000-09-05
JP2000224879A (ja) 2000-08-11
CN1232025C (zh) 2005-12-14
US6278255B1 (en) 2001-08-21

Similar Documents

Publication Publication Date Title
JP3269619B2 (ja) 電流検出信号の可変オフセット成分除去装置及びその方法
JP3302235B2 (ja) 電動機の位置制御装置
US10651774B2 (en) Inverter and motor drive device, freezing device
US6307336B1 (en) Closed loop control of PWM duty cycle
JP2727315B2 (ja) 射出成形機の保圧制御方法
WO2003041260A1 (en) Current ripple reduction by harmonic current regulation
US5050057A (en) Power source apparatus
JP2001016867A5 (ja)
KR0185519B1 (ko) 전동기의 위치제어장치
JP2001054300A (ja) モータ制御装置におけるモータのトルクリップル補償方式
JP2002359976A (ja) 正弦波入力整流装置
JPH05103498A (ja) 電動機制御装置
JP2002151979A (ja) Ｐｗｍオーディオ増幅装置
JP3511508B2 (ja) 電気車の制御装置
JP6065998B2 (ja) 電動パワーステアリング装置
JP3339195B2 (ja) サーボ制御装置の電流フィードバック補正方法
JP2001169554A (ja) 電力変換装置
JP2001290504A (ja) 制御装置
JP4592155B2 (ja) 電動機制御装置
JP2658620B2 (ja) 電力変換器の制御回路
JPH08149876A (ja) モータ駆動装置
JPH0549261A (ja) 電力変換器の制御装置
KR0186048B1 (ko) 3상인버터의 출력전압 제어장치
JP3764031B2 (ja) コンバータの電流制御方法および電流制御装置およびこの電流制御装置を用いたｐｗｍコンバータ
JP3132625B2 (ja) 電動機の可変速駆動装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100118

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees