JP3268287B2 - アクティブマトリクス型表示装置およびそれを用いた投射型表示装置 - Google Patents
アクティブマトリクス型表示装置およびそれを用いた投射型表示装置Info
- Publication number
- JP3268287B2 JP3268287B2 JP25115899A JP25115899A JP3268287B2 JP 3268287 B2 JP3268287 B2 JP 3268287B2 JP 25115899 A JP25115899 A JP 25115899A JP 25115899 A JP25115899 A JP 25115899A JP 3268287 B2 JP3268287 B2 JP 3268287B2
- Authority
- JP
- Japan
- Prior art keywords
- display device
- signal line
- active matrix
- signal
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
ス型表示装置およびそれを用いた投射型表示装置に関す
る。
晶表示装置の表示基板側の回路構成の一例を示す。この
アクティブマトリクス型液晶表示装置は、その表示領域
100内において、複数本のゲートバスライン101、
101・・・が互いに平行に配設され、各ゲートバスラ
イン101に交差して複数本のソースバスライン10
2、102・・・が互いに平行に配設されている。表示
領域100外に延伸した各ゲートバスライン101はゲ
ート駆動回路104に集約されている。
スバスライン102の一端はソース駆動回路105に集
約され、ソース駆動回路105内でアナログスイッチS
´、S´・・・に接続されている。各アナログスイッチ
S´は共通のシフトレジスタ106および共通の映像信
号線107に接続されている。映像信号保持用のソース
バスライン付加容量108の他方の電極は共通のソース
容量配線109に接続されている。
ン102との各交点の近傍には両バスラインに接続され
た薄膜トランジスタ103(以下、TFT103と略称
する)が設けられている。各TFT103のゲート電極
はゲートバスライン101に接続され、ゲート駆動回路
104からゲートバスライン101を通じてTFT10
3にオンオフの制御信号が供給される。各TFT103
のソース電極はソースバスライン102に接続され、T
FT103がオンになるとソース駆動回路105からソ
ースバスライン102を通じて映像信号がドレイン電極
側に供給される。TFT103のドレイン電極は絵素電
極110および付加容量111に接続される。絵素電極
110はこの絵素電極110に対向して配置される対向
電極(図示せず)との間に介在する液晶に電圧を印加し
て液晶の電気光学的変化を誘起して表示を行う。絵素電
極110の他端は接地され、付加容量111の他端は付
加容量共通配線112に接続されている。このような表
示装置は以下のようにして動作される。
つのゲートバスライン101の電位がハイとなり、この
ゲートバスライン101に接続された全てのTFT10
3がオンになると、ソース駆動回路105のシフトレジ
スタ106からサンプリング信号が出力される。このサ
ンプリング信号によってアナログスイッチS´、S´・
・・が順にオンとなり、各アナログスイッチS´に対応
したソースバスライン102に順に映像信号が書き込ま
れる。この映像信号はTFT103のドレイン電極を介
して絵素電極110に印加され、対向電極との間に生じ
た電位差に対応する電圧が液晶に印加される。この電圧
は同時に付加容量111に書き込まれる。書き込まれた
映像信号は対応するサンプリング信号に従ってアナログ
スイッチS´がオフとなるとソースバスライン付加容量
108によって保持され、さらにゲートバスライン10
1の信号がローとなりTFT103がオフとなった状態
で付加容量111によって保持される。
ソースバスライン付加容量108によって信号を保持す
る駆動方法の場合、各絵素(液晶)に書き込まれる信号
はソースバスライン付加容量108と絵素の付加容量1
11との電荷の分割によって決まる。このため、絵素に
信号を書き込んだ場合の電位の変動を小さくするために
はソースバスライン付加容量108は絵素の付加容量1
11に比べて十分に大きいものを用いる必要が有る。
として存在する寄生容量には液晶を介して形成されるも
のも含まれ、この場合には電位によって容量が変動する
という問題があるので、一定の線形性を確保するために
も十分に大きいソースバスライン付加容量108を確保
する必要が有る。
05においては1MHz〜20MHz程度の高速動作が
要求される。このような高速動作で十分なサンプリング
特性を実現するためにアナログスイッチS´がオンとな
っている時間を各ソースバスライン102のサンプリン
グ時間よりも長くし同時に複数のアナログスイッチS´
をオンにしてサンプリングする方法がある。これは、位
相の異なるシフトレジスタ106を複数個並列に形成し
たり、シフトレジスタ106の出力の論理和をとるなど
の方法によって実現できるが、この駆動方法を用いた場
合にはさらにソースバスライン容量108に起因する映
像信号線107の容量性負荷が大きくなる。
型液晶表示装置の表示部の回路構成においては、ソース
バスライン102の負荷が大きいためそれに接続される
映像信号線107の容量性負荷も大きくなり、その結果
入力信号の遅延が大きくなって解像度の低下を招く。こ
のことを、今少し、具体例で示す。
三板式の投射型液晶表示装置の構成の一例を示す。三板
式の投射型液晶表示装置においては、一般に、一枚だけ
他の表示装置とは信号線の走査方向を逆にする必要があ
る。このような三板式の投射型液晶表示装置に上記のよ
うな映像信号線内の信号遅延が大きい液晶表示装置を用
いると、次のような問題がある。
延の度合いが大きく異なるので、画面の片側での解像度
低下や色ずれの完全な補正をすることができず、映像信
号線方向(通常は左右方向)の画面の両端において画質
の低下を招く。
下に対しては、ビデオ信号の高域(高速で変化する部
分)に図4(a)に示すようなオーバーシュートあるい
はアンダーシュートを重ね合わせ、オーバーシュートと
アンダーシュート量を調節し、図4(b)に示すよう
に、ソースバスライン中でVn、Vm、Vn+1、Vm+1、等
の正しい信号がサンプルされるように補償を行うことは
一般によく用いられる手法である。この補償のない、図
5(a)に示すような映像信号を入力した場合には、図
5(b)に示すようにVn´、Vm´、Vn+1´、Vm+1´
等の不要なデータをサンプリングする。しかしながら、
信号の遅延の度合いが大きく異なると、この補償が画面
全体で均一に実現できず、解像度低下を有効に抑制でき
ないという問題がある。
なされたものであり、信号遅延が抑制され、画面全体に
わたって画質が良好な表示装置を提供することにある。
この目的の達成により、上記した三板式投射型表示装置
の問題も解消される。
リクス型表示装置は、複数の信号線に映像信号を供給す
るように該複数の信号線の各々に接続された映像信号線
として、アクティブマトリクス型表示装置の一端の配設
位置の信号線側と他端の配設位置の信号線側との両方か
ら該映像信号を供給するように、映像信号線が閉回路を
構成するとともに1方向に延伸していることを特徴とす
るアクティブマトリクス型表示装置であって、そのこと
により上記目的が達成される。
示装置は、少なくともゲート駆動回路と、クロック信号
線を備えたソース駆動回路と、表示領域とを有し、該ク
ロック信号線が閉回路を構成するとともに1方向に延伸
していることを特徴とするアクティブマトリクス型表示
装置であって、そのことにより上記目的が達成される。
アクティブマトリクス型表示装置を有していることを特
徴とする投射型表示装置であって、そのことにより上記
目的が達成される。
リクス型表示装置およびそれを用いた投射型表示装置
は、以下のような構成も考えられる。
号線とアナログスイッチを介して接続され、該アナログ
スイッチを通じて各信号線および各信号線に接続された
サンプルホールド容量に書き込まれた前記映像信号が該
サンプルホールド容量と該信号線の寄生容量に保持され
る。
前記一端の配設位置の信号線側から前記他端の配設位置
の信号線側に向かう方向と該他端の配設位置の信号線側
から該一端の配設位置の信号線側に向かう方向の二方向
に走査可能である。
れたクロック信号線が、前記一端の配設位置の信号線側
と前記他端の配設位置の信号線側の両方からクロック信
号を供給できるように配設され、かつ、前記サンプルホ
ールド容量の共通配線が該一端の配設位置の信号線側に
接続された該サンプルホールド容量の電極と該他端の配
設位置の信号線側に接続された該サンプルホールド容量
の電極の両方から信号を供給できるように配設されてな
る。
同時に複数個開いている。
り部にオーバーシュートを重ね合わせ、かつ、前記映像
信号の立ち下がり部にアンダーシュートを重ね合わせて
なる。
示装置を用いて投射型表示装置を実現する場合には、前
記アクティブマトリクス型表示装置を三枚有し、三枚の
該アクティブマトリクス型表示装置の内の一つにおい
て、該アクティブマトリクス型表示装置の信号線の信号
の走査方向が、他の二枚の該アクティブマトリクス型表
示装置の信号線の信号の走査方向とは反対向きになって
いる。
クティブマトリクス型表示装置のそれぞれにおいて、映
像信号とクロック信号の間の位相を調整する手段を有す
る。
装置においては、信号線に映像信号を入力する映像信号
線が、複数の信号線の一端の配設位置の信号線側と他端
の配設位置の信号線側の両方から映像信号を入力する構
成となっている。
が、一端の配設位置の信号線側と他端の配設位置の信号
線側の両方からクロック信号を供給できるように配設さ
れ、かつ、信号線に接続されたサンプルホールド容量の
共通配線が一端の配設位置の信号線側に接続されたサン
プルホールド容量の電極と他端の配設位置の信号線側に
接続されたサンプルホールド容量の電極の両方から信号
を供給できる。
装置は、このような構成であるので、映像信号の遅延の
影響が小さくなると共に遅延の分布が信号遅延の向きに
ついて対称(例えば、信号線が画面の上下方向に配設さ
れている場合は左右対称)となる。
装置に用いた場合には、表示部中のそれぞれの場所にお
ける三枚のパネルの信号遅延の程度が均一化される。
本実施形態によって本発明が限定されるものではない。
図1に本発明に係る実施形態のアクティブマトリクス型
液晶表示装置の表示基板側の回路構成を示す。表示領域
内の構成、および基本的な電気的動作については従来の
ものと同じなので詳細な説明は省略する。
ン1、1・・・とソースバスライン2、2・・・が縦横
に配設されており、両バスライン1、2の各交点には両
バスライン1、2に接続されてTFT3が設けられてい
る。TFT3のドレイン電極には絵素電極10と付加容
量11が並列に接続されている。各付加容量11の他端
は付加容量共通配線12に接続されている。各ゲートバ
スライン1の一端はゲート駆動回路4に接続されてい
る。各ソースバスライン2の一端はソース駆動回路5内
でアナログスイッチSに接続され、このアナログスイッ
チSは映像信号線7とシフトレジスタ6内のクロック信
号線13に接続されている。各ソースバスライン2には
ソースバスライン付加容量8が接続され、各ソースバス
ライン付加容量8の他端はソースバスライン付加容量共
通配線9に接続されている。
型液晶表示装置では、図1に示すように映像信号線7、
及びソース駆動回路5を構成するシフトレジスタ6のク
ロック信号線13がそれぞれ閉回路を構成し、これに接
続された信号線2、2・・・について、一端の配設位置
の信号線2側と他端の配設位置の信号線2側の両方から
映像信号あるいはクロック信号が入力できるようになっ
ている。クロック信号線13が複数本有る場合には各ク
ロック信号線13について同様の構成をとる。
も同様に閉回路を構成し、これに接続されたソースバス
ライン付加容量8について、一端の配設位置の信号線2
に接続されたソースバスライン付加容量8側の電極と他
端の配設位置の信号線2に接続されたソースバスライン
付加容量8側の電極の両方から共通電極信号が入力でき
るようになっている。
査方向(一端の配設位置の信号線2側から他端の配設位
置の信号線2側に向かう方向)の遅延が小さくなり、こ
の走査方向の対称性が良くなる。従って従来例の項で取
り挙げたような三板式投射型表装置において、信号の遅
延で色ずれが大きく生じていた画面の両端において遅延
の程度が均一化され、色ずれの少ない良好な画像を得る
ことができる。この三板式投射型表示装置のそれぞれの
パネル毎にビデオ信号とクロック信号との位相を調整す
ることにより、より微妙な調整を行い投射画質を向上さ
せることができる。
閉回路を構成するとともに閉回路を構成しない映像信号
線7は1方向に延伸しているため、映像信号を入力する
ための入力箇所は一つでよい。このため、端子領域が縮
小することで外形寸法が縮小し、さらには実装工程も簡
略化することができる。
が高速で変化する部分にオーバーシュートとアンダーシ
ュートとを重ね合わせ、その振幅とクロック信号系に設
けた遅延回路の遅延時間を調節しビデオ信号とクロック
信号との間の遅延による位相差を補償することにより、
データ線に於ける遅延ビデオ信号の遅延と鈍りによる解
像度の低下をほぼ完全に防止することができる。ビデオ
信号の高域(高速で変化する部分)に図4(a)に示す
ようなオーバーシュートあるいはアンダーシュートを重
ね合わせ、ソースバスライン中で、図4(b)に示すよ
うなVn、Vm、Vn+1、Vm+1、等の正しい信号がサンプ
ルされるようにできる。
表示装置を対角サイズ約2インチ、データライン数14
72本のHDTV対応の液晶表示装置に適用したとこ
ろ、遅延時間は約10nsec、オーバーシュートの振
幅は約1.5Vできわめて良好な結果が得られた。解像
度の低下及び色むらの発生は皆無であった。
示装置においては、映像信号線とともに信号線駆動回路
内のクロック信号線、及びサンプルホールド容量の共通
配線も両側から信号を供給できる構成であるので、表示
画面の両端での信号遅延を小さくかつ対称にすることが
できる。その結果、信号遅延の影響による画像の色ずれ
が改善され、画質が大幅に向上する。入力されるビデオ
信号とシフトレジスタのクロック信号の位相を調整する
ことによって更に遅延の影響を軽減でき、一層の画質の
向上を図ることができる。そして、このアクティブマト
リクス型表示装置を用いた三板式投射型表示装置におい
ては、信号遅延の影響による色ずれを解消することがで
きる。
その立ち上がり部にオーバーシュートを重ね合わせ、か
つ、立ち下がり部にアンダーシュートを重ね合わせる
と、上記位相調節の効果が更に大きくなり、画面の片側
で従来避けられなかったゴースト等の解像度の低下の無
い、高品位の画像表示を実現できる。
において特に大きい。
型表示装置の表示基板側の回路構成を示す図。
の回路構成の従来例を示す図。
図。
を重ね合わせた入力映像信号の波形を示す図。(b)は
(a)の入力映像信号のソースバスライン中での波形を
示す図。
(b)は(a)の入力映像信号のソースバスライン中で
の波形を示す図。
Claims (3)
- 【請求項1】 複数の信号線に映像信号を供給するよう
に該複数の信号線の各々に接続された映像信号線とし
て、アクティブマトリクス型表示装置の一端の配設位置
の信号線側と他端の配設位置の信号線側との両方から該
映像信号を供給するように、映像信号線が閉回路を構成
するとともに1方向に延伸していることを特徴とするア
クティブマトリクス型表示装置。 - 【請求項2】 少なくともゲート駆動回路と、クロック
信号線を備えたソース駆動回路と、表示領域とを有し、
該クロック信号線が閉回路を構成するとともに1方向に
延伸していることを特徴とするアクティブマトリクス型
表示装置。 - 【請求項3】 前記請求項1または2に記載のアクティ
ブマトリクス型表示装置を有していることを特徴とする
投射型表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25115899A JP3268287B2 (ja) | 1999-09-06 | 1999-09-06 | アクティブマトリクス型表示装置およびそれを用いた投射型表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25115899A JP3268287B2 (ja) | 1999-09-06 | 1999-09-06 | アクティブマトリクス型表示装置およびそれを用いた投射型表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21450093A Division JP3192291B2 (ja) | 1993-08-30 | 1993-08-30 | アクティブマトリクス型表示装置およびそれを用いた投射型表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000081864A JP2000081864A (ja) | 2000-03-21 |
JP3268287B2 true JP3268287B2 (ja) | 2002-03-25 |
Family
ID=17218546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25115899A Expired - Fee Related JP3268287B2 (ja) | 1999-09-06 | 1999-09-06 | アクティブマトリクス型表示装置およびそれを用いた投射型表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3268287B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4878214B2 (ja) * | 2006-05-25 | 2012-02-15 | キヤノン株式会社 | 画像表示装置の駆動方法、および画像表示装置 |
-
1999
- 1999-09-06 JP JP25115899A patent/JP3268287B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000081864A (ja) | 2000-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7414607B2 (en) | Display device | |
EP0863498B1 (en) | Data signal line structure in an active matrix liquid crystal display | |
US5870075A (en) | LCD display with divided pixel electrodes connected separately with respective transistors in one pixel and method of driving which uses detection of movement in video | |
JP3520131B2 (ja) | 液晶表示装置 | |
JP2001075127A (ja) | アクティブマトッリクス型液晶表示素子及びその製造方法 | |
JP4743363B2 (ja) | 平板ディスプレイ駆動装置 | |
US6130654A (en) | Driving method of a liquid crystal display device | |
US6373456B1 (en) | Liquid crystal display | |
US6396555B1 (en) | LCD panel in which the scanning line and the line connected to the drain of the TFT are parallel | |
JP3192444B2 (ja) | 表示装置 | |
JP3268287B2 (ja) | アクティブマトリクス型表示装置およびそれを用いた投射型表示装置 | |
JP3107312B2 (ja) | アクティブマトリクス表示装置 | |
JP3213072B2 (ja) | 液晶表示装置 | |
JPH07218896A (ja) | アクティブマトリックス型液晶表示装置 | |
JP2815102B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JP3192291B2 (ja) | アクティブマトリクス型表示装置およびそれを用いた投射型表示装置 | |
JPH08114817A (ja) | 液晶表示装置 | |
JPH1184417A (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
JP3132904B2 (ja) | アクティブマトリクス型表示装置 | |
JPH06138486A (ja) | 液晶表示装置及びその駆動方法 | |
JP3343098B2 (ja) | アクティブマトリクス表示装置 | |
JPH08305322A (ja) | 表示装置 | |
US20050017937A1 (en) | Active matrix driver | |
JP2001264731A (ja) | 液晶表示装置およびその駆動方法 | |
JP2002202493A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |