JP3107312B2 - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JP3107312B2 JP3107312B2 JP33134090A JP33134090A JP3107312B2 JP 3107312 B2 JP3107312 B2 JP 3107312B2 JP 33134090 A JP33134090 A JP 33134090A JP 33134090 A JP33134090 A JP 33134090A JP 3107312 B2 JP3107312 B2 JP 3107312B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- tft
- display device
- active matrix
- scanning signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はアクティブマトリクス表示装置に係わり、内
蔵される走査信号駆動回路の回路構成に関するものであ
る。
蔵される走査信号駆動回路の回路構成に関するものであ
る。
［従来の技術］ アクティブマトリクス表示装置が小型高精細化される
場合、絵素部のTFTを形成すると同時に走査信号駆動回
路やデータ信号駆動回路も同一基板上に製造されること
が行われている。駆動回路を内蔵することの利点は、駆
動用ICを外付け実装するよりも低コスト化が図れるこ
と、及びパネルモジュールサイズをより小型化できるこ
と、等があげられる。これらの特徴を生かして１インチ
程度の大きさの駆動回路を内蔵した液晶表示装置がビュ
ーファインダー用として既に商品化されている。一般に
内蔵される駆動回路は、NTSC方式の場合走査側で15.75k
Hz、データ側で数MHzで動作しなければならないので、
回路を構成しているTFTにはアモルファスシリコンより
移動度が大きいポリシリコンが使用される。
場合、絵素部のTFTを形成すると同時に走査信号駆動回
路やデータ信号駆動回路も同一基板上に製造されること
が行われている。駆動回路を内蔵することの利点は、駆
動用ICを外付け実装するよりも低コスト化が図れるこ
と、及びパネルモジュールサイズをより小型化できるこ
と、等があげられる。これらの特徴を生かして１インチ
程度の大きさの駆動回路を内蔵した液晶表示装置がビュ
ーファインダー用として既に商品化されている。一般に
内蔵される駆動回路は、NTSC方式の場合走査側で15.75k
Hz、データ側で数MHzで動作しなければならないので、
回路を構成しているTFTにはアモルファスシリコンより
移動度が大きいポリシリコンが使用される。
第１図は駆動回路内蔵アクティブマトリクス液晶表示
装置を示している。走査信号線５と、データ信号線６の
交点にTFT4がある。表示部３は、このTFTがマトリクス
状に配置されたTFT基板と対向電極基板とその２つの間
に注入された液晶とから成る。走査信号線５は走査信号
駆動回路１に、データ信号線６はデータ信号駆動回路２
に接続されている。これら内蔵駆動回路は消費電力が小
さくできることからCMOS回路で構成されることが多い。
第２図は、走査信号駆動回路の構成の一例を示してお
り、CMOSスタティック型シフトレジスタ７とバッファ部
８から成る。CMOS回路の基本構成要素であるインバータ
９のレイアウトパターンを第３図に示す。これはゲート
電極33が１個であるシングルゲート構造のＮチャンネル
TFT31およびＰチャンネルTFT32、GND線34及び電源線35
から成っている。この例の液晶表示装置では、シフトレ
ジスタを動作させる電源電圧と同じ電圧をもつパルスが
順次、走査信号線５に出力されることにより走査信号線
上の絵素TFT4がON状態になり、データ信号線６から転送
されてくるデータ電圧が絵素に書き込まれ、その電圧で
液晶の透過率を制御することにより表示がおこなわれ
る。
装置を示している。走査信号線５と、データ信号線６の
交点にTFT4がある。表示部３は、このTFTがマトリクス
状に配置されたTFT基板と対向電極基板とその２つの間
に注入された液晶とから成る。走査信号線５は走査信号
駆動回路１に、データ信号線６はデータ信号駆動回路２
に接続されている。これら内蔵駆動回路は消費電力が小
さくできることからCMOS回路で構成されることが多い。
第２図は、走査信号駆動回路の構成の一例を示してお
り、CMOSスタティック型シフトレジスタ７とバッファ部
８から成る。CMOS回路の基本構成要素であるインバータ
９のレイアウトパターンを第３図に示す。これはゲート
電極33が１個であるシングルゲート構造のＮチャンネル
TFT31およびＰチャンネルTFT32、GND線34及び電源線35
から成っている。この例の液晶表示装置では、シフトレ
ジスタを動作させる電源電圧と同じ電圧をもつパルスが
順次、走査信号線５に出力されることにより走査信号線
上の絵素TFT4がON状態になり、データ信号線６から転送
されてくるデータ電圧が絵素に書き込まれ、その電圧で
液晶の透過率を制御することにより表示がおこなわれ
る。
［発明が解決しようとする課題］ ポリシリコンTFTを用いた表示装置で表示品位の高い
画面を得るには、絵素TFTのゲート電極に15V以上の十分
なゲート電圧を印加する必要がある。ところが、一般に
ポリシリコンTFTの場合、ＮチャンネルTFTのソース・ド
レイン間の耐圧は16V前後と低い。したがって内蔵駆動
回路のＮチャンネルTFTは耐圧付近で動作させることに
なり安定した駆動に対して信頼性が問題となる。
画面を得るには、絵素TFTのゲート電極に15V以上の十分
なゲート電圧を印加する必要がある。ところが、一般に
ポリシリコンTFTの場合、ＮチャンネルTFTのソース・ド
レイン間の耐圧は16V前後と低い。したがって内蔵駆動
回路のＮチャンネルTFTは耐圧付近で動作させることに
なり安定した駆動に対して信頼性が問題となる。
［問題を解決するための手段］ 一般にポリシリコンTFTの場合、ゲート電極が１個の
シングルゲート構造よりもTFTが２個直列に接続されか
つゲート電極を共通とした構造（以後、デュアルゲート
構造と称す）の方がドレイン接合部での電界が緩和され
るので、ソース・ドレイン間の耐圧が大きい。そこで走
査信号駆動回路を構成するTFTの中でＮチャンネルTFTを
デュアルゲート構造にする。
シングルゲート構造よりもTFTが２個直列に接続されか
つゲート電極を共通とした構造（以後、デュアルゲート
構造と称す）の方がドレイン接合部での電界が緩和され
るので、ソース・ドレイン間の耐圧が大きい。そこで走
査信号駆動回路を構成するTFTの中でＮチャンネルTFTを
デュアルゲート構造にする。
［作用］ 上記手段によれば、耐圧が低いＮチャンネルTFTをデ
ュアルゲート構造にすることにより耐圧を大きくし、走
査信号線へ十分な電圧振幅のパルスを出力することが可
能になる。
ュアルゲート構造にすることにより耐圧を大きくし、走
査信号線へ十分な電圧振幅のパルスを出力することが可
能になる。
［実施例］ 本発明の実施例について説明する。第２図のシフトレ
ジスタ及びバッファを構成しているＮチャンネルTFTを
デュアルゲート構造にすることにより、走査信号駆動回
路の耐圧を向上し走査信号線に十分な電圧をもつパルス
を供給することができる。この場合、例えばインバータ
は第４図に示すようにゲート電極43がデュアルゲート構
造のＮチャンネルTFT41とシングルゲート構造のＰチャ
ンネルTFT42とから成る。第５図は、走査信号駆動回路
の論理部は低電圧で駆動し、昇圧回路で走査信号線へは
十分な電圧パルスを供給する実施例である。これは第２
図の駆動回路のバッファの代わりに昇圧回路51を設け
る。シフトレジスタは耐圧より十分低い例えば10V程度
の電源電圧で動作させ、昇圧回路により15V以上の電圧
パルスとして走査信号線に出力する。したがってシフト
レジスタ部のＮチャンネルTFTは第３図に示すような通
常のシングルゲート構造でもよい。この昇圧回路51の一
走査信号線分の回路構成の一例が52であり、53は高電圧
源に接続されており、54がＰチャンネルTFTで、55がＮ
チャンネルTFTである。ＮチャンネルTFT55をデュアルゲ
ート構造にしておくことにより、耐圧に対する問題は解
決される。さらに対向駆動を行えば、絵素TFTのゲート
電極に印加する電圧を下げることができる。その対向駆
動について第６図で説明する。走査駆動回路から電圧VG
の出力パルス61（３走査線分を図示している）が走査線
に出力されている時、その走査線に接続されている絵素
TFTがON状態になる。その間、データ信号駆動回路から
データ信号62が出力される。対向駆動をしない場合は液
晶には、対向電圧VCOMとデータ信号電圧との差である±
VSが印加される。一方、対向駆動の場合、63に示すよう
に絵素TFTがON状態の時、対向電極に逆極性のパルス電
圧VCOM±VCを印加することにより、液晶には64に示すよ
うに±（VS＋VC）の電圧が印加される。したがって対向
駆動において、対向駆動をしない場合と同じ表示特性を
保つ、すなわち液晶に印加される電圧を等しくするとし
たらデータ信号駆動回路から出力するデータ信号の電圧
をVCだけ低くできる。この時、データ信号の絵素への書
き込み特性を損なう事なく走査信号の電圧VGをVCだけ下
げることができる。すなわち表示品位を良好に保ったま
ま走査信号駆動回路の動作電源電圧を下げることができ
る。また別の見方をすれば、対向駆動においては、対向
駆動をしない時と同じ電圧の走査信号で書き込みを行え
ば表示品位を向上することもできる。
ジスタ及びバッファを構成しているＮチャンネルTFTを
デュアルゲート構造にすることにより、走査信号駆動回
路の耐圧を向上し走査信号線に十分な電圧をもつパルス
を供給することができる。この場合、例えばインバータ
は第４図に示すようにゲート電極43がデュアルゲート構
造のＮチャンネルTFT41とシングルゲート構造のＰチャ
ンネルTFT42とから成る。第５図は、走査信号駆動回路
の論理部は低電圧で駆動し、昇圧回路で走査信号線へは
十分な電圧パルスを供給する実施例である。これは第２
図の駆動回路のバッファの代わりに昇圧回路51を設け
る。シフトレジスタは耐圧より十分低い例えば10V程度
の電源電圧で動作させ、昇圧回路により15V以上の電圧
パルスとして走査信号線に出力する。したがってシフト
レジスタ部のＮチャンネルTFTは第３図に示すような通
常のシングルゲート構造でもよい。この昇圧回路51の一
走査信号線分の回路構成の一例が52であり、53は高電圧
源に接続されており、54がＰチャンネルTFTで、55がＮ
チャンネルTFTである。ＮチャンネルTFT55をデュアルゲ
ート構造にしておくことにより、耐圧に対する問題は解
決される。さらに対向駆動を行えば、絵素TFTのゲート
電極に印加する電圧を下げることができる。その対向駆
動について第６図で説明する。走査駆動回路から電圧VG
の出力パルス61（３走査線分を図示している）が走査線
に出力されている時、その走査線に接続されている絵素
TFTがON状態になる。その間、データ信号駆動回路から
データ信号62が出力される。対向駆動をしない場合は液
晶には、対向電圧VCOMとデータ信号電圧との差である±
VSが印加される。一方、対向駆動の場合、63に示すよう
に絵素TFTがON状態の時、対向電極に逆極性のパルス電
圧VCOM±VCを印加することにより、液晶には64に示すよ
うに±（VS＋VC）の電圧が印加される。したがって対向
駆動において、対向駆動をしない場合と同じ表示特性を
保つ、すなわち液晶に印加される電圧を等しくするとし
たらデータ信号駆動回路から出力するデータ信号の電圧
をVCだけ低くできる。この時、データ信号の絵素への書
き込み特性を損なう事なく走査信号の電圧VGをVCだけ下
げることができる。すなわち表示品位を良好に保ったま
ま走査信号駆動回路の動作電源電圧を下げることができ
る。また別の見方をすれば、対向駆動においては、対向
駆動をしない時と同じ電圧の走査信号で書き込みを行え
ば表示品位を向上することもできる。
［発明の効果］ 以上説明したように本発明によれば、走査信号駆動回
路から絵素TFTに十分な電圧を供給でき、表示品位の向
上を可能とする。
路から絵素TFTに十分な電圧を供給でき、表示品位の向
上を可能とする。
第１図は、駆動回路内蔵アクティブマトリクス液晶表示
装置である。第２図は、走査信号駆動回路の論理回路図
である。第３図は、シングルゲート構造のインバーター
であり、第４図は、デュアルゲート構造のインバーター
を示す。第５図は、昇圧回路を含む走査信号駆動回路で
ある。第６図は、対向駆動のパルス印加例である。 １……走査信号駆動回路、２……データ信号駆動回路、
３……表示部,4……絵素TFT、５……走査信号線、６…
…データ信号線、７……シフトレジスタ、８……バッフ
ァ、９……イバータ、41……デュアルゲート構造のＮチ
ャンネルTFT、51、52……昇圧回路、61……走査信号パ
ルス、63……対向駆動時の対向電圧、64……対向駆動時
の液晶に印加される電圧。
装置である。第２図は、走査信号駆動回路の論理回路図
である。第３図は、シングルゲート構造のインバーター
であり、第４図は、デュアルゲート構造のインバーター
を示す。第５図は、昇圧回路を含む走査信号駆動回路で
ある。第６図は、対向駆動のパルス印加例である。 １……走査信号駆動回路、２……データ信号駆動回路、
３……表示部,4……絵素TFT、５……走査信号線、６…
…データ信号線、７……シフトレジスタ、８……バッフ
ァ、９……イバータ、41……デュアルゲート構造のＮチ
ャンネルTFT、51、52……昇圧回路、61……走査信号パ
ルス、63……対向駆動時の対向電圧、64……対向駆動時
の液晶に印加される電圧。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−2266（ＪＰ，Ａ) 特開 昭58−115850（ＪＰ，Ａ) 特開 平１−289917（ＪＰ，Ａ) 特開 平３−259123（ＪＰ，Ａ) 特開 昭63−217718（ＪＰ，Ａ) 特開 平２−272490（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368
Claims (2)
- 【請求項１】表示部TFTと同一基板上に一体形成したCMO
S周辺回路を備えたアクティブマトリクス表示装置にお
いて、 前記CMOS周辺回路を構成するCMOSTFTのうち、Ｎチャン
ネルのTFTは、シングルゲートのTFTよりもソースドレイ
ン間の耐圧が向上した構成であることを特徴とするアク
ティブマトリクス表示装置。 - 【請求項２】前記ＮチャンネルのTFTは、ゲート電極が
２個直列に接続されかつゲート電極を共通とした構造を
有することを特徴とする特許請求範囲第１項記載のアク
ティブマトリクス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33134090A JP3107312B2 (ja) | 1990-11-28 | 1990-11-28 | アクティブマトリクス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33134090A JP3107312B2 (ja) | 1990-11-28 | 1990-11-28 | アクティブマトリクス表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000055164A Division JP3343098B2 (ja) | 1990-11-28 | 2000-03-01 | アクティブマトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04195123A JPH04195123A (ja) | 1992-07-15 |
| JP3107312B2 true JP3107312B2 (ja) | 2000-11-06 |
Family
ID=18242589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33134090A Expired - Lifetime JP3107312B2 (ja) | 1990-11-28 | 1990-11-28 | アクティブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3107312B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3312083B2 (ja) | 1994-06-13 | 2002-08-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP4036923B2 (ja) * | 1997-07-17 | 2008-01-23 | 株式会社半導体エネルギー研究所 | 表示装置およびその駆動回路 |
| JP2005049637A (ja) * | 2003-07-29 | 2005-02-24 | Seiko Epson Corp | 駆動回路及びその保護方法、電気光学装置並びに電子機器 |
| US7876302B2 (en) | 2004-07-26 | 2011-01-25 | Seiko Epson Corporation | Driving circuit for electro-optical panel and driving method thereof, electro-optical device, and electronic apparatus having electro-optical device |
| JP4456129B2 (ja) | 2007-01-31 | 2010-04-28 | シャープ株式会社 | 半導体装置および液晶表示装置および電子機器 |
| JP5525224B2 (ja) | 2008-09-30 | 2014-06-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| WO2017158843A1 (ja) * | 2016-03-18 | 2017-09-21 | 堺ディスプレイプロダクト株式会社 | 表示パネル及び表示パネルの製造方法 |
| CN109767727B (zh) * | 2019-03-19 | 2022-03-01 | 豪威触控与显示科技(深圳)有限公司 | 硅基微显示器扫描刷新驱动方法及显示器 |
-
1990
- 1990-11-28 JP JP33134090A patent/JP3107312B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04195123A (ja) | 1992-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW459158B (en) | A liquid crystal display | |
| US7561150B2 (en) | Liquid crystal driving circuit and liquid crystal display device | |
| US6243064B1 (en) | Active matrix type liquid-crystal display unit and method of driving the same | |
| KR100462133B1 (ko) | 표시 장치 | |
| US5903248A (en) | Active matrix display having pixel driving circuits with integrated charge pumps | |
| JP3442449B2 (ja) | 表示装置及びその駆動回路 | |
| US5946068A (en) | Liquid crystal display with dummy data driving to produce edge column compensation | |
| JP3240367B2 (ja) | アクティブマトリクス型液晶画像表示装置 | |
| US6873378B2 (en) | Liquid crystal display panel | |
| KR970066646A (ko) | 액티브 매트릭스 액정 표시 장치 | |
| KR20000023298A (ko) | 평면표시장치 | |
| JP4204204B2 (ja) | アクティブマトリクス型表示装置 | |
| JP3107312B2 (ja) | アクティブマトリクス表示装置 | |
| JP3526244B2 (ja) | 液晶表示装置 | |
| KR100220435B1 (ko) | 액티브 매트릭스 액정 디스플레이의 구동방법 및 그 방법에 적합한 액정 디스플레이 | |
| JP2000347627A (ja) | 液晶表示装置 | |
| US6031513A (en) | Liquid crystal display | |
| JP3343098B2 (ja) | アクティブマトリクス表示装置 | |
| JPH0695073A (ja) | 液晶表示装置 | |
| JPH0451835B2 (ja) | ||
| JP4278314B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4297629B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4197852B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2004233386A (ja) | 液晶駆動回路及びアクティブマトリクス型液晶表示装置 | |
| JP3130829B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 11 |