JP3265712B2

JP3265712B2 - 高耐圧半導体装置及びその製造方法

Info

Publication number: JP3265712B2
Application number: JP12125793A
Authority: JP
Inventors: 雅晴山本
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1992-05-25
Filing date: 1993-05-24
Publication date: 2002-03-18
Anticipated expiration: 2017-03-18
Also published as: JPH0645602A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高耐圧ＭＯＳ型半導体
装置及びその製造方法、特に高耐圧ＭＯＳ型トランジス
タ装置と高耐圧拡散抵抗装置及びそれらの製造方法に関
するものである。

【０００２】

【従来の技術】近年、半導体集積回路は微細化が進み、
ＭＯＳ型トランジスタやメモリー素子だけでなく周辺回
路や入出力回路等の半導体装置の微細化も進められてい
る。

【０００３】高耐圧ＭＯＳ型半導体装置は、ビデオチュ
ーナー、ＣＤ、ＬＤ、電子レンジなどの家電製品の表示
用装置として使用されている蛍光表示管を駆動するため
のマイクロコントローラとして供されている。通常、蛍
光表示管の駆動には３０Ｖ程度の電源が必要である。こ
のため半導体装置には高耐圧の入出力回路が必要とな
る。また、表示用装置の大型化に伴い、高耐圧の入出力
回路の端子数は増加し、さらにその駆動電流も大容量化
している。これを満足しようとすると半導体集積回路チ
ップの周辺部を高耐圧の入出力回路が埋め尽くしてしま
う傾向にある。このためチップサイズを縮小化するため
には高耐圧入出力回路を縮小化することが不可欠であ
る。一般に、半導体装置を微細化すると、その耐圧が下
がる。このため、高耐圧の半導体装置には、耐圧をあげ
るために半導体装置の寸法をある程度以上大きくしなけ
ればならない。しかしこれは高耐圧の半導体装置を縮小
化することを困難にしている。

【０００４】従来の高耐圧拡散抵抗装置と高耐圧トラン
ジスタの構造断面図を図７に示す。ここでは、例として
Ｐ型の高耐圧半導体装置について説明する。半導体基板
１にはＮ型のシリコン基板または、Ｐ型半導体基板に作
られた拡散深さの深い低濃度のＮ型ウェル拡散層が用い
られる。通常、ＣＭＯＳに必要なＰ型ウェル、Ｎ型ウェ
ルの拡散は高温の熱処理で行い、拡散深さを３〜５μｍ
とする。この工程で得られるＰ型ウェル拡散層を、高耐
圧拡散抵抗装置の低濃度拡散層４として用いることがあ
る。しかし、半導体基板１をＮ型の深いウェルで形成し
た場合には、耐圧を確保するために、その拡散深さを１
０μｍ以上としなくてはならない。拡散深さを１０μｍ
以上にするためには、高温の熱処理を６０時間以上にす
る必要があり、量産に対して実用的でない。また、低濃
度拡散層４の拡散の深さが３〜５μｍと深いため、拡散
抵抗装置のサイズを縮小化するのにも不利である。従っ
て半導体装置の微細化をはかるには、低濃度拡散層４を
形成するのに高温での熱処理時間を１時間程度にし、そ
の拡散深さを１〜３μｍ程度と浅くすることが必要であ
る。この場合、低濃度拡散層４はＮウェル内に形成する
ことも可能になる。このような高温での熱処理は、最初
のＰウェル、Ｎウェルを形成する拡散工程の後、追加し
て行うことになる。さらに、この低濃度拡散層４に隣接
して低濃度拡散層３が周辺部に形成され、その外側の周
辺部にはゲート電極５が形成されている。一方、高耐圧
トランジスタのドレイン部は、高濃度拡散層２の周辺部
に低濃度拡散層３が設けられ、さらにその外側の周辺部
にはゲート電極が形成されている。この高濃度拡散層２
の形成は、通常のＣＭＯＳプロセスにおける高濃度のソ
ースドレイン拡散層の形成工程で行われる。高耐圧拡散
抵抗装置で用いられる低濃度拡散層４は、高耐圧トラン
ジスタのドレイン部には、使用されない。

【０００５】

【発明が解決しようとする課題】上記従来の構成では、
高耐圧トランジスタは、蛍光表示管駆動用の出力電流を
多くとる必要からゲート幅は大きくしなければならな
い。このため、高耐圧拡散抵抗装置のサイズよりも、大
きくなっている。すなわち高耐圧部を縮小させるには、
高耐圧トランジスタを縮小化することが必須である。

【０００６】本発明は上記課題を解決するためであり、
高耐圧の半導体装置の縮小化をするために、耐圧低下を
防ぐ構造及び製造方法を提供することを目的としてい
る。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明の高耐圧半導体装置は、第一の導電型の半導
体基板中に形成された第二の導電型の高濃度拡散層と、
前記高濃度拡散層を覆うように形成された第二の導電型
の第一の低濃度拡散層と、前記第一の低濃度拡散層の前
記高濃度拡散層からの横方向のはみ出し寸法を、前記第
一の低濃度拡散層の前記高濃度拡散層からの深さ方向の
はみ出し寸法よりも短くし、前記高濃度拡散層に隣接し
て形成された第二の導電型の第二の低濃度拡散層と、前
記第二の低濃度拡散層が、前記第一の低濃度拡散層の横
方向のはみ出し寸法よりも長く形成されている。

【０００８】また、上記目的を達成するために、本発明
の高耐圧半導体装置は、第一の導電型の半導体基板中に
形成された第二の導電型の高濃度拡散層と、前記高濃度
拡散層を覆うように形成された第二の導電型の第一の低
濃度拡散層と、前記第一の低濃度拡散層の前記高濃度拡
散層からの横方向のはみ出し寸法を、前記第一の低濃度
拡散層の前記高濃度拡散層からの深さ方向のはみ出し寸
法よりも短くし、前記高濃度拡散層に隣接して形成され
た第二の導電型の第二の低濃度拡散層と、前記第二の低
濃度拡散層が、前記第一の低濃度拡散層の横方向のはみ
出し寸法よりも長く形成されており、前記半導体基板上
に絶縁膜を介してゲート電極が形成されており、前記ゲ
ート電極が少なくとも前記高濃度拡散層上に形成されて
いる。

【０００９】また、上記目的を達成するために、本発明
の高耐圧半導体装置は、ドレイン拡散層をとりまいて低
濃度拡散層が形成されており、前記第一の低濃度拡散層
の周辺にゲート電極がリング状に形成されおり、前記ゲ
ート電極の周囲にソース拡散層が形成され、前記ソース
拡散層の周囲に少なくとも厚い酸化膜が形成されてい
る。

【００１０】上記目的を達成するために、本発明の高耐
圧半導体装置の製造方法は、第一の導電型の半導体基板
中あるいは、第一の導電型の低濃度のウェル拡散層中
に、第二の導電型の低濃度と高濃度との拡散層をもつ高
耐圧トランジスタを形成する工程と、第二の導電型の拡
散層からなる高耐圧抵抗装置を形成する工程で、前記高
濃度の拡散層よりも拡散深さの深い第一の低濃度拡散層
を前記トランジスタと抵抗装置との両方に同時に、同一
工程で形成するとともに、オフセット拡散層となる第二
の導電型の第二の低濃度拡散層も前記トランジスタと抵
抗装置との両方に同時に、同一工程で形成する。

【００１１】上記目的を達成するために、本発明の高耐
圧半導体装置の製造方法は、第一の導電型の半導体基板
中にＰ型のウェル拡散層及びＮ型のウェル拡散層を形成
し、その後ＣＭＯＳ用のウェル拡散層を形成し、前記半
導体基板中に前記半導体基板と反対導電型の低濃度ウェ
ル拡散層を形成する工程と、前記低濃度ウェル拡散層中
に、前記半導体基板と反対導電型の第一の低濃度拡散層
を形成し、次いでオフセット拡散層となる前記半導体基
板と反対導電型の第二の低濃度拡散層を、ゲート電極の
サイドウォール膜形成前に形成した後、ゲート電極のサ
イドウォール膜を形成し、その後ソース・ドレインとな
る高濃度拡散層を形成する。

【００１２】

【作用】本発明は、上記した構成及び製造方法をとるこ
とにより、ドレインエッヂ部における電界強度を低濃度
拡散層を追加することによって、緩和される。また高耐
圧トランジスタの耐圧特性をより向上させ、しかもオフ
セット拡散層側への低濃度拡散層のはみ出しをより小さ
くしている。このため、製造工程におけるマスクずれ
や、拡散深さのばらつきによる耐圧低下がなく、オフセ
ット寸法、ひいては高耐圧半導体装置全体の寸法をより
縮小化させることができるものである。

【００１３】

【実施例】以下、本発明についての実施例についての説
明を図面を用いて行う。

【００１４】図１では、主にドレインに付加する低濃度
拡散層の位置関係を説明するため、高耐圧半導体装置の
断面図を示す。この高耐圧半導体装置は半導体基板１１
または低濃度の拡散深さの深いウェル拡散層に高濃度ド
レイン拡散層である高濃度拡散層１２，及びそれよりも
拡散深さの深い低濃度拡散層１３、高濃度拡散層１２に
隣接するオフセット拡散層と呼ばれる低濃度拡散層１４
で構成されている。ここで半導体基板１１には低濃度の
拡散深さの深いウェル拡散層を用いてもよい。本実施例
では半導体基板１１にＮ型の導電型であるシリコン基板
を用いる。半導体基板１１の不純物濃度は１０¹⁵〜１０
¹⁶／ｃｍ³である。不純物濃度が１０¹⁵／ｃｍ³より低い
とチャンネル間での耐圧が低くなって耐圧不良を生じ
る。また不純物濃度が１０¹⁶／ｃｍ³ をこえて高くなる
と、ドレイン拡散層と基板との間の耐圧不良が生じる。
高濃度拡散層１２はドレイン拡散層の一部として機能
し、その導電度はＰ型で、その深さは０．３〜０．６μ
ｍ程度で、その不純物濃度は１０¹⁹〜１０²⁰／ｃｍ³で
ある。さらに、その幅は４〜５μｍ以上に設定されてい
る。高濃度拡散層１２の幅をこの値より小さくすると、
エッヂ部分での耐圧が低下し、耐圧不良が発生する。ま
た、低濃度拡散層１３も、ドレイン拡散層の一部として
機能し、特に高濃度拡散層１２によるドレイン拡散層の
不純物濃度の勾配を緩和するために設けられており、導
電型はＰ型であり、深さは１〜３μｍ程度で、不純物濃
度は約１０¹⁶／ｃｍ³である。不純物濃度が低すぎると
抵抗が高くなり、十分な電流が得られなくなる。

【００１５】Ｌ１は低濃度拡散層１３の高濃度拡散層１
２からの横方向へのはみ出し寸法である。Ｌ２は低濃度
拡散層１３の高濃度拡散層１２からの深さ方向へのはみ
出し寸法である。Ｌ３はオフセット拡散層である低濃度
拡散層１４のゲート電極端とドレインとの間の長さ、い
わゆるオフセット寸法である。

【００１６】高耐圧トランジスタでは、後述の図２で示
す高耐圧トランジスタの部分と同じように、低濃度拡散
層１４の端の上部にゲート電極１５が形成される。低濃
度拡散層１４の端部はゲート電極１５の端部と一致する
か、あるいはゲート電極１５側に入り込むことが必要で
ある。もしゲート電極との間にスペースがあると、電流
が流れ難くなり出力電流の特性に不良が生じる。このた
めゲート電極の側面にあるサイドウォール膜１８を形成
する前に、低濃度拡散層１４を形成しておくことが必要
である。

【００１７】このデバイスの耐圧特性は、主として、高
濃度拡散層１２のエッヂ部における電界集中と、低濃度
拡散層１４の濃度、低濃度拡散層１４とゲート電極のエ
ッヂ部に生じる電界集中、さらにはゲート電極１５直下
に生じるチャンネル部でのパンチスルー耐圧などによっ
て決定される。特に、支配的なパラメータはオフセット
拡散層の寸法Ｌ３とその不純物濃度である。ここで高濃
度拡散層１２のエッヂ部とは、基板表面の端部及び基板
内部の端部の両方を指す。また電界集中は高濃度拡散層
１２に電圧を印加したときに発生する。特に電圧勾配が
急峻な所にあっては拡散層の角の部分で発生する。ま
た、低濃度拡散層１４側の電位がゲート電極１５の電位
より高い場合、電位勾配は低濃度拡散層１４とゲート電
極１５との間の距離が最も短い部分で急峻となり、電界
集中が生じる。チャンネル部でのパンチスルーはゲート
電極１５間の距離が短いか、基板濃度が薄いと生じ易
い。ドレイン拡散層の空乏層が横に伸びソース拡散層に
接触してパンチスルーが生じる。オフセット構造を持つ
高耐圧半導体装置の耐圧は主にＬ３の長さと不純物濃度
で決定される。オフセット抵抗またはピンチ抵抗と呼ば
れる低濃度拡散層１４の抵抗が、ドレイン拡散層に印加
された電圧を降下させている。抵抗の値は拡散層の両端
間の長さと抵抗率で決まる。このため寸法Ｌ３が長い程
抵抗の値は大きくなり、また不純物濃度が高い程抵抗の
値は小さくなり、電圧降下が小さくなる。

【００１８】低濃度拡散層１４の不純物濃度は、イオン
注入量によってコントロールされる。イオン注入量を多
くすると、オフセット拡散層の抵抗が減少し、オフセッ
ト部での電圧降下が減り、ゲート電極１５のエッヂ部に
かかる電圧は高くなる。ゲート電極１５の耐圧は、図示
しないが酸化膜を介して、半導体基板１１とゲート電極
１５との間の耐圧であり、この耐圧は酸化膜の膜質と膜
厚とによって決まる。この耐圧が低いと酸化膜は破壊さ
れ、信頼性不良が生じる。このためゲート電極１５に印
加された電圧が半導体基板１１に抜けリーク電流が発生
する。このようにゲート電極１５のエッヂ部の耐圧によ
ってトランジスタの耐圧が決定される。このためイオン
注入量を多くするとトランジスタの耐圧は減少してしま
う。また、イオン注入量を下げると、低濃度拡散層１４
の抵抗は大きくなり、オフセット部での電圧降下が大に
なる。このためゲート電極のエッヂ部に印加される電圧
はゲート電極１５のエッヂ部の耐圧より低くなる。この
ためトランジスタの耐圧は向上する。しかし、イオン注
入量をさらに下げると、この耐圧は低下し始める。これ
は高濃度拡散層１２のドレインエッヂ部１２ａでの低濃
度拡散層１４の濃度が低くなりすぎ、ドレインエッヂ部
１２ａでの電界集中が大きくなるためである。これによ
ってドレインエッヂ部１２ａでの電界緩和が十分でなく
なってしまう。

【００１９】これを防ぐには、低濃度拡散層１３をドレ
インエッヂ部１２ａの近傍のみに形成することが必要で
ある。低濃度拡散層１３によって、電界強度は緩和され
る。すなわちオフセット拡散層である低濃度拡散層１４
全体の不純物濃度が上がらないように、すなわち局所的
にドレイン拡散層のエッヂ部のみの不純物濃度を上げる
ために低濃度拡散層１３が形成されている。このとき、
低濃度拡散層１３の横方向へのはみ出し寸法Ｌ１が長く
なりすぎると、低濃度拡散層１３と低濃度拡散層１４と
の重なり部分が大きくなる。その部分では不純物濃度が
より高くなり、オフセット拡散層全体の抵抗が減少して
しまう。このためその耐圧は減少する。

【００２０】図２は、本発明における第２の実施例であ
る高耐圧拡散抵抗装置と高耐圧トランジスタの断面図を
示したものである。

【００２１】ドレインの高濃度拡散層１２の拡散深さよ
りも深い拡散深さをもつ低濃度拡散層１３を高耐圧抵抗
装置に設けている。また高耐圧トランジスタの高濃度拡
散層１２を含むまたは、覆うように設置されている。半
導体基板１１はＮ型のシリコン基板または低濃度の拡散
深さの深いＮ型ウェル拡散層である。半導体基板１１の
高耐圧トランジスタを形成する領域の所定領域に、高濃
度ドレイン拡散層となる高濃度拡散層１２が形成されて
いる。高濃度拡散層１２よりも深い拡散深さをもつ低濃
度拡散層１３が形成されている。低濃度拡散層１３は半
導体基板１１の他の高耐圧拡散抵抗装置が形成される領
域に形成されている。またそれらの高濃度不純物層１２
に隣接して、その左右にオフセット拡散層である低濃度
拡散層１４が形成されている。

【００２２】ここで、高耐圧拡散抵抗装置では、基板表
面に低濃度拡散層１４が形成されており、その中に低濃
度拡散層１４より深さの深い低濃度拡散層１３が形成さ
れている。一方、高耐圧トランジスタでは、高濃度拡散
層１２が低濃度拡散層１４内に形成されている。さらに
高濃度拡散層１２の周囲を囲むようにして、かつ低濃度
拡散層１４の一部を含んで低濃度拡散層１３が形成され
ている。高濃度拡散層１２の一方の側壁から低濃度拡散
層１３の同側の側壁までの距離を横方向のはみ出し寸法
Ｌ１で示す。また高濃度拡散層１２の底面から低濃度拡
散層１３の底面までの深さ方向の距離をはみ出し寸法Ｌ
２で示す。また高濃度拡散層１２の一方の側面に隣接し
た低濃度拡散層１４の横方向の距離をオフセット寸法Ｌ
３で示す。

【００２３】高耐圧拡散抵抗装置における、低濃度拡散
層１３の役割は、主に抵抗値を設定するのに用いられ
る。低濃度拡散層１３の拡散深さは、１〜３μｍであ
る。深くしすぎると高耐圧装置をウェル内に形成しよう
とする場合に、ウェルの拡散深さを十分に深くしておか
なくてはならず高温での熱処理時間を６０時間以上にし
ないと耐圧が十分に得られない。また、浅くしすぎる
と、曲率半径が小さくなり低濃度拡散層１３自身の耐圧
が出なくなる。このようなことから、低濃度拡散層１３
の拡散深さを１〜３μｍとしている。ここで本実施例で
は低濃度拡散層１３の抵抗値は約１００ｋΩとなる。

【００２４】高耐圧拡散抵抗装置において、Ｐ型の低濃
度拡散層１４を深さ０.２〜１μｍ、不純物濃度約１０
¹⁶／ｃｍ³で形成している。低濃度拡散層１４は抵抗装
置の制御用の拡散抵抗として用いる。また、Ｐ型の低濃
度拡散層１３は、深さ１〜３μｍ、不純物濃度約１０¹⁶
／ｃｍ³で形成されている。主たる機能は抵抗装置の拡
散抵抗として用いる。

【００２５】高耐圧抵抗装置の抵抗値は主として低濃度
拡散層１３で決定される。エッヂ部における耐圧を向上
させるために、半導体基板１１表面の浅い領域に低濃度
拡散層１４が補助的に追加され、抵抗値をも下げるよう
にコントロールされている。特に低濃度拡散層１４が表
面に形成されることで、表面側での不純物濃度が、低濃
度拡散層１３側では高くなり、印加する電圧を上げたと
きの基板バイアス効果による抵抗上昇を抑える働きをす
る。なぜなら抵抗が高すぎると、高電圧が印加されたと
き、空乏層の幅が大きくなり抵抗値が上昇するためであ
る。

【００２６】半導体基板１１の高耐圧トランジスタには
低濃度拡散層１４から離間した位置に高濃度ソース拡散
層１６が形成されている。低濃度拡散層１４は高濃度拡
散層１２の両側に設けられているので、高濃度ソース拡
散層１６もそれぞれの低濃度拡散層１４に対して形成さ
れている。ここで電極として作用するＰ型の高濃度ソー
ス拡散層１６は、深さ０.３〜０.６μｍ、不純物濃度１
０¹⁹〜１０²⁰／ｃｍ³で形成される。

【００２７】次に、高耐圧トランジスタと高耐圧拡散抵
抗装置とを電気的に分離するためにそれらの間に厚い酸
化膜１７が形成されている。

【００２８】半導体基板１１上には絶縁膜を介してゲー
ト電極１５が形成されている。高耐圧拡散抵抗装置では
低濃度拡散層１４の側端より厚い酸化膜１７にかけての
領域にゲート電極１５が形成されている。高耐圧拡散抵
抗装置では低濃度拡散層１４は低濃度拡散層１３の両側
に形成されているので、ゲート電極１５もまたそれぞれ
の低濃度拡散層１４の端部から形成されている。高耐圧
トランジスタでは、高濃度拡散層１２をドレインとし、
高濃度ソース拡散層１６をソースとするトランジスタが
形成されている。これらのソースとドレインとの間の基
板上に絶縁膜を介してゲート電極１５が形成されてい
る。ゲート電極１５の側壁にはサイドウォール膜１８が
形成されている。

【００２９】ここで低濃度拡散層１３，１４を作る位置
によって、低濃度拡散層１３からゲート電極１５までの
距離が短くなると、耐圧の低下が生じるが、４μｍ以上
離れておれば問題はない。

【００３０】図３は図２の上面図である。図２は図３の
一点鎖線Ａ−Ｂの部分の断面図を示してある。図３は、
高耐圧トランジスタと高耐圧拡散抵抗装置とを同時に搭
載した高耐圧半導体装置の平面図を示す。

【００３１】高耐圧半導体装置は長方形のドレイン拡散
層をとりまいて低濃度拡散層１４が形成されている。そ
の周辺にゲート電極１５がリング状に形成されている。
さらにその外周にソース拡散層１６が形成されている。
ゲート電極１５はソース拡散層１６とドレイン拡散層と
の間を流れる電流を制御している。一方、高耐圧抵抗装
置は低濃度拡散層１３を取り巻いて低濃度拡散層１４が
形成されている。この周囲にゲート電極１５が形成され
ている。低濃度拡散層１３には２つの電極である高濃度
拡散層１８，１９があり、この両者の電極間で拡散抵抗
としている。高濃度拡散層１８，１９は、金属電極とコ
ンタクトをとっている。ゲート電極１５が低濃度拡散層
１３，１４の外周に形成されているのは、高耐圧部であ
る低濃度拡散層１３，１４での耐圧の低下を防止するた
めに設けられている。すなわち低濃度拡散層１４が厚い
酸化膜１７と接しないようにするために、多結晶シリコ
ンのゲート電極１５を形成している。低濃度拡散層１４
を形成する際、ゲート電極１５をマスクとしてセルフア
ライメントでイオン注入を行う。

【００３２】また、ゲート電極１５が厚い酸化膜１７の
一部を覆っているが、この重なりは１μｍ以上であり、
このゲート電極１５が厚い酸化膜１７と連続した絶縁膜
上に２μｍ以上あれば耐圧が低下するのを防ぐことがで
きる。また、ゲート電極１５をリング状にしているの
は、電流を多く取るためである。また、高耐圧部のドレ
イン拡散層を中心とし周りにソース拡散層１６を配置す
ることで耐圧の低下を防ぐことができる。なぜなら高耐
圧部であるドレイン拡散層と厚い酸化膜１７とが接する
と、厚い酸化膜１７の下に形成されたチャンネルストッ
パとなる拡散層での耐圧の低下が生じるためである。

【００３３】高耐圧トランジスタのゲート電極１５の両
端にサイドウォール膜１８を形成しているのは、素子の
微細化によってパンチスルー耐圧が低下するため、それ
を防止するために設けている。すなわちサイドウォール
膜１８を形成することによって、ソース拡散層とドレイ
ン拡散層の横方向への広がりを抑えている。高耐圧拡散
抵抗装置では、このサイドウォール膜１８の有無はその
性能に影響せず、サイドウォール膜１８の形成工程にお
いて同時に作られてしまう。高耐圧トランジスタではサ
イドウォール膜１８があると、十分な電流が得られなく
なる。このためサイドウォール膜１８を形成する前に低
濃度拡散層１４を形成しておく。

【００３４】さらに、高耐圧トランジスタにおける低濃
度拡散層１４のオフセット寸法Ｌ３、高濃度拡散層１２
に対する、低濃度拡散層１３の横方向へのはみ出し寸法
Ｌ１、深さ方向へのはみ出し寸法Ｌ２は、第１の実施例
で説明した構造と同じ位置関係をもっている。

【００３５】本実施例においては図３の高耐圧トランラ
ジスタは、並列に複数個並べて出力電流をとっているの
に対して、高耐圧拡散抵抗装置は１つだけあればよい。

【００３６】以上のように、オフセツト拡散層となる低
濃度拡散層１４は、高耐圧トランジスタだけでなく、高
耐圧拡散抵抗装置にも形成され、高耐圧拡散抵抗装置の
抵抗及び電圧依存性をコントロールしている。オフセッ
ト拡散層となる低濃度拡散層１４を低濃度拡散層１３の
上に形成することで、表面の抵抗を下げることができ
る。このことから拡散抵抗装置の電極に高電圧が印加さ
れたとき、拡散層内の空乏層の広がり方は、表面側で少
なくなり、電圧による抵抗依存性がより小さくなる。こ
のため、高電圧を印加したときでも、その抵抗が極端に
高くなることはない。低濃度拡散層１４は、既に述べた
ように高耐圧トランジスタの耐圧をも制御している。イ
オン注入量を減らし低濃度拡散層１４の抵抗を上げてい
くと耐圧は、上がる傾向にあるが、その出力電流は減
る。

【００３７】このように、本発明においては、低濃度拡
散層１３とオフセット拡散層となる低濃度拡散層１４
を、それぞれの工程において同時に高耐圧拡散抵抗装置
及び高耐圧トランジスタの両方に形成し、耐圧特性と出
力電流特性とを同時に制御している。

【００３８】ここで拡散抵抗装置の寸法Ｌ３は、高耐圧
トランジスタの寸法Ｌ３（＝３μｍ）よりも大きめ（４
μｍ以上）にとって余裕を持たせてもよい。

【００３９】図４は、横方向へのはみ出し寸法Ｌ１と高
耐圧トランジスタの耐圧の関係を示したものである。図
には従来の構造の半導体装置での特性も同時に示した。

【００４０】図４のように、はみ出し寸法Ｌ１が１μｍ
以下では、従来の構造に比べて耐圧の向上がみられる。
はみ出し寸法が１μｍをこえると、耐圧は低下してしま
うことが分かる。

【００４１】これより耐圧が向上するための位置関係
は、Ｌ２＞Ｌ１、Ｌ３＞Ｌ１＞０であればよい。すなわ
ち、横方向のはみ出し寸法Ｌ１は深さ方向のはみ出し寸
法Ｌ２よりも小さく、かつオフセット寸法Ｌ３はＬ１よ
りも十分に長くしておく。

【００４２】高耐圧トランジスタ耐圧とオフセット寸法
Ｌ３との関係について、図５に示す。

【００４３】高耐圧トランジスタのサイズを決めている
のは、主にゲート長とこのオフセット寸法Ｌ３である。
図には従来の構造の半導体装置での特性も同時に示し
た。

【００４４】図５からわかるように、オフセット寸法Ｌ
３が４μｍのとき、従来構造の高耐圧トランジスタの耐
圧は，絶対値で，６５Ｖ程度であるが、低濃度拡散層１
４を形成すると、その耐圧を、さらに、１０Ｖ程度向上
させ、７５Ｖ程度にまで高めることができた。

【００４５】また、図５のように、従来構造の高耐圧ト
ランジスタで、オフセット寸法Ｌ３が４μｍのとき、そ
の耐圧は−６５Ｖ程度である。蛍光表示管を駆動する外
部からの印加電圧は、−３０Ｖ程度であるが、浮遊容量
による、パルス・ノイズの発生を考慮すると、信頼性上
の耐圧は−６０Ｖ程度が必要であると考えられる。この
ことからオフセット寸法Ｌ３を３μｍ（このときの耐圧
が−６０Ｖ程度）以下にすると信頼性上の保証が困難に
なってくる。製造上のばらつきを考慮すると、オフセッ
ト寸法Ｌ３は４μｍ程度必要となり、それ以下の縮小化
は困難となっていた。

【００４６】本発明によると、オフセット寸法Ｌ３を４
μｍから３μｍまで，すなわち従来構造より１μｍ程度
縮小して，３μｍにすることができ、そのときでも、耐
圧は−６５Ｖ以上であり、パルス・ノイズを考慮して
も、信頼性上の特性が保証できることになる。すなわち
高耐圧の半導体装置の寸法をより縮小できる。

【００４７】図６は、本発明における第３の実施例であ
る高耐圧半導体装置の製造方法を説明する拡散工程フロ
ーを示す。

【００４８】本実施例において、半導体基板２１にはＰ
型半導体を使用し比抵抗は、１０から１５Ωｃｍを用い
た。しかし、Ｎ型半導体基板を用いても構わない。Ｐ型
半導体基板２１を使用する場合は、深いＮウェルを形成
してそのなかに、Ｐ型の高耐圧半導体装置を形成するこ
とになる。Ｎ型半導体基板を使用する場合には、深いＮ
ウェルはいらない。

【００４９】図６（ａ）では、まず半導体基板２１表面
に、厚い酸化膜２２を形成する。この後深いＮ型ウェル
２３を形成する領域をエッチングし酸化膜２２を除去す
る。次に薄い酸化膜２４を形成し、厚い酸化膜２２をマ
スクとして、リンイオンをイオン注入する。レジストを
除去してから温度１２００℃で５０数時間の拡散処理を
する。

【００５０】次に図６（ｂ）では、表面の酸化膜２２，
２４を除去してから薄い酸化膜とＳｉＮ膜を形成し、Ｐ
型ウェル領域２５となる領域のＳｉＮ膜を除去する。こ
の後、ボロンイオンをイオン注入し、酸化性の雰囲気で
拡散する。次にＳｉＮ膜を除去し、Ｎ型ウェル領域２６
が開くようにレジストマスクで覆い、リンイオン注入を
行った後、温度１２００℃で、３から５時間程度の拡散
を行う。

【００５１】図６（ｃ）では、高耐圧部のＰ型の低濃度
拡散層２７を形成するために、高耐圧拡散抵抗装置と高
耐圧トランジスタとの領域にレジストマスクを用いて、
ボロンイオンをイオン注入する。その後温度１２００℃
で、１時間程度の熱処理をする。この時点で深いＮ型ウ
ェル２３の拡散深さは１０μｍ程度であり、ＣＭＯＳ用
のウェル拡散層の拡散深さは３〜５μｍ、高耐圧部のＰ
型の低濃度拡散層２７の拡散深さは１〜３μｍとなるよ
うにする。

【００５２】図６（ｄ）では、分離領域用の厚い酸化膜
２８を形成した後、ゲート酸化膜２９を形成する。高耐
圧部のゲート酸化膜３０は、通常のトランジスタ部の膜
厚よりも厚くしておく。次に、ゲート電極となるポリシ
リコン膜３１を形成する。レジストをマスクとしてゲー
ト電極パターンを、エッチングで形成する。

【００５３】図６（ｅ）では高耐圧部のオフセット拡散
層となるＰ型の低濃度拡散層３２を形成する。このた
め、ボロンイオン注入をレジストマスクなしで、全面に
行う。

【００５４】ここでオフセット拡散層である低濃度拡散
層３２の形成を、ゲート側壁のサイドウォール膜３３を
形成する前に行うのは、拡散深さをより伸ばし耐圧を向
上させると共に、高耐圧トランジスタの出力電流を多く
とるためである。

【００５５】図６（ｆ）では、Ｎ型トランジスタの領域
にレジストの窓を開け、ＬＤＤ（Lightly Doped Drai
n）形成用のリンイオン注入を行う。その後、軽い熱処
理を行う。次に、ゲート電極の側壁にサイドウォール膜
３３を形成する。その後Ｐ型の高濃度ドレイン層３４を
形成するために、レジストをマスクとして砒素イオン注
入を行う。この後レジストを除去し、再度レジストをマ
スクとしてＢＦ₂イオン注入を行う。このようにしてＰ
型の高濃度ドレイン層３４が形成される。

【００５６】つぎにレジストを除去して薄い酸化膜を形
成する。さらに薄いＳｉＮ膜を形成して、ＢＰＳＧ膜な
どの層間絶縁膜を形成する。この後、温度９００℃程度
の熱処理を行う。この層間絶縁膜にコンタクト窓を形成
し、金属配線層を形成する。その上にパッシベーション
膜を形成する。

【００５７】

【発明の効果】以上述べてきたように、本発明における
高耐圧半導体装置及びその製造方法を実施することによ
り、高耐圧半導体装置の高耐圧入出力回路の半導体装置
の寸法、特に高耐圧トランジスタの縮小化に効果があ
り、横方向へのはみ出し寸法を抑えた低濃度拡散層をド
レイン部にも形成することで、半導体装置の寸法の縮小
化が図れる。しかも耐圧特性も劣化させない高耐圧半導
体装置を提供できる。

【図面の簡単な説明】

【図１】本発明による高耐圧半導体装置の実施例の拡散
構造を示す断面図

【図２】本発明の高耐圧拡散抵抗装置と高耐圧トランジ
スタの断面図

【図３】本発明の高耐圧拡散抵抗装置と高耐圧トランジ
スタの上面図

【図４】高耐圧トランジスタの耐圧と横方向へのはみ出
し寸法との関係を示す図

【図５】高耐圧トランジスタの耐圧とオフセット寸法と
の関係を示す図

【図６】本発明の実施例における製造方法の拡散工程順
断面図

【図７】従来の高耐圧半導体装置の拡散構造を示す断面
図

【符号の説明】

１１半導体基板１２高濃度拡散層１２ａドレインエッヂ部１３，１４低濃度拡散層

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/78 H01L 21/8238 H01L 27/092 H01L 21/336

Claims

(57)【特許請求の範囲】

【請求項１】第一の導電型の半導体基板上あるいは第
一の導電型のウェル拡散層上に絶縁膜を介してゲート電
極が形成され、前記ゲート電極の一方の側に第二の導電
型のソース拡散層が形成され、前記ゲート電極の他方の
側に前記ゲート電極から離間されて第二の導電型のドレ
イン拡散層が形成され、前記ゲート電極と前記ドレイン
拡散層との間に、不純物濃度が前記ドレイン拡散層より
低い，第二の導電型のオフセット拡散層が形成されてな
る高耐圧半導体装置において、前記ドレイン拡散層の側
面及び底面を囲んで前記オフセット拡散層と同じ不純物
濃度の第二の導電型の拡散層が形成され、前記側面から
のはみ出し寸法Ｌ１及び前記底面からのはみ出し寸法Ｌ
２が、Ｌ２＞Ｌ１，０＜Ｌ１≦１μｍであり、前記オフセット拡散層の，前記ドレイン拡散層の側面か
ら前記ゲート電極側へ伸びる長さ寸法Ｌ３が、４μｍ＞
Ｌ３≧３μｍであることを特徴とする高耐圧半導体装
置。
【請求項２】第一の導電型の半導体基板中あるいは第
一の導電型のウェル拡散層中に、第二の導電型でなる高
濃度のドレイン拡散層及び第二の導電型でなる低濃度の
オフセット拡散層を持つ高耐圧トランジスタと、第二の
導電型でなる低濃度の抵抗拡散層を持つ高耐圧抵抗装置
とを形成する工程をそなえ、前記オフセット拡散層を、前記ドレイン拡散層の側面及
び底面を囲み，かつ前記ドレイン拡散層の側面からのは
み出し寸法Ｌ１及び前記ドレイン拡散層の底面からのは
み出し寸法Ｌ２の範囲をもつ第１の低濃度拡散層と、前
記ドレイン拡散層の側面から前記第１の低濃度拡散層の
側面をこえて延在し，前記ドレイン拡散層の側面からの
はみ出し寸法Ｌ３をもつ第２の低濃度拡散層とで、前記
寸法Ｌ１，Ｌ２及びＬ３の各寸法を，それぞれ，Ｌ２＞
Ｌ１，０＜Ｌ１≦１μｍ及び４μｍ＞Ｌ３≧３μｍの寸
法関係で、かつ前記第１の低濃度拡散層及び前記第２の
低濃度拡散層を同じ濃度に設定して形成すること、及び
前記抵抗拡散層を、前記オフセット拡散層の形成と同一
工程で，前記第１の低濃度不純物の領域が前記第２の低
濃度不純物の領域の中を貫通するように形成することを
特徴とする高耐圧半導体装置の製造方法。