JP3263362B2 - データ処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入出力デバイスを
備えるデータ処理装置及びデータ処理方法に関するもの
である。

【０００２】

【従来の技術】ディスク制御装置、ネットワーク制御装
置などの入出力デバイスは、通常、バスに接続される。
しかし、単一のバスに接続可能なデバイスの数には、バ
スの電気的な条件や制御信号の数などによって決まる上
限があるため、無制限に接続デバイス数を拡大すること
はできない。

【０００３】バスに接続可能なデバイスの数を拡大する
ために、階層化という手段がある。階層化されたバスを
以下、階層バスと呼ぶ。階層バスでは、上位階層のバス
と下位階層バスの間にバス結合装置を配置する。バス結
合装置は、バス上に送出されるデータ転送先のアドレス
によって、バス上のデータを適切なバスに中継し、送出
する機能を備えている。

【０００４】図２３は、従来の階層バスにおけるデータ
転送方式を示す図である。ここでは、入出力デバイスと
してディスク制御装置及びそれによって制御される磁気
ディスク装置（以下、単にディスク装置ともいう）を例
にとる。通常の入出力では、データの転送元または転送
先が主記憶装置であり、主記憶装置はすべての入出力デ
バイスから共用されるため、バスの最上位階層に接続さ
れている。

【０００５】次に、図２３の動作につき説明する。ここ
では、ディスク装置８ａ，８ｂ，８ｃ，８ｄ，８ｅ，８
ｆに格納されているファイル６１ａ，６１ｂ，６１ｃ，
６１ｄ，６１ｅ，６１ｆの内容をそれぞれ、主記憶装置
２上のバッファ１０ａ，１０ｂ，１０ｃ，１０ｄ，１０
ｅ，１０ｆに転送した後、中央処理装置１で処理する場
合について説明する。

【０００６】中央処理装置１は、ディスク制御装置７ａ
に対して、ディスク装置８ａに格納されたファイル６１
ａの内容をバッファ１０ａ上へ転送するように要求す
る。ディスク制御装置７ａは、入出力バス５ａにデータ
を転送する。入出力バス５ａに転送されたデータは、入
出力バス結合装置６ａによって中継され、入出力バス５
ｄに転送される。入出力バス５ｄに転送されたデータ
は、システムバス・入出力バス結合装置４によって中継
され、システムバス３を経由して、主記憶装置２上のバ
ッファに格納される。

【０００７】同様に、中央処理装置１は、ディスク制御
装置７ｂに対して、ディスク装置８ｂに格納されたファ
イル６１ｂの内容をバッファ１０ｂ上へ転送するように
要求する。ディスク制御装置７ｂは、入出力バス５ａに
データを転送する。入出力バス５ａに転送されたデータ
は、入出力バス結合装置６ａによって中継され、入出力
バス５ｄに転送される。入出力バス５ｄに転送されたデ
ータは、システムバス・入出力バス結合装置４によって
中継され、システムバス３を経由して、主記憶装置２上
のバッファに格納される。

【０００８】同様に、中央処理装置１は、ディスク制御
装置７ｃに対して、ディスク装置８ｃに格納されたファ
イル６１ｃの内容をバッファ１０ｃ上へ転送するように
要求する。ディスク制御装置７ｃは、入出力バス５ｂに
データを転送する。入出力バス５ｂに転送されたデータ
は、入出力バス結合装置６ｂによって中継され、入出力
バス５ｄに転送される。入出力バス５ｄに転送されたデ
ータは、システムバス・入出力バス結合装置４によって
中継され、システムバス３を経由して、主記憶装置２上
のバッファに格納される。

【０００９】同様に、中央処理装置１は、ディスク制御
装置７ｄに対して、ディスク装置８ｄに格納されたファ
イル６１ｄの内容をバッファ１０ｄ上へ転送するように
要求する。ディスク制御装置７ｄは、入出力バス５ｂに
データを転送する。入出力バス５ｂに転送されたデータ
は、入出力バス結合装置６ｂによって中継され、入出力
バス５ｄに転送される。入出力バス５ｄに転送されたデ
ータは、システムバス・入出力バス結合装置４によって
中継され、システムバス３を経由して、主記憶装置２上
のバッファに格納される。

【００１０】同様に、中央処理装置１は、ディスク制御
装置７ｅに対して、ディスク装置８ｅに格納されたファ
イル６１ｅの内容をバッファ１０ｅ上へ転送するように
要求する。ディスク制御装置７ｅは、入出力バス５ｃに
データを転送する。入出力バス５ｃに転送されたデータ
は、入出力バス結合装置６ｃによって中継され、入出力
バス５ｄに転送される。入出力バス５ｄに転送されたデ
ータは、システムバス・入出力バス結合装置４によって
中継され、システムバス３を経由して、主記憶装置２上
のバッファに格納される。

【００１１】同様に、中央処理装置１は、ディスク制御
装置７ｆに対して、ディスク装置８ｆに格納されたファ
イル６１ｆの内容をバッファ１０ｆ上へ転送するように
要求する。ディスク制御装置７ｆは、入出力バス５ｃに
データを転送する。入出力バス５ｃに転送されたデータ
は、入出力バス結合装置６ｃによって中継され、入出力
バス５ｄに転送される。入出力バス５ｄに転送されたデ
ータは、システムバス・入出力バス結合装置４によって
中継され、システムバス３を経由して、主記憶装置２上
のバッファに格納される。

【００１２】中央処理装置１は、バッファ１０ａ〜１０
ｆに転送されたデータに対して処理を行い、その結果を
最終出力バッファ１０１に格納する。

【００１３】以上のように、すべてのデータ転送は入出
力バス５ｄ、システムバス・入出力バス結合装置４及び
システムバス３を経由して主記憶装置２に送られる。即
ち、階層バスの上位層に位置するバスには、階層バスの
下位階層に接続されたすべての入出力デバイスからのデ
ータ転送が集中する。

【００１４】一方、一般にバスには、単位時間あたり転
送可能なデータ転送量の限界があり、この限界を超える
データ転送を行うことはできない。１つのデータ転送に
よってバスが占有されている間に別のデータ転送要求が
発生した場合、一般に前のデータ転送が完了するまで後
のデータ転送は待たされる。従って、ファイル６１ａ〜
６１ｅからのデータ転送を同時に行った場合、そのデー
タ転送速度は入出力バス５ｄやシステムバス３のデータ
転送速度によって制限される。即ち、階層バスによって
接続可能なデバイスの数を増やしても、その転送能力は
最上位に位置するバスの転送能力で制限されるため、デ
バイスの数に見合ったデータ転送能力を得ることができ
ない。

【００１５】また、従来の階層バスにおけるデータ処理
は、すべて中央処理装置１によって処理される。中央処
理装置の単位時間あたり処理可能なデータ量には限界が
あり、この限界を超えるデータ処理を行うことはできな
い。従って、ファイル６１ａ〜６１ｅからのデータ転送
を中央処理装置１によって行った場合、そのデータ処理
速度は中央処理装置１の処理能力によって制限される。
即ち、階層バスによって接続可能なデバイスの数を増や
しても、その処理能力は中央処理装置の処理能力によっ
て制限されるため、デバイスの数に見合ったデータ処理
能力を得ることができない。

【００１６】

【発明が解決しようとする課題】従来の階層バスは、以
上のように構成されているため、上位階層のバスにデー
タ転送が集中するため、接続可能なデバイス数が増えて
も、それに見合った転送速度性能が得られないという問
題点があった。

【００１７】また、従来の階層バスは以上のように構成
されているため、中央処理装置の処理能力によってデー
タ処理能力が制限されるため、接続可能なデバイス数が
増えても、それに見合った処理速度性能が得られないと
いう問題点があった。

【００１８】この発明は、上記のような課題を解決する
ためになされたものであり、階層バスにより接続可能な
デバイスの数を拡大しつつ、デバイスの数に応じた転送
速度性能の拡大を図ることを目的とする。

【００１９】また、この発明は、階層バスにより接続可
能なデバイスの数を拡大しつつ、デバイスの数に応じた
処理速度性能の拡大を図ることを目的とする。

【００２０】

【課題を解決するための手段】この発明に係るデータ処
理装置は、階層化されて接続された上位バスと下位バス
と、上位バスに接続された記憶装置と、下位バスに接続
されたデバイスと、下位バスに接続され、下位バスを介
してデバイスからデータを受け取り、受け取ったデータ
の一部を抽出し、抽出したデータを上位バスを介して記
憶装置へ転送するプロセッサと、上位バスに接続され、
記憶装置に記憶されたデータを処理する処理装置とを備
えたことを特徴とする。

【００２１】上記プロセッサは、データの集計処理を実
行することによりデバイスから受け取ったデータの量を
削減して記憶装置へ転送することを特徴とする。

【００２２】上記プロセッサは、データ数をカウントす
ることによりデバイスから受け取ったデータの量を削減
して記憶装置へ転送することを特徴とする。

【００２３】上記プロセッサは、データの最大値を抽出
することによりデバイスから受け取ったデータの量を削
減して記憶装置へ転送することを特徴とする。

【００２４】上記プロセッサは、データの最小値を抽出
することによりデバイスから受け取ったデータの量を削
減して記憶装置へ転送することを特徴とする。

【００２５】上記データ処理装置は、更に、上位バスと
下位バスの間に上位バスと下位バスとを接続するバス結
合装置を備え、上記プロセッサは、バス結合装置と一体
化されていることを特徴とする。

【００２６】上記下位バスとデバイスとプロセッサは複
数存在し、上記プロセッサは、そのプロセッサが接続さ
れた下位バスとは異なる下位バスに接続されたデバイス
からデータを受け取ることを特徴とする。

【００２７】上記デバイスは、そのデバイスのデータを
分割して複数のプロセッサに転送することを特徴とす
る。

【００２８】上記プロセッサは、抽出したデータを他の
プロセッサに転送するとともに、他のプロセッサは、複
数プロセッサからデータを受け取り、更に、データの一
部を抽出することを特徴とする。

【００２９】この発明に係るデータ処理方法は、階層化
されて接続された上位バスと下位バスと、上位バスに接
続された記憶装置と、下位バスに接続されたデバイス
と、下位バスに接続されたプロセッサと、上位バスに接
続された処理装置とを備えたデータ処理装置のデータ処
理方法において、下位バスを介してデバイスからプロセ
ッサにデータを転送する工程と、プロセッサにおいて、
転送されたデータの一部を抽出する工程と、抽出された
データを上位バスを介して記憶装置へ転送する工程と、
処理装置において、記憶装置に記憶されたデータを処理
する工程とを備えたことを特徴とする。

【００３０】

【発明の実施の形態】実施の形態１．図１は、本発明の
実施の形態１を実現するためのシステム構成の一例であ
る。図１において、１は中央処理装置（ＣＰＵ）であ
り、システム全体の各装置の制御を担当している。２は
主記憶装置である。３はシステムバスであり、中央処理
装置１と主記憶装置２の間のデータ転送及びシステムバ
ス・入出力バス結合装置４と主記憶装置２の間のデータ
転送の経路として用いられる。４はシステムバス・入出
力バス結合装置であり、入出力バスに結合された装置と
システムバスに接続された装置の間でのデータ転送は、
このシステムバス・入出力バス結合装置４を経由して行
われる。５ａ，５ｂ，５ｃ，５ｄはシステムバス３とは
異なる制御手順により制御される入出力バスであり、デ
ィスク制御装置などの入出力デバイスまたはバス結合装
置が接続される。６ａ，６ｂ，６ｃは入出力バス結合装
置であり、２本の入出力バスを結合し、異なる入出力バ
スに接続された入出力デバイスやバス結合装置の間での
データ転送を中継する機能を備える。システムバス３及
びすべての入出力バス５ａ〜５ｄは、共通の物理アドレ
ス空間を持つものとする。１０２ａ，１０２ｂ，１０２
ｃ，１０２ｄ，１０２ｅ，１０２ｆは入出力デバイスで
ある。入出力デバイス１０２ａ，１０２ｂ，１０２ｃ，
１０２ｄ，１０２ｅ，１０２ｆはそれぞれディスク制御
装置及び磁気ディスク装置からなる。７ａ，７ｂ，７
ｃ，７ｄ，７ｅ，７ｆはディスク制御装置であり、それ
ぞれ磁気ディスク装置（単にディスク装置ともいう）８
ａ，８ｂ，８ｃ，８ｄ，８ｅ，８ｆを制御する。９ａ，
９ｂ，９ｃはプロセッサである。１０ａ，１０ｂ，１０
ｃは主記憶装置２上に配置されたバッファである。６１
ａ，６１ｂ，６１ｃ，６１ｄ，６１ｅ，６１ｆはそれぞ
れディスク装置８ａ，８ｂ，８ｃ，８ｄ，８ｅ，８ｆに
格納されたファイルである。１０１は主記憶装置２上に
配置された最終出力バッファである。

【００３１】図２は、本実施の形態におけるシステムバ
ス・入出力バス結合装置４の構成を示す構成図である。
図２において、３はシステムバスである。５ｄは入出力
バスである。１１はシステムバスインタフェース部であ
る。１２は入出力バスインタフェース部である。１３，
１４はバッファであり、バッファ１３は、入出力バス５
ｄからシステムバス３に転送されるデータを一時的に貯
える働きをし、バッファ１４は、システムバス３から入
出力バス５ｄに転送されるデータを一時的に貯える働き
をする。１５は入出力バス物理アドレス範囲レジスタで
あり、入出力バス５ｄの物理アドレス範囲を格納する。
入出力バス５ｄに物理アドレスを割り当てるとは、この
入出力バス物理アドレス範囲レジスタ１５に入出力バス
５ｄの物理アドレス範囲を設定する操作に相当する。

【００３２】システムバス・入出力バス結合装置４は、
システムバス３上に入出力バス物理アドレス範囲レジス
タ１５に指定された物理アドレス範囲に含まれる物理ア
ドレス範囲に対する転送要求があると、その転送要求に
応答する。データの転送方向がシステムバス３から入出
力バス５ｄに対する転送の場合は、システムバスインタ
フェース部１１がシステムバス３上のデータ転送要求に
応答し、システムバス３から送られるデータをバッファ
１４に取り込み、入出力バスインタフェース部１２を経
由して入出力バス５ｄに対してデータを転送する。デー
タの転送方向が入出力バス５ｄからシステムバス３に対
する転送の場合は、入出力バスインタフェース部１２が
入出力バス５ｄに当該アドレス範囲に対する転送要求を
中継した後、入出力バス５ｄから転送されるデータを受
け取り、バッファ１３にデータを取り込み、システムバ
スインタフェース部１１を経由してシステムバス３に対
してデータを転送する。システムバス・入出力バス結合
装置４は、システムバス３上の入出力バス物理アドレス
範囲レジスタ１５に指定された物理アドレス範囲に含ま
れない物理アドレス範囲に対する転送要求に対しては応
答しない。

【００３３】システムバス・入出力バス結合装置４は、
入出力バス５ｄ上に入出力バス物理アドレス範囲レジス
タ１５に指定された物理アドレス範囲に含まれない物理
アドレス範囲に対する転送要求があると、その転送要求
に応答する。データの転送方向が入出力バス５ｄからシ
ステムバス３に対する転送の場合は、入出力バスインタ
フェース部１２が入出力バス５ｄ上のデータ転送要求に
応答し、入出力バス５ｄから送られるデータをバッファ
１３に取り込み、システムバスインタフェース部１１を
経由してシステムバス３に対してデータを転送する。デ
ータの転送方向が、システムバス３から入出力バス５ｄ
に対する転送の場合は、システムバスインタフェース部
１１がシステムバス３に当該アドレス範囲に対する転送
要求を中継した後、システムバス３から転送されるデー
タを受け取り、バッファ１４にデータを取り込み、入出
力バスインタフェース部１２を経由して入出力バス５ｄ
に対してデータを転送する。システムバス・入出力バス
結合装置４は、入出力バス５ｄ上の入出力バス物理アド
レス範囲レジスタ１５に指定された物理アドレス範囲に
含まれる物理アドレス範囲に対する転送要求に対しては
応答しない。

【００３４】図３は、本実施の形態における入出力バス
結合装置６ａの構成を示す構成図である。入出力バス結
合装置６ｂ，６ｃも図３の構成と同じ構成をとる。図３
において、５ｄ，５ａは入出力バスであり、５ｄがバス
階層の上位に位置するバス、５ａがバス階層の下位に位
置するバスである。２１は上位バスインタフェース部で
ある。２２は下位バスインタフェース部である。２３，
２４はバッファであり、バッファ２３は、下位階層の入
出力バス５ａから上位階層の入出力バス５ｄに転送され
るデータを一時的に貯える働きをし、バッファ２４は、
上位階層の入出力バス５ｄから下位階層の入出力バス５
ａに転送されるデータを一時的に貯える働きをする。２
５は下位階層入出力バス物理アドレス範囲レジスタであ
り、バス階層の下位に位置する入出力バス５ａの物理ア
ドレス範囲を格納する。下位階層の入出力バス５ａに物
理アドレスを割り当てるとは、この下位階層入出力バス
物理アドレス範囲レジスタ２５に下位階層の入出力バス
５ａの物理アドレス範囲を設定する操作に相当する。入
出力バス結合装置６は、上位階層の入出力バス５ｄに、
下位階層入出力バス物理アドレス範囲レジスタ２５に指
定された物理アドレス範囲に含まれる物理アドレス範囲
に対する転送要求があると、その転送要求に対して応答
し、バッファ２４にデータを取り込み、下位バスインタ
フェース部２２を経由して下位階層の入出力バス５ａに
対してデータを転送する。

【００３５】入出力バス結合装置６は、上位階層の入出
力バス５ｄ上に下位階層入出力バス物理アドレス範囲レ
ジスタ２５に指定された物理アドレス範囲に含まれる物
理アドレス範囲に対する転送要求があると、その転送要
求に応答する。データの転送方向が上位階層の入出力バ
ス５ｄから下位階層の入出力バス５ａに対する転送の場
合は、上位バスインタフェース部２１が上位階層の入出
力バス５ｄ上のデータ転送要求に応答し、上位階層の入
出力バス５ｄから送られるデータをバッファ２４に取り
込み、下位バスインタフェース部２２を経由して入出力
バス５ａに対してデータを転送する。データの転送方向
が下位階層の入出力バス５ａから上位階層の入出力バス
５ｄに対する転送の場合は、下位バスインタフェース部
２２が入出力バス５ｄに当該アドレス範囲に対する転送
要求を中継した後、下位階層の入出力バス５ａから転送
されるデータを受け取り、バッファ２３にデータを取り
込み、上位バスインタフェース部２１を経由して上位階
層の入出力バス５ｄに対してデータを転送する。入出力
バス結合装置６は、上位階層の入出力バス５ｄ上の入出
力バス物理アドレス範囲レジスタ２５に指定された物理
アドレス範囲に含まれない物理アドレス範囲に対する転
送要求に対しては応答しない。

【００３６】システムバス・入出力バス結合装置４は、
下位階層の入出力バス５ａ上に下位階層入出力バス物理
アドレス範囲レジスタ２５に指定された物理アドレス範
囲に含まれない物理アドレス範囲に対する転送要求があ
ると、その転送要求に応答する。データの転送方向が下
位階層の入出力バス５ａから上位階層の入出力バス５ｄ
に対する転送の場合は、下位バスインタフェース部２２
が下位階層の入出力バス５ａ上のデータ転送要求に応答
し、下位階層の入出力バス５ａから送られるデータをバ
ッファ２３に取り込み、上位バスインタフェース部２１
を経由して上位階層の入出力バス５ｄに対してデータを
転送する。データの転送方向が、上位階層の入出力バス
５ｄから下位階層の入出力バス５ａに対する転送の場合
は、上位バスインタフェース部２１が上位階層の入出力
バス５ｄに当該アドレス範囲に対する転送要求を中継し
た後、上位階層の入出力バス５ｄから転送されるデータ
を受け取り、バッファ２４にデータを取り込み、下位バ
スインタフェース部２２を経由して下位階層の入出力バ
ス５ａに対してデータを転送する。入出力バス結合装置
６は、下位階層の入出力バス５ａ上の下位階層入出力バ
ス物理アドレス範囲レジスタ２５に指定された物理アド
レス範囲に含まれる物理アドレス範囲に対する転送要求
に対しては応答しない。

【００３７】図４は、本実施の形態におけるプロセッサ
９ａの構成を示す構成図である。プロセッサ９ｂ，９ｃ
も、図４の構成と同じ構成をとる。図４において、５ａ
は入出力バスである。９ａは入出力バス５ａに接続され
るプロセッサ全体を指す。３０は入出力バス・ローカル
バス結合装置であり、入出力バスに接続された入出力デ
バイスやバス結合装置と、ローカルバス３１に接続され
たマイクロプロセッサ３２、ローカルメモリ３３または
ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）
コントローラ３６との間でのデータ転送を可能にする機
能を提供する。３１はローカルバスであり、入出力バス
５ａとは異なるアドレス空間を持つものとする。３２は
マイクロプロセッサである。３３はローカルメモリであ
り、マイクロプロセッサ３２から見ると主記憶装置とし
ての役割を果たす。３４はアドレス変換装置であり、入
出力バス５ａの物理アドレスとローカルバス３１上のロ
ーカルアドレスを相互に変換し、異なるアドレス空間を
持つ入出力バス５ａとローカルバス３１の間でのデータ
転送を可能にする。３５は物理アドレス範囲レジスタで
あり、プロセッサ９ａに物理アドレス範囲を割り当てる
とは、物理アドレス範囲レジスタ３５に物理アドレス範
囲を設定する操作に相当する。３７ａ及び３７ｂはロー
カルメモリ３３上に配置された入力バッファ、３８ａ及
び３８ｂはローカルメモリ３３上に配置された出力バッ
ファである。

【００３８】図５は、本実施の形態における物理アドレ
ス空間上のアドレス配置を示す図である。４１は物理ア
ドレス空間全体を示す。４２は物理アドレス空間のうち
システムバス３に割り当てられている物理アドレス範囲
を示す。４３は物理アドレス空間のうち主記憶装置２に
割り当てられている物理アドレス範囲を示す。

【００３９】図５において、４４ａは物理アドレス空間
のうち入出力バス５ａに割り当てられている物理アドレ
ス範囲を示す。４５ａは入出力バス５ａに割り当てられ
ている物理アドレス範囲のうち、プロセッサ９ａに割り
当てられている物理アドレス範囲を示す。４６ａ及び４
６ｂはプロセッサ９ａに割り当てられている物理アドレ
ス範囲のうち、ローカルメモリ３３の中の入力バッファ
３７ａ，３７ｂに割り当てられている物理アドレス範囲
を示す。４７ａ及び４７ｂはプロセッサ９ａに割り当て
られている物理アドレス範囲のうち、ローカルメモリ３
３の中の出力バッファ３８ａ，３８ｂに割り当てられて
いる物理アドレス範囲を示す。

【００４０】同様に、図５において、４４ｂは物理アド
レス空間のうち入出力バス５ｂに割り当てられている物
理アドレス範囲を示す。４５ｂは入出力バス５ｂに割り
当てられている物理アドレス範囲のうち、プロセッサ９
ｂに割り当てられている物理アドレス範囲を示す。４６
ｃ及び４６ｃはプロセッサ９ｂに割り当てられている物
理アドレス範囲のうち、ローカルメモリ３３の中の入力
バッファ３７ａ，３７ｂに割り当てられている物理アド
レス範囲を示す。４７ｃ及び４７ｄはプロセッサ９ｂに
割り当てられている物理アドレス範囲のうち、ローカル
メモリ３３の中の出力バッファ３８ａ，３８ｂに割り当
てられている物理アドレス範囲を示す。

【００４１】同様に、図５において、４４ｃは物理アド
レス空間のうち入出力バス５ｃに割り当てられている物
理アドレス範囲を示す。４５ｃは入出力バス５ｃに割り
当てられている物理アドレス範囲のうち、プロセッサ９
ｃに割り当てられている物理アドレス範囲を示す。４６
ｅ及び４６ｆはプロセッサ９ｃに割り当てられている物
理アドレス範囲のうち、ローカルメモリ３３の中の入力
バッファ３７ａ，３７ｂに割り当てられている物理アド
レス範囲を示す。４７ｅ及び４７ｆはプロセッサ９ｃに
割り当てられている物理アドレス範囲のうち、ローカル
メモリ３３の中の出力バッファ３８ａ，３８ｂに割り当
てられている物理アドレス範囲を示す。

【００４２】図５において、４８ａは主記憶装置２に割
り当てられている物理アドレス範囲のうち、バッファ１
０ａに割り当てられた物理アドレス範囲を示す。同様
に、４８ｂは主記憶装置２に割り当てられている物理ア
ドレス範囲のうち、バッファ１０ｂに割り当てられた物
理アドレス範囲を示す。同様に、４８ｃは主記憶装置２
に割り当てられている物理アドレス範囲のうち、バッフ
ァ１０ｃに割り当てられた物理アドレス範囲を示す。同
様に、４８ｄは主記憶装置２に割り当てられている物理
アドレス範囲のうち、バッファ１０ｄに割り当てられた
物理アドレス範囲を示す。同様に、４８ｅは主記憶装置
２に割り当てられている物理アドレス範囲のうち、バッ
ファ１０ｅに割り当てられた物理アドレス範囲を示す。
同様に、４８ｆは主記憶装置２に割り当てられている物
理アドレス範囲のうち、バッファ１０ｆに割り当てられ
た物理アドレス範囲を示す。同様に、４８ｇは主記憶装
置２に割り当てられている物理アドレス範囲のうち、最
終出力バッファ１０１に割り当てられた物理アドレス範
囲を示す。

【００４３】図６は、本実施の形態におけるプロセッサ
９ａにおけるアドレス変換を示す図である。４１は物理
アドレス空間を示す。５１はローカルバス上のローカル
アドレス空間を示す。４５ａは物理アドレス範囲レジス
タ３５の指す物理アドレス範囲であり、５５は物理アド
レス範囲４５ａがアドレス変換装置３４によって変換さ
れた結果得られるローカルアドレス範囲を示す。入力バ
ッファ３７ａの内容は、入出力バス側からは物理アドレ
ス空間４１内の物理アドレス範囲４６ａに存在し、同時
に、ローカルバス側からはローカルアドレス空間５１内
のローカルアドレス範囲５６ａに存在する。入力バッフ
ァ３７ｂの内容は、入出力バス側からは物理アドレス空
間４１内の物理アドレス範囲４６ｂに存在し、同時に、
ローカルバス側からはローカルアドレス空間５１内のロ
ーカルアドレス範囲５６ｂに存在する。同様に、出力バ
ッファ３８ａの内容は、入出力バス側からは物理アドレ
ス空間４１内の物理アドレス範囲４７ａに存在し、同時
に、ローカルバス側からはローカルアドレス空間５１内
のローカルアドレス範囲５７ａに存在する。出力バッフ
ァ３８ｂの内容は、入出力バス側からは物理アドレス空
間４１内の物理アドレス範囲４７ｂに存在し、同時に、
ローカルバス側からはローカルアドレス空間５１内のロ
ーカルアドレス範囲５７ｂに存在する。

【００４４】図７は、本実施の形態におけるファイル６
１ａのデータの形式を示す図である。他のファイル６１
ｂ，６１ｃ，６１ｄ，６１ｅ，６１ｆも、同じ形式をと
る。ファイル６１ａは、複数のブロック６２ａ，６２
ｂ，６２ｃ，６２ｄ等からなる。ブロック６２ａ，６２
ｂ，６２ｃ，６２ｄの大きさは、入力バッファ３７ａ，
３７ｂの大きさと等しいものとする。

【００４５】図８は、本実施の形態におけるファイル６
１ａを構成するブロック６２ａ内のデータの形式を示す
図である。他のブロック６２ｂ，６２ｃ，６２ｄも、同
じ形式をとる。図において、ブロック６２ａは、複数の
レコード６３ａ〜６３ｍ等からなる。各レコード６３ａ
〜６３ｍ等は、キーフィールド６４、数値フィールド６
５、日付フィールド６６及びその他のフィールドからな
るものとする。

【００４６】図９は、本実施の形態における一次集計処
理の一例とその結果として生成される一次集計結果を示
す図である。図において、７１ａは一次集計処理を示
す。７２ａはブロック６２ａに対する一次集計処理の結
果生成される一次集計結果を示す。一次集計結果７２ａ
は、一次集計レコード７３ａ〜７３ｄからなる。各一次
集計レコード７３ａ〜７３ｄは、キーフィールド７４と
数値フィールド７５からなる。本実施の形態において
は、一次集計処理によって、日付フィールド６６の日付
が１９９８年５月に含まれるレコードについて、同一の
キーフィールドを持つレコードの数値フィールドの合計
が取られる。

【００４７】図１０は、本実施の形態における一次集計
処理の内部構造を示す図である。図において、７１ａは
一次集計処理であり、６２ａは一次集計処理の入力とな
るブロックであり、７２ａは、一次集計処理７１ａの出
力となる一次集計結果７２ａである。一次集計処理７１
ａは、選択・射影処理７６とブロック集計処理７７の二
段階の処理からなる。６７は選択・射影結果であり、選
択・射影処理７６の結果出力として生成され、ブロック
集計処理７７の入力となる。

【００４８】図１１は、本実施の形態における選択・射
影処理７６の一例と、その結果として生成される選択・
射影結果６７を示す図である。図において、７６は選択
・集計処理を示す。６７はブロック６２ａに対する選択
・射影処理の結果生成される選択・射影結果を示す。１
６３ｃ〜１６３ｉは、選択・射影結果を構成する選択・
射影後レコードを示す。各選択・射影後レコード１６３
ｃ〜１６３ｉは、キーフィールド６４と数値フィールド
６５からなる。図１１に示されるように、本実施の形態
における選択・射影処理では、日付フィールド６６の日
付が１９９８年５月であるレコード、即ち、レコード６
３ｃ〜６３ｉを選択し、そのレコードに含まれるキーフ
ィールド６４と数値フィールド６５を抽出して選択・射
影後レコード１６３ｃ〜１６３ｉをそれぞれ生成し、選
択・射影結果６７とする。

【００４９】図１２は、本実施の形態におけるブロック
集計処理７７の一例と、その結果として生成される一次
集計結果７２ａを示す図である。図において、７７はブ
ロック集計処理を示す。７２ａは選択・射影結果６７に
対するブロック集計処理の結果生成される一次集計結果
を示す。ブロック集計処理７７により、同一のキーフィ
ールド６４を持つレコードの数値フィールドの合計がと
られ、一次集計レコード７３ａ〜７３ｄが生成される。
図においては、選択・射影後レコード１６３ｃ，１６３
ｈから一次集計レコード７３ａが、選択・射影後レコー
ド１６３ｂ，１６３ｇ，１６３ｉから一次集計レコード
７３ｂが、選択・射影後レコード１６３ｅから一次集計
レコード７３ｃが、選択・射影後レコード１６３ｆから
一次集計レコード７３ｄが、それぞれ生成される。

【００５０】図１３は、本実施の形態における二次集計
処理の一例とその結果として生成される二次集計結果を
示す図である。図において、７２ａは一次集計処理によ
って生成された一次集計結果である。８２ａは二次集計
処理を行う前の二次集計結果を示す。８２は一次集計結
果７２ａ及び二次集計結果８２ａに対して、二次集計処
理を行った後の二次集計結果を示す。二次集計結果８２
ａは、二次集計レコード８３ａ〜８３ｄからなる。二次
集計結果８２は、二次集計レコード８３ｅ〜８３ｉから
なる。各二次集計レコード８３ａ〜８３ｄ及び８３ｅ〜
８３ｉは、二次集計キーフィールド８４と数値フィール
ド８５からなる。

【００５１】図１４は、本実施の形態における集計処理
の一例を示す図である。図において、６１ａ〜６１ｆは
ファイルである。６２ａ〜６２ｄ等はファイル６１ａを
構成するブロックである。７１ａ〜７１ｆはそれぞれフ
ァイル６１ａ〜６１ｆに対する一次集計処理を示す。一
次集計処理７１ａ及び７１ｂは、プロセッサ９ａ上で実
行される。一次集計処理７１ｃ及び７１ｄは、プロセッ
サ９ｂ上で実行される。一次集計処理７１ｅ及び７１ｆ
は、プロセッサ９ｃ上で実行される。７２ａ〜７２ｄ等
はブロック６２ａ〜６２ｄに対する一次集計処理７１ａ
の結果得られた一次集計結果である。７２ａ〜７２ｄ等
の同一の一次集計処理によって生成された一次集計結果
を総称して、一次集計結果列と呼ぶ。９２ａ〜９２ｆは
一次集計処理７１ａ〜７１ｆによって生成された一次集
計結果の集合である一次集計結果列である。９１は一次
集計結果の待ち行列を示す。８１は二次集計処理を示
す。８２は二次集計処理８１の結果得られる二次集計結
果を示す。

【００５２】図１５は、本実施の形態における集計処理
の動作を示すフローチャートである。ステップＳ０〜ス
テップＳ８は、動作を示すステップである。

【００５３】次に、動作について説明する。本実施の形
態では、磁気ディスク装置８ａ，８ｂ，８ｃ，８ｄ，８
ｅ，８ｆに格納されたファイル６１ａ，６１ｂ，６１
ｃ，６１ｄ，６１ｅ，６１ｆに含まれるデータについ
て、同一のキーフィールド６４を持つレコード毎に数値
フィールド６５の合計をとり、二次集計結果８２を得
て、この二次集計結果８２を最終処理結果とする場合を
例にとって動作を説明する。

【００５４】システム初期化時、中央処理装置１は、入
出力バス結合装置６ａの下位階層入出力バス物理アドレ
ス範囲レジスタ２５に物理アドレス範囲４４ａを、入出
力バス結合装置６ｂの下位階層入出力バス物理アドレス
範囲レジスタ２５に物理アドレス範囲４４ｂを、入出力
バス結合装置６ｃの下位階層入出力バス物理アドレス範
囲レジスタ２５に物理アドレス範囲４４ｃをそれぞれ設
定する。

【００５５】更に、システム初期化時、中央処理装置１
は、システムバス・入出力バス結合装置４の入出力バス
物理アドレス範囲レジスタ１５に物理アドレス範囲４４
ｄを設定する。

【００５６】更に、システム初期化時、中央処理装置１
は、プロセッサ９ａの物理アドレス範囲レジスタ３５に
物理アドレス範囲４５ａを、プロセッサ９ｂの物理アド
レス範囲レジスタ３５に物理アドレス範囲４５ｂを、プ
ロセッサ９ｃの物理アドレス範囲レジスタ３５に物理ア
ドレス範囲４５ｃをそれぞれ設定する。

【００５７】以上により、図１に示される階層バスは、
図５に示される物理アドレス範囲を持つように初期化さ
れたことになる。

【００５８】次に、図１５に示す動作に従って、集計処
理が行われる。中央処理装置１は、最終出力バッファ１
０１内の二次集計結果８２を空にする。即ち、二次集計
結果８２に含まれる二次集計レコードが１つも存在しな
い状態にする（ステップＳ０）。

【００５９】次に、中央処理装置１は、ディスク制御装
置７ａに対して磁気ディスク装置８ａ内のファイル６１
ａの先頭のブロックを物理アドレス範囲４６ａに対して
データ転送するよう指示する（ステップＳ１）。ディス
ク制御装置７ａは、磁気ディスク装置８ａからファイル
６１ａの内容を読み出し、入出力バス５ａに物理アドレ
ス範囲４６ａを指定してデータ転送要求を発行する。プ
ロセッサ９ａの入出力バス・ローカルバス結合装置３０
内の物理アドレス範囲レジスタ３５には、物理アドレス
範囲４６ａが割り付けられているので、プロセッサ９ａ
の入出力バス・ローカルバス結合装置はこの要求に応答
し、ディスク制御装置７ａからプロセッサ９ａへのデー
タ転送が行われる。プロセッサ９ａに転送されたデータ
は、ローカルメモリ３３内の入力バッファ３７ａに格納
される（ステップＳ２）。

【００６０】このとき、物理アドレス範囲４６ａは入出
力バス結合装置６ａ内の下位バスアドレス範囲レジスタ
の物理アドレス範囲に含まるので、入出力バス結合装置
６ａは、ディスク制御装置７ａのデータ転送要求には応
答しない。

【００６１】入力バッファ３７に格納されたデータは、
マイクロプロセッサ３２から見ると、ローカルアドレス
上のローカルアドレス範囲５６を持つため、マイクロプ
ロセッサ３２から直接に操作することが可能である。

【００６２】データ転送後、中央処理装置１は、プロセ
ッサ９ａの内部のマイクロプロセッサ３２に対して入力
バッファ３７ａに対する一次集計処理を指示する（ステ
ップＳ３）。

【００６３】マイクロプロセッサ３２は、入力バッファ
３７ａ内のデータに対して一次集計処理を行い、一次集
計結果を出力バッファ３８ａに出力する（ステップＳ
４）。

【００６４】図８に示されるブロック６２ａが転送され
た場合、出力バッファ３８ａの内容は、図９の一次集計
結果７２ａのようになる。図９に示されるように、一般
にブロック６２ａ内には、同一のキーフィールド６４を
持つレコードが複数存在するので、一次集計結果７２ａ
のサイズは、ブロック６２ａのサイズよりも小さくな
る。

【００６５】一次集計処理が完了すると、中央処理装置
１は、プロセッサ９ａ内部のＤＭＡコントローラ３６を
起動し、出力バッファ３８ａに含まれる一次集計結果７
２ａを主記憶装置２内部のバッファ１０ａに転送する
（ステップＳ５）。このとき、一次集計結果７２ａのサ
イズだけ、一次集計結果７２ａを転送すればよく、出力
バッファ３８ａ全体を転送する必要はない。

【００６６】ＤＭＡコントローラ３６は、主記憶装置２
上のバッファ１０ａの物理アドレス範囲４８ａを指定し
て入出力バス５ａにデータ転送要求を出す（ステップＳ
６）。入出力バス結合装置６ａの下位階層入出力バス物
理アドレス範囲レジスタ２５には、物理アドレス範囲４
４ａが設定されており、バッファ１０ａの物理アドレス
範囲４８ａが物理アドレス範囲４４ａに含まれないこと
から、入出力バス結合装置６ａの下位バスインタフェー
ス部２２はこの転送要求に対して応答し、転送されたデ
ータをバッファ２３に取り込む。

【００６７】入出力バス結合装置６ａは、入出力バス５
ｄに対して、主記憶装置２上のバッファ１０ａの物理ア
ドレス範囲４８ａを指定して入出力バス５ｄにデータ転
送要求を出す。システムバス・入出力バス結合装置４の
入出力バス物理アドレス範囲レジスタ１５には、物理ア
ドレス範囲４４ｄが設定されており、バッファ１０ａの
物理アドレス範囲４８ａが物理アドレス範囲４４ｄに含
まれないことから、システムバス・入出力バス結合装置
４の入出力バスインタフェース部１２は、この転送要求
に対して応答し、転送されたデータをバッファ１３に取
り込む。

【００６８】システムバス・入出力バス結合装置４は、
システムバス３に対して、主記憶装置２上のバッファ１
０ａの物理アドレス範囲４８ａを指定してシステムバス
３にデータ転送要求を出す。物理アドレス範囲４８ａ
は、主記憶装置２の物理アドレス範囲４３に含まれるの
で、主記憶装置２はこの転送要求に応答し、転送された
データをバッファ１０ａの物理アドレス範囲４８ａに格
納する。

【００６９】中央処理装置１は、バッファ１０ａの一次
集計結果と最終出力バッファ１０１内の二次集計結果８
２に対して二次集計処理を行い、二次集計結果８２を更
新する（ステップＳ７）。

【００７０】中央処理装置１は、図１５に示すように、
ステップＳ１〜Ｓ７の操作をファイル６１ａに含まれる
すべてのブロック６２ａ〜６２ｄに対する処理が終わる
まで繰り返す（ステップＳ８）。

【００７１】同様に、図１５に示される操作をファイル
６１ｂ、磁気ディスク装置８ｂ、ディスク制御装置７
ｂ、入出力バス５ａ、プロセッサ９ａ、入力バッファ３
７ｂ、出力バッファ３８ｂ、バッファ１０ｂに対して行
う。即ち、図１５に示される操作で、ファイル６１ａを
ファイル６１ｂに、磁気ディスク装置８ａを磁気ディス
ク装置８ｂに、ディスク制御装置７ａをディスク制御装
置７ｂに、入力バッファ３７ａを入力バッファ３７ｂ
に、出力バッファ３８ａを出力バッファ３８ｂにそれぞ
れ読み替えて行う。この操作は、待ち行列９１による排
他制御を行うことにより、図１５に示される操作と同時
に、並列的に行われてもよい。

【００７２】同様に、図１５に示される操作をファイル
６１ｃ、磁気ディスク装置８ｃ、ディスク制御装置７
ｃ、入出力バス５ｂ、プロセッサ９ｂ、バッファ１０ｃ
に対して行う。即ち、図１５に示される操作で、ファイ
ル６１ａをファイル６１ｃに、磁気ディスク装置８ａを
磁気ディスク装置８ｃに、ディスク制御装置７ａをディ
スク制御装置７ｃに、入出力バス５ａを入出力バス５ｂ
に、プロセッサ９ａをプロセッサ９ｂにそれぞれ読み替
えて行う。この操作は、待ち行列９１による排他制御を
行うことにより、図１５に示される操作と同時に、並列
的に行われてもよい。

【００７３】同様に、図１５に示される操作をファイル
６１ｄ、磁気ディスク装置８ｄ、ディスク制御装置７
ｄ、入出力バス５ｂ、プロセッサ９ｂ、入力バッファ３
７ｂ、出力バッファ３８ｂ、バッファ１０ｄに対して行
う。即ち、図１５に示される操作で、ファイル６１ａを
ファイル６１ｄに、磁気ディスク装置８ａを磁気ディス
ク装置８ｄに、ディスク制御装置７ａをディスク制御装
置７ｄに、入出力バス５ａを入出力バス５ｂに、プロセ
ッサ９ａをプロセッサ９ｂに、入力バッファ３７ａを入
力バッファ３７ｂに、出力バッファ３８ａを出力バッフ
ァ３８ｂにそれぞれ読み替えて行う。この操作は、待ち
行列９１による排他制御を行うことにより、図１５に示
される操作と同時に、並列的に行われてもよい。

【００７４】同様に、図１５に示される操作をファイル
６１ｅ、磁気ディスク装置８ｅ、ディスク制御装置７
ｅ、入出力バス５ｃ、プロセッサ９ｃ、バッファ１０ｅ
に対して行う。即ち、図１５に示される操作で、ファイ
ル６１ａをファイル６１ｅに、磁気ディスク装置８ａを
磁気ディスク装置８ｅに、ディスク制御装置７ａをディ
スク制御装置７ｅに、入出力バス５ａを入出力バス５ｃ
に、プロセッサ９ａをプロセッサ９ｃにそれぞれ読み替
えて行う。この操作は、待ち行列９１による排他制御を
行うことにより、図１５に示される操作と同時に、並列
的に行われてもよい。

【００７５】同様に、図１５に示される操作をファイル
６１ｆ、磁気ディスク装置８ｆ、ディスク制御装置７
ｆ、入出力バス５ｃ、プロセッサ９ｃ、入力バッファ３
７ｂ、出力バッファ３８ｂ、バッファ１０ｆに対して行
う。即ち、図１５に示される操作で、ファイル６１ａを
ファイル６１ｆに、磁気ディスク装置８ａを磁気ディス
ク装置８ｆに、ディスク制御装置７ａをディスク制御装
置７ｆに、入出力バス５ａを入出力バス５ｃに、プロセ
ッサ９ａをプロセッサ９ｃに、入力バッファ３７ａを入
力バッファ３７ｂに、出力バッファ３８ａを出力バッフ
ァ３８ｂにそれぞれ読み替えて行う。この操作は、待ち
行列９１による排他制御を行うことにより、図１５に示
される操作と同時に、並列的に行われてもよい。

【００７６】一般に、一次集計結果７２ａから７２ｄの
サイズは、ブロック６２ａ〜６２ｄのサイズよりも小さ
いため、本実施の形態におけるＤＭＡ転送によって主記
憶上のバッファ１０ａ〜１０ｆに転送されるデータの量
は、ブロック６２ａ〜６２ｄを直接転送する場合に比較
して小さくなる。即ち、一次集計結果列９２ａ〜９２ｆ
のサイズは、ファイル６１ａ〜６１ｆのサイズより小さ
くなる。従って、本実施の形態においては、入出力バス
５ｄ、システムバス・入出力バス結合装置４、システム
バス３、主記憶装置２に転送されるデータの量は、ファ
イル６１ａ〜６１ｆに含まれるブロックのすべてを主記
憶装置２に転送してから処理する場合に比べて小さい。
同様に、中央処理装置によって処理されるデータ量も、
ファイル６１ａ〜６１ｆに含まれるブロックのすべてを
主記憶装置２に転送してから処理する場合に比べて小さ
い。

【００７７】以上のように、本実施の形態によれば、階
層バスによって接続するデバイスの数を増やしても、増
加されたデバイスの数に見合ったデータ転送性能及びデ
ータ処理能力を得ることが可能になる。

【００７８】実施の形態２．以上の実施の形態では、プ
ロセッサ９ａ〜９ｃが入出力バス５ａ〜５ｃ上だけに接
続されているものとしたが、以下に述べるように、プロ
セッサ９ａ〜９ｃと入出力バス結合装置６ａ〜６ｃを一
体化することもでき、同様の効果を奏することができ
る。

【００７９】図１６は、本発明の実施の形態２を実現す
るためのシステム構成の一例である。図１６において、
１は中央処理装置、２は主記憶装置、３はシステムバ
ス、４はシステムバス・入出力バス結合装置、５ａ〜５
ｄは入出力バス、７ａ〜７ｆはディスク制御装置、８ａ
〜８ｅはディスク装置、６１ａ〜６１ｆはファイルであ
り、それぞれ、実施の形態１の対応する各装置と同様の
働きをなす。１０６ａ〜１０６ｃはプロセッサ付き入出
力バス結合装置である。９ａ〜９ｃはプロセッサであ
り、それぞれ、プロセッサ付き入出力バス結合装置１０
６ａ〜１０６ｃの内部に含まれる。

【００８０】図１７は、本実施の形態におけるプロセッ
サ付き入出力バス結合装置１０６ａの構成を示す図であ
る。入出力バス結合装置１０６ｂ，１０６ｃも、同じ構
成をとる。図において、５ｄは上位階層の入出力バス、
５ａは下位階層の入出力バスである。１０６ａはプロセ
ッサ付き入出力バス結合装置全体を指す。６ａはプロセ
ッサ付き入出力バス結合装置１０６ａに含まれる入出力
バス結合装置であり、実施の形態１の図３に示されるの
と同様の構造を持つ。３０ａ及び３０ｂはプロセッサ付
き入出力バス結合装置１０６ａに含まれる入出力バス・
ローカルバス結合装置であり、実施の形態１の図４に示
される入出力バス・ローカルバス結合装置３０と同一の
構造を持つ。３１はローカルバス、３２はマイクロプロ
セッサ、３３はローカルメモリ、３６はＤＭＡコントロ
ーラ、３７ａ，３７ｂはローカルメモリ上の入力バッフ
ァ、３８ａ，３８ｂはローカルメモリ上の出力バッファ
である。

【００８１】実施の形態２の動作は、実施の形態１とほ
ぼ同一であるため、実施の形態１との差異について示
す。実施の形態１では、プロセッサ９ａ〜９ｃの出力バ
ッファ３８ａ，３８ｂ上の一次集計結果を主記憶装置２
上のバッファ１０ａ〜１０ｆにＤＭＡ転送する際に、入
出力バス結合装置６ａ〜６ｃを経由していた。しかし、
実施の形態２においては、ローカルメモリ３３の接続さ
れているローカルバス３１は、図１７の入出力バス・ロ
ーカルバス結合装置３０ａを経由して、直接上位階層の
入出力バス５ａに接続されているため、この転送の際に
は、入出力バス結合装置６ａを経由することなく、入出
力バス・ローカルバス結合装置３０ａを経由してデータ
転送を行う。これ以外の動作、制御については、実施の
形態１と同様である。

【００８２】実施の形態３．実施の形態１では、入出力
デバイス上のデータは同一のバス階層に配置されたプロ
セッサで前処理した上、中央処理装置に送り出すとした
が、必要に応じて、異なる階層のプロセッサに送っても
よい。

【００８３】図１８は、実施の形態３を示すシステム構
成図である。図１８において、１は中央処理装置、２は
主記憶装置、３はシステムバス、４はシステムバス・入
出力バス結合装置、５ａ〜５ｄは入出力バス、６ａ〜６
ｃは入出力バス結合装置、９ａ〜９ｄはプロセッサ、１
０２ａ〜１０２ｄは入出力デバイスである。なお、主記
憶装置２上のバッファの配置、入出力デバイス１０２ａ
〜１０２ｄの内部構造については実施の形態１と同一で
あるため、図１８には図示していない。

【００８４】実施の形態１においては、入出力デバイス
の内容は同一の入出力バスに接続されているプロセッサ
に転送され、処理されていた。しかし、入出力デバイス
の内容の転送先は、同一の入出力バスに接続されている
プロセッサでなくてもよい。即ち、図１８において、入
出力デバイス１０２ａの内容を転送し、処理するプロセ
ッサは９ａでなくてもよく、異なる入出力バスに接続さ
れているプロセッサ９ｂ，９ｃ，９ｄに転送して処理し
てもよい。同様に、入出力デバイス１０２ｂ，１０２
ｃ，１０２ｄについても、処理するプロセッサは、プロ
セッサ９ａ，９ｂ，９ｃ，９ｄのいずれであってもよ
い。

【００８５】実施の形態４．実施の形態１においては、
入出力デバイスの内容はその入出力デバイスに対応する
特定のプロセッサに転送され処理されていた。しかし、
以下に述べるように、同一の入出力デバイスの内容を、
ブロックを単位として異なるプロセッサに転送して処理
してもよい。また、必要に応じて一部のブロックを主記
憶装置上のバッファに送り、中央処理装置上で一次集計
処理を行ってもよい。

【００８６】実施の形態４におけるシステム構成は、実
施の形態３のシステム構成を示した図１８と同一である
とする。図１９は、実施の形態４の集計処理を示す図で
ある。図１９において、６１ａ〜６１ｄはそれぞれ入出
力デバイス１０２ａ〜１０２ｄに含まれる磁気ディスク
装置に格納されているファイルである。７１ａ〜７１ｄ
は一次集計処理を示す。一次集計処理７１ａはプロセッ
サ９ａにて行われ、一次集計処理７１ｂはプロセッサ９
ｂにて行われ、一次集計処理７１ｃはプロセッサ９ｃに
て行われ、一次集計処理７１ｄはプロセッサ９ｄにて行
われるものとする。一次集計処理７１ｅは、中央処理装
置１上で行われるものとする。８１は二次集計処理を示
し、中央処理装置１上で行われるものとする。

【００８７】次に、動作について説明する。実施の形態
４では、ファイル６１ａの内容は、ブロック６２ａ〜６
２ｄ等を単位として、いずれのプロセッサまたは中央処
理装置上で実行される一次集計処理７１ａ〜７１ｅで処
理してもよい。例えば、ブロック６２ａは、プロセッサ
９ａに転送して一次集計処理７１ａを行うか、プロセッ
サ９ｂに転送して一次集計処理７１ｂを行うか、プロセ
ッサ９ｃに転送して一次集計処理７１ｃを行うか、プロ
セッサ９ｄに転送して一次集計処理７１ｄを行うか、あ
るいは、主記憶装置２に転送して中央処理装置１によっ
て一次集計処理７１ｅを行うか、いずれを選択してもよ
い。ブロック６２ｂ、ブロック６２ｃ等についても同様
に、個々のブロックについて独立に転送先を任意に選択
してよく、それぞれの一次集計処理が行われるプロセッ
サまたは中央処理装置が異なっていてもよい。

【００８８】なお、本実施の形態４では、すべてのファ
イルのブロックをどのプロセッサに転送してもよいとし
たが、ハードウェア上の制限、転送効率や実行時の負荷
状態に応じて、転送先のプロセッサを制限してもよい。

【００８９】実施の形態５．実施の形態１では、一次集
計結果が生成される毎に主記憶装置にＤＭＡ転送すると
したが、以下に述べるように、プロセッサ内部で二次集
計処理まで行ってもよい。

【００９０】実施の形態５におけるシステム構成及びシ
ステム初期化手順は、実施の形態１と同一であり、実施
の形態５の動作のうち、実施の形態１と異なる部分につ
いて示す。

【００９１】図２０は、実施の形態５における集計処理
を示す図である。６１ａ〜６１ｆはファイルである。８
１ａ〜８１ｆは二次集計処理である。８２ａ〜８２ｆは
二次集計結果である。実施の形態１においては、プロセ
ッサ９ａにおいて一次集計処理７１ａを行うと、各ブロ
ック６２ａ〜６２ｄの一次集計結果７２ａ〜７２ｄをそ
のまま主記憶装置２上のバッファ１０ａに転送して処理
し、中央処理装置１によって二次集計処理を行った。実
施の形態５では、一次集計結果７２ａ〜７２ｄに対し
て、更にプロセッサ９ａにおいて二次集計処理８１ａま
で行う。二次集計処理８１ａの結果得られた二次集計結
果８２ａは、プロセッサ９ａ内の出力バッファに格納さ
れ、ＤＭＡ転送によって主記憶装置２上のバッファ１０
ａに送られる。以降の処理は、実施の形態１と同様であ
る。

【００９２】図２１は、実施の形態５の動作を示すフロ
ーチャートである。中央処理装置１は、最終出力バッフ
ァ１０１内の二次集計結果８２を空にする。即ち、二次
集計結果８２に含まれる二次集計レコードが１つも存在
しない状態にする（ステップＳ１００）。

【００９３】次に、中央処理装置１は、ディスク制御装
置７ａに対して磁気ディスク装置８ａ内のファイル６１
ａの先頭のブロックを物理アドレス範囲４６ａに対して
データ転送するよう指示する（ステップＳ１０１）。デ
ィスク制御装置７ａは、磁気ディスク装置８ａからファ
イル６１ａの内容を読み出し、そのデータは、ローカル
メモリ３３内の入力バッファ３７ａに格納される（ステ
ップＳ１０２）。

【００９４】データ転送後、中央処理装置１は、プロセ
ッサ９ａの内部のマイクロプロセッサ３２に対して入力
バッファ３７ａに対する一次集計処理及び二次集計処理
を指示する（ステップＳ１０３）。

【００９５】マイクロプロセッサ３２は、入力バッファ
３７ａ内のデータに対して一次集計処理及び二次集計処
理を行い、二次集計結果を出力バッファ３８ａに出力す
る（ステップＳ１０４）。

【００９６】中央処理装置１は、プロセッサ９ａ内部の
ＤＭＡコントローラ３６を起動し、出力バッファ３８ａ
に含まれる二次集計結果８２ａを主記憶装置２内部のバ
ッファ１０ａに転送する（ステップＳ１０５）。このと
き、二次集計結果８２ａのサイズだけ、二次集計結果８
２ａを転送すればよく、出力バッファ３８ａ全体を転送
する必要はない。

【００９７】ＤＭＡコントローラ３６は、主記憶装置２
上のバッファ１０ａの物理アドレス範囲４８ａを指定し
てデータ転送する（ステップＳ１０６）。

【００９８】中央処理装置１は、バッファ１０ａの二次
集計結果と最終出力バッファ１０１内の二次集計結果８
２に対して二次集計処理を行い、二次集計結果８２を更
新する（ステップＳ１０７）。

【００９９】中央処理装置１は、ステップＳ１０１〜Ｓ
１０７の操作を、ファイル６１ａに含まれるすべてのブ
ロック６２ａ〜６２ｄに対する処理が終わるまで繰り返
す（ステップＳ１０８）。

【０１００】実施の形態１と同様に、図２１の動作は、
複数のプロセッサ９ａ〜９ｃにて同時、並列的に動作し
てもよい。

【０１０１】なお、実施の形態５において、二次集計処
理を階層的に実行してもよい。図２２は、複数のプロセ
ッサを用いて階層的に二次集計処理を実行する例であ
る。８１ａ〜８１ｆは下位層の二次集計処理であり、８
１ｇ，８１ｈは上位層の二次集計処理であり、それぞれ
異なるプロセッサまたは同一のプロセッサにて実行され
る。

【０１０２】以上のように、実施の形態１〜５に係るデ
ータ処理装置は、階層バスの各階層にプロセッサを配置
し、階層バス内に接続されている入出力デバイスからこ
れらのプロセッサの一部、あるいは、全部に対して主記
憶装置を介在せずに、データを転送するとともに、これ
らのプロセッサでデータの前処理を行い、これらのプロ
セッサで前処理された処理結果を主記憶装置に転送する
ことを特徴とする。

【０１０３】また、上記データ処理装置は、階層バス内
に接続されている入出力デバイスから階層バス内に配置
されているプロセッサを経由せずに、主記憶装置へデー
タを転送することを特徴とする。

【０１０４】また、図示しないが、実施の形態１〜５に
係るデータ処理装置において、前述したデータの転送方
向と逆方向にデータを転送してもよい。即ち、階層バス
の各階層のすべてまたは一部にプロセッサを配置し、主
記憶装置からこれらのプロセッサにデータを転送すると
ともに、これらのプロセッサでデータの処理を行い、こ
れらのプロセッサで処理された処理結果をプロセッサか
ら階層バス内に接続されている入出力デバイスの一部ま
たは全部に対して主記憶装置を介在せずに、データを転
送することも可能である。

【０１０５】また、上記データ処理装置は、主記憶装置
から階層バス内に配置されているプロセッサを経由せず
に、階層バス内に接続されている入出力デバイスへデー
タを転送することも可能である。

【０１０６】このように、階層バスの各階層の一部また
はすべてのプロセッサを配置し、そのプロセッサにおい
て入出力デバイスへ送るデータを処理することにより、
階層バスの上位階層に流れるデータ転送量を削減し、更
に、中央処理装置によるデータ処理量を削減することに
より、階層バスによる入出力デバイスの数の拡大に見合
った転送速度性能及び処理速度性能を得ることができ
る。

【０１０７】なお、以上の実施の形態１〜５において
は、処理の一例として選択・射影処理を伴う集計処理を
例としたが、前処理によってデータ量を減らすことので
きる処理であれば、いかなる処理であっても適用可能で
ある。そのような例として、特定の条件を満たすデータ
の数のカウント、データの最大値の検索、データの最小
値の検索などがあり、更に、これらの処理を組み合わせ
たより複雑な処理であっても、本発明は適用可能であ
る。

【０１０８】また、以上の実施の形態１〜５において
は、処理の一例として、選択・射影処理を伴う集計処理
を例としたが、これらのうち一部の処理の組み合せから
なる処理であっても、本発明は適用可能である。即ち、
選択処理、射影処理、集計処理のうち１つまたは２つの
処理の組み合せであっても、本実施の形態の一部の処理
だけを行うことによって、容易に適用可能である。

【０１０９】なお、以上の実施の形態１〜５において
は、プロセッサでの処理結果を直接主記憶装置に転送す
るものとしたが、プロセッサでの処理結果を一時的に入
出力デバイスに書き戻し、その後、処理を続行してもよ
い。

【０１１０】なお、以上の実施の形態１〜５において
は、二次集計処理を中央処理装置１で行うものとした
が、二次集計処理をいずれかのプロセッサにおいて行っ
てもよい。一般に、集計処理以外の場合でも、データ量
を削減した後の処理を中央処理装置１でなく、いずれか
のプロセッサで行ってもよい。

【０１１１】なお、以上の実施の形態１〜５において
は、ディスク制御装置に接続されている磁気ディスク装
置の数を１としたが、複数の磁気ディスク装置が１個の
ディスク制御装置に接続されていてもよい。

【０１１２】また、以上の実施の形態１〜５において
は、磁気ディスク装置内に存在するファイルの数を１と
したが、複数のファイルが１個の磁気ディスク装置内に
存在していてもよい。

【０１１３】また、以上の実施の形態１〜５において
は、１本の入出力バスに接続されているプロセッサの数
を１としたが、プロセッサの数は複数であってもよい。

【０１１４】また、以上の実施の形態１〜５において
は、ファイルに対応する入力バッファは入出力デバイス
の数と同数としたが、ファイルあたり複数のバッファを
用意して、いわゆるダブルバッファリング制御などを行
ってもよい。

【０１１５】また、以上の実施の形態１〜５において
は、一次集計結果を格納する出力バッファは入出力デバ
イスの数と同数としたが、複数のバッファを用意して、
いわゆるダブルバッファリング制御などを行ってもよ
い。

【０１１６】また、以上の実施の形態１〜５において
は、主記憶装置２上のバッファ１０ａ〜１０ｆは入出力
デバイスの数と同数としたが、バッファの数は１であっ
ても、複数であっても、適当な排他制御を行うことによ
って本実施の形態と同様の効果を奏することができる。

【０１１７】また、以上の実施の形態１〜５において
は、プロセッサは入出力デバイスに接続されるものとし
たが、システムバスに直接接続されていてもよい。

【０１１８】また、以上の実施の形態１〜５において
は、システムバスと入出力バスが異なる種類のバスであ
る場合を例としたが、システムバスと入出力バスが同一
の種類の制御手順によって制御される同種のバスであっ
てもよい。

【０１１９】また、以上の実施の形態１〜５において
は、入出力バスがすべて同一の種類である場合を例とし
たが、異なる制御手順によって制御される入出力バスが
混在していても、適切なバス接続装置を用意することに
よって、本実施の形態と同様の効果を奏することができ
る。

【０１２０】また、以上の実施の形態１〜５において
は、入出力デバイスとして磁気ディスク装置とそれを制
御するディスク制御装置を例としたが、磁気テープ装
置、半導体ディスク装置等、いかなる記憶装置であって
も構わない。また、通信回線を介したネットワークやネ
ットワークファイルシステムなどを介在しても構わな
い。

【０１２１】また、以上の実施の形態１〜５において
は、システムバスに接続される中央処理装置１の数を１
としたが、中央処理装置１の数は複数であってもよい。

【０１２２】また、以上の実施の形態１〜５において
は、ファイルの転送開始やＤＭＡ転送の開始を中央処理
装置が指示する場合を例としたが、プロセッサ内のマイ
クロプロセッサが指示してもよい。

【０１２３】

【発明の効果】本発明によれば、階層バスの各階層の一
部またはすべてのプロセッサを配置し、そのプロセッサ
において入出力デバイスから送られるデータを処理する
ことにより、階層バスの上位階層に流れるデータ転送量
を削減し、更に、中央処理装置によるデータ処理量を削
減することにより、階層バスによる入出力デバイスの数
の拡大に見合った転送速度性能及び処理速度性能を得る
ことができる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１を示すシステム構成
図である。

【図２】 この発明の実施の形態１におけるシステムバ
ス・入出力バス結合装置の構成図である。

【図３】 この発明の実施の形態１における入出力バス
結合装置の構成図である。

【図４】 この発明の実施の形態１におけるプロセッサ
の構成図である。

【図５】 この発明の実施の形態１における物理アドレ
ス空間上のアドレス配置を示す図である。

【図６】 この発明の実施の形態１におけるプロセッサ
におけるアドレス変換を示す図である。

【図７】 この発明の実施の形態１におけるファイルの
構成を示す図である。

【図８】 この発明の実施の形態１におけるファイルを
構成するブロックの構成を示す図である。

【図９】 この発明の実施の形態１における一次集計処
理の一例とそれによって生成される一次集計結果を示す
図である。

【図１０】 この発明の実施の形態１における一次集計
処理の内部構造を示す図である。

【図１１】 この発明の実施の形態１における選択・射
影処理の一例とそれによって生成される選択・射影結果
を示す図である。

【図１２】 この発明の実施の形態１におけるブロック
集計処理の一例とそれによって生成される一次集計結果
を示す図である。

【図１３】 この発明の実施の形態１における二次集計
処理の一例とそれによって生成される二次集計結果を示
す図である。

【図１４】 この発明の実施の形態１における集計処理
を示す図である。

【図１５】 この発明の実施の形態１における動作を示
すフローチャート図である。

【図１６】 この発明の実施の形態２を示すシステム構
成図である。

【図１７】 この発明の実施の形態２におけるプロセッ
サ付き入出力バス結合装置の構成図である。

【図１８】 この発明の実施の形態３を示すシステム構
成図である。

【図１９】 この発明の実施の形態４における集計処理
を示す図である。

【図２０】 この発明の実施の形態５における集計処理
を示す図である。

【図２１】 この発明の実施の形態５における動作を示
すフローチャート図である。

【図２２】 この発明の実施の形態５における階層的集
計処理を示す図である。

【図２３】 従来例のシステム構成図である。

【符号の説明】

１ 中央処理装置、２ 主記憶装置、３ システムバ
ス、４ システムバス・入出力バス結合装置、５ａ〜５
ｃ 入出力バス、６ａ〜６ｃ 入出力バス結合装置、７
ａ〜７ｆ ディスク制御装置、８ａ〜８ｆ 磁気ディス
ク装置、９ａ〜９ｃ プロセッサ、１０ａ〜１０ｆ バ
ッファ、６１ａ〜６１ｆ ファイル、１０１ 最終出力
バッファ、１０２ａ〜１０２ｆ 入出力デバイス。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 12/00,13/36,15/16 G06F 15/173,15/177,17/00

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 階層化されて接続された上位バスと複数
   の下位バスと、 上位バスに接続された記憶装置と、複数の 下位バスにそれぞれ接続され、データを記憶する
   複数のデバイスと、複数の 下位バスにそれぞれ接続され、下位バスを介して
   デバイスからデータを受け取り、受け取ったデータの一
   部を抽出し、抽出したデータを上位バスを介して記憶装
   置へ転送する複数のプロセッサと、 上位バスに接続され、記憶装置に記憶されたデータを処
   理する処理装置とを備え、 上記デバイスは、記憶したデータを所定のサイズのブロ
   ックに分割し、分割した個々のブロックについて独立に
   上記記憶装置と上記複数のプロセッサとの中からいずれ
   かを転送先として選択して、選択した転送先へそのブロ
   ックを転送し、 上記転送先となったプロセッサは、転送されたブロック
   に対してデータの一次集計処理を実行することによりデ
   バイスから受け取ったデータの量を削減した一次集計結
   果を求めて記憶装置へ転送し、 上記処理装置は、デバイスにより記憶装置が転送先とし
   て選択された場合には、記憶装置に転送されたブロック
   に対してデータの一次集計処理を実行することによりデ
   バイスから受け取ったデータの量を削減して一時集計結
   果を求めるとともに、求めた一次集計結果と各プロセッ
   サから転送された一次集計結果とに対してデータの二次
   集計処理を実行することにより、データの量を削減した
   二次集計結果を求めることを特徴とするデータ処理装
   置。
2. 【請求項２】 上記プロセッサは、データ数をカウント
   することによりデバイスから受け取ったデータの量を削
   減して記憶装置へ転送することを特徴とする請求項１記
   載のデータ処理装置。
3. 【請求項３】 上記プロセッサは、データの最大値を抽
   出することによりデバイスから受け取ったデータの量を
   削減して記憶装置へ転送することを特徴とする請求項１
   記載のデータ処理装置。
4. 【請求項４】 上記プロセッサは、データの最小値を抽
   出することによりデバイスから受け取ったデータの量を
   削減して記憶装置へ転送することを特徴とす る請求項１
   記載のデータ処理装置。
5. 【請求項５】 上記データ処理装置は、更に、上位バス
   と下位バスの間に上位バスと下位バスとを接続するバス
   結合装置を備え、上記プロセッサは、バス結合装置と一
   体化されていることを特徴とする請求項１記載のデータ
   処理装置。