JP3261755B2 - 準同期検波復調部 - Google Patents
準同期検波復調部Info
- Publication number
- JP3261755B2 JP3261755B2 JP23395792A JP23395792A JP3261755B2 JP 3261755 B2 JP3261755 B2 JP 3261755B2 JP 23395792 A JP23395792 A JP 23395792A JP 23395792 A JP23395792 A JP 23395792A JP 3261755 B2 JP3261755 B2 JP 3261755B2
- Authority
- JP
- Japan
- Prior art keywords
- qch
- ich
- control signal
- error
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、デイジタル無線装置に
使用する準同期検波復調部、特に直交度補正に関するも
のである。
使用する準同期検波復調部、特に直交度補正に関するも
のである。
【０００２】準同期検波は復調部のデイジタル化に極め
て有効な技術であり、一部の変復調部（４PSK 復調部
等) で実用化されている。この場合、変調方式が4PSKで
ある為に直交度の誤差は余り問題でなく、直交度の補正
が行われることは殆どない。
て有効な技術であり、一部の変復調部（４PSK 復調部
等) で実用化されている。この場合、変調方式が4PSKで
ある為に直交度の誤差は余り問題でなく、直交度の補正
が行われることは殆どない。
【０００３】しかし、多値変調方式の変復調部において
は、直交度の誤差が大きくなると誤り率が劣化するの
で、直交度の補正をおこなって回線品質の劣化の防止を
図ることが必要である。
は、直交度の誤差が大きくなると誤り率が劣化するの
で、直交度の補正をおこなって回線品質の劣化の防止を
図ることが必要である。
【０００４】
【従来の技術】図４は従来例の構成図、図５は図４中の
位相回転部分の要部構成図、図６は図４中のトランスバ
ーサル等化部分の要部構成図、図７は図４中のデイジタ
ル電圧制御発振器の要部構成図である。
位相回転部分の要部構成図、図６は図４中のトランスバ
ーサル等化部分の要部構成図、図７は図４中のデイジタ
ル電圧制御発振器の要部構成図である。
【０００５】以下、図５〜図７を参照して図４の動作を
説明するが、説明の簡単の為に直交変調波は16QAM 波と
する。先ず、図４に示す様に、中間周波数帯の16QAM 波
がハイブリット10を介して検波器11, 13に入力する。こ
れらの検波器には、90度ハイブリッド15を介して相互に
位相が90度, 異なる発振器17のキャリア（復調側キャリ
ア）も加えられているので、16QAM 波からIch, Qchのベ
ースバンド信号が取り出され、低域通過フイルタ12, 14
を介してアナログ/ デイジタル変換器2a, 2bに入力す
る。なお、上記の復調側キャリアは図示しない変調側キ
ャリアとは非同期状態にある。
説明するが、説明の簡単の為に直交変調波は16QAM 波と
する。先ず、図４に示す様に、中間周波数帯の16QAM 波
がハイブリット10を介して検波器11, 13に入力する。こ
れらの検波器には、90度ハイブリッド15を介して相互に
位相が90度, 異なる発振器17のキャリア（復調側キャリ
ア）も加えられているので、16QAM 波からIch, Qchのベ
ースバンド信号が取り出され、低域通過フイルタ12, 14
を介してアナログ/ デイジタル変換器2a, 2bに入力す
る。なお、上記の復調側キャリアは図示しない変調側キ
ャリアとは非同期状態にある。
【０００６】さて、アナログ/ デイジタル変換器2a, 2b
は、Ich, Qchのアナログ信号を、例えば、８ビットのIc
h, Qchのデイジタル信号に変換して位相回転部分15を介
してトランスバーサル等化部分４に送出する。
は、Ich, Qchのアナログ信号を、例えば、８ビットのIc
h, Qchのデイジタル信号に変換して位相回転部分15を介
してトランスバーサル等化部分４に送出する。
【０００７】トランスバーサル等化部分は、図６に示す
様に同相フイルタ部分41, 44と直交フイルタ部分42, 43
と加算部分45,46 などから構成されているが、フイルタ
特性を変化させて( 後述する) 入力したIch, Qchのデイ
ジタル信号を等化し、ビットD0( 極性ビット) とビット
D1を有効データとして外部に送出すると共に、ビットD0
とビットD2（誤差信号でE1と示す) を検波器51に送出す
る。
様に同相フイルタ部分41, 44と直交フイルタ部分42, 43
と加算部分45,46 などから構成されているが、フイルタ
特性を変化させて( 後述する) 入力したIch, Qchのデイ
ジタル信号を等化し、ビットD0( 極性ビット) とビット
D1を有効データとして外部に送出すると共に、ビットD0
とビットD2（誤差信号でE1と示す) を検波器51に送出す
る。
【０００８】検波器51は、Ich のビットD0( 以下,Di と
省略する) とQch の誤差信号E1( 以下,Eq と省略する)
の排他的論理和演算（相関演算）、または Ei と Dq と
の排他的論理和演算のうちの何れか一方の排他的論理演
算を求め、低域通過フイルタ52を介してデイジタル電圧
制御発振器(D-VCO) 53に送出する。
省略する) とQch の誤差信号E1( 以下,Eq と省略する)
の排他的論理和演算（相関演算）、または Ei と Dq と
の排他的論理和演算のうちの何れか一方の排他的論理演
算を求め、低域通過フイルタ52を介してデイジタル電圧
制御発振器(D-VCO) 53に送出する。
【０００９】デイジタル電圧制御発振器は、図７に示す
様な構成になっているので、低域通過フイルタを通過し
た検波器の出力は、遅延部分531 でT だけ遅延された
後、排他的論理和部分532 に印加される。ここには、前
回までの加算値も印加されているので累積加算されてRO
M 534 にアドレスとして加えられる。
様な構成になっているので、低域通過フイルタを通過し
た検波器の出力は、遅延部分531 でT だけ遅延された
後、排他的論理和部分532 に印加される。ここには、前
回までの加算値も印加されているので累積加算されてRO
M 534 にアドレスとして加えられる。
【００１０】ROM には様々な累積加算値に対応するsin
θ, cos θの値が格納されているので、排他的論理和部
分532 の出力値に対応するsin θ, cos θの値が読み出
されて位相回転部分３に送出される。なお、対応するsi
n θ, cos θの値が変調側キャリアと復調側キャリアと
の位相差に対応する。
θ, cos θの値が格納されているので、排他的論理和部
分532 の出力値に対応するsin θ, cos θの値が読み出
されて位相回転部分３に送出される。なお、対応するsi
n θ, cos θの値が変調側キャリアと復調側キャリアと
の位相差に対応する。
【００１１】位相回転部分３は図５に示す様に、乗算部
分31, 32, 36, 37と排他的論理和部分38, 39で構成され
ているので、例えば、乗算部分31, 36でIch, Qchのデイ
ジタル信号にcos(−θ),sin(−θ) の値をそれぞれ乗算
した後、排他論理和部分38で排他的論理和を取る回転演
算を行って、変調側キャリアと同期状態の復調キャリア
で検波した時に得られるIch のデイジタル信号を求めて
いる。
分31, 32, 36, 37と排他的論理和部分38, 39で構成され
ているので、例えば、乗算部分31, 36でIch, Qchのデイ
ジタル信号にcos(−θ),sin(−θ) の値をそれぞれ乗算
した後、排他論理和部分38で排他的論理和を取る回転演
算を行って、変調側キャリアと同期状態の復調キャリア
で検波した時に得られるIch のデイジタル信号を求めて
いる。
【００１２】ここで、図４中の可変コンデンサ16は、直
交度の初期設定用コンデンサで、信号点配置をCRT ( 図
示せず) に表示して定位置になる様に可変コンデンサを
調整する。その後の補正は上記のトランスバーサル等化
部分４の直交フイルタ部分（図６の42, 43) を用いる
が、これらのフイルタ部分の制御は Ei と Dq の排他的
論理和演算、または Di と Eq の排他的論理和演算した
ものを用いて自動的に行っている。
交度の初期設定用コンデンサで、信号点配置をCRT ( 図
示せず) に表示して定位置になる様に可変コンデンサを
調整する。その後の補正は上記のトランスバーサル等化
部分４の直交フイルタ部分（図６の42, 43) を用いる
が、これらのフイルタ部分の制御は Ei と Dq の排他的
論理和演算、または Di と Eq の排他的論理和演算した
ものを用いて自動的に行っている。
【００１３】なお、検波器51でも Ei と Dq の排他的論
理和演算、または Di と Eq の排他的論理和演算を行っ
たものを使用しているので、検波器が Ei と Dq を使用
する時はトランスバーサル等化部分は Di と Eq を使用
し、検波器が Di と Eq を使用する時はトランスバーサ
ル等化部分は Ei と Dq を使用して重複使用を避けてい
る。
理和演算、または Di と Eq の排他的論理和演算を行っ
たものを使用しているので、検波器が Ei と Dq を使用
する時はトランスバーサル等化部分は Di と Eq を使用
し、検波器が Di と Eq を使用する時はトランスバーサ
ル等化部分は Ei と Dq を使用して重複使用を避けてい
る。
【００１４】
【発明が解決しようとする課題】図８は問題点の説明図
である。図において、変調部のベースバンド入力を( I,
Q )、復調部のミキサ出力を（i2, q2) 、等化器出力を
(I1, Q1)とする。但し、(I, Q), (i2, q2), (I1, Q1)は
キャリア位相平面上の信号点の座標を表す。
である。図において、変調部のベースバンド入力を( I,
Q )、復調部のミキサ出力を（i2, q2) 、等化器出力を
(I1, Q1)とする。但し、(I, Q), (i2, q2), (I1, Q1)は
キャリア位相平面上の信号点の座標を表す。
【００１５】ここで、θ＝ω1 −ω2 とすれば復調復調
過程は(1) 式で表される。なお、ω 1 は変調キャリア角
周波数、ω2 復調調キャリア角周波数とする。
過程は(1) 式で表される。なお、ω 1 は変調キャリア角
周波数、ω2 復調調キャリア角周波数とする。
【００１６】
【数１】 今、キャリア再生の制御を Ei と Dq との排他的論理和
と仮定し、直交度誤差を xm ( 変調器),xd (復調器) と
すれば、直交度誤差によるチャネル間の干渉は変調器
側、復調器側それぞれ I tan xm , i2tan xdで表され、
復調器ミキサ出力時の信号点は(2) 式の様に表される。
と仮定し、直交度誤差を xm ( 変調器),xd (復調器) と
すれば、直交度誤差によるチャネル間の干渉は変調器
側、復調器側それぞれ I tan xm , i2tan xdで表され、
復調器ミキサ出力時の信号点は(2) 式の様に表される。
【００１７】
【数２】 上記の (3)式のうち、左から３番目の部分は変調部の直
交度誤差による信号点の座標誤差、４番目と５番目の積
の部分は位相回転部分の位相回転と復調部の直交度誤差
による信号点の座標誤差で、直交度誤差と位相回転部分
の動作により、左から３〜５番目の部分が付加された。
交度誤差による信号点の座標誤差、４番目と５番目の積
の部分は位相回転部分の位相回転と復調部の直交度誤差
による信号点の座標誤差で、直交度誤差と位相回転部分
の動作により、左から３〜５番目の部分が付加された。
【００１８】ここで、(1) 式に示す様に、復調側の誤差
信号に時々刻々変化するθが入ってくる（位相回転部分
を通過した為に付加された）ので、直交度誤差の補正が
できないと云う問題がある。
信号に時々刻々変化するθが入ってくる（位相回転部分
を通過した為に付加された）ので、直交度誤差の補正が
できないと云う問題がある。
【００１９】これは、位相回転部分での位相回転後にト
ランスバーサル等化部分を配置し、誤差信号を逆回転処
理せずそのまま制御信号として使用する為である。な
お、変調部の直交度誤差はθが付加されないので補正可
能である。
ランスバーサル等化部分を配置し、誤差信号を逆回転処
理せずそのまま制御信号として使用する為である。な
お、変調部の直交度誤差はθが付加されないので補正可
能である。
【００２０】本発明は、直交度誤差を最小にして、回線
品質の劣化の防止を図ることを目的とする。
品質の劣化の防止を図ることを目的とする。
【００２１】
【課題を解決するための手段】図１は本発明の原理説明
図である。１は入力した直交変調波を２分岐して得たIc
h, Qchの変調波を、印加した変調側キャリアと非同期の
復調側キャリアを、90度ハイブリッドで分岐して得たIc
h用, Qch 用キャリアを用いて検波し、Ich, Qchのベー
スバンド信号を取り出す直交検波部分で、2a, 2bはIch,
Qchのベースバンド信号をIch, Qchのデイジタル信号に
変換する第１，第２のアナログ/ デイジタル変換部分で
ある。
図である。１は入力した直交変調波を２分岐して得たIc
h, Qchの変調波を、印加した変調側キャリアと非同期の
復調側キャリアを、90度ハイブリッドで分岐して得たIc
h用, Qch 用キャリアを用いて検波し、Ich, Qchのベー
スバンド信号を取り出す直交検波部分で、2a, 2bはIch,
Qchのベースバンド信号をIch, Qchのデイジタル信号に
変換する第１，第２のアナログ/ デイジタル変換部分で
ある。
【００２２】３は印加した制御信号を用いて、入力した
Ich, Qchのデイジタル信号に対して位相回転演算を行っ
てIch, Qchの復調データを取り出す位相回転部分、４は
位相回転部分の出力を等化して得たIch, Qchの等化デー
タのうちの有効データおよび、極性ビットと誤差信号を
送出するトランスバーサル等化部分である。
Ich, Qchのデイジタル信号に対して位相回転演算を行っ
てIch, Qchの復調データを取り出す位相回転部分、４は
位相回転部分の出力を等化して得たIch, Qchの等化デー
タのうちの有効データおよび、極性ビットと誤差信号を
送出するトランスバーサル等化部分である。
【００２３】５は入力したIch の極性ビットとQch の誤
差信号との排他的論理和、またはQch の極性ビットとIc
h の誤差信号の排他的論理和のうち、何れか一方の排他
的論理和を累積加算して、変調側キャリアと復調側キャ
リアの周波数差に対応する周波数を持ち、位相が相互に
90度異なる該制御信号を生成する制御信号生成部分であ
る。
差信号との排他的論理和、またはQch の極性ビットとIc
h の誤差信号の排他的論理和のうち、何れか一方の排他
的論理和を累積加算して、変調側キャリアと復調側キャ
リアの周波数差に対応する周波数を持ち、位相が相互に
90度異なる該制御信号を生成する制御信号生成部分であ
る。
【００２４】６は制御信号生成部分からの制御信号を用
いて、トランスバーサル等化部分からのIch, Qchの誤差
信号に対して位相逆回転演算を行ってIch, Qchの逆回転
誤差信号を取り出した後、更に該Ich, Qchのデイジタル
信号との排他的論理和を取って可変容量制御信号を生成
する制御部分である。７は90度ハイブリッドで分岐して
得たIch 用, Qch 用キャリアのうち、何れか一方のキャ
リアの位相を、印加する可変容量制御信号に対応して容
量値を制御する可変容量素子である。
いて、トランスバーサル等化部分からのIch, Qchの誤差
信号に対して位相逆回転演算を行ってIch, Qchの逆回転
誤差信号を取り出した後、更に該Ich, Qchのデイジタル
信号との排他的論理和を取って可変容量制御信号を生成
する制御部分である。７は90度ハイブリッドで分岐して
得たIch 用, Qch 用キャリアのうち、何れか一方のキャ
リアの位相を、印加する可変容量制御信号に対応して容
量値を制御する可変容量素子である。
【００２５】
【作用】本発明は、制御部分と可変容量素子とを設け
る。制御部分では、第１，第２のアナログ／デイジタル
変換部分から出力されるIch, Qchのデイジタル信号（位
相回転による影響を受けていない）と、内部で位相逆回
転処理したQch, Ichの逆回転誤差信号との排他的論理和
演算( 相関演算) を行った後、積分して電圧値を求め
る。
る。制御部分では、第１，第２のアナログ／デイジタル
変換部分から出力されるIch, Qchのデイジタル信号（位
相回転による影響を受けていない）と、内部で位相逆回
転処理したQch, Ichの逆回転誤差信号との排他的論理和
演算( 相関演算) を行った後、積分して電圧値を求め
る。
【００２６】そして、この電圧値を可変容量制御信号と
して、復調側キャリアの位相を制御する可変容量素子に
印加することで補正ループを構成し、直交度誤差が最小
となる様に制御する。
して、復調側キャリアの位相を制御する可変容量素子に
印加することで補正ループを構成し、直交度誤差が最小
となる様に制御する。
【００２７】以下、(4) 式を用いて本発明の原理を詳細
に説明する（図８参照）。(4) 式の左から３番目の部分
と４番目，５番目の部分は誤差信号であるから、これを
下記により(i1, q1 ) 軸上と (i2, q2) 軸上の位置に対
応させる。
に説明する（図８参照）。(4) 式の左から３番目の部分
と４番目，５番目の部分は誤差信号であるから、これを
下記により(i1, q1 ) 軸上と (i2, q2) 軸上の位置に対
応させる。
【００２８】
【数３】 が得られる。即ち、本発明の構成にすることにより、
(5) 式がハード的に実現可能となるので、復調部の直交
度の誤差が得られ、これが最小となる様に制御すること
が可能となる。
(5) 式がハード的に実現可能となるので、復調部の直交
度の誤差が得られ、これが最小となる様に制御すること
が可能となる。
【００２９】
【実施例】図２は本発明の実施例の構成図、図３は図２
中の制御部分の構成図で、(a) はメモリと排他的論理和
部分を使用する場合、(b) は(a) のメモリと同一機能の
ハードウエアと排他的論理和部分とを使用する場合であ
る。
中の制御部分の構成図で、(a) はメモリと排他的論理和
部分を使用する場合、(b) は(a) のメモリと同一機能の
ハードウエアと排他的論理和部分とを使用する場合であ
る。
【００３０】以下、図３を参照して図２の動作を説明す
るが、上記で詳細説明した部分については概略説明し、
本発明の部分を詳細説明する。なお、全図を通じて同一
符号は同一対象物を示す。
るが、上記で詳細説明した部分については概略説明し、
本発明の部分を詳細説明する。なお、全図を通じて同一
符号は同一対象物を示す。
【００３１】先ず、中間周波数帯の16QAM 波が、ハイブ
リット10を介して検波器11, 13に入力する。これらの検
波器には、90度ハイブリッド15を介して発振器17のキャ
リアも加えられているので、16QAM 波からIch, Qchのベ
ースバンド信号が取り出され、低域通過フイルタ12, 14
を介して第１，第２のアナログ/ デイジタル変換器2a,
2bに加える。
リット10を介して検波器11, 13に入力する。これらの検
波器には、90度ハイブリッド15を介して発振器17のキャ
リアも加えられているので、16QAM 波からIch, Qchのベ
ースバンド信号が取り出され、低域通過フイルタ12, 14
を介して第１，第２のアナログ/ デイジタル変換器2a,
2bに加える。
【００３２】アナログ/ デイジタル変換器2a, 2bは、Ic
h, Qchのデイジタル信号に変換して位相回転部分３に加
える。位相回転部分は、図５に示す様に、入力したIch,
Qchのデイジタル信号とcos(−θ),sin(−θ) とをそれ
ぞれ乗算した後、排他的論理和を取る回転演算を行っ
て、位相が回転したIch, Qchのデイジタル信号をトラン
スバーサル等化部分４に送出する。
h, Qchのデイジタル信号に変換して位相回転部分３に加
える。位相回転部分は、図５に示す様に、入力したIch,
Qchのデイジタル信号とcos(−θ),sin(−θ) とをそれ
ぞれ乗算した後、排他的論理和を取る回転演算を行っ
て、位相が回転したIch, Qchのデイジタル信号をトラン
スバーサル等化部分４に送出する。
【００３３】トランスバーサル等化部分は、入力したIc
h, Qchのデイジタル信号を等化し、Ich, Qch のビットD
0( 極性ビット),ビットD1を有効データとして外部に送
出すると共に、極性ビットD0と誤差信号E1を検波器51に
送出する。
h, Qchのデイジタル信号を等化し、Ich, Qch のビットD
0( 極性ビット),ビットD1を有効データとして外部に送
出すると共に、極性ビットD0と誤差信号E1を検波器51に
送出する。
【００３４】検波器51は、例えば、Ich のビットD0とQc
h の誤差信号E1の排他的論理和演算して、低域通過フイ
ルタ52を介してデイジタル電圧制御発振器(D-VCO) 53に
送出する。そこで、デイジタル電圧制御発振器は、変調
側キャリアと復調側キャリアとの位相差に対応し、相互
の位相が90度異なるキャリアsin θ, cos θを上記の位
相回転部分３と制御部分61に送出する。
h の誤差信号E1の排他的論理和演算して、低域通過フイ
ルタ52を介してデイジタル電圧制御発振器(D-VCO) 53に
送出する。そこで、デイジタル電圧制御発振器は、変調
側キャリアと復調側キャリアとの位相差に対応し、相互
の位相が90度異なるキャリアsin θ, cos θを上記の位
相回転部分３と制御部分61に送出する。
【００３５】さて、制御部分61には、Ich, Qchの誤差信
号 Ei ,Eq と、デイジタル電圧制御発振器53からのsin
θ, cos θと、第１，第２アナログ／デイジタル変換器
からのIch, Qchのデイジタル信号 Di2,Dq2（図８参照）
が入力するが、これらから下記の様に可変容量制御信号
を生成する。即ち、図３(a) に示すメモリ611aには、様
々なθの値に対する下記(6) 式,(7)式の逆回転演算結果
のテーブルが予め格納されていて、(6) 式の演算結果 e
i2は出力側F から、(7) 式の演算結果ｅq2は出力側G か
ら取り出せる様になっている。
号 Ei ,Eq と、デイジタル電圧制御発振器53からのsin
θ, cos θと、第１，第２アナログ／デイジタル変換器
からのIch, Qchのデイジタル信号 Di2,Dq2（図８参照）
が入力するが、これらから下記の様に可変容量制御信号
を生成する。即ち、図３(a) に示すメモリ611aには、様
々なθの値に対する下記(6) 式,(7)式の逆回転演算結果
のテーブルが予め格納されていて、(6) 式の演算結果 e
i2は出力側F から、(7) 式の演算結果ｅq2は出力側G か
ら取り出せる様になっている。
【００３６】 Ei ( −cos θ) ＋ Eq sin θ＝ ei2 (6) Ei ( sin θ) ＋ Eq cos θ＝ｅq2 (7) そこで、入力した誤差信号 Ei ,Eq と、sin θ, cos θ
に対応する演算結果がそれぞれEX-OR ゲート613aと614a
に現れるが、ここにはシフトレジスタ612aを介して同じ
タイミングで Dq2と Di2が印加しているので、排他的論
理和( 相関) が取られてセレクタ615aに加えられる。
に対応する演算結果がそれぞれEX-OR ゲート613aと614a
に現れるが、ここにはシフトレジスタ612aを介して同じ
タイミングで Dq2と Di2が印加しているので、排他的論
理和( 相関) が取られてセレクタ615aに加えられる。
【００３７】セレクタにはセレクト信号が印加している
ので、上記の様に、トランスバーサル等化部分の直交フ
イルタの制御信号と異なる方をセレクトして、図２の低
域通過フイルタ62, 増幅器62を介して可変容量制御信号
として可変容量ダイオード71に印加する。そこで、可変
容量ダイオードは可変容量制御信号に対応して容量値を
変化し、直交度の誤差が補正される。
ので、上記の様に、トランスバーサル等化部分の直交フ
イルタの制御信号と異なる方をセレクトして、図２の低
域通過フイルタ62, 増幅器62を介して可変容量制御信号
として可変容量ダイオード71に印加する。そこで、可変
容量ダイオードは可変容量制御信号に対応して容量値を
変化し、直交度の誤差が補正される。
【００３８】なお、図３(b) は(a) と同じ機能を乗算器
611b〜614b、加算器615b, 616b、EX-OR ゲート617b, 61
8bで構成したものである。即ち、直交度誤差を補正する
ことが可能であり、大容量デイジタル無線システムの準
同期検波が回線品質の劣化を招くことなく実現できる。
611b〜614b、加算器615b, 616b、EX-OR ゲート617b, 61
8bで構成したものである。即ち、直交度誤差を補正する
ことが可能であり、大容量デイジタル無線システムの準
同期検波が回線品質の劣化を招くことなく実現できる。
【００３９】
【発明の効果】以上詳細に説明した様に本発明によれ
ば、回線品質の劣化の防止を図ることをができると云う
効果がある。
ば、回線品質の劣化の防止を図ることをができると云う
効果がある。
【図１】本発明の原理構成図である。
【図２】本発明の実施例の構成図である。
【図３】図２中の制御部分の構成図で、(a) はメモリと
排他的論理和部分を使用する場合、(b) は(a) のメモリ
と同一機能のハードウエアと排他的論理和部分とを使用
する場合である。
排他的論理和部分を使用する場合、(b) は(a) のメモリ
と同一機能のハードウエアと排他的論理和部分とを使用
する場合である。
【図４】従来例の構成図である。
【図５】図４中の位相回転部分の要部構成図である。
【図６】図４中のトランスバーサル等化部分の要部構成
図である。
図である。
【図７】図４中のデイジタル電圧制御発振器の要部構成
図である。
図である。
【図８】問題点の説明図である。
１ 直交検波部分 2a 第１のアナログ／デイジタル変換部分 2b 第２のアナログ/ デイジタル変換部分 ３ 位相回転部分 ４ トランスバーサル等化部分 ５ 制御信号生成部分 ６ 制御部分 ７ 可変容量素子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−116436（ＪＰ，Ａ) 特開 昭55−52660（ＪＰ，Ａ) 特開 平２−150145（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/38
Claims (1)
- 【請求項１】 入力した直交変調波を２分岐して得たIc
h, Qchの変調波を、印加した変調側キャリアと非同期の
復調側キャリアを、90度ハイブリッドで分岐して得たIc
h 用, Qch 用キャリアを用いて検波し、Ich, Qchのベー
スバンド信号を取り出す直交検波部分(1) と、該Ich, Q
chのベースバンド信号をIch, Qchのデイジタル信号に変
換する第１，第２のアナログ/ デイジタル変換部分(2a,
2b)と、印加した制御信号を用いて、入力したIch, Qch
のデイジタル信号に対して位相回転演算を行ってIch, Q
chの復調データを取り出す位相回転部分(3) と、 該位相回転部分の出力を等化して得たIch, Qchの等化デ
ータのうちの有効データおよび、極性ビットと誤差信号
を送出するトランスバーサル等化部分(4) と、入力した
Ich の極性ビットとQch の誤差信号との排他的論理和、
またはQch の極性ビットとIch の誤差信号の排他的論理
和のうち、何れか一方の排他的論理和を累積加算して、
該変調側キャリアと復調側キャリアの周波数差に対応す
る周波数を有し、位相が相互に90度異なる該制御信号を
生成する制御信号生成部分(5) とを有する準同期検波復
調部において、 該制御信号生成部分からの制御信号を用いて、該トラン
スバーサル等化部分からのIch, Qchの誤差信号に対して
位相逆回転演算を行ってIch, Qchの逆回転誤差信号を取
り出した後、更に該Ich, Qchのデイジタル信号との排他
的論理和を取って可変容量制御信号を生成する制御部分
(6) と、 該90度ハイブリッドで分岐して得たIch 用, Qch 用キャ
リアのうち、何れか一方のキャリアの位相を、印加する
該可変容量制御信号に対応して制御する可変容量素子
(7) とを付加したことを特徴とする準同期検波復調部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23395792A JP3261755B2 (ja) | 1992-09-02 | 1992-09-02 | 準同期検波復調部 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23395792A JP3261755B2 (ja) | 1992-09-02 | 1992-09-02 | 準同期検波復調部 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685864A JPH0685864A (ja) | 1994-03-25 |
| JP3261755B2 true JP3261755B2 (ja) | 2002-03-04 |
Family
ID=16963280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23395792A Expired - Fee Related JP3261755B2 (ja) | 1992-09-02 | 1992-09-02 | 準同期検波復調部 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3261755B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3414606B2 (ja) * | 1997-01-16 | 2003-06-09 | 富士通テン株式会社 | マルチキャリア変調方式の受信装置 |
| JP3371876B2 (ja) | 2000-01-26 | 2003-01-27 | 日本電気株式会社 | 自動直交制御機能を備えた復調器 |
-
1992
- 1992-09-02 JP JP23395792A patent/JP3261755B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0685864A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661761A (en) | Quasi-synchronous detection and demodulation circuit and frequency discriminator used for the same | |
| EP0512748B1 (en) | Method and apparatus for signal processing | |
| JP3728573B2 (ja) | 復調装置 | |
| US4054838A (en) | QAM phase jitter and frequency offset correction system | |
| JPS60160757A (ja) | タイミング調節回路付データ受信装置 | |
| US6148037A (en) | Sampling timing phase error detector for VSB modulation signal | |
| US7133469B2 (en) | Quadrature demodulator | |
| JP3261755B2 (ja) | 準同期検波復調部 | |
| JPH1041992A (ja) | 準同期検波復調装置 | |
| JP3451398B2 (ja) | 準同期検波復調回路 | |
| JPH0690265A (ja) | 準同期検波復調部 | |
| JP3504800B2 (ja) | 直交復調装置 | |
| WO2008072552A1 (ja) | 搬送波再生装置及び搬送波再生方法 | |
| JP3444938B2 (ja) | 準同期検波復調回路 | |
| JP2838962B2 (ja) | 搬送波再生方式 | |
| US5572550A (en) | Decision directed carrier recovery circuit using phase error detector | |
| JP3387587B2 (ja) | マルチサブキャリア直交復調方法 | |
| JP2890105B2 (ja) | Ｑａｍ復調装置 | |
| JPS6111494B2 (ja) | ||
| JP3427778B2 (ja) | 搬送波制御方式 | |
| JPH0750627A (ja) | 検波後合成型ダイバーシチ受信方式 | |
| JP2861778B2 (ja) | 復調装置 | |
| JPH08223237A (ja) | ディジタル復調器 | |
| JP2896638B2 (ja) | Ｑａｍ復調装置 | |
| JPH0748677B2 (ja) | 等化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011120 |
|
| LAPS | Cancellation because of no payment of annual fees |